JPH11355028A - フェーズドアレーアンテナ装置 - Google Patents
フェーズドアレーアンテナ装置Info
- Publication number
- JPH11355028A JPH11355028A JP16040498A JP16040498A JPH11355028A JP H11355028 A JPH11355028 A JP H11355028A JP 16040498 A JP16040498 A JP 16040498A JP 16040498 A JP16040498 A JP 16040498A JP H11355028 A JPH11355028 A JP H11355028A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- phase shift
- layer
- coupling
- shielding plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
- H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/18—Phase-shifters
- H01P1/185—Phase-shifters using a diode or a gas filled discharge tube
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
Abstract
(57)【要約】
【課題】 小型のフェーズドアレーアンテナ装置で、放
射ビームの走査範囲を狭めることなく、走査の１ステッ
プを小さくする。 【解決手段】 各放射素子１が形成された放射素子層４
１と、各移相器が形成された位相制御層とからなる多層
構造を有し、各移相器はそれぞれ少なくとも１個の移相
回路２ａ，２ｂを含み、位相制御層は少なくとも１個の
移相回路２ａ，２ｂがそれぞれ形成された複数の層４
５，４９からなる多層構造を有する。
射ビームの走査範囲を狭めることなく、走査の１ステッ
プを小さくする。 【解決手段】 各放射素子１が形成された放射素子層４
１と、各移相器が形成された位相制御層とからなる多層
構造を有し、各移相器はそれぞれ少なくとも１個の移相
回路２ａ，２ｂを含み、位相制御層は少なくとも１個の
移相回路２ａ，２ｂがそれぞれ形成された複数の層４
５，４９からなる多層構造を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、移相器によって信
号を制御してから放射素子に供給するフェーズドアレー
アンテナ装置に関する。
号を制御してから放射素子に供給するフェーズドアレー
アンテナ装置に関する。
【０００２】
【従来の技術】フェーズドアレーアンテナは、複数の放
射素子に供給する信号の位相を電子的に変えることによ
って、放射ビームを走査するアンテナである。放射ビー
ムとは、アンテナから所望の方向に放射される電磁波の
ことをいう。フェーズドアレーアンテナは、地上に固定
あるいは移動体に搭載して、衛星通信及び衛星放送受信
に利用される。各放射素子を励振させるための信号は給
電部から供給され、分配器によって各放射素子に連なる
複数の移相器に分配され、各移相器を経由して各放射素
子に供給される。各移相器を制御することによって、各
放射素子の励振位相が変わる。各放射素子は励振位相に
応じた位相の放射をする。したがって、各放射素子によ
る放射が等位相面を生成するように各移相器を制御する
ことによって、この等位相面と垂直な方向に放射ビーム
を形成することができる。
射素子に供給する信号の位相を電子的に変えることによ
って、放射ビームを走査するアンテナである。放射ビー
ムとは、アンテナから所望の方向に放射される電磁波の
ことをいう。フェーズドアレーアンテナは、地上に固定
あるいは移動体に搭載して、衛星通信及び衛星放送受信
に利用される。各放射素子を励振させるための信号は給
電部から供給され、分配器によって各放射素子に連なる
複数の移相器に分配され、各移相器を経由して各放射素
子に供給される。各移相器を制御することによって、各
放射素子の励振位相が変わる。各放射素子は励振位相に
応じた位相の放射をする。したがって、各放射素子によ
る放射が等位相面を生成するように各移相器を制御する
ことによって、この等位相面と垂直な方向に放射ビーム
を形成することができる。
【０００３】従来、この種のフェーズドアレーアンテナ
には、移相器としてフェライト移相器が広く用いられて
いた。このフェライト移相器は、フェライトの磁化の方
向や大きさを制御して、所要の移相量を得るものであ
る。フェライト移相器では、移相量１８０゜，９０゜，
４５゜・・・の単位移相器を縦続接続することによっ
て、ディジタル移相器を構成することができる。すなわ
ち、各単位移相器の励磁の組合わせによって、最小単位
移相量ステップで移相量を多段的に変化させることがで
きる。したがって、このフェライト移相器を使用するこ
とによって、フェーズドアレーアンテナの走査の１ステ
ップを小さくすることができる。しかし、フェライト移
相器は寸法が大きい。このため、フェライト移相器を使
用すると装置が大型化するという欠点があった。
には、移相器としてフェライト移相器が広く用いられて
いた。このフェライト移相器は、フェライトの磁化の方
向や大きさを制御して、所要の移相量を得るものであ
る。フェライト移相器では、移相量１８０゜，９０゜，
４５゜・・・の単位移相器を縦続接続することによっ
て、ディジタル移相器を構成することができる。すなわ
ち、各単位移相器の励磁の組合わせによって、最小単位
移相量ステップで移相量を多段的に変化させることがで
きる。したがって、このフェライト移相器を使用するこ
とによって、フェーズドアレーアンテナの走査の１ステ
ップを小さくすることができる。しかし、フェライト移
相器は寸法が大きい。このため、フェライト移相器を使
用すると装置が大型化するという欠点があった。
【０００４】ところが、近年、フェーズドアレーアンテ
ナの小型化の要請が強くなってきた。そこで、この要請
に応えるべく、ＰＩＮダイオード移相器を用いたフェー
ズドアレーアンテナが提案された。ＰＩＮダイオード
は、印加されるバイアス電圧の極性が順方向では短絡に
近く、逆方向では開放に近いインピーダンスを示す。Ｐ
ＩＮダイオード移相器は、信号が流れるストリップ線路
にＰＩＮダイオードが接続された回路を有しており、Ｐ
ＩＮダイオードの２つのバイアス状態で、ストリップ線
路を通過する信号に位相差が生じるようにしたものであ
る。このＰＩＮダイオード移相器を用いることによっ
て、フェーズドアレーアンテナを小型化することができ
る。
ナの小型化の要請が強くなってきた。そこで、この要請
に応えるべく、ＰＩＮダイオード移相器を用いたフェー
ズドアレーアンテナが提案された。ＰＩＮダイオード
は、印加されるバイアス電圧の極性が順方向では短絡に
近く、逆方向では開放に近いインピーダンスを示す。Ｐ
ＩＮダイオード移相器は、信号が流れるストリップ線路
にＰＩＮダイオードが接続された回路を有しており、Ｐ
ＩＮダイオードの２つのバイアス状態で、ストリップ線
路を通過する信号に位相差が生じるようにしたものであ
る。このＰＩＮダイオード移相器を用いることによっ
て、フェーズドアレーアンテナを小型化することができ
る。
【０００５】
【発明が解決しようとする課題】ところで、フェーズド
アレーアンテナでは、放射ビームの走査範囲は、各放射
素子が設置される間隔で決定される。素子間隔（隣接す
る２個の放射素子の各中心間の長さ）が狭いほど走査範
囲を広くすることができる。使用電波の波長をλg とす
ると、実用的な走査範囲を得るために、素子間隔は一般
に０．５〜０．６λg 程度に設定される。一方、各ＰＩ
Ｎダイオード移相器はそれぞれ、対応する放射素子の下
層に配置される誘電体基板上に形成される。このため、
ＰＩＮダイオード移相器を形成することができるスペー
スは、各放射素子の素子間隔によって決定される。
アレーアンテナでは、放射ビームの走査範囲は、各放射
素子が設置される間隔で決定される。素子間隔（隣接す
る２個の放射素子の各中心間の長さ）が狭いほど走査範
囲を広くすることができる。使用電波の波長をλg とす
ると、実用的な走査範囲を得るために、素子間隔は一般
に０．５〜０．６λg 程度に設定される。一方、各ＰＩ
Ｎダイオード移相器はそれぞれ、対応する放射素子の下
層に配置される誘電体基板上に形成される。このため、
ＰＩＮダイオード移相器を形成することができるスペー
スは、各放射素子の素子間隔によって決定される。
【０００６】ＰＩＮダイオード移相器の１ビットを構成
する移相回路を形成するには、所定のスペースが必要で
ある。したがって、例えば、低誘電率の誘電体基板上に
ＰＩＮダイオード移相器を形成する場合、各放射素子の
素子間隔を０．５〜０．６λg とすると、高々２ビット
のＰＩＮダイオード移相器しか形成することができな
い。このように、ＰＩＮダイオード移相器を用いた従来
のフェーズドアレーアンテナ装置の場合、ＰＩＮダイオ
ード移相器のビット数が制限される。上述したように、
移相器としてフェライト移相器を用いれば放射ビームの
走査の１ステップを小さくすることが可能であるが、こ
のような理由から、ＰＩＮダイオード移相器を用いた場
合、走査の１ステップを小さくすることができないとい
う問題があった。
する移相回路を形成するには、所定のスペースが必要で
ある。したがって、例えば、低誘電率の誘電体基板上に
ＰＩＮダイオード移相器を形成する場合、各放射素子の
素子間隔を０．５〜０．６λg とすると、高々２ビット
のＰＩＮダイオード移相器しか形成することができな
い。このように、ＰＩＮダイオード移相器を用いた従来
のフェーズドアレーアンテナ装置の場合、ＰＩＮダイオ
ード移相器のビット数が制限される。上述したように、
移相器としてフェライト移相器を用いれば放射ビームの
走査の１ステップを小さくすることが可能であるが、こ
のような理由から、ＰＩＮダイオード移相器を用いた場
合、走査の１ステップを小さくすることができないとい
う問題があった。
【０００７】本発明はこのような課題を解決するために
なされたものであり、その目的は、放射ビームの走査範
囲を狭めることなく、細かいビーム走査を可能にする小
型のフェーズドアレーアンテナ装置を提供することにあ
る。
なされたものであり、その目的は、放射ビームの走査範
囲を狭めることなく、細かいビーム走査を可能にする小
型のフェーズドアレーアンテナ装置を提供することにあ
る。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１記載の発明は、平面的に配置された複数
の放射素子と、各放射素子に結合されかつ各放射素子に
供給される信号の位相を制御する複数の移相器とを備え
たフェーズドアレーアンテナ装置において、各放射素子
が形成された放射素子層と、各移相器が形成された位相
制御層とからなる多層構造を有し、各移相器はそれぞ
れ、少なくとも１個の移相回路を含み、位相制御層は、
少なくとも１個の移相回路がそれぞれ形成された複数の
層からなる多層構造を有する。また、請求項２記載の発
明は、平面的に配置された複数の放射素子と、各放射素
子に結合されかつ各放射素子に供給される信号の位相を
制御する複数の移相器とを備えたフェーズドアレーアン
テナ装置において、各放射素子が形成された放射素子層
と、各移相器が形成された位相制御層とからなる多層構
造を有し、各移相器はそれぞれ、放射素子に供給される
信号が流れる分布定数線路と、この分布定数線路に接続
される複数の移相回路とを含み、位相制御層は、少なく
とも１個の移相回路とこの移相回路が接続される分布定
数線路とがそれぞれ形成された複数の層からなる多層構
造を有し、各移相回路はそれぞれ、分布定数回路と、分
布定数線路の途中に分布定数回路を選択的に接続するこ
とによって放射素子に供給される信号の位相を変化させ
るスイッチ素子とを備える。また、請求項３記載の発明
は、平面的に配置された複数の放射素子と、各放射素子
にそれぞれ結合されかつ各放射素子に供給される信号の
位相を制御する複数の移相器とを備えたフェーズドアレ
ーアンテナ装置において、各放射素子が形成された放射
素子層と、各移相器が形成された位相制御層とからなる
多層構造を有し、さらに、位相制御層は、複数の層から
なる多層構造を有し、位相制御層を構成する各層はそれ
ぞれ、各放射素子の素子間隔によって規定されかつ各放
射素子にそれぞれ対応する複数の移相器形成領域を有
し、各放射素子のうちの１個の放射素子に結合された移
相器は、位相制御層を構成する各層のうちの一層におけ
る１個の放射素子に対応する移相器形成領域とこの移相
器形成領域に隣接する移相器形成領域とにまたがって形
成され、１個の放射素子に隣接する他の１個の放射素子
に結合された移相器は、位相制御層を構成する各層のう
ちの他の層における他の１個の放射素子に対応する移相
器形成領域とこの移相器形成領域に隣接する移相器形成
領域とにまたがって形成される。また、請求項４記載の
発明は、請求項３において、各移相器は、位相制御層を
構成する各層のうちの複数の層にわたって形成される。
また、請求項５記載の発明は、請求項３又は請求項４に
おいて、各移相器はそれぞれ、放射素子に供給される信
号が流れる分布定数線路と、この分布定数線路に接続さ
れる複数の移相回路とを含み、各移相回路はそれぞれ、
分布定数回路と、分布定数線路の途中に分布定数回路を
選択的に接続することによって放射素子に供給される信
号の位相を変化させるスイッチ素子とを備える。また、
請求項６記載の発明は、請求項２又は請求項５におい
て、位相制御層を構成する各層はそれぞれ、誘電体層上
に形成され、各移相回路に含まれるスイッチ素子は、誘
電体層上に形成された電極と、誘電体層上に形成された
支持部材によって支持されるとともに電極及び分布定数
回路と対向する位置に配置されかつ導体によって形成さ
れた微小可動子とを備え、電極又は微小可動子に外部電
圧が選択的に印加されることによって微小可動子が分布
定数回路に高周波的に接続される。また、請求項７記載
の発明は、請求項６において、微小可動子は、電極及び
分布定数回路と対向する面に形成された誘電体膜を備え
る。また、請求項８記載の発明は、請求項１、請求項２
及び請求項５のうちの何れか１項において、移相回路の
移相量は、移相器がｎ個（ｎは複数）の移相回路を含む
場合、２π／２ｉ（ｉはｎまでの自然数）である。ま
た、請求項９記載の発明は、請求項１、請求項２及び請
求項５のうちの何れか１項において、各移相器に含まれ
る各移相回路の移相量は、それぞれ異なる。また、請求
項１０記載の発明は、請求項１又は請求項２において、
位相制御層を構成する各層には、各移相器に含まれる移
相回路が少なくとも１個づつ形成される。また、請求項
１１記載の発明は、請求項１、請求項２及び請求項５の
うちの何れか１項において、各放射素子に結合された各
移相器はそれぞれ、同数の移相回路を含む同じ移相器で
ある。また、請求項１２記載の発明は、請求項１乃至請
求項５のうちの何れか１項において、各放射素子は、二
次元的に配置される。また、請求項１３記載の発明は、
請求項１乃至請求項５及び請求項１２のうちの何れか１
項において、各放射素子は、規則的に配置される。ま
た、請求項１４記載の発明は、請求項１又は請求項２に
おいて、各移相器は、各放射素子毎に設けられる。ま
た、請求項１５記載の発明は、請求項１４において、位
相制御層を構成する各層はそれぞれ、各放射素子の素子
間隔によって規定されかつ各放射素子にそれぞれ対応す
る複数の移相器形成領域を有し、各移相回路は、各移相
回路に結合された各放射素子に対応する移相器形成領域
に形成される。また、請求項１６記載の発明は、請求項
２又は請求項５において、位相制御層を構成する各層に
それぞれ各分布定数線路及び各移相回路とともに一体的
に形成されかつ各移相回路の各スイッチ素子の入力側に
接続されかつ各スイッチ素子に外部電圧を印加するため
の薄膜トランジスタ回路を備える。また、請求項１７記
載の発明は、請求項１６において、薄膜トランジスタ回
路は、各移相回路の各スイッチ素子の入力側に接続され
かつタイミング信号によって入力データで保持データを
書き換える複数のデータラッチ回路を備え、位相制御層
に形成されたすべてのデータラッチ回路には同一のタイ
ミング信号が与えられ、これによってタイミング信号に
同期して位相制御層に形成されたすべてのスイッチ素子
に外部電圧が一斉に印加される。また、請求項１８記載
の発明は、請求項１７において、各データラッチ回路
は、マトリックス状に配置される。また、請求項１９記
載の発明は、請求項１乃至請求項５のうちの何れか１項
において、放射素子層と位相制御層との間に配置されか
つ電磁波を遮蔽する第１の遮蔽板と、位相制御層を構成
する各層の間に配置されかつ電磁波を遮蔽する第２の遮
蔽板とを備え、第１の遮蔽板には、各放射素子に信号を
結合させるための複数の第１の結合手段が形成され、第
２の遮蔽板には、位相制御層を構成する各層に放射素子
に供給される信号を結合させるための複数の第２の結合
手段が形成される。また、請求項２０記載の発明は、請
求項１又は請求項２において、放射素子層と位相制御層
との間に配置されかつ電磁波を遮蔽する第１の遮蔽板
と、位相制御層を構成する各層の間に配置されかつ電磁
波を遮蔽する第２の遮蔽板とを備え、第１の遮蔽板に
は、各放射素子に信号を結合させるための複数の第１の
結合手段が形成され、第２の遮蔽板には、位相制御層を
構成する各層に放射素子に供給される信号を結合させる
ための複数の第２の結合手段が形成され、各第１の結合
手段及び各第２の結合手段は、結合ホール、結合プロー
ブ及び結合スルーホールのうちの何れか１つである。ま
た、請求項２１記載の発明は、請求項３乃至請求項５の
うちの何れか１項において、放射素子層と位相制御層と
の間に配置されかつ電磁波を遮蔽する第１の遮蔽板と、
位相制御層を構成する各層の間に配置されかつ電磁波を
遮蔽する第２の遮蔽板とを備え、第１の遮蔽板には、各
放射素子に信号を結合させるための複数の第１の結合手
段が形成され、第２の遮蔽板には、位相制御層を構成す
る各層に放射素子に供給される信号を結合させるための
複数の第２の結合手段が形成され、各第１の結合手段及
び各第２の結合手段は、結合プローブである。また、請
求項２２記載の発明は、請求項２又は請求項５におい
て、放射素子層と位相制御層との間に配置されかつ電磁
波を遮蔽する第１の遮蔽板と、位相制御層を構成する各
層の間に配置されかつ電磁波を遮蔽する第２の遮蔽板と
を備え、第１の遮蔽板には、各放射素子に信号を結合さ
せるための複数の第１の結合手段が形成され、第２の遮
蔽板には、位相制御層を構成する各層に放射素子に供給
される信号を結合させるための複数の第２の結合手段が
形成され、各第１の結合手段及び各第２の結合手段はそ
れぞれ、分布定数線路の端部から前記信号の４分の１波
長離間した分布定数線路上の位置又はこの位置の近傍に
配置される。また、請求項２３記載の発明は、請求項６
において、誘電体層は、ガラス又はテフロンで形成され
る。また、請求項２４記載の発明は、請求項１乃至請求
項５のうちの何れか１項において、放射素子層と反対側
の位相制御層の表面に密着配置されかつ電磁波を遮蔽す
る第３の遮蔽板と、この第３の遮蔽板と平行に配置され
かつ電磁波を遮蔽する第４の遮蔽板と、この第４の遮蔽
板に設けられかつ第３及び第４の遮蔽板の間に電磁波を
放射する給電手段と、第３の遮蔽板に各移相器毎に設け
られかつ給電手段から放射されて第３及び第４の遮蔽板
の間を伝搬する電磁波を電磁結合により取り出す複数の
第３の結合手段とを備え、各第３の結合手段により取り
出された電磁波は、各移相器を介して各放射素子に供給
される。また、請求項２５記載の発明は、請求項１又は
請求項２において、放射素子層と反対側の位相制御層の
表面に密着配置されかつ電磁波を遮蔽する第３の遮蔽板
と、この第３の遮蔽板と平行に配置されかつ電磁波を遮
蔽する第４の遮蔽板と、この第４の遮蔽板に設けられか
つ第３及び第４の遮蔽板の間に電磁波を放射する給電手
段と、第３の遮蔽板に各移相器毎に設けられかつ給電手
段から放射されて第３及び第４の遮蔽板の間を伝搬する
電磁波を電磁結合により取り出す複数の第３の結合手段
とを備え、各第３の結合手段は、結合ホール又は結合プ
ローブであり、各第３の結合手段により取り出された電
磁波は、各移相器を介して各放射素子に供給される。ま
た、請求項２６記載の発明は、請求項３乃至請求項５の
うちの何れか１項において、放射素子層と反対側の位相
制御層の表面に密着配置されかつ電磁波を遮蔽する第３
の遮蔽板と、この第３の遮蔽板と平行に配置されかつ電
磁波を遮蔽する第４の遮蔽板と、この第４の遮蔽板に設
けられかつ第３及び第４の遮蔽板の間に電磁波を放射す
る給電手段と、第３の遮蔽板に各移相器毎に設けられか
つ給電手段から放射されて第３及び第４の遮蔽板の間を
伝搬する電磁波を電磁結合により取り出す複数の結合プ
ローブとを備え、各結合プローブにより取り出された電
磁波は、各移相器を介して各放射素子に供給される。
めに、請求項１記載の発明は、平面的に配置された複数
の放射素子と、各放射素子に結合されかつ各放射素子に
供給される信号の位相を制御する複数の移相器とを備え
たフェーズドアレーアンテナ装置において、各放射素子
が形成された放射素子層と、各移相器が形成された位相
制御層とからなる多層構造を有し、各移相器はそれぞ
れ、少なくとも１個の移相回路を含み、位相制御層は、
少なくとも１個の移相回路がそれぞれ形成された複数の
層からなる多層構造を有する。また、請求項２記載の発
明は、平面的に配置された複数の放射素子と、各放射素
子に結合されかつ各放射素子に供給される信号の位相を
制御する複数の移相器とを備えたフェーズドアレーアン
テナ装置において、各放射素子が形成された放射素子層
と、各移相器が形成された位相制御層とからなる多層構
造を有し、各移相器はそれぞれ、放射素子に供給される
信号が流れる分布定数線路と、この分布定数線路に接続
される複数の移相回路とを含み、位相制御層は、少なく
とも１個の移相回路とこの移相回路が接続される分布定
数線路とがそれぞれ形成された複数の層からなる多層構
造を有し、各移相回路はそれぞれ、分布定数回路と、分
布定数線路の途中に分布定数回路を選択的に接続するこ
とによって放射素子に供給される信号の位相を変化させ
るスイッチ素子とを備える。また、請求項３記載の発明
は、平面的に配置された複数の放射素子と、各放射素子
にそれぞれ結合されかつ各放射素子に供給される信号の
位相を制御する複数の移相器とを備えたフェーズドアレ
ーアンテナ装置において、各放射素子が形成された放射
素子層と、各移相器が形成された位相制御層とからなる
多層構造を有し、さらに、位相制御層は、複数の層から
なる多層構造を有し、位相制御層を構成する各層はそれ
ぞれ、各放射素子の素子間隔によって規定されかつ各放
射素子にそれぞれ対応する複数の移相器形成領域を有
し、各放射素子のうちの１個の放射素子に結合された移
相器は、位相制御層を構成する各層のうちの一層におけ
る１個の放射素子に対応する移相器形成領域とこの移相
器形成領域に隣接する移相器形成領域とにまたがって形
成され、１個の放射素子に隣接する他の１個の放射素子
に結合された移相器は、位相制御層を構成する各層のう
ちの他の層における他の１個の放射素子に対応する移相
器形成領域とこの移相器形成領域に隣接する移相器形成
領域とにまたがって形成される。また、請求項４記載の
発明は、請求項３において、各移相器は、位相制御層を
構成する各層のうちの複数の層にわたって形成される。
また、請求項５記載の発明は、請求項３又は請求項４に
おいて、各移相器はそれぞれ、放射素子に供給される信
号が流れる分布定数線路と、この分布定数線路に接続さ
れる複数の移相回路とを含み、各移相回路はそれぞれ、
分布定数回路と、分布定数線路の途中に分布定数回路を
選択的に接続することによって放射素子に供給される信
号の位相を変化させるスイッチ素子とを備える。また、
請求項６記載の発明は、請求項２又は請求項５におい
て、位相制御層を構成する各層はそれぞれ、誘電体層上
に形成され、各移相回路に含まれるスイッチ素子は、誘
電体層上に形成された電極と、誘電体層上に形成された
支持部材によって支持されるとともに電極及び分布定数
回路と対向する位置に配置されかつ導体によって形成さ
れた微小可動子とを備え、電極又は微小可動子に外部電
圧が選択的に印加されることによって微小可動子が分布
定数回路に高周波的に接続される。また、請求項７記載
の発明は、請求項６において、微小可動子は、電極及び
分布定数回路と対向する面に形成された誘電体膜を備え
る。また、請求項８記載の発明は、請求項１、請求項２
及び請求項５のうちの何れか１項において、移相回路の
移相量は、移相器がｎ個（ｎは複数）の移相回路を含む
場合、２π／２ｉ（ｉはｎまでの自然数）である。ま
た、請求項９記載の発明は、請求項１、請求項２及び請
求項５のうちの何れか１項において、各移相器に含まれ
る各移相回路の移相量は、それぞれ異なる。また、請求
項１０記載の発明は、請求項１又は請求項２において、
位相制御層を構成する各層には、各移相器に含まれる移
相回路が少なくとも１個づつ形成される。また、請求項
１１記載の発明は、請求項１、請求項２及び請求項５の
うちの何れか１項において、各放射素子に結合された各
移相器はそれぞれ、同数の移相回路を含む同じ移相器で
ある。また、請求項１２記載の発明は、請求項１乃至請
求項５のうちの何れか１項において、各放射素子は、二
次元的に配置される。また、請求項１３記載の発明は、
請求項１乃至請求項５及び請求項１２のうちの何れか１
項において、各放射素子は、規則的に配置される。ま
た、請求項１４記載の発明は、請求項１又は請求項２に
おいて、各移相器は、各放射素子毎に設けられる。ま
た、請求項１５記載の発明は、請求項１４において、位
相制御層を構成する各層はそれぞれ、各放射素子の素子
間隔によって規定されかつ各放射素子にそれぞれ対応す
る複数の移相器形成領域を有し、各移相回路は、各移相
回路に結合された各放射素子に対応する移相器形成領域
に形成される。また、請求項１６記載の発明は、請求項
２又は請求項５において、位相制御層を構成する各層に
それぞれ各分布定数線路及び各移相回路とともに一体的
に形成されかつ各移相回路の各スイッチ素子の入力側に
接続されかつ各スイッチ素子に外部電圧を印加するため
の薄膜トランジスタ回路を備える。また、請求項１７記
載の発明は、請求項１６において、薄膜トランジスタ回
路は、各移相回路の各スイッチ素子の入力側に接続され
かつタイミング信号によって入力データで保持データを
書き換える複数のデータラッチ回路を備え、位相制御層
に形成されたすべてのデータラッチ回路には同一のタイ
ミング信号が与えられ、これによってタイミング信号に
同期して位相制御層に形成されたすべてのスイッチ素子
に外部電圧が一斉に印加される。また、請求項１８記載
の発明は、請求項１７において、各データラッチ回路
は、マトリックス状に配置される。また、請求項１９記
載の発明は、請求項１乃至請求項５のうちの何れか１項
において、放射素子層と位相制御層との間に配置されか
つ電磁波を遮蔽する第１の遮蔽板と、位相制御層を構成
する各層の間に配置されかつ電磁波を遮蔽する第２の遮
蔽板とを備え、第１の遮蔽板には、各放射素子に信号を
結合させるための複数の第１の結合手段が形成され、第
２の遮蔽板には、位相制御層を構成する各層に放射素子
に供給される信号を結合させるための複数の第２の結合
手段が形成される。また、請求項２０記載の発明は、請
求項１又は請求項２において、放射素子層と位相制御層
との間に配置されかつ電磁波を遮蔽する第１の遮蔽板
と、位相制御層を構成する各層の間に配置されかつ電磁
波を遮蔽する第２の遮蔽板とを備え、第１の遮蔽板に
は、各放射素子に信号を結合させるための複数の第１の
結合手段が形成され、第２の遮蔽板には、位相制御層を
構成する各層に放射素子に供給される信号を結合させる
ための複数の第２の結合手段が形成され、各第１の結合
手段及び各第２の結合手段は、結合ホール、結合プロー
ブ及び結合スルーホールのうちの何れか１つである。ま
た、請求項２１記載の発明は、請求項３乃至請求項５の
うちの何れか１項において、放射素子層と位相制御層と
の間に配置されかつ電磁波を遮蔽する第１の遮蔽板と、
位相制御層を構成する各層の間に配置されかつ電磁波を
遮蔽する第２の遮蔽板とを備え、第１の遮蔽板には、各
放射素子に信号を結合させるための複数の第１の結合手
段が形成され、第２の遮蔽板には、位相制御層を構成す
る各層に放射素子に供給される信号を結合させるための
複数の第２の結合手段が形成され、各第１の結合手段及
び各第２の結合手段は、結合プローブである。また、請
求項２２記載の発明は、請求項２又は請求項５におい
て、放射素子層と位相制御層との間に配置されかつ電磁
波を遮蔽する第１の遮蔽板と、位相制御層を構成する各
層の間に配置されかつ電磁波を遮蔽する第２の遮蔽板と
を備え、第１の遮蔽板には、各放射素子に信号を結合さ
せるための複数の第１の結合手段が形成され、第２の遮
蔽板には、位相制御層を構成する各層に放射素子に供給
される信号を結合させるための複数の第２の結合手段が
形成され、各第１の結合手段及び各第２の結合手段はそ
れぞれ、分布定数線路の端部から前記信号の４分の１波
長離間した分布定数線路上の位置又はこの位置の近傍に
配置される。また、請求項２３記載の発明は、請求項６
において、誘電体層は、ガラス又はテフロンで形成され
る。また、請求項２４記載の発明は、請求項１乃至請求
項５のうちの何れか１項において、放射素子層と反対側
の位相制御層の表面に密着配置されかつ電磁波を遮蔽す
る第３の遮蔽板と、この第３の遮蔽板と平行に配置され
かつ電磁波を遮蔽する第４の遮蔽板と、この第４の遮蔽
板に設けられかつ第３及び第４の遮蔽板の間に電磁波を
放射する給電手段と、第３の遮蔽板に各移相器毎に設け
られかつ給電手段から放射されて第３及び第４の遮蔽板
の間を伝搬する電磁波を電磁結合により取り出す複数の
第３の結合手段とを備え、各第３の結合手段により取り
出された電磁波は、各移相器を介して各放射素子に供給
される。また、請求項２５記載の発明は、請求項１又は
請求項２において、放射素子層と反対側の位相制御層の
表面に密着配置されかつ電磁波を遮蔽する第３の遮蔽板
と、この第３の遮蔽板と平行に配置されかつ電磁波を遮
蔽する第４の遮蔽板と、この第４の遮蔽板に設けられか
つ第３及び第４の遮蔽板の間に電磁波を放射する給電手
段と、第３の遮蔽板に各移相器毎に設けられかつ給電手
段から放射されて第３及び第４の遮蔽板の間を伝搬する
電磁波を電磁結合により取り出す複数の第３の結合手段
とを備え、各第３の結合手段は、結合ホール又は結合プ
ローブであり、各第３の結合手段により取り出された電
磁波は、各移相器を介して各放射素子に供給される。ま
た、請求項２６記載の発明は、請求項３乃至請求項５の
うちの何れか１項において、放射素子層と反対側の位相
制御層の表面に密着配置されかつ電磁波を遮蔽する第３
の遮蔽板と、この第３の遮蔽板と平行に配置されかつ電
磁波を遮蔽する第４の遮蔽板と、この第４の遮蔽板に設
けられかつ第３及び第４の遮蔽板の間に電磁波を放射す
る給電手段と、第３の遮蔽板に各移相器毎に設けられか
つ給電手段から放射されて第３及び第４の遮蔽板の間を
伝搬する電磁波を電磁結合により取り出す複数の結合プ
ローブとを備え、各結合プローブにより取り出された電
磁波は、各移相器を介して各放射素子に供給される。
【０００９】位相制御層を多層化することによって、各
放射素子の素子間隔にかかわらず、各移相器を形成する
ことができるスペースを増やすことができる。これによ
って、各移相器を構成する移相回路の数を増やすことが
できる。したがって、各放射素子の素子間隔を広げなく
ても、各移相器のビット数を高めることができる。
放射素子の素子間隔にかかわらず、各移相器を形成する
ことができるスペースを増やすことができる。これによ
って、各移相器を構成する移相回路の数を増やすことが
できる。したがって、各放射素子の素子間隔を広げなく
ても、各移相器のビット数を高めることができる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。なお、以下の説明で
は、アンテナが信号を送信する場合について述べるが、
アンテナが信号を受信する場合でも可逆の理により、動
作原理は本質的に同じであることを予めことわってお
く。
て図面を用いて詳細に説明する。なお、以下の説明で
は、アンテナが信号を送信する場合について述べるが、
アンテナが信号を受信する場合でも可逆の理により、動
作原理は本質的に同じであることを予めことわってお
く。
【００１１】（第１の実施の形態）図１は、本発明によ
るフェーズドアレーアンテナ装置の第１の実施の形態の
構成を示すブロック図である。図１に示されたフェーズ
ドアレーアンテナ装置はＭ個（Ｍは複数）の放射素子１
を有しており、各放射素子１はそれぞれ移相器２に接続
され、各移相器２は分配合成器（分配手段）３に接続さ
れている。また、各移相器２はそれぞれ複数の移相回路
を含んでいる。なお、図１に示された各移相器２はそれ
ぞれ２個の移相回路２ａ，２ｂを含んでいる。各移相器
２はディジタル移相器であり、各移相回路２ａ，２ｂが
それぞれ移相器２の１ビットを構成している。
るフェーズドアレーアンテナ装置の第１の実施の形態の
構成を示すブロック図である。図１に示されたフェーズ
ドアレーアンテナ装置はＭ個（Ｍは複数）の放射素子１
を有しており、各放射素子１はそれぞれ移相器２に接続
され、各移相器２は分配合成器（分配手段）３に接続さ
れている。また、各移相器２はそれぞれ複数の移相回路
を含んでいる。なお、図１に示された各移相器２はそれ
ぞれ２個の移相回路２ａ，２ｂを含んでいる。各移相器
２はディジタル移相器であり、各移相回路２ａ，２ｂが
それぞれ移相器２の１ビットを構成している。
【００１２】各移相器２の移相回路２ａは、移相回路２
ａ駆動用の薄膜トランジスタ（ThinFilm Transistor；
以下、ＴＦＴと略記する）回路６ａに接続され、各移相
器２の移相回路２ｂは、移相回路２ｂ駆動用のＴＦＴ回
路６ｂに接続されている。また、ＴＦＴ回路６ａ，６ｂ
は制御装置８に接続されている。
ａ駆動用の薄膜トランジスタ（ThinFilm Transistor；
以下、ＴＦＴと略記する）回路６ａに接続され、各移相
器２の移相回路２ｂは、移相回路２ｂ駆動用のＴＦＴ回
路６ｂに接続されている。また、ＴＦＴ回路６ａ，６ｂ
は制御装置８に接続されている。
【００１３】ＴＦＴ回路６ａは、各移相回路２ａ毎に設
けられたＭ個のデータラッチ回路４ａと、データ分配回
路５ａとによって構成されている。各移相回路２ａは各
データラッチ回路４ａにそれぞれ接続され、各データラ
ッチ回路４ａはデータ分配回路５ａに接続されている。
同じく、ＴＦＴ回路６ｂは、Ｍ個のデータラッチ回路４
ｂと、データ分配回路５ｂとによって構成されており、
各移相回路２ｂは各データラッチ回路４ｂにそれぞれ接
続され、各データラッチ回路４ｂはデータ分配回路５ｂ
に接続されている。また、制御装置８は各データ分配回
路５ａ，５ｂと各データラッチ回路４ａ，４ｂとに接続
されている。
けられたＭ個のデータラッチ回路４ａと、データ分配回
路５ａとによって構成されている。各移相回路２ａは各
データラッチ回路４ａにそれぞれ接続され、各データラ
ッチ回路４ａはデータ分配回路５ａに接続されている。
同じく、ＴＦＴ回路６ｂは、Ｍ個のデータラッチ回路４
ｂと、データ分配回路５ｂとによって構成されており、
各移相回路２ｂは各データラッチ回路４ｂにそれぞれ接
続され、各データラッチ回路４ｂはデータ分配回路５ｂ
に接続されている。また、制御装置８は各データ分配回
路５ａ，５ｂと各データラッチ回路４ａ，４ｂとに接続
されている。
【００１４】後述するように、各移相回路２ａ，２ｂは
それぞれマイクロ波スイッチ（スイッチ素子）を備えて
おり、各データラッチ回路４ａ，４ｂは各移相回路２
ａ，２ｂのマイクロ波スイッチにそれぞれ接続されてい
る。また、放射素子１、移相器２、分配合成器３及びＴ
ＦＴ回路６ａ，６ｂは、アンテナ部７を構成している。
それぞれマイクロ波スイッチ（スイッチ素子）を備えて
おり、各データラッチ回路４ａ，４ｂは各移相回路２
ａ，２ｂのマイクロ波スイッチにそれぞれ接続されてい
る。また、放射素子１、移相器２、分配合成器３及びＴ
ＦＴ回路６ａ，６ｂは、アンテナ部７を構成している。
【００１５】制御装置８は、放射ビームを所望の方向に
向けるのに最適な移相量を各放射素子１毎に計算し、制
御信号１１ａ，１１ｂとして各データ分配回路５ａ，５
ｂにそれぞれ出力する。また、制御装置８はビーム方向
を切り換えるためのタイミング信号１２を各データラッ
チ回路４ａ，４ｂに出力する。
向けるのに最適な移相量を各放射素子１毎に計算し、制
御信号１１ａ，１１ｂとして各データ分配回路５ａ，５
ｂにそれぞれ出力する。また、制御装置８はビーム方向
を切り換えるためのタイミング信号１２を各データラッ
チ回路４ａ，４ｂに出力する。
【００１６】データ分配回路５ａは、制御信号１１ａに
基づき、各データラッチ回路４ａに対して制御信号１３
ａを出力する。各データラッチ回路４ａはそれぞれ、タ
イミング信号１２に同期して、制御信号１３ａに基づき
各移相回路２ａに駆動電圧１４ａを供給する。また、デ
ータ分配回路５ｂは、制御信号１１ｂに基づき、各デー
タラッチ回路４ｂに対して制御信号１３ｂを出力する。
各データラッチ回路４ｂはそれぞれ、タイミング信号１
２に同期して、制御信号１３ｂに基づき各移相回路２ｂ
に駆動電圧１４ｂを供給する。
基づき、各データラッチ回路４ａに対して制御信号１３
ａを出力する。各データラッチ回路４ａはそれぞれ、タ
イミング信号１２に同期して、制御信号１３ａに基づき
各移相回路２ａに駆動電圧１４ａを供給する。また、デ
ータ分配回路５ｂは、制御信号１１ｂに基づき、各デー
タラッチ回路４ｂに対して制御信号１３ｂを出力する。
各データラッチ回路４ｂはそれぞれ、タイミング信号１
２に同期して、制御信号１３ｂに基づき各移相回路２ｂ
に駆動電圧１４ｂを供給する。
【００１７】一方、分配合成器３は、各放射素子１を励
振させるための高周波信号を分配して各移相器２に出力
する。各移相器２は各データラッチ回路４ａ，４ｂから
供給される駆動電圧１４ａ，１４ｂにより移相量が設定
され、その移相量だけ高周波信号の位相を変化させて、
各放射素子１にそれぞれ供給する。各放射素子１は給電
位相に応じた位相の放射をする。なお、各移相器２は各
放射素子１に供給される高周波信号を増幅するための増
幅器を含んでいてもよい。
振させるための高周波信号を分配して各移相器２に出力
する。各移相器２は各データラッチ回路４ａ，４ｂから
供給される駆動電圧１４ａ，１４ｂにより移相量が設定
され、その移相量だけ高周波信号の位相を変化させて、
各放射素子１にそれぞれ供給する。各放射素子１は給電
位相に応じた位相の放射をする。なお、各移相器２は各
放射素子１に供給される高周波信号を増幅するための増
幅器を含んでいてもよい。
【００１８】次に、図１に示されたフェーズドアレーア
ンテナ装置の動作について説明する。制御装置８は、予
め設定されている放射素子１の位置と使用する周波数と
に基づいて、放射ビームを所望の方向に向けるのに最適
な移相量を、Ｍ個の放射素子１毎にそれぞれ２ビットの
精度で計算し、制御信号１１ａ，１１ｂとして各データ
分配回路５ａ，５ｂにそれぞれ出力する。制御信号１１
ａはデータ分配回路５ａによって、各データラッチ回路
４ａに制御信号１３ａとして分配・供給される。同じ
く、制御信号１１ｂはデータ分配回路５ｂによって、各
データラッチ回路４ｂに制御信号１３ｂとして分配・供
給される。
ンテナ装置の動作について説明する。制御装置８は、予
め設定されている放射素子１の位置と使用する周波数と
に基づいて、放射ビームを所望の方向に向けるのに最適
な移相量を、Ｍ個の放射素子１毎にそれぞれ２ビットの
精度で計算し、制御信号１１ａ，１１ｂとして各データ
分配回路５ａ，５ｂにそれぞれ出力する。制御信号１１
ａはデータ分配回路５ａによって、各データラッチ回路
４ａに制御信号１３ａとして分配・供給される。同じ
く、制御信号１１ｂはデータ分配回路５ｂによって、各
データラッチ回路４ｂに制御信号１３ｂとして分配・供
給される。
【００１９】ところで、放射素子１の放射の方向は、各
放射素子１毎に１個づつ徐々に切り換えられるのではな
く、アンテナ部７の全ての放射素子１について一斉に切
り換えられなければならない。このため各データラッチ
回路４ａ，４ｂはそれぞれ、ビーム方向を切り換えるた
めのタイミング信号１２に同期して、保持データを入力
データである制御信号１３ａ，１３ｂに書き換え、この
保持データ（制御信号１３ａ，１３ｂ）に基づいて選択
的に、移相回路２ａ，２ｂのマイクロ波スイッチに駆動
電圧１４ａ，１４ｂを一斉に印加する。
放射素子１毎に１個づつ徐々に切り換えられるのではな
く、アンテナ部７の全ての放射素子１について一斉に切
り換えられなければならない。このため各データラッチ
回路４ａ，４ｂはそれぞれ、ビーム方向を切り換えるた
めのタイミング信号１２に同期して、保持データを入力
データである制御信号１３ａ，１３ｂに書き換え、この
保持データ（制御信号１３ａ，１３ｂ）に基づいて選択
的に、移相回路２ａ，２ｂのマイクロ波スイッチに駆動
電圧１４ａ，１４ｂを一斉に印加する。
【００２０】マイクロ波スイッチに駆動電圧１４ａ，１
４ｂが印加されると、そのマイクロ波スイッチが含まれ
る移相回路２ａ，２ｂがオン状態になる。どの移相回路
２ａ，２ｂ（すなわち、移相器２のどのビット）がオン
状態になるかで、その移相器２の移相量が設定される。
各移相器２は、このようにして設定された移相量だけ高
周波信号の位相を変えて、各放射素子１に給電する。各
放射素子１は給電位相に応じた位相の放射をするので、
その放射が等位相面が生成することによって、この等位
相面と垂直な方向に放射ビームが形成される。
４ｂが印加されると、そのマイクロ波スイッチが含まれ
る移相回路２ａ，２ｂがオン状態になる。どの移相回路
２ａ，２ｂ（すなわち、移相器２のどのビット）がオン
状態になるかで、その移相器２の移相量が設定される。
各移相器２は、このようにして設定された移相量だけ高
周波信号の位相を変えて、各放射素子１に給電する。各
放射素子１は給電位相に応じた位相の放射をするので、
その放射が等位相面が生成することによって、この等位
相面と垂直な方向に放射ビームが形成される。
【００２１】図１に示されたフェーズドアレーアンテナ
装置では、各放射素子１毎に各移相器２が設けられてい
る。これによって、各放射素子１毎に高周波信号の位相
を制御することができるので、所望の方向に精度よく放
射ビームを形成することができる。なお、複数の放射素
子１に対して１個の移相器２を設けるようにすることも
できる。この場合、１個の移相器２で位相制御された高
周波信号が複数の放射素子１に供給される。
装置では、各放射素子１毎に各移相器２が設けられてい
る。これによって、各放射素子１毎に高周波信号の位相
を制御することができるので、所望の方向に精度よく放
射ビームを形成することができる。なお、複数の放射素
子１に対して１個の移相器２を設けるようにすることも
できる。この場合、１個の移相器２で位相制御された高
周波信号が複数の放射素子１に供給される。
【００２２】次に、図１に示されたフェーズドアレーア
ンテナ装置のアンテナ部７の構造について説明する。図
２は、アンテナ部７の構造を示す展開図である。また、
図３は、アンテナ部７の構造を示す断面図であり、図３
（Ａ）は全体断面図、図３（Ｂ）は局部拡大断面図であ
る。アンテナ部７は図２に示されるように多層構造を有
している。すなわち、放射素子層４１、第１の誘電体層
４２、第１の電磁結合層４３、第２の誘電体層４４、第
１の移相回路・ＴＦＴ回路層（以下、移相回路・ＴＦＴ
回路層のことを移相回路層と略記する）４５、第３の誘
電体層４６、第２の電磁結合層４７、第４の誘電体層４
８、第２の移相回路層４９、第５の誘電体層５０、第３
の電磁結合層５１の各層がこの順に密着形成されてい
る。
ンテナ装置のアンテナ部７の構造について説明する。図
２は、アンテナ部７の構造を示す展開図である。また、
図３は、アンテナ部７の構造を示す断面図であり、図３
（Ａ）は全体断面図、図３（Ｂ）は局部拡大断面図であ
る。アンテナ部７は図２に示されるように多層構造を有
している。すなわち、放射素子層４１、第１の誘電体層
４２、第１の電磁結合層４３、第２の誘電体層４４、第
１の移相回路・ＴＦＴ回路層（以下、移相回路・ＴＦＴ
回路層のことを移相回路層と略記する）４５、第３の誘
電体層４６、第２の電磁結合層４７、第４の誘電体層４
８、第２の移相回路層４９、第５の誘電体層５０、第３
の電磁結合層５１の各層がこの順に密着形成されてい
る。
【００２３】これらの各層４１〜５１はプロセス中の印
刷技術、積層または接着により多層化される。例えば、
放射素子層４１は第１の誘電体層４２の片面に、また第
１の移相回路層４５は第３の誘電体層４６の片面に、そ
れぞれ印刷技術等により形成される。また、第３の電磁
結合層５１の下には給電用のラジアル導波路５２が配置
されている。以上の各層４１〜５１とラジアル導波路５
２は、すべて同形であり同じ大きさをしている。図２で
はすべて方形をしているが、円形又は六角形等の多角形
であってもよい。
刷技術、積層または接着により多層化される。例えば、
放射素子層４１は第１の誘電体層４２の片面に、また第
１の移相回路層４５は第３の誘電体層４６の片面に、そ
れぞれ印刷技術等により形成される。また、第３の電磁
結合層５１の下には給電用のラジアル導波路５２が配置
されている。以上の各層４１〜５１とラジアル導波路５
２は、すべて同形であり同じ大きさをしている。図２で
はすべて方形をしているが、円形又は六角形等の多角形
であってもよい。
【００２４】第１の移相回路層４５と第３の誘電体層４
６と第２の電磁結合層４７と第４の誘電体層４８と第２
の移相回路層４９とを合わせて位相制御層と呼ぶ。な
お、図１に示された各移相器２はそれぞれ２個の移相回
路２ａ，２ｂを含んでいるので、これに対応して位相制
御層は２つの移相回路層４５，４９を有している。した
がって、各移相器２がそれぞれ３個以上の移相回路を含
んでいる場合には、位相制御層に含まれる移相回路層を
３層以上にしてもよい。
６と第２の電磁結合層４７と第４の誘電体層４８と第２
の移相回路層４９とを合わせて位相制御層と呼ぶ。な
お、図１に示された各移相器２はそれぞれ２個の移相回
路２ａ，２ｂを含んでいるので、これに対応して位相制
御層は２つの移相回路層４５，４９を有している。した
がって、各移相器２がそれぞれ３個以上の移相回路を含
んでいる場合には、位相制御層に含まれる移相回路層を
３層以上にしてもよい。
【００２５】放射素子層４１は、図１に示されたＭ個の
放射素子１が平面的に配置されて構成されている。各放
射素子１は格子配列されている。ただし、放射素子１を
三角配列や同心円状に配列してもよい。各放射素子１を
二次元的に配置することによって、放射ビームを二次元
的に走査することができる。なお、一次元的な走査で十
分な場合には、各放射素子１を一次元的に配置してもよ
い。
放射素子１が平面的に配置されて構成されている。各放
射素子１は格子配列されている。ただし、放射素子１を
三角配列や同心円状に配列してもよい。各放射素子１を
二次元的に配置することによって、放射ビームを二次元
的に走査することができる。なお、一次元的な走査で十
分な場合には、各放射素子１を一次元的に配置してもよ
い。
【００２６】また、各放射素子１を不規則に配置するこ
とも可能である。しかし、各移相器２の制御にはすべて
の放射素子１の位置がかかわってくる。このため、各放
射素子１を規則的に配置することによって、移相器２の
制御が簡単になる。また、各放射素子１の素子間隔は
０．５〜０．６λg 程度（λg は使用電波の波長）に設
定されている。これによって、放射ビームの走査範囲
は、実用上何ら支障がない程度に広くなる。
とも可能である。しかし、各移相器２の制御にはすべて
の放射素子１の位置がかかわってくる。このため、各放
射素子１を規則的に配置することによって、移相器２の
制御が簡単になる。また、各放射素子１の素子間隔は
０．５〜０．６λg 程度（λg は使用電波の波長）に設
定されている。これによって、放射ビームの走査範囲
は、実用上何ら支障がない程度に広くなる。
【００２７】第１〜第５の誘電体層４２，４４，４６，
４８，５０には比誘電率が２〜５程度の誘電体が用いら
れる。例えば、ガラス又はテフロンを使用することがで
きる。誘電率が低い誘電体は安価であり、しかも誘電損
失（ｔａｎδ）が小さいという特質をもっている。な
お、第１〜第５の誘電体層４２，４４，４６，４８，５
０に、例えばガリウム砒素、シリコン又はアルミナセラ
ミック等の誘電率が高い誘電体を用いてもよい。
４８，５０には比誘電率が２〜５程度の誘電体が用いら
れる。例えば、ガラス又はテフロンを使用することがで
きる。誘電率が低い誘電体は安価であり、しかも誘電損
失（ｔａｎδ）が小さいという特質をもっている。な
お、第１〜第５の誘電体層４２，４４，４６，４８，５
０に、例えばガリウム砒素、シリコン又はアルミナセラ
ミック等の誘電率が高い誘電体を用いてもよい。
【００２８】第１の移相回路層４５は、高周波信号が流
れるストリップライン（図５参照）、図１に示された各
移相器２のそれぞれ一方の移相回路２ａ及びＴＦＴ回路
６ａによって構成されている。第１の移相回路層４５に
は、放射素子層４１における放射素子１と同数の移相回
路２ａ及びデータラッチ回路４ａが形成されている。図
３（Ａ）に示されるように、各移相回路２ａが形成され
る領域は、放射素子層４１に形成された各放射素子１の
素子間隔によって規定される。この領域のことを移相器
形成領域と呼ぶ。第１の移相回路層４５には、各放射素
子１にそれぞれ対応する移相器形成領域がある。各移相
回路２ａは、その移相回路２ａに結合された放射素子１
に対応する移相器形成領域に形成されている。
れるストリップライン（図５参照）、図１に示された各
移相器２のそれぞれ一方の移相回路２ａ及びＴＦＴ回路
６ａによって構成されている。第１の移相回路層４５に
は、放射素子層４１における放射素子１と同数の移相回
路２ａ及びデータラッチ回路４ａが形成されている。図
３（Ａ）に示されるように、各移相回路２ａが形成され
る領域は、放射素子層４１に形成された各放射素子１の
素子間隔によって規定される。この領域のことを移相器
形成領域と呼ぶ。第１の移相回路層４５には、各放射素
子１にそれぞれ対応する移相器形成領域がある。各移相
回路２ａは、その移相回路２ａに結合された放射素子１
に対応する移相器形成領域に形成されている。
【００２９】また、第２の移相回路層４９は、ストリッ
プライン、各移相器２のそれぞれ他方の移相回路２ｂ及
びＴＦＴ回路６ｂによって構成されている。第２の移相
回路層４９にも、第１の移相回路層４５と同様に、各放
射素子１にそれぞれ対応する移相器形成領域があり、各
移相回路２ｂは各放射素子１に対応する移相器形成領域
に形成されている。
プライン、各移相器２のそれぞれ他方の移相回路２ｂ及
びＴＦＴ回路６ｂによって構成されている。第２の移相
回路層４９にも、第１の移相回路層４５と同様に、各放
射素子１にそれぞれ対応する移相器形成領域があり、各
移相回路２ｂは各放射素子１に対応する移相器形成領域
に形成されている。
【００３０】第１の電磁結合層４３は、導体板（第１の
遮蔽板）２１と、この導体板２１に形成された複数の結
合ホール（第１の結合手段）２２ａとによって構成され
ている。電磁結合層４３には、放射素子層４１における
放射素子１と同数の結合ホール２２ａがそれぞれ形成さ
れている。各結合ホール２２ａは長方形をしている。な
お、この結合ホール２２ａは多角形であればよい。
遮蔽板）２１と、この導体板２１に形成された複数の結
合ホール（第１の結合手段）２２ａとによって構成され
ている。電磁結合層４３には、放射素子層４１における
放射素子１と同数の結合ホール２２ａがそれぞれ形成さ
れている。各結合ホール２２ａは長方形をしている。な
お、この結合ホール２２ａは多角形であればよい。
【００３１】同様に、第２の電磁結合層４７は、導体板
（第２の遮蔽板）２３と、この導体板２３に形成された
複数の結合ホール（第２の結合手段）２４ａとによって
構成されている。また、第３の電磁結合層５１は、導体
板（第３の遮蔽板）２５と、この導体板２５に形成され
た複数の結合ホール（第３の結合手段）２６ａとによっ
て構成されている。結合ホール２４ａ，２６ａは、結合
ホール２２ａと同様に形成されている。なお、第１〜第
３の遮蔽板には、電磁波を遮蔽する作用をもつ平板が使
用される。第１及び第２の遮蔽板には、電波吸収体によ
って形成された平板を使用することも可能である。
（第２の遮蔽板）２３と、この導体板２３に形成された
複数の結合ホール（第２の結合手段）２４ａとによって
構成されている。また、第３の電磁結合層５１は、導体
板（第３の遮蔽板）２５と、この導体板２５に形成され
た複数の結合ホール（第３の結合手段）２６ａとによっ
て構成されている。結合ホール２４ａ，２６ａは、結合
ホール２２ａと同様に形成されている。なお、第１〜第
３の遮蔽板には、電磁波を遮蔽する作用をもつ平板が使
用される。第１及び第２の遮蔽板には、電波吸収体によ
って形成された平板を使用することも可能である。
【００３２】放射素子層４１の各放射素子１と第１の移
相回路層４５の各移相回路２ａとは、第１の電磁結合層
４３の各結合ホール２２ａによって電磁結合される。ま
た、第１の移相回路層４５の各移相回路２ａと第２の移
相回路層４９の各移相回路２ｂとは、第２の電磁結合層
４７の各結合ホール２４ａによって電磁結合される。ま
た、第２の移相回路層４９の各移相回路２ｂとラジアル
導波路５２とは、第３の電磁結合層５１の各結合ホール
２６ａによって電磁結合される。
相回路層４５の各移相回路２ａとは、第１の電磁結合層
４３の各結合ホール２２ａによって電磁結合される。ま
た、第１の移相回路層４５の各移相回路２ａと第２の移
相回路層４９の各移相回路２ｂとは、第２の電磁結合層
４７の各結合ホール２４ａによって電磁結合される。ま
た、第２の移相回路層４９の各移相回路２ｂとラジアル
導波路５２とは、第３の電磁結合層５１の各結合ホール
２６ａによって電磁結合される。
【００３３】また、第２の電磁結合層４７の導体板２３
は接地されており、導体板２３は第３及び第４の誘電体
層４６，４８に適宜設けられたスルーホールを介して第
１及び第２の移相回路層４５，４９を接地している。以
上の各層４１〜５１に形成された放射素子１、結合ホー
ル２２ａ、移相回路２ａ、データラッチ回路４ａ、結合
ホール２４ａ、移相回路２ｂ、データラッチ回路４ｂ及
び結合ホール２６ａは、各１個づつで１つのユニットを
構成している。
は接地されており、導体板２３は第３及び第４の誘電体
層４６，４８に適宜設けられたスルーホールを介して第
１及び第２の移相回路層４５，４９を接地している。以
上の各層４１〜５１に形成された放射素子１、結合ホー
ル２２ａ、移相回路２ａ、データラッチ回路４ａ、結合
ホール２４ａ、移相回路２ｂ、データラッチ回路４ｂ及
び結合ホール２６ａは、各１個づつで１つのユニットを
構成している。
【００３４】ラジアル導波路５２は、断面が方形の筒状
のリング２８と底板（第４の遮蔽板）２７とによって構
成される。リング２８及び底板２７はともに、電磁波を
遮蔽するように導電部材によって形成される。例えば金
属又はエンジニアリングプラスチックに金属メッキ等を
施した材料によって形成される。底板２７は第３の電磁
結合層５１の導体板２５に対して平行に配置され、導体
板２５及び底板２７はリング２８の両端面となってい
る。ラジアル導波路５２の内部は誘電体で満たされる場
合もある。図１に示された分配合成器３は、第３の電磁
結合層５１とラジアル導波路５２とを合わせたものに相
当する。
のリング２８と底板（第４の遮蔽板）２７とによって構
成される。リング２８及び底板２７はともに、電磁波を
遮蔽するように導電部材によって形成される。例えば金
属又はエンジニアリングプラスチックに金属メッキ等を
施した材料によって形成される。底板２７は第３の電磁
結合層５１の導体板２５に対して平行に配置され、導体
板２５及び底板２７はリング２８の両端面となってい
る。ラジアル導波路５２の内部は誘電体で満たされる場
合もある。図１に示された分配合成器３は、第３の電磁
結合層５１とラジアル導波路５２とを合わせたものに相
当する。
【００３５】ラジアル導波路５２の底板２７の中央部に
は、同軸給電部（給電手段）２９が配置されている。こ
の同軸給電部２９は底板２７を貫通しており、同軸給電
部２９の一端は底板２７の表面（第３の電磁結合層５１
側の面）から０．１〜０．５λg の長さだけ突き出てお
り、他端は底板の裏面（第３の電磁結合層５１側でない
面）で同軸コネクタ３０に接続されている。
は、同軸給電部（給電手段）２９が配置されている。こ
の同軸給電部２９は底板２７を貫通しており、同軸給電
部２９の一端は底板２７の表面（第３の電磁結合層５１
側の面）から０．１〜０．５λg の長さだけ突き出てお
り、他端は底板の裏面（第３の電磁結合層５１側でない
面）で同軸コネクタ３０に接続されている。
【００３６】次に、図３を用いて、図１に示されたアン
テナ部７における高周波信号の流れについて説明する。
図３に示された矢印は、高周波信号の進行方向を示して
いる。高周波信号は同軸給電部２９から電磁波として放
射され、図３（Ａ）に矢印で示す方向にラジアル導波路
５２内部（導体板２５と底板２７との間）を伝搬してゆ
く。このときの電磁波のエネルギー損失は小さい。ラジ
アル導波路５２内部を伝搬する電磁波は、第３の電磁結
合層５１に形成された結合ホール２６ａを経由して、第
２の移相回路層４９に結合する。なお、各結合ホール２
６ａの位置とサイズを変えることによって、各結合ホー
ル２６ａに結合する高周波信号の結合量を調節すること
ができる。
テナ部７における高周波信号の流れについて説明する。
図３に示された矢印は、高周波信号の進行方向を示して
いる。高周波信号は同軸給電部２９から電磁波として放
射され、図３（Ａ）に矢印で示す方向にラジアル導波路
５２内部（導体板２５と底板２７との間）を伝搬してゆ
く。このときの電磁波のエネルギー損失は小さい。ラジ
アル導波路５２内部を伝搬する電磁波は、第３の電磁結
合層５１に形成された結合ホール２６ａを経由して、第
２の移相回路層４９に結合する。なお、各結合ホール２
６ａの位置とサイズを変えることによって、各結合ホー
ル２６ａに結合する高周波信号の結合量を調節すること
ができる。
【００３７】第２の移相回路層４９に結合した高周波信
号は、移相回路２ｂがオン状態の場合、移相回路２ｂに
よって位相遅延を受ける。その後、高周波信号は第２の
電磁結合層４７に形成された結合ホール２４ａを経由し
て、第１の移相回路層４５に結合する。第１の移相回路
層４５に結合した高周波信号は、移相回路２ａがオン状
態の場合、移相回路２ａによって再び位相遅延を受け
る。その後、高周波信号は第１の電磁結合層４３に形成
された結合ホール２２ａを経由して、放射素子層４１に
結合し、放射素子１から放射される。
号は、移相回路２ｂがオン状態の場合、移相回路２ｂに
よって位相遅延を受ける。その後、高周波信号は第２の
電磁結合層４７に形成された結合ホール２４ａを経由し
て、第１の移相回路層４５に結合する。第１の移相回路
層４５に結合した高周波信号は、移相回路２ａがオン状
態の場合、移相回路２ａによって再び位相遅延を受け
る。その後、高周波信号は第１の電磁結合層４３に形成
された結合ホール２２ａを経由して、放射素子層４１に
結合し、放射素子１から放射される。
【００３８】ところで、第２の移相回路層４９では、放
射素子１に供給されるべき高周波信号が、ストリップラ
イン全体から電磁波となって放射される。しかし、この
電磁波の大部分は第２の電磁結合層４７の導体板２３に
よって反射され、第１の移相回路層４５には結合しな
い。後述する位置に結合ホール２４ａを形成することに
よって、移相回路２ｂを通過した高周波信号に基づく電
磁波のみが第１の移相回路層４５に結合される。第１の
移相回路層４５においても同様である。したがって、第
１及び第２の電磁結合層４３，４７によって、第１及び
第２の移相回路層４５，４９で位相制御された高周波信
号のみを各放射素子１に供給することができる。これに
よって、各放射素子１から所望の位相関係をもつ電波を
放射させることができる。
射素子１に供給されるべき高周波信号が、ストリップラ
イン全体から電磁波となって放射される。しかし、この
電磁波の大部分は第２の電磁結合層４７の導体板２３に
よって反射され、第１の移相回路層４５には結合しな
い。後述する位置に結合ホール２４ａを形成することに
よって、移相回路２ｂを通過した高周波信号に基づく電
磁波のみが第１の移相回路層４５に結合される。第１の
移相回路層４５においても同様である。したがって、第
１及び第２の電磁結合層４３，４７によって、第１及び
第２の移相回路層４５，４９で位相制御された高周波信
号のみを各放射素子１に供給することができる。これに
よって、各放射素子１から所望の位相関係をもつ電波を
放射させることができる。
【００３９】結合ホール２２ａ，２４ａ，２６ａの代わ
りに他の結合手段を用いることもできる。図４は、他の
結合手段を用いた場合のアンテナ部７の構造を示す局部
拡大断面図であり、図４（Ａ）は結合プローブを用いた
場合の断面図であり、図４（Ｂ）は結合スルーホールを
用いた場合の断面図である。図４（Ａ）に示されるよう
に、第１〜第３の結合手段として結合プローブ２２ｂ，
２４ｂ，２６ｂを用いることができる。
りに他の結合手段を用いることもできる。図４は、他の
結合手段を用いた場合のアンテナ部７の構造を示す局部
拡大断面図であり、図４（Ａ）は結合プローブを用いた
場合の断面図であり、図４（Ｂ）は結合スルーホールを
用いた場合の断面図である。図４（Ａ）に示されるよう
に、第１〜第３の結合手段として結合プローブ２２ｂ，
２４ｂ，２６ｂを用いることができる。
【００４０】第１の電磁結合層４３の結合プローブ２２
ｂは一端が放射素子層４１の放射素子１に接続され、他
端が第１の移相回路層４５の移相回路２ａに接続されて
いる。また、第２の電磁結合層４７の結合プローブ２４
ｂは一端が第１の移相回路層４５の移相回路２ａに接続
され、他端が第２の移相回路層４９の移相回路２ｂに接
続されている。また、第３の電磁結合層５１の結合プロ
ーブ２６ｂは一端が第２の移相回路層５１の移相回路２
ｂに接続され、他端が導電板２５からラジアル導波路５
２の内部に突き出ている。結合プローブ２６ｂは、ラジ
アル導波路５２の内部に突き出ている長さを変えること
によって、結合プローブ２６ｂに結合する高周波信号の
結合量を調節することができる。
ｂは一端が放射素子層４１の放射素子１に接続され、他
端が第１の移相回路層４５の移相回路２ａに接続されて
いる。また、第２の電磁結合層４７の結合プローブ２４
ｂは一端が第１の移相回路層４５の移相回路２ａに接続
され、他端が第２の移相回路層４９の移相回路２ｂに接
続されている。また、第３の電磁結合層５１の結合プロ
ーブ２６ｂは一端が第２の移相回路層５１の移相回路２
ｂに接続され、他端が導電板２５からラジアル導波路５
２の内部に突き出ている。結合プローブ２６ｂは、ラジ
アル導波路５２の内部に突き出ている長さを変えること
によって、結合プローブ２６ｂに結合する高周波信号の
結合量を調節することができる。
【００４１】また、図４（Ｂ）に示されるように、第１
及び第２の結合手段として結合スルーホール２２ｃ，２
４ｃを用いることもできる。放射素子層４１の放射素子
１と第１の移相回路層４５の移相回路２ａとは、結合ス
ルーホール２２ｃによって結合されている。また、第１
の移相回路層４５の移相回路２ａと第２の移相回路層４
９の移相回路２ｂとは、結合スルーホール２４ｃによっ
て結合されている。なお、第２の移相回路層５１の移相
回路２ｂとラジアル導波路５２とは、結合プローブ２６
ｂによって結合されている。なお、図４（Ａ）及び
（Ｂ）に示されたアンテナ部７の他の部分は、図３に示
されたアンテナ部７の相当部分と同じであるため、その
説明は省略する。
及び第２の結合手段として結合スルーホール２２ｃ，２
４ｃを用いることもできる。放射素子層４１の放射素子
１と第１の移相回路層４５の移相回路２ａとは、結合ス
ルーホール２２ｃによって結合されている。また、第１
の移相回路層４５の移相回路２ａと第２の移相回路層４
９の移相回路２ｂとは、結合スルーホール２４ｃによっ
て結合されている。なお、第２の移相回路層５１の移相
回路２ｂとラジアル導波路５２とは、結合プローブ２６
ｂによって結合されている。なお、図４（Ａ）及び
（Ｂ）に示されたアンテナ部７の他の部分は、図３に示
されたアンテナ部７の相当部分と同じであるため、その
説明は省略する。
【００４２】ところで、結合手段を結合ホール２２ａ，
２４ａ，２６ａとした場合、導体板２１，２３，２５に
結合ホール２２ａ，２４ａ，２６ａを形成するだけで結
合手段は完成する。しかし、結合手段を結合スルーホー
ル２２ｃ，２４ｃとすると、導体板２１，２３に結合ホ
ールを形成し、さらにこの結合ホールの形成位置に合わ
せて第１〜第４の誘電体層４２，４４，４６，４８に結
合スルーホール２２ｃ，２４ｃを形成する必要がある。
２４ａ，２６ａとした場合、導体板２１，２３，２５に
結合ホール２２ａ，２４ａ，２６ａを形成するだけで結
合手段は完成する。しかし、結合手段を結合スルーホー
ル２２ｃ，２４ｃとすると、導体板２１，２３に結合ホ
ールを形成し、さらにこの結合ホールの形成位置に合わ
せて第１〜第４の誘電体層４２，４４，４６，４８に結
合スルーホール２２ｃ，２４ｃを形成する必要がある。
【００４３】また、結合手段を結合プローブ２２ｂ，２
４ｂ，２６ｂとすると、導体板２１，２３，２５に結合
ホールを形成し、第１〜第５の誘電体層４２，４４，４
６，４８，５０に結合スルーホールを形成した後、この
結合スルーホールに結合プローブ２２ｂ，２４ｂ，２６
ｂを挿入して、結合手段が完成する。このように、結合
手段としては、結合ホール２２ａ，２４ａ，２６ａが最
も形成が容易で、結合プローブ２２ｂ，２４ｂ，２６ｂ
が最も形成が困難である。しかしながら、結合ホール２
２ａ，２４ａ，２６ａでは高周波信号のエネルギー損失
が最も大きく、結合プローブ２２ｂ，２４ｂ，２６ｂで
はこの損失が最も少ない。
４ｂ，２６ｂとすると、導体板２１，２３，２５に結合
ホールを形成し、第１〜第５の誘電体層４２，４４，４
６，４８，５０に結合スルーホールを形成した後、この
結合スルーホールに結合プローブ２２ｂ，２４ｂ，２６
ｂを挿入して、結合手段が完成する。このように、結合
手段としては、結合ホール２２ａ，２４ａ，２６ａが最
も形成が容易で、結合プローブ２２ｂ，２４ｂ，２６ｂ
が最も形成が困難である。しかしながら、結合ホール２
２ａ，２４ａ，２６ａでは高周波信号のエネルギー損失
が最も大きく、結合プローブ２２ｂ，２４ｂ，２６ｂで
はこの損失が最も少ない。
【００４４】次に、図２に示された第１及び第２の移相
回路層４５，４９について更に説明する。図５は、第１
及び第２の移相回路層４５，４９の回路構成図であり、
図５（Ａ）は第１の移相回路層４５を構成する１ユニッ
トの回路構成を、図５（Ｂ）は第２の移相回路層４９を
構成する１ユニットの回路構成をそれぞれ示している。
また、図６は、高周波信号が流れるストリップラインと
結合ホール２２ａ，２４ａ，２６ａとの位置関係を示す
断面図である。
回路層４５，４９について更に説明する。図５は、第１
及び第２の移相回路層４５，４９の回路構成図であり、
図５（Ａ）は第１の移相回路層４５を構成する１ユニッ
トの回路構成を、図５（Ｂ）は第２の移相回路層４９を
構成する１ユニットの回路構成をそれぞれ示している。
また、図６は、高周波信号が流れるストリップラインと
結合ホール２２ａ，２４ａ，２６ａとの位置関係を示す
断面図である。
【００４５】まず、第１の移相回路層４５について説明
する。上述したように、第１の移相回路層４５は、スト
リップライン、図１に示された移相回路２ａ及びＴＦＴ
回路６ａによって構成されており、これらが図２に示さ
れた第３の誘電体層４６上に一体的に形成されている。
図５（Ａ）に示されるように、ストリップライン６１ａ
と移相回路２ａとデータラッチ回路４ａとによって１ユ
ニットが構成されている。
する。上述したように、第１の移相回路層４５は、スト
リップライン、図１に示された移相回路２ａ及びＴＦＴ
回路６ａによって構成されており、これらが図２に示さ
れた第３の誘電体層４６上に一体的に形成されている。
図５（Ａ）に示されるように、ストリップライン６１ａ
と移相回路２ａとデータラッチ回路４ａとによって１ユ
ニットが構成されている。
【００４６】ストリップライン６１ａは、図２に示され
た第１の電磁結合層４３の結合ホール２２ａに対応する
位置から、図２に示された第２の電磁結合層４７の結合
ホール２４ａに対応する位置まで、第３の誘電体層４６
上に印刷配線されている。高周波信号の波長をλg とす
ると、図６に示されるように、結合ホール２２ａは、ス
トリップライン６１ａの一端からλg ／４離間したスト
リップライン６１ａ上の位置の直上、又は直上近傍に配
置されている。また、結合ホール２４ａは、ストリップ
ライン６１ａの他端からλg ／４離間したストリップラ
イン６１ａ上の位置の直下、又は直下近傍に配置されて
いる。
た第１の電磁結合層４３の結合ホール２２ａに対応する
位置から、図２に示された第２の電磁結合層４７の結合
ホール２４ａに対応する位置まで、第３の誘電体層４６
上に印刷配線されている。高周波信号の波長をλg とす
ると、図６に示されるように、結合ホール２２ａは、ス
トリップライン６１ａの一端からλg ／４離間したスト
リップライン６１ａ上の位置の直上、又は直上近傍に配
置されている。また、結合ホール２４ａは、ストリップ
ライン６１ａの他端からλg ／４離間したストリップラ
イン６１ａ上の位置の直下、又は直下近傍に配置されて
いる。
【００４７】このような位置に結合ホール２２ａ，２４
ａを配置することによって、ストリップライン６１ａの
端部での高周波信号の反射を抑えることができるので、
高周波信号のエネルギー損失を少なくすることができ
る。ストリップライン６１ａにはマイクロストリップ線
路、トリプレート線路、コプレーナ線路、スロット線路
などの分布定数線路が使用される。
ａを配置することによって、ストリップライン６１ａの
端部での高周波信号の反射を抑えることができるので、
高周波信号のエネルギー損失を少なくすることができ
る。ストリップライン６１ａにはマイクロストリップ線
路、トリプレート線路、コプレーナ線路、スロット線路
などの分布定数線路が使用される。
【００４８】移相回路２ａは、１個のストリップ線路６
２ａと２個のマイクロ波スイッチとによって構成され
る。ストリップ線路６２ａには、例えばマイクロストリ
ップ線路、トリプレート線路、コプレーナ線路などの分
布定数回路が使用される。また、マイクロ波スイッチに
はマイクロマシンスイッチ６４ａが使用される。
２ａと２個のマイクロ波スイッチとによって構成され
る。ストリップ線路６２ａには、例えばマイクロストリ
ップ線路、トリプレート線路、コプレーナ線路などの分
布定数回路が使用される。また、マイクロ波スイッチに
はマイクロマシンスイッチ６４ａが使用される。
【００４９】移相回路２ａでは、切断されたストリップ
ライン６１ａの両端にＵ字形のストリップ線路６２ａの
両端がそれぞれ接続されており、一方のマイクロマシン
スイッチ６４ａがストリップライン６１ａの両端を接続
するように配置され、他方のマイクロマシンスイッチ６
４ａがストリップ線路６２ａの央部と接地６３ａとを接
続するように配置されている。この移相回路２ａはスイ
ッチドライン形と呼ばれている。移相回路２ａは移相量
が１８０゜となるように設計されている。なお、接地６
３ａは、図２に示された第３の誘電体層４６に適宜設け
られたスルーホールによって、図２に示された第２の電
磁結合層４７の接地された導体板２３と接続されてい
る。
ライン６１ａの両端にＵ字形のストリップ線路６２ａの
両端がそれぞれ接続されており、一方のマイクロマシン
スイッチ６４ａがストリップライン６１ａの両端を接続
するように配置され、他方のマイクロマシンスイッチ６
４ａがストリップ線路６２ａの央部と接地６３ａとを接
続するように配置されている。この移相回路２ａはスイ
ッチドライン形と呼ばれている。移相回路２ａは移相量
が１８０゜となるように設計されている。なお、接地６
３ａは、図２に示された第３の誘電体層４６に適宜設け
られたスルーホールによって、図２に示された第２の電
磁結合層４７の接地された導体板２３と接続されてい
る。
【００５０】移相回路２ａに含まれる２個のマイクロマ
シンスイッチ６４ａは、その近傍に配置されたデータラ
ッチ回路４ａの出力側に接続されている。２個のマイク
ロマシンスイッチ６４ａは、データラッチ回路４ａが出
力する駆動電圧１４ａによって同時に動作して、切断さ
れたストリップライン６１ａを選択的に接続するととも
に、ストリップ線路６２ａを選択的に接地する。こうし
て移相回路２ａのサセプタンスを変えることによって、
給電位相を変化させることができる。なお、データラッ
チ回路４ａはマイクロマシンスイッチ６４ａの近傍に配
置されているといったが、複数のデータラッチ回路４ａ
を一カ所にまとめて配置し、そこから配線をのばして各
マイクロマシンスイッチ６４ａを駆動するようにしても
よい。
シンスイッチ６４ａは、その近傍に配置されたデータラ
ッチ回路４ａの出力側に接続されている。２個のマイク
ロマシンスイッチ６４ａは、データラッチ回路４ａが出
力する駆動電圧１４ａによって同時に動作して、切断さ
れたストリップライン６１ａを選択的に接続するととも
に、ストリップ線路６２ａを選択的に接地する。こうし
て移相回路２ａのサセプタンスを変えることによって、
給電位相を変化させることができる。なお、データラッ
チ回路４ａはマイクロマシンスイッチ６４ａの近傍に配
置されているといったが、複数のデータラッチ回路４ａ
を一カ所にまとめて配置し、そこから配線をのばして各
マイクロマシンスイッチ６４ａを駆動するようにしても
よい。
【００５１】次に、第２の移相回路層４９について説明
する。上述したように、第２の移相回路層４９は、スト
リップライン、図１に示された移相回路２ｂ及びＴＦＴ
回路６ｂによって構成されており、これらが図２に示さ
れた第５の誘電体層５０上に一体的に形成されている。
図５（Ｂ）に示されるように、ストリップライン６１ｂ
と移相回路２ｂとデータラッチ回路４ｂとによって１ユ
ニットが構成されている。
する。上述したように、第２の移相回路層４９は、スト
リップライン、図１に示された移相回路２ｂ及びＴＦＴ
回路６ｂによって構成されており、これらが図２に示さ
れた第５の誘電体層５０上に一体的に形成されている。
図５（Ｂ）に示されるように、ストリップライン６１ｂ
と移相回路２ｂとデータラッチ回路４ｂとによって１ユ
ニットが構成されている。
【００５２】ストリップライン６１ｂは、図２に示され
た第２の電磁結合層４７の結合ホール２４ａに対応する
位置から、図２に示された第３の電磁結合層５１の結合
ホール２６ａに対応する位置まで、第５の誘電体層５０
上に印刷配線されている。図６に示されるように、結合
ホール２４ａ，２６ａはそれぞれ、ストリップライン６
１ｂの端部からλg ／４離間したストリップライン６１
ｂ上の位置の直上及び直下に配置されている。又は、直
上近傍及び直下近傍に配置されている。
た第２の電磁結合層４７の結合ホール２４ａに対応する
位置から、図２に示された第３の電磁結合層５１の結合
ホール２６ａに対応する位置まで、第５の誘電体層５０
上に印刷配線されている。図６に示されるように、結合
ホール２４ａ，２６ａはそれぞれ、ストリップライン６
１ｂの端部からλg ／４離間したストリップライン６１
ｂ上の位置の直上及び直下に配置されている。又は、直
上近傍及び直下近傍に配置されている。
【００５３】移相回路２ｂは、２個のストリップ線路６
２ｂと２個のマイクロマシンスイッチ６４ｂとによって
構成される。移相回路２ｂでは、２個のストリップ線路
６２ｂのそれぞれ一方の端部がストリップライン６１ｂ
の途中に接続されており、２個のマイクロマシンスイッ
チ６４ｂがそれぞれ２個のストリップ線路６２ｂの他方
の端部と接地６３ｂとを接続するように配置されてい
る。この移相回路２ｂはローデッドライン形と呼ばれて
いる。移相回路２ｂは移相量が９０゜となるように設計
されている。
２ｂと２個のマイクロマシンスイッチ６４ｂとによって
構成される。移相回路２ｂでは、２個のストリップ線路
６２ｂのそれぞれ一方の端部がストリップライン６１ｂ
の途中に接続されており、２個のマイクロマシンスイッ
チ６４ｂがそれぞれ２個のストリップ線路６２ｂの他方
の端部と接地６３ｂとを接続するように配置されてい
る。この移相回路２ｂはローデッドライン形と呼ばれて
いる。移相回路２ｂは移相量が９０゜となるように設計
されている。
【００５４】第２の移相回路層４９の接地６３ｂもま
た、図２に示された第４の誘電体層４８に適宜設けられ
たスルーホールによって、第２の電磁結合層４７の導体
板２３と接続されている。移相回路２ｂに含まれる２個
のマイクロマシンスイッチ６４ｂは、その近傍に配置さ
れたデータラッチ回路４ｂの出力側に接続されている。
他の部分は第１の移相回路層４５と同様である。
た、図２に示された第４の誘電体層４８に適宜設けられ
たスルーホールによって、第２の電磁結合層４７の導体
板２３と接続されている。移相回路２ｂに含まれる２個
のマイクロマシンスイッチ６４ｂは、その近傍に配置さ
れたデータラッチ回路４ｂの出力側に接続されている。
他の部分は第１の移相回路層４５と同様である。
【００５５】なお、一般に、移相量が大きい場合にはス
イッチドライン形の方が良い特性が得られ、移相量が小
さい場合にはローデッドライン形の方が良い特性が得ら
れる。このため、ここでは１８０゜の移相回路２ａには
スイッチドライン形を用い、９０゜の移相回路２ｂには
ローデッドライン形を用いたが、移相回路２ｂにスイッ
チドライン形を用いることも可能である。また、各移相
回路２ａ、２ｂに線路切換形などスイッチドライン形、
ローデッドライン形以外の移相回路を使用してもよい。
イッチドライン形の方が良い特性が得られ、移相量が小
さい場合にはローデッドライン形の方が良い特性が得ら
れる。このため、ここでは１８０゜の移相回路２ａには
スイッチドライン形を用い、９０゜の移相回路２ｂには
ローデッドライン形を用いたが、移相回路２ｂにスイッ
チドライン形を用いることも可能である。また、各移相
回路２ａ、２ｂに線路切換形などスイッチドライン形、
ローデッドライン形以外の移相回路を使用してもよい。
【００５６】各データラッチ回路４ａ，４ｂはそれぞ
れ、各マイクロマシンスイッチ６４ａ，６４ｂに対して
同時に駆動電圧１４ａ，１４ｂを印加する。これによっ
て、各移相回路２ａ，２ｂを同時に動作させることがで
きるので、移相器２を２ビットのディジタル移相器とし
て機能させることができる。このように、図１に示され
たフェーズドアレーアンテナ装置では、２個の移相回路
２ａ，２ｂを異なる層に形成して、２ビットのディジタ
ル移相器を構成する。同様に、３個以上の移相回路をそ
れぞれ異なる層に形成することによって、３ビット以上
のディジタル移相器を構成することができる。
れ、各マイクロマシンスイッチ６４ａ，６４ｂに対して
同時に駆動電圧１４ａ，１４ｂを印加する。これによっ
て、各移相回路２ａ，２ｂを同時に動作させることがで
きるので、移相器２を２ビットのディジタル移相器とし
て機能させることができる。このように、図１に示され
たフェーズドアレーアンテナ装置では、２個の移相回路
２ａ，２ｂを異なる層に形成して、２ビットのディジタ
ル移相器を構成する。同様に、３個以上の移相回路をそ
れぞれ異なる層に形成することによって、３ビット以上
のディジタル移相器を構成することができる。
【００５７】したがって、放射素子層４１に形成された
各放射素子１の素子間隔にかかわらず、各移相器２を形
成することができるスペースを増やすことができる。こ
のため、各放射素子１の素子間隔を広げずに、各移相器
２のビット数を高めることができるので、放射ビームの
走査範囲を狭めることなく、放射ビームの走査の１ステ
ップを小さくすることができる。
各放射素子１の素子間隔にかかわらず、各移相器２を形
成することができるスペースを増やすことができる。こ
のため、各放射素子１の素子間隔を広げずに、各移相器
２のビット数を高めることができるので、放射ビームの
走査範囲を狭めることなく、放射ビームの走査の１ステ
ップを小さくすることができる。
【００５８】また、従来のフェーズドアレーアンテナ装
置の場合、各放射素子の素子間隔を０．５〜０．６λg
とすると、各放射素子に対応する移相器形成領域に３個
以上の移相回路を形成する場合には、比誘電率が１０以
上の誘電体基板を使用する必要があった。しかし、高誘
電率の誘電体は誘電損失が大きく、しかも高価である。
置の場合、各放射素子の素子間隔を０．５〜０．６λg
とすると、各放射素子に対応する移相器形成領域に３個
以上の移相回路を形成する場合には、比誘電率が１０以
上の誘電体基板を使用する必要があった。しかし、高誘
電率の誘電体は誘電損失が大きく、しかも高価である。
【００５９】これに対して、図１に示されたフェーズド
アレーアンテナ装置では、３ビット以上のディジタル移
相器を構成する場合でも、各移相器形成領域に形成され
る移相回路は１個だけでよい。このため、第２〜第５の
誘電体層４４，４６，４８，５０に低誘電率の誘電体を
使用することができる。低誘電率の誘電体は、誘電損失
が小さく、安価である。したがって、同じビット数（３
ビット以上）のディジタル移相器を備えた従来のフェー
ズドアレーアンテナ装置に比べて、高周波信号のエネル
ギー損失が小さいフェーズドアレーアンテナ装置を安価
に製造することができる。
アレーアンテナ装置では、３ビット以上のディジタル移
相器を構成する場合でも、各移相器形成領域に形成され
る移相回路は１個だけでよい。このため、第２〜第５の
誘電体層４４，４６，４８，５０に低誘電率の誘電体を
使用することができる。低誘電率の誘電体は、誘電損失
が小さく、安価である。したがって、同じビット数（３
ビット以上）のディジタル移相器を備えた従来のフェー
ズドアレーアンテナ装置に比べて、高周波信号のエネル
ギー損失が小さいフェーズドアレーアンテナ装置を安価
に製造することができる。
【００６０】なお、移相器２がｎ個の移相回路を含み、
ｎビットのディジタル移相器を実現する場合、各移相回
路の移相量はそれぞれ、１８０゜，９０゜，４５゜，２
２．５゜・・・、すなわち２π／２ｉ（ｉはｎまでの自
然数）に設定される。また、移相器２が同じ移相量の移
相回路を含んでいてもよいが、移相量が異なる複数の移
相回路で移相器２を構成することよって、同じ移相量の
移相回路を含む場合に比べて、同数の移相回路で多種類
の移相量を実現することができる。換言すれば、同種類
の移相量を小型の移相器２で実現することができるの
で、図１に示されたフェーズドアレーアンテナ装置を小
型化することができる。
ｎビットのディジタル移相器を実現する場合、各移相回
路の移相量はそれぞれ、１８０゜，９０゜，４５゜，２
２．５゜・・・、すなわち２π／２ｉ（ｉはｎまでの自
然数）に設定される。また、移相器２が同じ移相量の移
相回路を含んでいてもよいが、移相量が異なる複数の移
相回路で移相器２を構成することよって、同じ移相量の
移相回路を含む場合に比べて、同数の移相回路で多種類
の移相量を実現することができる。換言すれば、同種類
の移相量を小型の移相器２で実現することができるの
で、図１に示されたフェーズドアレーアンテナ装置を小
型化することができる。
【００６１】次に、図１に示されたＴＦＴ回路６ａ，６
ｂについて更に説明する。図７は、図２に示された第１
の移相回路層４５に形成されたＴＦＴ回路６ａの構成を
示すブロック図であり、図１に示された各データラッチ
回路４ａがマトリックス状に配置された場合を示してい
る。図７に示されるように、各データラッチ回路４ａは
信号線７３と走査線７４とに接続され、信号線７３は信
号線駆動回路７１に、走査線７４は走査線駆動回路７２
にそれぞれ接続されている。図１に示されたデータ分配
回路５ａは、信号線駆動回路７１と走査線駆動回路７２
とによって構成されている。このようにＴＦＴ回路６ａ
を構成することによって、データ分配回路５ａと各デー
タラッチ回路４ａとの間の配線が簡素化される。
ｂについて更に説明する。図７は、図２に示された第１
の移相回路層４５に形成されたＴＦＴ回路６ａの構成を
示すブロック図であり、図１に示された各データラッチ
回路４ａがマトリックス状に配置された場合を示してい
る。図７に示されるように、各データラッチ回路４ａは
信号線７３と走査線７４とに接続され、信号線７３は信
号線駆動回路７１に、走査線７４は走査線駆動回路７２
にそれぞれ接続されている。図１に示されたデータ分配
回路５ａは、信号線駆動回路７１と走査線駆動回路７２
とによって構成されている。このようにＴＦＴ回路６ａ
を構成することによって、データ分配回路５ａと各デー
タラッチ回路４ａとの間の配線が簡素化される。
【００６２】図８は、図７に示されたデータラッチ回路
４ａの構成を示すブロック図である。データラッチ回路
４ａは、さらに２個のデータラッチ回路８１，８２によ
って構成されており、各データラッチ回路８１，８２に
はＤフリップフロップ等が使用される。データラッチ回
路８１のＤ入力端子は信号線７３に接続され、クロック
（ＣＫ）入力端子は走査線７４に接続されている。ま
た、データラッチ回路８２のＤ入力端子はデータラッチ
回路８１の出力端子に接続され、クロック（ＣＫ）入力
端子は図１に示された制御装置８に接続され、ビーム方
向を切り換えるためのタイミング信号１２が入力され
る。さらに、データラッチ回路８２の出力端子は図５
（Ａ）に示された移相回路２ａの２個のマイクロマシン
スイッチ６４ａに接続されている。
４ａの構成を示すブロック図である。データラッチ回路
４ａは、さらに２個のデータラッチ回路８１，８２によ
って構成されており、各データラッチ回路８１，８２に
はＤフリップフロップ等が使用される。データラッチ回
路８１のＤ入力端子は信号線７３に接続され、クロック
（ＣＫ）入力端子は走査線７４に接続されている。ま
た、データラッチ回路８２のＤ入力端子はデータラッチ
回路８１の出力端子に接続され、クロック（ＣＫ）入力
端子は図１に示された制御装置８に接続され、ビーム方
向を切り換えるためのタイミング信号１２が入力され
る。さらに、データラッチ回路８２の出力端子は図５
（Ａ）に示された移相回路２ａの２個のマイクロマシン
スイッチ６４ａに接続されている。
【００６３】データラッチ回路８１は走査線７４からの
走査パルスに同期して、信号線７３から入力された制御
信号１３ａを保持する。データラッチ回路８２はタイミ
ング信号１２に同期して、データラッチ回路８１から出
力される制御信号１３ａを保持するとともに、保持して
いる制御信号１３ａに基づいて駆動電圧１４ａをマイク
ロマシンスイッチ６４ａに供給する。
走査パルスに同期して、信号線７３から入力された制御
信号１３ａを保持する。データラッチ回路８２はタイミ
ング信号１２に同期して、データラッチ回路８１から出
力される制御信号１３ａを保持するとともに、保持して
いる制御信号１３ａに基づいて駆動電圧１４ａをマイク
ロマシンスイッチ６４ａに供給する。
【００６４】次に、図８に示されたデータラッチ回路４
ａの動作について説明する。図９はこのデータラッチ回
路４ａの動作を示すタイミングチャートである。走査線
７４に走査パルスが加わると、データラッチ回路８１は
信号線７３から入力される制御信号１３ａの論理レベル
を保持する。図９において、ｐ点で走査パルスが加えら
れたとき、制御信号１３ａの論理レベルは「Ｈ」である
から、データラッチ回路８１は論理レベル「Ｈ」を保持
する。その後、制御信号１３ａの論理レベルが変化して
も、データラッチ回路８１は次に走査パルスが加えられ
るまで論理レベル「Ｈ」を保持する。
ａの動作について説明する。図９はこのデータラッチ回
路４ａの動作を示すタイミングチャートである。走査線
７４に走査パルスが加わると、データラッチ回路８１は
信号線７３から入力される制御信号１３ａの論理レベル
を保持する。図９において、ｐ点で走査パルスが加えら
れたとき、制御信号１３ａの論理レベルは「Ｈ」である
から、データラッチ回路８１は論理レベル「Ｈ」を保持
する。その後、制御信号１３ａの論理レベルが変化して
も、データラッチ回路８１は次に走査パルスが加えられ
るまで論理レベル「Ｈ」を保持する。
【００６５】このとき、データラッチ回路８１からはデ
ータラッチ回路８２のＤ入力に、論理レベル「Ｈ」が出
力され続ける（Ｑ１）。そして、ｑ点で制御装置８から
データラッチ回路８２にタイミング信号１２が出力され
ると、データラッチ回路８２はこのタイミング信号１２
に同期して、データラッチ回路８１から出力される制御
信号１３ａの論理レベル「Ｈ」を保持し、論理レベル
「Ｈ」を出力する（Ｑ２）。この出力が駆動電圧１４ａ
として、２つのマイクロマシンスイッチ６４ａに同時に
印加される。
ータラッチ回路８２のＤ入力に、論理レベル「Ｈ」が出
力され続ける（Ｑ１）。そして、ｑ点で制御装置８から
データラッチ回路８２にタイミング信号１２が出力され
ると、データラッチ回路８２はこのタイミング信号１２
に同期して、データラッチ回路８１から出力される制御
信号１３ａの論理レベル「Ｈ」を保持し、論理レベル
「Ｈ」を出力する（Ｑ２）。この出力が駆動電圧１４ａ
として、２つのマイクロマシンスイッチ６４ａに同時に
印加される。
【００６６】次に、ｒ点で走査線７４に走査パルスが加
わると、そのとき信号線７３から入力される制御信号１
３ａの論理レベルは「Ｌ」であるから、データラッチ回
路８１は論理レベル「Ｌ」を保持する。このため、デー
タラッチ回路８１の出力Ｑ１は論理レベル「Ｌ」に変わ
る。そして、ｓ点で制御装置８から再びタイミング信号
１２が出力されると、データラッチ回路８２はデータラ
ッチ回路８１から出力される論理レベル「Ｌ」を保持し
て、これを出力する（Ｑ２）ため、これによりマイクロ
マシンスイッチ６４への駆動電圧１４ａの印加は停止さ
れる。
わると、そのとき信号線７３から入力される制御信号１
３ａの論理レベルは「Ｌ」であるから、データラッチ回
路８１は論理レベル「Ｌ」を保持する。このため、デー
タラッチ回路８１の出力Ｑ１は論理レベル「Ｌ」に変わ
る。そして、ｓ点で制御装置８から再びタイミング信号
１２が出力されると、データラッチ回路８２はデータラ
ッチ回路８１から出力される論理レベル「Ｌ」を保持し
て、これを出力する（Ｑ２）ため、これによりマイクロ
マシンスイッチ６４への駆動電圧１４ａの印加は停止さ
れる。
【００６７】このように信号線７３及び走査線７４に接
続されたデータラッチ回路８１の後段に、制御装置８か
らのタイミング信号１２に同期して制御信号１３ａを保
持するデータラッチ回路８２を設けることによって、タ
イミング信号１２に同期して、すべての移相回路２ａに
対して一斉に駆動電圧１４ａを出力することができる。
続されたデータラッチ回路８１の後段に、制御装置８か
らのタイミング信号１２に同期して制御信号１３ａを保
持するデータラッチ回路８２を設けることによって、タ
イミング信号１２に同期して、すべての移相回路２ａに
対して一斉に駆動電圧１４ａを出力することができる。
【００６８】図２に示された第２の移相回路層４９に
も、第１の移相回路層４５と同様にＴＦＴ回路６ｂが形
成されている。すなわち、図１に示された各データラッ
チ回路４ｂがマトリックス状に配置され、各データラッ
チ回路４ｂは信号線７３と走査線７４とによって、信号
線駆動回路７１と走査線駆動回路７２とにそれぞれ接続
されている。図１に示されたデータ分配回路５ｂは、信
号線駆動回路７１と走査線駆動回路７２とによって構成
されている。
も、第１の移相回路層４５と同様にＴＦＴ回路６ｂが形
成されている。すなわち、図１に示された各データラッ
チ回路４ｂがマトリックス状に配置され、各データラッ
チ回路４ｂは信号線７３と走査線７４とによって、信号
線駆動回路７１と走査線駆動回路７２とにそれぞれ接続
されている。図１に示されたデータ分配回路５ｂは、信
号線駆動回路７１と走査線駆動回路７２とによって構成
されている。
【００６９】また、データラッチ回路４ｂは、図８に示
されたデータラッチ回路４ａと同様に、２個のデータラ
ッチ回路からなる。したがって、第１及び第２の移相回
路層４５，４９に形成された各データラッチ回路４ａ，
４ｂに同一のタイミング信号１２を供給することによっ
て、位相制御層に形成されたすべての移相回路２ａ，２
ｂに対して一斉に駆動電圧１４ａ，１４ｂが出力される
ので、すべての放射素子１の放射を同時に切り換えるこ
とができる。
されたデータラッチ回路４ａと同様に、２個のデータラ
ッチ回路からなる。したがって、第１及び第２の移相回
路層４５，４９に形成された各データラッチ回路４ａ，
４ｂに同一のタイミング信号１２を供給することによっ
て、位相制御層に形成されたすべての移相回路２ａ，２
ｂに対して一斉に駆動電圧１４ａ，１４ｂが出力される
ので、すべての放射素子１の放射を同時に切り換えるこ
とができる。
【００７０】次に、図１に示されたＴＦＴ回路６ａ，６
ｂの他の例について更に説明する。図１０は、第１の移
相回路層４５に形成されたＴＦＴ回路６ａの他の構成を
示すブロック図である。
ｂの他の例について更に説明する。図１０は、第１の移
相回路層４５に形成されたＴＦＴ回路６ａの他の構成を
示すブロック図である。
【００７１】図１０に示されたＴＦＴ回路６ａは、４個
のデータラッチ回路４ａ毎に４ビットのシフトレジスタ
７６が設けられている。すなわち、データ分配回路５ａ
の出力側にシフトレジスタ７６が接続され、このシフト
レジスタ７６の出力側に各ビット毎にデータラッチ回路
４ａがそれぞれ接続され、各データラッチ回路４ａの出
力側に移相回路２ａのマイクロマシンスイッチ６４ａが
それぞれ２個づつ接続されている。このように、データ
分配回路５ａと各データラッチ回路４ａとの間にシフト
レジスタ７６を挿入することによって、データ分配回路
５ａと各データラッチ回路４ａとの間の配線を簡素化す
ることができる。
のデータラッチ回路４ａ毎に４ビットのシフトレジスタ
７６が設けられている。すなわち、データ分配回路５ａ
の出力側にシフトレジスタ７６が接続され、このシフト
レジスタ７６の出力側に各ビット毎にデータラッチ回路
４ａがそれぞれ接続され、各データラッチ回路４ａの出
力側に移相回路２ａのマイクロマシンスイッチ６４ａが
それぞれ２個づつ接続されている。このように、データ
分配回路５ａと各データラッチ回路４ａとの間にシフト
レジスタ７６を挿入することによって、データ分配回路
５ａと各データラッチ回路４ａとの間の配線を簡素化す
ることができる。
【００７２】シフトレジスタ７６には、データ分配回路
５ａから制御信号１３ａがシリアルに入力されるととも
に、図１に示された制御装置８からシフトクロック信号
１５が入力される。また、各データラッチ回路４ａには
制御装置８からタイミング信号１２が入力される。シフ
トレジスタ７６は直列入力並列出力形シフトレジスタで
あり、シリアルな制御信号１３ａを各データラッチ回路
４ａに対してパラレルに出力する。各データラッチ回路
４ａはタイミング信号１２に同期して、シフトレジスタ
７６の各ビットから出力される制御信号１３ａを保持す
るとともに、保持している制御信号１３ａに基づいて駆
動電圧１４ａをマイクロマシンスイッチ６４ａに出力す
る。
５ａから制御信号１３ａがシリアルに入力されるととも
に、図１に示された制御装置８からシフトクロック信号
１５が入力される。また、各データラッチ回路４ａには
制御装置８からタイミング信号１２が入力される。シフ
トレジスタ７６は直列入力並列出力形シフトレジスタで
あり、シリアルな制御信号１３ａを各データラッチ回路
４ａに対してパラレルに出力する。各データラッチ回路
４ａはタイミング信号１２に同期して、シフトレジスタ
７６の各ビットから出力される制御信号１３ａを保持す
るとともに、保持している制御信号１３ａに基づいて駆
動電圧１４ａをマイクロマシンスイッチ６４ａに出力す
る。
【００７３】次に、図１０に示されたＴＦＴ回路６ａの
動作について説明する。データ分配回路５ａからシフト
レジスタ７６に、移相回路２ａの駆動を制御するための
制御信号１３ａがシリアルに出力される。シフトレジス
タ７６はシフトクロック信号１５の入力により、制御信
号１３ａを最初のビットに格納する。そして、次のシフ
トクロック信号１５が入力されると、最初のビットに格
納された制御信号１３ａをその次のビットに転送すると
ともに、最初のビットに新たな制御信号１３ａを格納す
る。同様にして、あるビットに格納された制御信号１３
ａはシフトクロック信号１５に同期して、その次のビッ
トに転送される。
動作について説明する。データ分配回路５ａからシフト
レジスタ７６に、移相回路２ａの駆動を制御するための
制御信号１３ａがシリアルに出力される。シフトレジス
タ７６はシフトクロック信号１５の入力により、制御信
号１３ａを最初のビットに格納する。そして、次のシフ
トクロック信号１５が入力されると、最初のビットに格
納された制御信号１３ａをその次のビットに転送すると
ともに、最初のビットに新たな制御信号１３ａを格納す
る。同様にして、あるビットに格納された制御信号１３
ａはシフトクロック信号１５に同期して、その次のビッ
トに転送される。
【００７４】したがってｎビットのシフトレジスタの場
合、シフトクロック信号１５がｎ回入力されると、シフ
トレジスタに格納された制御信号１３ａが更新される。
図１０に示されたシフトレジスタ７６は４ビットである
から、４回のシフトクロック信号１５で、格納された制
御信号１３ａが更新される。制御装置８からシフトクロ
ック信号１５が４回出力されて、シフトレジスタ７６内
の制御信号１３ａが更新されると、制御装置８からビー
ム方向を切り換えるためのタイミング信号１２が各デー
タラッチ回路４ａに出力される。各データラッチ回路４
ａは、このタイミング信号１２が入力されると、そのと
きシフトレジスタ７６からパラレルに出力されている制
御信号１３ａを一斉にラッチして、各移相回路２ａに駆
動電圧１４ａを出力する。
合、シフトクロック信号１５がｎ回入力されると、シフ
トレジスタに格納された制御信号１３ａが更新される。
図１０に示されたシフトレジスタ７６は４ビットである
から、４回のシフトクロック信号１５で、格納された制
御信号１３ａが更新される。制御装置８からシフトクロ
ック信号１５が４回出力されて、シフトレジスタ７６内
の制御信号１３ａが更新されると、制御装置８からビー
ム方向を切り換えるためのタイミング信号１２が各デー
タラッチ回路４ａに出力される。各データラッチ回路４
ａは、このタイミング信号１２が入力されると、そのと
きシフトレジスタ７６からパラレルに出力されている制
御信号１３ａを一斉にラッチして、各移相回路２ａに駆
動電圧１４ａを出力する。
【００７５】第２の移相回路層４９にも、第１の移相回
路層４５と同様に、４ビットのシフトレジスタ７６を備
えたＴＦＴ回路６ｂが形成されている。したがって、第
１及び第２の移相回路層４５，４９に形成された各デー
タラッチ回路４ａ，４ｂに同一のタイミング信号１２を
供給することによって、位相制御層に形成されたすべて
の移相回路２ａ，２ｂに対して一斉に駆動電圧１４ａ，
１４ｂが出力される。これにより、すべての放射素子１
の放射を同時に切り換えることができる。なお、ＴＦＴ
回路６ａ，６ｂ、４ビットのシフトレジスタ７６が使用
されているが、ここで使用されるシフトレジスタが４ビ
ットのシフトレジスタに限定されないことはいうまでも
ない。
路層４５と同様に、４ビットのシフトレジスタ７６を備
えたＴＦＴ回路６ｂが形成されている。したがって、第
１及び第２の移相回路層４５，４９に形成された各デー
タラッチ回路４ａ，４ｂに同一のタイミング信号１２を
供給することによって、位相制御層に形成されたすべて
の移相回路２ａ，２ｂに対して一斉に駆動電圧１４ａ，
１４ｂが出力される。これにより、すべての放射素子１
の放射を同時に切り換えることができる。なお、ＴＦＴ
回路６ａ，６ｂ、４ビットのシフトレジスタ７６が使用
されているが、ここで使用されるシフトレジスタが４ビ
ットのシフトレジスタに限定されないことはいうまでも
ない。
【００７６】従来のフェーズドアレーアンテナ装置で
は、移相回路を駆動するために、モジュール化されたＩ
Ｃが使用されていた。この駆動用ＩＣは、駆動する各移
相器毎にモジュール化されているので、高利得フェーズ
ドアレーアンテナを実現するには、多数の駆動用ＩＣが
必要だった。このため、これら多数の駆動用ＩＣを外付
けするための広いスペースが必要となり、フェーズドア
レーアンテナ装置が大型化する一因になっていた。しか
し、図１に示されたフェーズドアレーアンテナ装置で
は、これまで述べてきたように、移相回路２ａ，２ｂ駆
動用のＴＦＴ回路６ａ，６ｂをそれぞれ移相回路２ａ，
２ｂとともに一体的に形成する。これによって、駆動用
ＩＣを配置するためのスペースを除去することができる
ので、フェーズドアレーアンテナ装置を小型化すること
ができる。
は、移相回路を駆動するために、モジュール化されたＩ
Ｃが使用されていた。この駆動用ＩＣは、駆動する各移
相器毎にモジュール化されているので、高利得フェーズ
ドアレーアンテナを実現するには、多数の駆動用ＩＣが
必要だった。このため、これら多数の駆動用ＩＣを外付
けするための広いスペースが必要となり、フェーズドア
レーアンテナ装置が大型化する一因になっていた。しか
し、図１に示されたフェーズドアレーアンテナ装置で
は、これまで述べてきたように、移相回路２ａ，２ｂ駆
動用のＴＦＴ回路６ａ，６ｂをそれぞれ移相回路２ａ，
２ｂとともに一体的に形成する。これによって、駆動用
ＩＣを配置するためのスペースを除去することができる
ので、フェーズドアレーアンテナ装置を小型化すること
ができる。
【００７７】次に、図５に示されたマイクロマシンスイ
ッチ６４ａ，６４ｂについて更に説明する。図１１は、
第２の移相回路層４９に形成されたマイクロマシンスイ
ッチ６４ｂの構造を示す斜視図である。マイクロマシン
スイッチ６４ｂは、電極９１と微小可動子９２と支持部
材９３とによって構成される。微小可動子９２と支持部
材９３とを合わせてカンチレバーという。
ッチ６４ａ，６４ｂについて更に説明する。図１１は、
第２の移相回路層４９に形成されたマイクロマシンスイ
ッチ６４ｂの構造を示す斜視図である。マイクロマシン
スイッチ６４ｂは、電極９１と微小可動子９２と支持部
材９３とによって構成される。微小可動子９２と支持部
材９３とを合わせてカンチレバーという。
【００７８】図１１に示されるように、第５の誘電体層
５０上にはストリップ線路６２ｂと接地６３ｂとが離間
して形成されている。電極９１はこのストリップ線路６
２ｂと接地６３ｂとの間の誘電体層５０上に印刷配線技
術により形成されている。しかし、電極９１はストリッ
プ線路６２ｂ及び接地６３ｂのいずれにも接触していな
い。ストリップ線路６２ｂ及び接地６３ｂはそれぞれ同
じ高さに形成されているが、電極９１はストリップ線路
６２ｂ及び接地６３ｂよりも十分低く形成されている。
５０上にはストリップ線路６２ｂと接地６３ｂとが離間
して形成されている。電極９１はこのストリップ線路６
２ｂと接地６３ｂとの間の誘電体層５０上に印刷配線技
術により形成されている。しかし、電極９１はストリッ
プ線路６２ｂ及び接地６３ｂのいずれにも接触していな
い。ストリップ線路６２ｂ及び接地６３ｂはそれぞれ同
じ高さに形成されているが、電極９１はストリップ線路
６２ｂ及び接地６３ｂよりも十分低く形成されている。
【００７９】また、微小可動子９２は電極９１の上方に
形成され、ストリップ線路６２ｂ、接地６３ｂ及び電極
９１と対向している。支持部材９３は誘電体層５０上に
形成され、微小可動子９２を片持ち支持している。電極
９１及び微小可動子９２は導体で形成されるが、支持部
材９３は導体、半導体、絶縁体のいずれで形成してもよ
い。
形成され、ストリップ線路６２ｂ、接地６３ｂ及び電極
９１と対向している。支持部材９３は誘電体層５０上に
形成され、微小可動子９２を片持ち支持している。電極
９１及び微小可動子９２は導体で形成されるが、支持部
材９３は導体、半導体、絶縁体のいずれで形成してもよ
い。
【００８０】図１２は、図１１に示されたマイクロマシ
ンスイッチ６４ｂの平面図である。図１２に示されるよ
うに、２個のマイクロマシンスイッチ６４ｂは、２個の
ストリップ線路６２ｂの対称線に対して対称に配置され
ている。また、２個のマイクロマシンスイッチ６４ｂに
含まれるそれぞれの電極９１は、１個のデータラッチ回
路４ｂの出力側に接続され、データラッチ回路４ｂから
同時に駆動電圧（外部電圧）１４ｂが供給される。
ンスイッチ６４ｂの平面図である。図１２に示されるよ
うに、２個のマイクロマシンスイッチ６４ｂは、２個の
ストリップ線路６２ｂの対称線に対して対称に配置され
ている。また、２個のマイクロマシンスイッチ６４ｂに
含まれるそれぞれの電極９１は、１個のデータラッチ回
路４ｂの出力側に接続され、データラッチ回路４ｂから
同時に駆動電圧（外部電圧）１４ｂが供給される。
【００８１】次に、マイクロマシンスイッチ６４ｂの動
作について説明する。図１３は、図１１に示されたマイ
クロマシンスイッチ６４ｂの断面図であり、（Ａ）はマ
イクロマシンスイッチ６４ｂの開状態、（Ｂ）は閉状態
をそれぞれ示している。
作について説明する。図１３は、図１１に示されたマイ
クロマシンスイッチ６４ｂの断面図であり、（Ａ）はマ
イクロマシンスイッチ６４ｂの開状態、（Ｂ）は閉状態
をそれぞれ示している。
【００８２】まず、タイミング信号１２が印加されたと
き制御信号１３ｂの論理レベルが「Ｌ」であれば、デー
タラッチ回路４ｂは電極９１に駆動電圧１４ｂを印加し
ない。このとき微小可動子９２は図１３（Ａ）に示され
るように、ストリップ線路６２ｂ及び接地６３ｂの上方
にあって、ストリップ線路６２ｂ及び接地６３ｂと接触
しないため、マイクロマシンスイッチ６４ｂは開状態に
なる。また、前述したように電極９１はストリップ線路
６２ｂ及び接地６３ｂと接触しないように形成されてい
るため、ストリップ線路６２ｂは開放される。このとき
移相回路２ｂは動作せず、移相回路２ｂのサセプタンス
は変化しないので、放射素子１への給電位相は変化しな
い。
き制御信号１３ｂの論理レベルが「Ｌ」であれば、デー
タラッチ回路４ｂは電極９１に駆動電圧１４ｂを印加し
ない。このとき微小可動子９２は図１３（Ａ）に示され
るように、ストリップ線路６２ｂ及び接地６３ｂの上方
にあって、ストリップ線路６２ｂ及び接地６３ｂと接触
しないため、マイクロマシンスイッチ６４ｂは開状態に
なる。また、前述したように電極９１はストリップ線路
６２ｂ及び接地６３ｂと接触しないように形成されてい
るため、ストリップ線路６２ｂは開放される。このとき
移相回路２ｂは動作せず、移相回路２ｂのサセプタンス
は変化しないので、放射素子１への給電位相は変化しな
い。
【００８３】また、タイミング信号１２が印加されたと
き制御信号１３ｂの論理レベルが「Ｈ」であれば、デー
タラッチ回路４ｂは電極９１に駆動電圧１４ｂを印加す
る。このとき電極９１に印加される駆動電圧１４ｂは１
００［Ｖ］程度以下である。電極９１にこのような正の
駆動電圧１４が印加されると、電極９１の表面には正電
荷が現れ、電極９１に対向する微小可動子９２の表面に
は静電誘導によって負電荷が現れる。そして、電極９１
の正電荷と微小可動子９２の負電荷との静電力によって
吸引力が発生する。この吸引力によって、微小可動子９
２は図１３（Ｂ）に示されるように、電極９１の方に引
き下げられる。
き制御信号１３ｂの論理レベルが「Ｈ」であれば、デー
タラッチ回路４ｂは電極９１に駆動電圧１４ｂを印加す
る。このとき電極９１に印加される駆動電圧１４ｂは１
００［Ｖ］程度以下である。電極９１にこのような正の
駆動電圧１４が印加されると、電極９１の表面には正電
荷が現れ、電極９１に対向する微小可動子９２の表面に
は静電誘導によって負電荷が現れる。そして、電極９１
の正電荷と微小可動子９２の負電荷との静電力によって
吸引力が発生する。この吸引力によって、微小可動子９
２は図１３（Ｂ）に示されるように、電極９１の方に引
き下げられる。
【００８４】これにより、微小可動子９２はストリップ
線路６２ｂ及び接地６３ｂと接触するため、マイクロマ
シンスイッチ６４ｂは閉状態になり、ストリップ線路６
２ｂは微小可動子９２を介して接地６３ｂと高周波的に
接続される。このとき移相回路２ｂは動作し、移相回路
２ｂのサセプタンスが変化するので、放射素子１への給
電位相が変化する。
線路６２ｂ及び接地６３ｂと接触するため、マイクロマ
シンスイッチ６４ｂは閉状態になり、ストリップ線路６
２ｂは微小可動子９２を介して接地６３ｂと高周波的に
接続される。このとき移相回路２ｂは動作し、移相回路
２ｂのサセプタンスが変化するので、放射素子１への給
電位相が変化する。
【００８５】なお、上述したように、電極９１の高さは
ストリップ線路６２ｂ及び接地６３ｂよりも十分低い。
このため、微小可動子９２がストリップ線路６２ｂ及び
接地６３ｂと接触するときに、微小可動子９２が電極９
１と接触することはない。また、図１１に示されたマイ
クロマシンスイッチ６４ｂでは、微小可動子９２が支持
部材９３によって片持ち支持されているが、微小可動子
９２が両持ち支持されるものであってもよいことはいう
までもない。
ストリップ線路６２ｂ及び接地６３ｂよりも十分低い。
このため、微小可動子９２がストリップ線路６２ｂ及び
接地６３ｂと接触するときに、微小可動子９２が電極９
１と接触することはない。また、図１１に示されたマイ
クロマシンスイッチ６４ｂでは、微小可動子９２が支持
部材９３によって片持ち支持されているが、微小可動子
９２が両持ち支持されるものであってもよいことはいう
までもない。
【００８６】また、図１１に示されたマイクロマシンス
イッチ６４ｂはオーム結合形のマイクロマシンスイッチ
であるが、微小可動子９２の下側の面（すなわち、スト
リップ線路６２ｂ、接地６３ｂ及び電極９１と対向する
面）に誘電体膜が形成されたカンチレバーを用いる容量
結合形のマイクロマシンスイッチを使用することもでき
る。また、図１１に示されたマイクロマシンスイッチ６
４ｂでは、駆動電圧１４ｂが電極９１に印加されている
が、データラッチ回路４ｂの出力側を微小可動子９２に
接続して、微小可動子９２に駆動電圧１４ｂを印加する
ことによって、電極９１と微小可動子９２との間に静電
力が発生するようにしてもよい。
イッチ６４ｂはオーム結合形のマイクロマシンスイッチ
であるが、微小可動子９２の下側の面（すなわち、スト
リップ線路６２ｂ、接地６３ｂ及び電極９１と対向する
面）に誘電体膜が形成されたカンチレバーを用いる容量
結合形のマイクロマシンスイッチを使用することもでき
る。また、図１１に示されたマイクロマシンスイッチ６
４ｂでは、駆動電圧１４ｂが電極９１に印加されている
が、データラッチ回路４ｂの出力側を微小可動子９２に
接続して、微小可動子９２に駆動電圧１４ｂを印加する
ことによって、電極９１と微小可動子９２との間に静電
力が発生するようにしてもよい。
【００８７】第１の移相回路層４５に形成されたマイク
ロマシンスイッチ６４ａも、ここで説明したマイクロマ
シンスイッチ６４ｂと同じ構造をしており、マイクロマ
シンスイッチ６４ｂと同じように動作する。
ロマシンスイッチ６４ａも、ここで説明したマイクロマ
シンスイッチ６４ｂと同じ構造をしており、マイクロマ
シンスイッチ６４ｂと同じように動作する。
【００８８】従来のフェーズドアレーアンテナ装置で
は、マイクロ波スイッチとしてＰＩＮダイオードが使用
されていた。しかし、ＰＩＮダイオードは半導体接合面
におけるエネルギー損失が大きいため、消費電力が大き
くなる。これに対して、図１に示されたフェーズドアレ
ーアンテナ装置では、マイクロ波スイッチとしてマイク
ロマシンスイッチ６４ａ，６４ｂを使用するため、マイ
クロ波スイッチにおける消費電力を１０分の１程度以下
に低減することができる。なお、消費電力の問題を無視
すれば、マイクロ波スイッチとしてＰＩＮダイオードを
使用することも可能である。
は、マイクロ波スイッチとしてＰＩＮダイオードが使用
されていた。しかし、ＰＩＮダイオードは半導体接合面
におけるエネルギー損失が大きいため、消費電力が大き
くなる。これに対して、図１に示されたフェーズドアレ
ーアンテナ装置では、マイクロ波スイッチとしてマイク
ロマシンスイッチ６４ａ，６４ｂを使用するため、マイ
クロ波スイッチにおける消費電力を１０分の１程度以下
に低減することができる。なお、消費電力の問題を無視
すれば、マイクロ波スイッチとしてＰＩＮダイオードを
使用することも可能である。
【００８９】（第２の実施の形態）図１４は、本発明に
よるフェーズドアレーアンテナ装置の第２の実施の形態
の構成を示すブロック図である。図１４において、図１
〜図１３と同等又は相当部分には同一符号を付し、その
説明は省略する。以下に示す図１５及び図１６について
も同様である。
よるフェーズドアレーアンテナ装置の第２の実施の形態
の構成を示すブロック図である。図１４において、図１
〜図１３と同等又は相当部分には同一符号を付し、その
説明は省略する。以下に示す図１５及び図１６について
も同様である。
【００９０】図１４に示されたフェーズドアレーアンテ
ナ装置は、移相器１０２として４ビットのディジタル移
相器を備えている。したがって、各放射素子１に接続さ
れた移相器１０２はそれぞれ、４個の移相回路２ａ，２
ｂ，２ｃ，２ｄを含んでいる。これに対応して、ＴＦＴ
回路１０６ａは、各移相器１０２の移相回路２ａ，２ｂ
毎にそれぞれ設けられたデータラッチ回路４ａ，４ｂを
含んでいる。また、ＴＦＴ回路１０６ｂは、各移相器１
０２の移相回路２ｃ，２ｄ毎にそれぞれ設けられたデー
タラッチ回路４ｃ，４ｄを含んでいる。
ナ装置は、移相器１０２として４ビットのディジタル移
相器を備えている。したがって、各放射素子１に接続さ
れた移相器１０２はそれぞれ、４個の移相回路２ａ，２
ｂ，２ｃ，２ｄを含んでいる。これに対応して、ＴＦＴ
回路１０６ａは、各移相器１０２の移相回路２ａ，２ｂ
毎にそれぞれ設けられたデータラッチ回路４ａ，４ｂを
含んでいる。また、ＴＦＴ回路１０６ｂは、各移相器１
０２の移相回路２ｃ，２ｄ毎にそれぞれ設けられたデー
タラッチ回路４ｃ，４ｄを含んでいる。
【００９１】また、制御装置１０８は、Ｍ個の移相器１
０２に対してそれぞれ４ビットの精度で、最適な移相量
を計算する。そして、制御装置１０８は、ＴＦＴ回路１
０６ａのデータ分配回路１０５ａに対して制御信号１１
１ａを出力し、ＴＦＴ回路１０６ｂのデータ分配回路１
０５ｂに対して制御信号１１１ｂを出力する。データ分
配回路１０５ａは、制御信号１１１ａに基づき、各デー
タラッチ回路４ａ，４ｂに対して制御信号１３ａ，１３
ｂをそれぞれ出力する。また、データ分配回路１０５ｂ
は、制御信号１１１ｂに基づき、各データラッチ回路４
ｃ，４ｄに対して制御信号１３ｃ，１３ｄをそれぞれ出
力する。各データラッチ回路４ａ〜４ｄはそれぞれ、制
御装置１０８から出力されるタイミング信号１２に同期
して、制御信号１３ａ〜１３ｄに基づき各移相回路２ａ
〜２ｄに駆動電圧１４ａ〜１４ｄをそれぞれ供給する。
０２に対してそれぞれ４ビットの精度で、最適な移相量
を計算する。そして、制御装置１０８は、ＴＦＴ回路１
０６ａのデータ分配回路１０５ａに対して制御信号１１
１ａを出力し、ＴＦＴ回路１０６ｂのデータ分配回路１
０５ｂに対して制御信号１１１ｂを出力する。データ分
配回路１０５ａは、制御信号１１１ａに基づき、各デー
タラッチ回路４ａ，４ｂに対して制御信号１３ａ，１３
ｂをそれぞれ出力する。また、データ分配回路１０５ｂ
は、制御信号１１１ｂに基づき、各データラッチ回路４
ｃ，４ｄに対して制御信号１３ｃ，１３ｄをそれぞれ出
力する。各データラッチ回路４ａ〜４ｄはそれぞれ、制
御装置１０８から出力されるタイミング信号１２に同期
して、制御信号１３ａ〜１３ｄに基づき各移相回路２ａ
〜２ｄに駆動電圧１４ａ〜１４ｄをそれぞれ供給する。
【００９２】図１４に示されたフェーズドアレーアンテ
ナ装置も、図１に示されたフェーズドアレーアンテナ装
置と同様に、図２に示されるような多層構造を有してい
る。図１５は、図１４に示されたフェーズドアレーアン
テナ装置の第１及び第２の移相回路層４５，４９の回路
構成図であり、図１５（Ａ）は第１の移相回路層４５を
構成する１ユニットの回路構成を、図１５（Ｂ）は第２
の移相回路層４９を構成する１ユニットの回路構成をそ
れぞれ示している。
ナ装置も、図１に示されたフェーズドアレーアンテナ装
置と同様に、図２に示されるような多層構造を有してい
る。図１５は、図１４に示されたフェーズドアレーアン
テナ装置の第１及び第２の移相回路層４５，４９の回路
構成図であり、図１５（Ａ）は第１の移相回路層４５を
構成する１ユニットの回路構成を、図１５（Ｂ）は第２
の移相回路層４９を構成する１ユニットの回路構成をそ
れぞれ示している。
【００９３】第１の移相回路層４５は、ストリップライ
ン６１ａ、図１４に示された移相回路２ａ，２ｂ及びＴ
ＦＴ回路１０６ａによって構成されている。図１５
（Ａ）に示されるように、ストリップライン６１ａと移
相回路２ａ，２ｂとデータラッチ回路４ａ，４ｂとによ
って１ユニットが構成されている。このユニットが、移
相器形成領域毎に形成される。移相回路２ａは、図５
（Ａ）に示された移相回路２ａと同じものであり、移相
量が１８０゜のスイッチドライン形の移相回路である。
また、移相回路２ｂは、図５（Ｂ）に示された移相回路
２ｂと同じものであり、移相量が９０゜のローデッドラ
イン形の移相回路である。
ン６１ａ、図１４に示された移相回路２ａ，２ｂ及びＴ
ＦＴ回路１０６ａによって構成されている。図１５
（Ａ）に示されるように、ストリップライン６１ａと移
相回路２ａ，２ｂとデータラッチ回路４ａ，４ｂとによ
って１ユニットが構成されている。このユニットが、移
相器形成領域毎に形成される。移相回路２ａは、図５
（Ａ）に示された移相回路２ａと同じものであり、移相
量が１８０゜のスイッチドライン形の移相回路である。
また、移相回路２ｂは、図５（Ｂ）に示された移相回路
２ｂと同じものであり、移相量が９０゜のローデッドラ
イン形の移相回路である。
【００９４】移相回路２ａと移相回路２ｂは、ストリッ
プライン６１ａの途中に接続されるように配置されてい
る。また、データラッチ回路４ａは、移相回路２ａに含
まれる２個のマイクロマシンスイッチ６４ａの入力側に
接続され、データラッチ回路４ｂは、移相回路２ｂに含
まれる２個のマイクロマシンスイッチ６４ｂの入力側に
接続されている。
プライン６１ａの途中に接続されるように配置されてい
る。また、データラッチ回路４ａは、移相回路２ａに含
まれる２個のマイクロマシンスイッチ６４ａの入力側に
接続され、データラッチ回路４ｂは、移相回路２ｂに含
まれる２個のマイクロマシンスイッチ６４ｂの入力側に
接続されている。
【００９５】第２の移相回路層４９は、ストリップライ
ン６１ｂ、図１４に示された移相回路２ｃ，２ｄ及びＴ
ＦＴ回路１０６ｂによって構成されている。図１５
（Ｂ）に示されるように、ストリップライン６１ａと移
相回路２ｃ，２ｄとデータラッチ回路４ｃ，４ｄとによ
って１ユニットが構成されている。このユニットが、移
相器形成領域毎に形成される。移相回路２ｃ，２ｄは共
に、図５（Ｂ）に示された移相回路２ｂと同様のスイッ
チドライン形の移相回路である。ただし、移相回路２
ｃ，２ｄの移相量はそれぞれ、４５゜，２２．５゜に設
定されている。移相回路２ｃ，２ｄは、ストリップライ
ン６１ｄの途中に接続されるように配置されている。ま
た、データラッチ回路４ｃ，４ｄはそれぞれ、移相回路
２ｃ、２ｄのマイクロマシンスイッチ６４ｃ、６４ｄの
入力側に接続されている。
ン６１ｂ、図１４に示された移相回路２ｃ，２ｄ及びＴ
ＦＴ回路１０６ｂによって構成されている。図１５
（Ｂ）に示されるように、ストリップライン６１ａと移
相回路２ｃ，２ｄとデータラッチ回路４ｃ，４ｄとによ
って１ユニットが構成されている。このユニットが、移
相器形成領域毎に形成される。移相回路２ｃ，２ｄは共
に、図５（Ｂ）に示された移相回路２ｂと同様のスイッ
チドライン形の移相回路である。ただし、移相回路２
ｃ，２ｄの移相量はそれぞれ、４５゜，２２．５゜に設
定されている。移相回路２ｃ，２ｄは、ストリップライ
ン６１ｄの途中に接続されるように配置されている。ま
た、データラッチ回路４ｃ，４ｄはそれぞれ、移相回路
２ｃ、２ｄのマイクロマシンスイッチ６４ｃ、６４ｄの
入力側に接続されている。
【００９６】図１６は、第１の移相回路層４５に形成さ
れたＴＦＴ回路１０６ａの構成を示すブロック図であ
り、図１４に示されたデータラッチ回路４ａ，４ｂがマ
トリックス状に配置された場合を示している。この場
合、データラッチ回路４ａとデータラッチ回路４ｂとが
対をなし、マトリックス状に配置される。各データラッ
チ回路４ａ，４ｂはそれぞれ、信号線７３及び走査線７
４を介して、信号線駆動回路１７１及び走査線駆動回路
１７２に接続される。図１４に示されたデータ分配回路
１０５ａは、信号線駆動回路１７１と走査線駆動回路１
７２とによって構成されている。
れたＴＦＴ回路１０６ａの構成を示すブロック図であ
り、図１４に示されたデータラッチ回路４ａ，４ｂがマ
トリックス状に配置された場合を示している。この場
合、データラッチ回路４ａとデータラッチ回路４ｂとが
対をなし、マトリックス状に配置される。各データラッ
チ回路４ａ，４ｂはそれぞれ、信号線７３及び走査線７
４を介して、信号線駆動回路１７１及び走査線駆動回路
１７２に接続される。図１４に示されたデータ分配回路
１０５ａは、信号線駆動回路１７１と走査線駆動回路１
７２とによって構成されている。
【００９７】各データラッチ回路４ａ，４ｂは、図８に
示されたデータラッチ回路４ａと同じ構成をしている。
また、第２の移相回路層４９にも、第１の移相回路層４
５と同様に、ＴＦＴ回路１０６ｂが形成されている。
示されたデータラッチ回路４ａと同じ構成をしている。
また、第２の移相回路層４９にも、第１の移相回路層４
５と同様に、ＴＦＴ回路１０６ｂが形成されている。
【００９８】このように、図１４に示されたフェーズド
アレーアンテナ装置では、第１及び第２の移相回路層４
５，４９の各層の移相器形成領域に、それぞれ２個の移
相回路２ａ，２ｂ及び２ｃ，２ｄを形成する。このた
め、図１に示されたフェーズドアレーアンテナ装置より
も少ない層で、同じビット数のディジタル移相器を実現
することができる。また、上述したように、各放射素子
１の素子間隔が０．５〜０．６λg の場合、移相器形成
領域に形成される移相回路の数が２個までであれば、第
２〜第５の誘電体層４４，４６，４８，５０に低誘電率
の誘電体を使用することができる。このため、図１４に
示されたフェーズドアレーアンテナ装置の誘電損失は、
図１に示されたフェーズドアレーアンテナ装置と同等で
ある。
アレーアンテナ装置では、第１及び第２の移相回路層４
５，４９の各層の移相器形成領域に、それぞれ２個の移
相回路２ａ，２ｂ及び２ｃ，２ｄを形成する。このた
め、図１に示されたフェーズドアレーアンテナ装置より
も少ない層で、同じビット数のディジタル移相器を実現
することができる。また、上述したように、各放射素子
１の素子間隔が０．５〜０．６λg の場合、移相器形成
領域に形成される移相回路の数が２個までであれば、第
２〜第５の誘電体層４４，４６，４８，５０に低誘電率
の誘電体を使用することができる。このため、図１４に
示されたフェーズドアレーアンテナ装置の誘電損失は、
図１に示されたフェーズドアレーアンテナ装置と同等で
ある。
【００９９】なお、第１及び第２の移相回路層４５，４
９の各層の移相器形成領域に、それぞれ３個以上の移相
回路を形成することも可能である。ただし、この場合、
第２〜第５の誘電体層４４，４６，４８，５０に比誘電
率が１０以上の誘電体を使用する必要がある。
９の各層の移相器形成領域に、それぞれ３個以上の移相
回路を形成することも可能である。ただし、この場合、
第２〜第５の誘電体層４４，４６，４８，５０に比誘電
率が１０以上の誘電体を使用する必要がある。
【０１００】（第３の実施の形態）図１に示されたフェ
ーズドアレーアンテナ装置では、図３に示されるよう
に、各移相器２は、その移相器２に結合された放射素子
１に対応する移相器形成領域に形成されている。これに
対して、各移相器２は、この移相器形成領域と、この移
相器形成領域に隣接する移相器形成領域とにまたがって
形成されてもよい。図１７は、本発明によるフェーズド
アレーアンテナ装置の第３の実施の形態の構成を示すア
ンテナ部７の断面図である。図１７において、図１〜図
１６と同等又は相当部分には同一符号を付し、その説明
は省略する。以下に示す図１８及び図１９についても同
様である。
ーズドアレーアンテナ装置では、図３に示されるよう
に、各移相器２は、その移相器２に結合された放射素子
１に対応する移相器形成領域に形成されている。これに
対して、各移相器２は、この移相器形成領域と、この移
相器形成領域に隣接する移相器形成領域とにまたがって
形成されてもよい。図１７は、本発明によるフェーズド
アレーアンテナ装置の第３の実施の形態の構成を示すア
ンテナ部７の断面図である。図１７において、図１〜図
１６と同等又は相当部分には同一符号を付し、その説明
は省略する。以下に示す図１８及び図１９についても同
様である。
【０１０１】図１７に示されるように、第１の移相回路
層１４５には、各放射素子１にそれぞれ対応する移相器
形成領域がある。第２の移相回路層１４９についても同
様である。各放射素子１のうちの１個を放射素子１−１
とする。この放射素子１−１は、結合プローブ２２ｂに
よって、第１の移相回路層１４５に形成された移相器２
−１と電磁的に結合されている。この移相器２−１は、
第１の移相回路層１４５において、放射素子１−１に対
応する移相器形成領域と、この移相器形成領域に隣接す
る移相器形成領域とにまたがって形成される。また、移
相器２−１は、結合プローブ２４ｂ，２６ｂによってラ
ジアル導波路５２と電磁的に結合されている。
層１４５には、各放射素子１にそれぞれ対応する移相器
形成領域がある。第２の移相回路層１４９についても同
様である。各放射素子１のうちの１個を放射素子１−１
とする。この放射素子１−１は、結合プローブ２２ｂに
よって、第１の移相回路層１４５に形成された移相器２
−１と電磁的に結合されている。この移相器２−１は、
第１の移相回路層１４５において、放射素子１−１に対
応する移相器形成領域と、この移相器形成領域に隣接す
る移相器形成領域とにまたがって形成される。また、移
相器２−１は、結合プローブ２４ｂ，２６ｂによってラ
ジアル導波路５２と電磁的に結合されている。
【０１０２】また、放射素子１−１に隣接する放射素子
１を放射素子１−２とすると、この放射素子１−２に結
合された移相器２−２は、第２の移相回路層１４９にお
いて、放射素子１−２に対応する移相器形成領域と、こ
の移相器形成領域に隣接する移相器形成領域とにまたが
って形成される。移相器２−２は、結合プローブ２２
ｂ，２４ｂによって放射素子１−２と電磁的に結合さ
れ、結合プローブ２６ｂによってラジアル導波路５２と
結合されている。
１を放射素子１−２とすると、この放射素子１−２に結
合された移相器２−２は、第２の移相回路層１４９にお
いて、放射素子１−２に対応する移相器形成領域と、こ
の移相器形成領域に隣接する移相器形成領域とにまたが
って形成される。移相器２−２は、結合プローブ２２
ｂ，２４ｂによって放射素子１−２と電磁的に結合さ
れ、結合プローブ２６ｂによってラジアル導波路５２と
結合されている。
【０１０３】図１８は、第１の移相回路層１４５を構成
する１ユニットの回路構成図である。図１８に示される
ように、ストリップライン６１ａと移相回路２ａ〜２ｄ
とデータラッチ回路４ａ〜４ｄとによって１ユニットが
構成されている。移相回路２ａ〜２ｄは、図１５に示さ
れた移相回路２ａ〜２ｄと同じものであり、各々移相量
が１８０゜，９０゜，４５゜，２２．５゜の移相回路で
ある。移相器２−１は、移相回路２ａ〜２ｄによって構
成されるので、４ビットのディジタル移相器となる。移
相器２−２についても、同様に、４ビットのディジタル
移相器が構成される。
する１ユニットの回路構成図である。図１８に示される
ように、ストリップライン６１ａと移相回路２ａ〜２ｄ
とデータラッチ回路４ａ〜４ｄとによって１ユニットが
構成されている。移相回路２ａ〜２ｄは、図１５に示さ
れた移相回路２ａ〜２ｄと同じものであり、各々移相量
が１８０゜，９０゜，４５゜，２２．５゜の移相回路で
ある。移相器２−１は、移相回路２ａ〜２ｄによって構
成されるので、４ビットのディジタル移相器となる。移
相器２−２についても、同様に、４ビットのディジタル
移相器が構成される。
【０１０４】上記したように、図１７に示されたフェー
ズドアレーアンテナ装置では、隣接する複数の移相器形
成領域にまたがって各移相器２−１，２−２が形成され
る。このため、第１及び第２の移相回路層１４５，１４
９の各層において、移相器２−１，２−２の１個あたり
の形成スペースを広くとることができる。したがって、
誘電率が高い誘電体を使用しなくても、３ビット以上の
移相器２−１，２−２を形成することができる。
ズドアレーアンテナ装置では、隣接する複数の移相器形
成領域にまたがって各移相器２−１，２−２が形成され
る。このため、第１及び第２の移相回路層１４５，１４
９の各層において、移相器２−１，２−２の１個あたり
の形成スペースを広くとることができる。したがって、
誘電率が高い誘電体を使用しなくても、３ビット以上の
移相器２−１，２−２を形成することができる。
【０１０５】また、移相器２−１，２−２には、移相器
２−１，２−２をコンパクトに形成するための最良の形
状がある。図１７に示されるように各移相器２−１，２
−２を形成することによって、移相器２−１，２−２の
最良の形状を崩さずに各移相器２−１，２−２を形成す
ることができる。このため、移相器２−１，２−２の集
積度が上がるので、フェーズドアレーアンテナ装置を小
型化することができる。
２−１，２−２をコンパクトに形成するための最良の形
状がある。図１７に示されるように各移相器２−１，２
−２を形成することによって、移相器２−１，２−２の
最良の形状を崩さずに各移相器２−１，２−２を形成す
ることができる。このため、移相器２−１，２−２の集
積度が上がるので、フェーズドアレーアンテナ装置を小
型化することができる。
【０１０６】図１９は、図１７に示されたフェーズドア
レーアンテナ装置の他の構成を示すアンテナ部７の断面
図である。図１９に示されるように、移相器２−１の一
部２−１ａと他部２−１ｂとを異なる移相回路層１４５
ａ，１４５ｂに形成し、移相器２−２の一部２−２ａと
他部２−２ｂとを更に異なる移相回路層１４９ａ，１４
９ｂに形成してもよい。このように、各移相器２−１，
２−２をそれぞれ複数の移相回路層にわたって形成すれ
ば、各移相器２−１，２−２を形成することができるス
ペースが増える。
レーアンテナ装置の他の構成を示すアンテナ部７の断面
図である。図１９に示されるように、移相器２−１の一
部２−１ａと他部２−１ｂとを異なる移相回路層１４５
ａ，１４５ｂに形成し、移相器２−２の一部２−２ａと
他部２−２ｂとを更に異なる移相回路層１４９ａ，１４
９ｂに形成してもよい。このように、各移相器２−１，
２−２をそれぞれ複数の移相回路層にわたって形成すれ
ば、各移相器２−１，２−２を形成することができるス
ペースが増える。
【０１０７】例えば、移相回路層１４５ａ，１４９ａ
に、図１８と同様に、移相量が２π／２ｉ（ｉ＝１，
２，３，４）の移相回路を形成し、移相回路層１４５
ｂ，１４９ｂに、移相量が２π／２ｉ（ｉ＝５，６，
７，８）の移相回路を形成することができる。これによ
り、各移相器２−１，２−２のビット数を更に高めるこ
とができるので、放射ビームの走査の１ステップを小さ
くすることができる。
に、図１８と同様に、移相量が２π／２ｉ（ｉ＝１，
２，３，４）の移相回路を形成し、移相回路層１４５
ｂ，１４９ｂに、移相量が２π／２ｉ（ｉ＝５，６，
７，８）の移相回路を形成することができる。これによ
り、各移相器２−１，２−２のビット数を更に高めるこ
とができるので、放射ビームの走査の１ステップを小さ
くすることができる。
【０１０８】なお、移相器２−１，２−２はそれぞれ、
放射素子１−１，１−２に対応する移相器形成領域と、
隣接する移相器形成領域のうちの１個とにまたがって形
成されてもよいし、隣接する移相器形成領域のうちの２
個以上とにまたがって形成されてもよい。また、移相器
２−１，２−２はそれぞれ、放射素子１−１，１−２に
対応する移相器形成領域と、隣接する移相器形成領域
と、隣接する移相器形成領域に更に隣接する移相器形成
領域とにまたがって形成されてもよい。なお、図１９に
おいて、１２１，１２３，１２５，１２７，１２９は電
磁結合層を構成する導電板である。
放射素子１−１，１−２に対応する移相器形成領域と、
隣接する移相器形成領域のうちの１個とにまたがって形
成されてもよいし、隣接する移相器形成領域のうちの２
個以上とにまたがって形成されてもよい。また、移相器
２−１，２−２はそれぞれ、放射素子１−１，１−２に
対応する移相器形成領域と、隣接する移相器形成領域
と、隣接する移相器形成領域に更に隣接する移相器形成
領域とにまたがって形成されてもよい。なお、図１９に
おいて、１２１，１２３，１２５，１２７，１２９は電
磁結合層を構成する導電板である。
【０１０９】
【発明の効果】以上説明したように、本発明では、位相
制御層を多層化することによって、放射素子の素子間隔
にかかわらず、各移相器を形成することができるスペー
スを増やすことができる。これによって、寸法の小さい
移相器を使用しても、放射素子の素子間隔を広げずに、
各移相器のビット数を高めることができる。したがっ
て、本発明によれば、小型のフェーズドアレーアンテナ
装置で、放射ビームの走査範囲を狭めることなく、細か
いビーム走査が可能になる。
制御層を多層化することによって、放射素子の素子間隔
にかかわらず、各移相器を形成することができるスペー
スを増やすことができる。これによって、寸法の小さい
移相器を使用しても、放射素子の素子間隔を広げずに、
各移相器のビット数を高めることができる。したがっ
て、本発明によれば、小型のフェーズドアレーアンテナ
装置で、放射ビームの走査範囲を狭めることなく、細か
いビーム走査が可能になる。
【０１１０】また、請求項２記載の発明では、分布定数
回路と、放射素子に供給される信号が流れる分布定数線
路にこの分布定数回路を選択的に接続するスイッチ素子
とからなる複数の移相回路によって移相器を構成する。
これによって、移相器を小型化することができる。そし
て、この移相器を使用することによって、小型のフェー
ズドアレーアンテナ装置を構成することができるととも
に、放射ビームの走査範囲を狭めることなく、細かいビ
ーム走査が可能になる。
回路と、放射素子に供給される信号が流れる分布定数線
路にこの分布定数回路を選択的に接続するスイッチ素子
とからなる複数の移相回路によって移相器を構成する。
これによって、移相器を小型化することができる。そし
て、この移相器を使用することによって、小型のフェー
ズドアレーアンテナ装置を構成することができるととも
に、放射ビームの走査範囲を狭めることなく、細かいビ
ーム走査が可能になる。
【０１１１】また、請求項３記載の発明では、互いに隣
接する２個の放射素子にそれぞれ結合された移相器を、
位相制御層の異なる層にそれぞれ形成する。さらに、各
移相器を、各移相器が結合された放射素子に対応する移
相器形成領域とこれに隣接する移相器形成領域とにまた
がって形成する。これによって、各層において移相器１
個あたりの形成スペースが広くなるので、移相器の最良
の形状を崩さずに移相器を形成することができる。この
ため、移相器の集積度が上がるので、フェーズドアレー
アンテナ装置を小型化することができる。
接する２個の放射素子にそれぞれ結合された移相器を、
位相制御層の異なる層にそれぞれ形成する。さらに、各
移相器を、各移相器が結合された放射素子に対応する移
相器形成領域とこれに隣接する移相器形成領域とにまた
がって形成する。これによって、各層において移相器１
個あたりの形成スペースが広くなるので、移相器の最良
の形状を崩さずに移相器を形成することができる。この
ため、移相器の集積度が上がるので、フェーズドアレー
アンテナ装置を小型化することができる。
【０１１２】また、請求項４記載の発明では、各移相器
を位相制御層の複数の層にわたって形成する。これによ
って、請求項３記載の発明よりも各移相器を形成するこ
とができるスペースが増えるので、各移相器のビット数
を高めることができ、細かいビーム走査が可能になる。
また、請求項５記載の発明では、請求項３又は請求項４
記載の発明に、請求項２に記載されている移相器と同様
の移相器を使用することによって、請求項２記載の発明
と同様の効果が得られる。
を位相制御層の複数の層にわたって形成する。これによ
って、請求項３記載の発明よりも各移相器を形成するこ
とができるスペースが増えるので、各移相器のビット数
を高めることができ、細かいビーム走査が可能になる。
また、請求項５記載の発明では、請求項３又は請求項４
記載の発明に、請求項２に記載されている移相器と同様
の移相器を使用することによって、請求項２記載の発明
と同様の効果が得られる。
【０１１３】また、請求項６記載の発明では、移相器の
スイッチ素子として、電極及び微小可動子を備えたスイ
ッチ素子を使用する。このスイッチ素子は、電極又は微
小可動子に外部電圧を印加して、生ずる静電力によって
微小可動子に回路を開閉させる。このスイッチ素子は少
ない電力で動作するため、移相器のスイッチ素子による
消費電力を低減することができる。
スイッチ素子として、電極及び微小可動子を備えたスイ
ッチ素子を使用する。このスイッチ素子は、電極又は微
小可動子に外部電圧を印加して、生ずる静電力によって
微小可動子に回路を開閉させる。このスイッチ素子は少
ない電力で動作するため、移相器のスイッチ素子による
消費電力を低減することができる。
【０１１４】また、請求項９記載の発明では、各移相器
はそれぞれ、移相量が異なる複数の移相回路によって構
成される。これによって移相器は、移相量が同じ移相回
路を含む場合に比べて、多種類の移相量を実現すること
ができる。逆に、同種類の移相量を小型の移相器で実現
することができるので、このような移相器を使用するこ
とによって、フェーズドアレーアンテナ装置を小型化す
ることができる。また、請求項１１記載の発明では、各
移相器はそれぞれ、同数の移相回路によって構成された
同じ移相器である。これによって、所望の方向に精度よ
く放射ビームを形成することができる。
はそれぞれ、移相量が異なる複数の移相回路によって構
成される。これによって移相器は、移相量が同じ移相回
路を含む場合に比べて、多種類の移相量を実現すること
ができる。逆に、同種類の移相量を小型の移相器で実現
することができるので、このような移相器を使用するこ
とによって、フェーズドアレーアンテナ装置を小型化す
ることができる。また、請求項１１記載の発明では、各
移相器はそれぞれ、同数の移相回路によって構成された
同じ移相器である。これによって、所望の方向に精度よ
く放射ビームを形成することができる。
【０１１５】また、請求項１２記載の発明によれば、各
放射素子が二次元的に配置されるので、放射ビームを二
次元的に走査することができる。また、請求項１３記載
の発明では、各放射素子が規則的に配置される。各移相
器の制御にはすべての放射素子の位置がかかわってくる
ので、各放射素子を規則的に配置することによって、移
相器の制御が簡単になる。また、請求項１４記載の発明
では、各移相器を各放射素子毎に設ける。これによっ
て、各放射素子毎に信号の位相を制御することができる
ので、所望の方向に精度よく放射ビームを形成すること
ができる。
放射素子が二次元的に配置されるので、放射ビームを二
次元的に走査することができる。また、請求項１３記載
の発明では、各放射素子が規則的に配置される。各移相
器の制御にはすべての放射素子の位置がかかわってくる
ので、各放射素子を規則的に配置することによって、移
相器の制御が簡単になる。また、請求項１４記載の発明
では、各移相器を各放射素子毎に設ける。これによっ
て、各放射素子毎に信号の位相を制御することができる
ので、所望の方向に精度よく放射ビームを形成すること
ができる。
【０１１６】また、請求項１６記載の発明では、位相制
御層を構成する各層に、各移相回路によって構成される
移相器を駆動するための薄膜トランジスタ回路を、各移
相回路とともに一体的に形成する。これによって、従来
外付けされていた移相器の駆動用ＩＣを配置するための
スペースを除去することができるので、フェーズドアレ
ーアンテナ装置を小型化することができる。
御層を構成する各層に、各移相回路によって構成される
移相器を駆動するための薄膜トランジスタ回路を、各移
相回路とともに一体的に形成する。これによって、従来
外付けされていた移相器の駆動用ＩＣを配置するための
スペースを除去することができるので、フェーズドアレ
ーアンテナ装置を小型化することができる。
【０１１７】また、請求項１７記載の発明では、薄膜ト
ランジスタ回路にデータラッチ回路を設け、すべてのデ
ータラッチ回路に同一のタイミング信号を与える。これ
によって、すべての移相器の移相量を同時に変えること
ができるので、すべての放射素子の放射方向を一斉に切
り替えることができる。また、請求項１８記載の発明に
よれば、データラッチ回路がマトリックス状に配置され
るので、データラッチ回路を含む薄膜トランジスタ回路
の配線の数を少なくすることができる。
ランジスタ回路にデータラッチ回路を設け、すべてのデ
ータラッチ回路に同一のタイミング信号を与える。これ
によって、すべての移相器の移相量を同時に変えること
ができるので、すべての放射素子の放射方向を一斉に切
り替えることができる。また、請求項１８記載の発明に
よれば、データラッチ回路がマトリックス状に配置され
るので、データラッチ回路を含む薄膜トランジスタ回路
の配線の数を少なくすることができる。
【０１１８】また、請求項１９記載の発明では、放射素
子層と位相制御層との間に第１の遮蔽板を配置し、位相
制御層を構成する各層間に第２の遮蔽板を配置し、さら
に第１及び第２の遮蔽板にそれぞれ第１及び第２の結合
手段を形成する。第１及び第２の結合手段を介して、位
相制御された信号のみを放射素子に結合されることがで
きるので、放射素子から所望の電波を放射させることが
できる。また、請求項２０記載の発明では、第１及び第
２の結合手段を結合ホール、結合プローブ及び結合スル
ーホールのうちの何れか１つとする。第１及び第２の結
合手段を結合ホールとすれば、容易に形成することがで
きる。また、第１及び第２の結合手段を結合プローブと
すれば、信号のエネルギー損失を少なくすることができ
る。
子層と位相制御層との間に第１の遮蔽板を配置し、位相
制御層を構成する各層間に第２の遮蔽板を配置し、さら
に第１及び第２の遮蔽板にそれぞれ第１及び第２の結合
手段を形成する。第１及び第２の結合手段を介して、位
相制御された信号のみを放射素子に結合されることがで
きるので、放射素子から所望の電波を放射させることが
できる。また、請求項２０記載の発明では、第１及び第
２の結合手段を結合ホール、結合プローブ及び結合スル
ーホールのうちの何れか１つとする。第１及び第２の結
合手段を結合ホールとすれば、容易に形成することがで
きる。また、第１及び第２の結合手段を結合プローブと
すれば、信号のエネルギー損失を少なくすることができ
る。
【０１１９】また、請求項２２記載の発明では、分布定
数線路の端部から信号の４分の１波長離間した分布定数
線路上の位置に、第１及び第２の結合手段を配置する。
これによって、信号の反射を抑えることができるので、
信号のエネルギー損失を抑えることができる。また、請
求項２３記載の発明によれば、誘電体層をガラス又はテ
フロンで形成するので、信号のエネルギー損失と、フェ
ーズドアレーアンテナ装置の製造コストとを低減するこ
とができる。
数線路の端部から信号の４分の１波長離間した分布定数
線路上の位置に、第１及び第２の結合手段を配置する。
これによって、信号の反射を抑えることができるので、
信号のエネルギー損失を抑えることができる。また、請
求項２３記載の発明によれば、誘電体層をガラス又はテ
フロンで形成するので、信号のエネルギー損失と、フェ
ーズドアレーアンテナ装置の製造コストとを低減するこ
とができる。
【０１２０】また、請求項２４記載の発明では、第３及
び第４の遮蔽板の間に電磁波を放射する給電手段を第４
の遮蔽板に配置し、この電磁波を各移相器に結合させる
第３の結合手段を第３の遮蔽板に設ける。電磁波が第３
及び第４の遮蔽板の間を伝搬するときのエネルギー損失
は小さいので、放射素子に供給される信号のエネルギー
損失を低減することができる。また、請求項２５記載の
発明では、第３の結合手段を結合ホール又は結合プロー
ブとする。結合ホール又は結合プローブとすることによ
って生ずる効果は、請求項２０記載の発明と同じであ
る。
び第４の遮蔽板の間に電磁波を放射する給電手段を第４
の遮蔽板に配置し、この電磁波を各移相器に結合させる
第３の結合手段を第３の遮蔽板に設ける。電磁波が第３
及び第４の遮蔽板の間を伝搬するときのエネルギー損失
は小さいので、放射素子に供給される信号のエネルギー
損失を低減することができる。また、請求項２５記載の
発明では、第３の結合手段を結合ホール又は結合プロー
ブとする。結合ホール又は結合プローブとすることによ
って生ずる効果は、請求項２０記載の発明と同じであ
る。
【図１】 本発明によるフェーズドアレーアンテナ装置
の第１の実施の形態の構成を示すブロック図である。
の第１の実施の形態の構成を示すブロック図である。
【図２】 アンテナ部の構造を示す展開図である。
【図３】 アンテナ部の構造を示す断面図である。
【図４】 他の結合手段を用いた場合のアンテナ部の構
造を示す局部拡大断面図である。
造を示す局部拡大断面図である。
【図５】 第１及び第２の移相回路層の回路構成図であ
る。
る。
【図６】 ストリップラインと結合ホールとの位置関係
を示す断面図である。
を示す断面図である。
【図７】 第１の移相回路層に形成されたＴＦＴ回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図８】 図７に示されたデータラッチ回路の構成を示
すブロック図である。
すブロック図である。
【図９】 図８に示されたデータラッチ回路の動作を示
すタイミングチャートである。
すタイミングチャートである。
【図１０】 第１の移相回路層に形成されたＴＦＴ回路
の他の構成を示すブロック図である。
の他の構成を示すブロック図である。
【図１１】 第２の移相回路層に形成されたマイクロマ
シンスイッチの構造を示す斜視図である。
シンスイッチの構造を示す斜視図である。
【図１２】 図１１に示されたマイクロマシンスイッチ
の平面図である。
の平面図である。
【図１３】 図１１に示されたマイクロマシンスイッチ
の断面図である。
の断面図である。
【図１４】 本発明によるフェーズドアレーアンテナ装
置の第２の実施の形態の構成を示すブロック図である。
置の第２の実施の形態の構成を示すブロック図である。
【図１５】 図１４に示されたフェーズドアレーアンテ
ナ装置の第１及び第２の移相回路層の回路構成図であ
る。
ナ装置の第１及び第２の移相回路層の回路構成図であ
る。
【図１６】 図１４に示されたフェーズドアレーアンテ
ナ装置の第１の移相回路層に形成されたＴＦＴ回路の構
成を示すブロック図である。
ナ装置の第１の移相回路層に形成されたＴＦＴ回路の構
成を示すブロック図である。
【図１７】 本発明によるフェーズドアレーアンテナ装
置の第３の実施の形態の構成を示すアンテナ部の断面図
である。
置の第３の実施の形態の構成を示すアンテナ部の断面図
である。
【図１８】 第１の移相回路層を構成する１ユニットの
回路構成図である。
回路構成図である。
【図１９】 図１７に示されたフェーズドアレーアンテ
ナ装置の他の構成を示すアンテナ部７の断面図である。
ナ装置の他の構成を示すアンテナ部７の断面図である。
１，１−１，１−２…放射素子、２，２−１，２−２…
移相器、２ａ，２ｂ…移相回路、３…分配合成器、４
ａ，４ｂ，８１，８２…データラッチ回路、５ａ，５ｂ
…データ分配回路、６ａ，６ｂ…ＴＦＴ回路、７…アン
テナ部、８…制御装置、１１ａ，１１ｂ，１３ａ，１３
ｂ…制御信号、１２…タイミング信号、１４ａ，１４ｂ
…駆動信号、２１，２３，２５，１２１，１２３，１２
５，１２７，１２９…導体板、２２ａ，２４ａ，２６ａ
…結合ホール、２２ｂ，２４ｂ，２６ｂ…結合プロー
ブ、２２ｃ，２４ｃ…結合スルーホール、２７…底板、
２８…リング、２９…同軸給電部、３０…同軸コネク
タ、４１…放射素子層、４２，４４、４６，４８，５０
…誘電体層、４３，４７，５１…電磁結合層、４５，４
９，１４５，１４９，１４５ａ，１４５ｂ，１４９ａ，
１４９ｂ…移相回路層、５２…ラジアル導波路、６１
ａ，６１ｂ…ストリップライン、６２ａ，６２ｂ…スト
リップ線路、６３ａ，６３ｂ…接地、６４ａ，６４ｂ…
マイクロマシンスイッチ、７１…信号線駆動回路、７２
…走査線駆動回路、７３…信号線、７４…走査線、９１
…電極、９２…微小可動子、９３…支持部材。
移相器、２ａ，２ｂ…移相回路、３…分配合成器、４
ａ，４ｂ，８１，８２…データラッチ回路、５ａ，５ｂ
…データ分配回路、６ａ，６ｂ…ＴＦＴ回路、７…アン
テナ部、８…制御装置、１１ａ，１１ｂ，１３ａ，１３
ｂ…制御信号、１２…タイミング信号、１４ａ，１４ｂ
…駆動信号、２１，２３，２５，１２１，１２３，１２
５，１２７，１２９…導体板、２２ａ，２４ａ，２６ａ
…結合ホール、２２ｂ，２４ｂ，２６ｂ…結合プロー
ブ、２２ｃ，２４ｃ…結合スルーホール、２７…底板、
２８…リング、２９…同軸給電部、３０…同軸コネク
タ、４１…放射素子層、４２，４４、４６，４８，５０
…誘電体層、４３，４７，５１…電磁結合層、４５，４
９，１４５，１４９，１４５ａ，１４５ｂ，１４９ａ，
１４９ｂ…移相回路層、５２…ラジアル導波路、６１
ａ，６１ｂ…ストリップライン、６２ａ，６２ｂ…スト
リップ線路、６３ａ，６３ｂ…接地、６４ａ，６４ｂ…
マイクロマシンスイッチ、７１…信号線駆動回路、７２
…走査線駆動回路、７３…信号線、７４…走査線、９１
…電極、９２…微小可動子、９３…支持部材。
Claims (26)
- 【請求項１】 平面的に配置された複数の放射素子と、 各放射素子に結合されかつ前記各放射素子に供給される
信号の位相を制御する 複数の移相器とを備えたフェーズドアレーアンテナ装置
において、 前記各放射素子が形成された放射素子層と、 前記各移相器が形成された位相制御層とからなる多層構
造を有し、 前記各移相器はそれぞれ、少なくとも１個の移相回路を
含み、 前記位相制御層は、少なくとも１個の前記移相回路がそ
れぞれ形成された複数の層からなる多層構造を有するこ
とを特徴とするフェーズドアレーアンテナ装置。 - 【請求項２】 平面的に配置された複数の放射素子と、 各放射素子に結合されかつ前記各放射素子に供給される
信号の位相を制御する複数の移相器とを備えたフェーズ
ドアレーアンテナ装置において、 前記各放射素子が形成された放射素子層と、 前記各移相器が形成された位相制御層とからなる多層構
造を有し、 前記各移相器はそれぞれ、前記信号が流れる分布定数線
路と、 この分布定数線路に接続される複数の移相回路とを含
み、 前記位相制御層は、少なくとも１個の前記移相回路とこ
の移相回路が接続される前記分布定数線路とがそれぞれ
形成された複数の層からなる多層構造を有し、 前記各移相回路はそれぞれ、分布定数回路と、 前記分布定数線路の途中に前記分布定数回路を選択的に
接続することによって前記信号の位相を変化させるスイ
ッチ素子とを備えることを特徴とするフェーズドアレー
アンテナ装置。 - 【請求項３】 平面的に配置された複数の放射素子と、 各放射素子にそれぞれ結合されかつ前記各放射素子に供
給される信号の位相を制御する複数の移相器とを備えた
フェーズドアレーアンテナ装置において、 前記各放射素子が形成された放射素子層と、 前記各移相器が形成された位相制御層とからなる多層構
造を有し、 さらに、前記位相制御層は、複数の層からなる多層構造
を有し、 前記位相制御層を構成する各層はそれぞれ、前記各放射
素子の素子間隔によって規定されかつ前記各放射素子に
それぞれ対応する複数の移相器形成領域を有し、 前記各放射素子のうちの１個の放射素子に結合された前
記移相器は、前記位相制御層を構成する各層のうちの一
層における前記１個の放射素子に対応する前記移相器形
成領域とこの移相器形成領域に隣接する前記移相器形成
領域とにまたがって形成され、 前記１個の放射素子に隣接する他の１個の放射素子に結
合された前記移相器は、前記位相制御層を構成する各層
のうちの他の層における前記他の１個の放射素子に対応
する前記移相器形成領域とこの移相器形成領域に隣接す
る前記移相器形成領域とにまたがって形成されることを
特徴とするフェーズドアレーアンテナ装置。 - 【請求項４】 請求項３において、 前記各移相器は、前記位相制御層を構成する各層のうち
の複数の層にわたって形成されることを特徴とするフェ
ーズドアレーアンテナ装置。 - 【請求項５】 請求項３又は請求項４において、 前記各移相器はそれぞれ、前記信号が流れる分布定数線
路と、 この分布定数線路に接続される複数の移相回路とを含
み、 前記各移相回路はそれぞれ、分布定数回路と、 前記分布定数線路の途中に前記分布定数回路を選択的に
接続することによって前記信号の位相を変化させるスイ
ッチ素子とを備えることを特徴とするフェーズドアレー
アンテナ装置。 - 【請求項６】 請求項２又は請求項５において、 前記位相制御層を構成する各層はそれぞれ、誘電体層上
に形成され、 前記各移相回路に含まれる前記スイッチ素子は、前記誘
電体層上に形成された電極と、 前記誘電体層上に形成された支持部材によって支持され
るとともに前記電極及び前記分布定数回路と対向する位
置に配置されかつ導体によって形成された微小可動子と
を備え、 前記電極又は前記微小可動子に外部電圧が選択的に印加
されることによって前記微小可動子が前記分布定数回路
に高周波的に接続されることを特徴とするフェーズドア
レーアンテナ装置。 - 【請求項７】 請求項６において、 前記微小可動子は、前記電極及び前記分布定数回路と対
向する面に形成された誘電体膜を備えることを特徴とす
るフェーズドアレーアンテナ装置。 - 【請求項８】 請求項１、請求項２及び請求項５のうち
の何れか１項において、 前記移相回路の移相量は、前記移相器がｎ個（ｎは複
数）の前記移相回路を含む場合、２π／２ｉ（ｉはｎま
での自然数）であることを特徴とするフェーズドアレー
アンテナ装置。 - 【請求項９】 請求項１、請求項２及び請求項５のうち
の何れか１項において、 前記各移相器に含まれる各移相回路の移相量は、それぞ
れ異なることを特徴とするフェーズドアレーアンテナ装
置。 - 【請求項１０】 請求項１又は請求項２において、 前記位相制御層を構成する各層には、前記各移相器に含
まれる前記移相回路が少なくとも１個づつ形成されるこ
とを特徴とするフェーズドアレーアンテナ装置。 - 【請求項１１】 請求項１、請求項２及び請求項５のう
ちの何れか１項において、 前記各放射素子に結合された前記各移相器はそれぞれ、
同数の前記移相回路を含む同じ移相器であることを特徴
とするフェーズドアレーアンテナ装置。 - 【請求項１２】 請求項１乃至請求項５のうちの何れか
１項において、 前記各放射素子は、二次元的に配置されることを特徴と
するフェーズドアレーアンテナ装置。 - 【請求項１３】 請求項１乃至請求項５及び請求項１２
のうちの何れか１項において、 前記各放射素子は、規則的に配置されることを特徴とす
るフェーズドアレーアンテナ装置。 - 【請求項１４】 請求項１又は請求項２において、 前記各移相器は、前記各放射素子毎に設けられることを
特徴とするフェーズドアレーアンテナ装置。 - 【請求項１５】 請求項１４において、 前記位相制御層を構成する各層はそれぞれ、前記各放射
素子の素子間隔によって規定されかつ前記各放射素子に
それぞれ対応する複数の移相器形成領域を有し、 前記各移相回路は、前記各移相回路に結合された前記各
放射素子に対応する前記移相器形成領域に形成されるこ
とを特徴とするフェーズドアレーアンテナ装置。 - 【請求項１６】 請求項２又は請求項５において、 前記位相制御層を構成する各層にそれぞれ前記各分布定
数線路及び前記各移相回路とともに一体的に形成されか
つ前記各移相回路の前記各スイッチ素子の入力側に接続
されかつ前記各スイッチ素子に外部電圧を印加するため
の薄膜トランジスタ回路を備えることを特徴とするフェ
ーズドアレーアンテナ装置。 - 【請求項１７】 請求項１６において、 前記薄膜トランジスタ回路は、前記各移相回路の前記各
スイッチ素子の入力側に接続されかつタイミング信号に
よって入力データで保持データを書き換える複数のデー
タラッチ回路を備え、 前記位相制御層に形成されたすべての前記データラッチ
回路には同一の前記タイミング信号が与えられ、これに
よって前記タイミング信号に同期して前記位相制御層に
形成されたすべての前記スイッチ素子に前記外部電圧が
一斉に印加されることを特徴とするフェーズドアレーア
ンテナ装置。 - 【請求項１８】 請求項１７において、 前記各データラッチ回路は、マトリックス状に配置され
ることを特徴とするフェーズドアレーアンテナ装置。 - 【請求項１９】 請求項１乃至請求項５のうちの何れか
１項において、 前記放射素子層と前記位相制御層との間に配置されかつ
電磁波を遮蔽する第１の遮蔽板と、 前記位相制御層を構成する各層の間に配置されかつ電磁
波を遮蔽する第２の遮蔽板とを備え、 前記第１の遮蔽板には、前記各放射素子に前記信号を結
合させるための複数の第１の結合手段が形成され、 前記第２の遮蔽板には、前記位相制御層を構成する各層
に前記信号を結合させるための複数の第２の結合手段が
形成されることを特徴とするフェーズドアレーアンテナ
装置。 - 【請求項２０】 請求項１又は請求項２において、 前記放射素子層と前記位相制御層との間に配置されかつ
電磁波を遮蔽する第１の遮蔽板と、 前記位相制御層を構成する各層の間に配置されかつ電磁
波を遮蔽する第２の遮蔽板とを備え、 前記第１の遮蔽板には、前記各放射素子に前記信号を結
合させるための複数の第１の結合手段が形成され、 前記第２の遮蔽板には、前記位相制御層を構成する各層
に前記信号を結合させるための複数の第２の結合手段が
形成され、 前記各第１の結合手段及び前記各第２の結合手段は、結
合ホール、結合プローブ及び結合スルーホールのうちの
何れか１つであることを特徴とするフェーズドアレーア
ンテナ装置。 - 【請求項２１】 請求項３乃至請求項５のうちの何れか
１項において、 前記放射素子層と前記位相制御層との間に配置されかつ
電磁波を遮蔽する第１の遮蔽板と、 前記位相制御層を構成する各層の間に配置されかつ電磁
波を遮蔽する第２の遮蔽板とを備え、 前記第１の遮蔽板には、前記各放射素子に前記信号を結
合させるための複数の第１の結合手段が形成され、 前記第２の遮蔽板には、前記位相制御層を構成する各層
に前記信号を結合させるための複数の第２の結合手段が
形成され、 前記各第１の結合手段及び前記各第２の結合手段は、結
合プローブであることを特徴とするフェーズドアレーア
ンテナ装置。 - 【請求項２２】 請求項２又は請求項５において、 前記放射素子層と前記位相制御層との間に配置されかつ
電磁波を遮蔽する第１の遮蔽板と、 前記位相制御層を構成する各層の間に配置されかつ電磁
波を遮蔽する第２の遮蔽板とを備え、 前記第１の遮蔽板には、前記各放射素子に前記信号を結
合させるための複数の第１の結合手段が形成され、 前記第２の遮蔽板には、前記位相制御層を構成する各層
に前記信号を結合させるための複数の第２の結合手段が
形成され、 前記各第１の結合手段及び前記各第２の結合手段はそれ
ぞれ、前記分布定数線路の端部から前記信号の４分の１
波長離間した前記分布定数線路上の位置又はこの位置の
近傍に配置されることを特徴とするフェーズドアレーア
ンテナ装置。 - 【請求項２３】 請求項６において、 前記誘電体層は、ガラス又はテフロンで形成されること
を特徴とするフェーズドアレーアンテナ装置。 - 【請求項２４】 請求項１乃至請求項５のうちの何れか
１項において、 前記放射素子層と反対側の前記位相制御層の表面に密着
配置されかつ電磁波を遮蔽する第３の遮蔽板と、 この第３の遮蔽板と平行に配置されかつ電磁波を遮蔽す
る第４の遮蔽板と、 この第４の遮蔽板に設けられかつ前記第３及び第４の遮
蔽板の間に電磁波を放射する給電手段と、 前記第３の遮蔽板に前記各移相器毎に設けられかつ前記
給電手段から放射されて前記第３及び第４の遮蔽板の間
を伝搬する前記電磁波を電磁結合により取り出す複数の
第３の結合手段とを備え、 各第３の結合手段により取り出された前記電磁波は、前
記各移相器を介して前記各放射素子に供給されることを
特徴とするフェーズドアレーアンテナ装置。 - 【請求項２５】 請求項１又は請求項２において、 前記放射素子層と反対側の前記位相制御層の表面に密着
配置されかつ電磁波を遮蔽する第３の遮蔽板と、 この第３の遮蔽板と平行に配置されかつ電磁波を遮蔽す
る第４の遮蔽板と、 この第４の遮蔽板に設けられかつ前記第３及び第４の遮
蔽板の間に電磁波を放射する給電手段と、 前記第３の遮蔽板に前記各移相器毎に設けられかつ前記
給電手段から放射されて前記第３及び第４の遮蔽板の間
を伝搬する前記電磁波を電磁結合により取り出す複数の
第３の結合手段とを備え、 各第３の結合手段は、結合ホール又は結合プローブであ
り、 前記各第３の結合手段により取り出された前記電磁波
は、前記各移相器を介して前記各放射素子に供給される
ことを特徴とするフェーズドアレーアンテナ装置。 - 【請求項２６】 請求項３乃至請求項５のうちの何れか
１項において、 前記放射素子層と反対側の前記位相制御層の表面に密着
配置されかつ電磁波を遮蔽する第３の遮蔽板と、 この第３の遮蔽板と平行に配置されかつ電磁波を遮蔽す
る第４の遮蔽板と、 この第４の遮蔽板に設けられかつ前記第３及び第４の遮
蔽板の間に電磁波を放射する給電手段と、 前記第３の遮蔽板に前記各移相器毎に設けられかつ前記
給電手段から放射されて前記第３及び第４の遮蔽板の間
を伝搬する前記電磁波を電磁結合により取り出す複数の
結合プローブとを備え、 各結合プローブにより取り出された前記電磁波は、前記
各移相器を介して前記各放射素子に供給されることを特
徴とするフェーズドアレーアンテナ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16040498A JPH11355028A (ja) | 1998-06-09 | 1998-06-09 | フェーズドアレーアンテナ装置 |
| AU40612/99A AU4061299A (en) | 1998-06-09 | 1999-06-09 | Phased-array antenna device |
| PCT/JP1999/003083 WO1999065107A1 (fr) | 1998-06-09 | 1999-06-09 | Dispositif d'antenne reseau a commande de phase |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16040498A JPH11355028A (ja) | 1998-06-09 | 1998-06-09 | フェーズドアレーアンテナ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11355028A true JPH11355028A (ja) | 1999-12-24 |
Family
ID=15714215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16040498A Pending JPH11355028A (ja) | 1998-06-09 | 1998-06-09 | フェーズドアレーアンテナ装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH11355028A (ja) |
| AU (1) | AU4061299A (ja) |
| WO (1) | WO1999065107A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113690618A (zh) * | 2021-08-05 | 2021-11-23 | 北京行晟科技有限公司 | 一种全极化相控电磁表面单元 |
| CN117293544A (zh) * | 2022-06-16 | 2023-12-26 | 华为技术有限公司 | 天线单元、天线及通信装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2717264B2 (ja) * | 1988-05-18 | 1998-02-18 | 東洋通信機株式会社 | フェーズド・アレイ・アンテナ |
| JPH04213905A (ja) * | 1990-12-11 | 1992-08-05 | Aisin Seiki Co Ltd | 平面アレイアンテナ |
| JPH0812973B2 (ja) * | 1993-04-02 | 1996-02-07 | 防衛庁技術研究本部長 | アレイアンテナ装置 |
| JP3212789B2 (ja) * | 1993-12-29 | 2001-09-25 | 株式会社東芝 | ビーム走査アンテナ |
| US5610617A (en) * | 1995-07-18 | 1997-03-11 | Lucent Technologies Inc. | Directive beam selectivity for high speed wireless communication networks |
-
1998
- 1998-06-09 JP JP16040498A patent/JPH11355028A/ja active Pending
-
1999
- 1999-06-09 WO PCT/JP1999/003083 patent/WO1999065107A1/ja not_active Application Discontinuation
- 1999-06-09 AU AU40612/99A patent/AU4061299A/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999065107A1 (fr) | 1999-12-16 |
| AU4061299A (en) | 1999-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0456680B1 (en) | Antenna arrays | |
| US6285337B1 (en) | Ferroelectric based method and system for electronically steering an antenna | |
| US6232919B1 (en) | Phased-array antenna apparatus | |
| US5001492A (en) | Plural layer co-planar waveguide coupling system for feeding a patch radiator array | |
| EP0600715B1 (en) | Active transmit phased array antenna | |
| CA2234498C (en) | Antenna device and radar module | |
| US5617103A (en) | Ferroelectric phase shifting antenna array | |
| US3665480A (en) | Annular slot antenna with stripline feed | |
| US6496147B1 (en) | Active phased array antenna and antenna controller | |
| US6028552A (en) | Waveguide phased array antenna apparatus | |
| JP2023519067A (ja) | 二重偏波パッチアンテナシステム | |
| Eshrah et al. | Theory and implementation of dielectric resonator antenna excited by a waveguide slot | |
| JPH1117435A (ja) | フェーズドアレーアンテナ装置 | |
| JP2000261235A (ja) | トリプレート線路給電型マイクロストリップアンテナ | |
| Griffin et al. | Electromagnetic design aspects of packages for monolithic microwave integrated circuit-based arrays with integrated antenna elements | |
| US7242518B1 (en) | Standing wave amplifiers and oscillators | |
| JPH11355028A (ja) | フェーズドアレーアンテナ装置 | |
| US7382215B1 (en) | Image guide coupler switch | |
| JPH11191707A (ja) | 平面アレーアンテナ | |
| US6429822B1 (en) | Microwave phase-shifter and electronic scanning antenna with such phase-shifters | |
| TW202320413A (zh) | 相位陣列天線裝置 | |
| JP2015524191A (ja) | 反応型近距離場ｒｆｉｄ通信のための適応的カプラ | |
| US4338609A (en) | Short horn radiator assembly | |
| WO2000045466A1 (fr) | Antenne a reseau a elements en phase a polarisation circulaire et commutee | |
| JPH09298418A (ja) | 高利得平面アンテナ |