WO1998035420A1 - Lastsymmetrierung mehrerer unabhängig arbeitender module einer stromversorgungsanlage - Google Patents

Lastsymmetrierung mehrerer unabhängig arbeitender module einer stromversorgungsanlage Download PDF

Info

Publication number
WO1998035420A1
WO1998035420A1 PCT/DE1998/000240 DE9800240W WO9835420A1 WO 1998035420 A1 WO1998035420 A1 WO 1998035420A1 DE 9800240 W DE9800240 W DE 9800240W WO 9835420 A1 WO9835420 A1 WO 9835420A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
bus
supply module
master
load balancing
Prior art date
Application number
PCT/DE1998/000240
Other languages
English (en)
French (fr)
Inventor
Guido Retz
Karl-Heinz Rinne
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to AU63906/98A priority Critical patent/AU6390698A/en
Priority to EP98909289A priority patent/EP0958645B1/de
Priority to DE59801760T priority patent/DE59801760D1/de
Publication of WO1998035420A1 publication Critical patent/WO1998035420A1/de

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10—Parallel operation of dc sources

Definitions

  • the invention relates to a method for load balancing several self-sufficient and independently operating power supply modules of a modular power supply system.
  • the modular structure of power supplies and power supply systems offers significant advantages for a number of applications.
  • the modularity enables the variable configuration of a power supply system consisting of uniform components.
  • the later expandability also proves to be advantageous.
  • Another important argument for the modular structure is the possibility of increasing the reliability of power supply systems through a redundant design.
  • the total output power must be distributed as evenly as possible among the modules involved.
  • the root of this requirement lies in the exponential relationship between the component failure probability and the temperature. Assuming uniform cooling, the temperature of the individual power supply modules depends on their load.
  • the desired symmetrization of the load of the individual power supply modules connected in parallel can be based on different ways can be achieved.
  • a current equalization between power supply modules connected in parallel can be achieved by passive current equalization with a minimum of wiring and circuitry.
  • Passive current equalization occurs when all power supply modules connected in parallel have a defined, positive internal resistance.
  • the quality of the current equalization depends on the synchronism of the source voltage and the size of the internal resistance of the power supply modules connected in parallel. Assuming a defined tolerance band for the individual source voltages, the greater the internal resistance, the smaller the deviation of the output currents from the arithmetic mean.
  • a special power supply module is designed as a master.
  • the master module contains a voltage reference and a control amplifier for the output voltage.
  • the manipulated variable of this control amplifier is routed to all slave modules via a separate line.
  • the slave modules contain a current controller and feed a current into the common summation node that is proportional to the manipulated variable supplied by the master. They behave like current sources controlled by the master.
  • the individual current regulators make the output currents of the parallel power supply modules the same.
  • a major disadvantage of this procedure is the lack of redundancy if the master module fails.
  • the entire power supply system can fail due to a single fault in the master module.
  • Another disadvantage arises from the need to have to connect a signal of relatively high bandwidth over long distances in the power supply system with the manipulated variable of the voltage regulator.
  • the desired high bandwidth stands in the way of effective filtering of the signal.
  • This current equalization method uses the mean value of the output currents formed at a common CSR (Current Sharing) node.
  • CSR Current Sharing
  • each power supply module measures its own output current and applies a current-proportional voltage across a resistor to this common CSR node.
  • the voltage at the CSR node thus reflects the mean value of the output current of all power supply modules.
  • the output currents of all power supply modules are the same if no more currents flow across all resistors at the CSR node.
  • This compensation function is from Control loops are adopted that change the voltage setpoints of each power supply module so that the voltages across the resistors at the CSR node become zero.
  • the disadvantage is that a certain amount of effort is required in order to prevent the signal at the CSR node from being falsified by defects or power supply modules that are switched off.
  • a relay controlled by a monitoring logic is usually required in order to
  • optical fibers are particularly interesting.
  • the optical transmission ensures excellent immunity and robustness against ESD (Electrostatic Discharge) impulses.
  • ESD Electrostatic Discharge
  • the galvanic isolation limits the problem of the load-dependent shift of the reference potential between the control interfaces and the power supply modules and offers inherent protection against short circuits.
  • Another important reason for the interest in digital load balancing methods is the increasing use of microprocessors for control purposes in power supplies. With such microprocessor-controlled controls, there is digital setpoint generation for the output voltage. If analog current equalization methods are now used, the effort involved in monitoring and signal processing increases. This additional effort can be avoided by a microprocessor-compatible, purely digital transmission of the current compensation signal. Digital control inputs can also be significantly cheaper, ESD-safe and EMC-compliant and short-circuit proof.
  • the transmission of a pulse width modulated signal is less complex.
  • the advantage of this concept is the simple, resource-saving generation and evaluation of the signal by a microprocessor.
  • CSMA / CA procedure Carrier Sense Multiple Access with Collision Avoidance
  • Interbus-S Another fieldbus system is the Interbus-S, which works according to the master-slave access procedure.
  • the bus master is the interface to the higher-level control system.
  • the structure of the Interbus-S is implemented as a ring, with all participants being actively involved in the data transmission.
  • the ring system offers a self-contained transmission path. The data is passed on from participant to participant.
  • the Interbus-S there is no need to address the individual nodes because each bus station can be clearly identified based on its physical position in the ring. The failure of a subscriber has a disadvantageous effect in this structure, since the entire ring system is then interrupted.
  • the invention has for its object to provide a simple method for load balancing in a modular power supply system with digital transmission of load balancing information without the need for a fixed control unit.
  • the method according to the invention for load balancing several self-sufficient and independently operating power supply modules of a modular power supply system is characterized in that the master power supply module for the control of the node-shaped bus is not fixed. This procedure means that power supply modules with equal rights compete for the role of the master. The result is that exactly one power supply module wins the master status, while the remaining modules remain in the slave status.
  • the master power supply module generates a load information signal and sends this to the slave power supply modules.
  • the received load information signal is in each case a setpoint for a load balancing control which, depending on the load asymmetry determined, changes the setpoint of its output voltage in such a way that the load asymmetry determined can be corrected.
  • each master power supply module withdraws the output of the dominant state to the bus after a load-dependent period of time and, after the withdrawal, checks whether the bus changes to the recessive state. If the bus remains in the dominant state, the recognizing master power supply module assigns the status slave and ends the arbitration process. In this way, conflicts when accessing the bus are resolved if several power supply modules have been in sync for a longer period of time and thus remain unnoticed by each other. In this case, the power supply module of the modular power supply system with the highest load receives the status master.
  • the master power supply module releases its master status after a predetermined period of time and takes effect for a predetermined time no longer towards the bus.
  • the bus changes into the recessive state and remains in this state for the predetermined time.
  • all power supply modules of the modular power supply system recognize the start of a new arbitration cycle in which all power supply modules participate and attempt to win the master status. This gives every power supply module the opportunity to achieve master status.
  • a waiting time is assigned to each power supply module at the beginning of an arbitration cycle, as a result of which access priorities are defined.
  • a fault-free slave power supply module is assigned the highest priority, a slave power supply module that has recognized the fault condition, a medium priority and a master power supply module the lowest priority. Due to the waiting times at the beginning of each arbitration cycle, depending on several of these cycles, a faulty power supply module can be detected and excluded from the control of the load balancing.
  • FIG. 1 shows a modular power supply system 2 which has a plurality of self-sufficient and independently operating power supply modules 4, 6 and 8.
  • the number of power supply modules 4, 6 and 8 is not limited to these three.
  • These three power supply modules 4, 6 and 8 are networked with one another by means of a bus 10, this bus having a topology in the form of a node. The Information flow for load balancing takes place via this bus 10.
  • These power supply modules 4, 6 and 8 are constructed identically and are equipped with the necessary bus hardware in order to be able to access bus 10 both in writing and in reading.
  • a power supply module 4, 6 and 8 is assigned the status master by the method of load balancing according to the invention which is yet to be explained.
  • This power supply module with the status master for example the power supply module 6, controls the bus 10, while the remaining modules, for example the power supply modules 4 and 8, remain in the status slave.
  • the slave supply modules 4 and 8 read the load information signal generated by the master power supply module 6.
  • the bus 10 can be implemented in various ways. At this point, for example, a bus system is conceivable that is wired or with an optical fiber. It is essential for the arbitration mechanism that the bus 10 can assume two logic states, one of which is dominant and the other of which is recessive. The state of the bus 10 is dominant if at least one of the power supply modules 4, 6 or 8 activates the dominant state. The state of the bus 10 is recessive if no power supply module 4, 6 or 8 outputs the dominant state. With regard to the dominant state, a wired-or connection is thereby realized.
  • a possible wired implementation of the bus 10 is shown in Figure 3 of the article mentioned at the beginning.
  • the state of the bus 10 becomes dominant when one of the switches shown there is closed. When all switches are open, the pull-up resistor pulls bus 10 into the recessive state.
  • the duty cycle d is then defined as the quotient of the duration T d of the dominant state and the period T m of the pulse width modulation.
  • the power supply module 6 with the status master encodes its relative output load (quotient of the actual and maximum value of the load) with a duty ratio d, there being a linear relationship between them.
  • the power supply modules 4 and 8 evaluate the transmitted pulse-width-modeled signal.
  • a control circuit is active, which changes the setpoint for the respective output voltage on the basis of a determined load asymmetry so that this load asymmetry is corrected.
  • the modulation range in which the output voltage can be varied by the current equalization controller is limited.
  • a fault condition is recognized if a defective slave power supply module 4 or 8 cannot follow the current setpoint of the master power supply module 6.
  • Another possibility of recognizing errors is given by a limitation of the duty cycle d.
  • a persistently dominant state is assessed as an error, while a persistently recessive state leads to the restart of the arbitration.
  • the method according to the invention for load balancing a plurality of autonomously and independently operating power supply modules 4, 6 and 8 of a modular power supply system 2 can be divided into three phases.
  • the first phase of this method is the start phase, in which each power supply module 4, 6 and 8 checks the state of the bus 10. If the state of this bus 10 is recessive for a predetermined period of time, for example a pulse period T m , ie no power supply module 4, 6 or 8 has access to this bus 10 during this period, the second phase of the method according to the invention is started. Otherwise, the power supply modules 4, 6 or 8 remain in their initial state and thus in the slave status.
  • the second phase can be called the arbitration phase (request phase).
  • this power supply module 4, 6 and 8 checks the state of the bus 10. If the bus 10 is in the dominant state at the time of the query, the corresponding power supply module 4, 6 or 8 assigns the status slave. In the modular power supply system 2 shown in the figure, these are the power supply modules 4 and 8. If the state of the bus 10 is recessive, the corresponding power supply module 4, 6 or 8 assigns the status master. In the example shown, the power supply module 6 assigns the status master. In addition, this master power supply module places bus 10 in the dominant state. As soon as a power supply module 4, 6 or 8 has assigned the status master, the control phase of the method according to the invention begins.
  • each power supply module Due to the unsynchronized course of the start and arbitration phase of each power supply module, it can happen that at least two of several power supply modules 4, 6 and 8 simultaneously set the bus 10 to the dominant state. Zen. This means that two power supply modules of the modular power supply system have assigned the status Master. In order to resolve this access conflict, the master power supply modules perform a further check.
  • each master power supply module releases the bus 10 again. After this release, each master power supply module checks whether the bus 10 returns to the recessive state. If bus 10 remains in the dominant state at the time of release, there is a collision, ie more than one power supply module requested bus 10 at the same time. Since the time period T d is load-dependent, the master power supply module with the highest load will be the last to release the bus 10 again. All other master power supply modules determine that, due to their release, the bus 10 has not entered the recessive state. For this reason, these master power supply modules now assign the status slave.
  • the master power supply module 6 sends a load balancing signal which is evaluated by the slave power supply modules 4 and 8. This means that each slave power supply module 4 or 8 compares its actual load value with the load setpoint value sent by the master power supply module 6. If there is a difference, there is a load asymmetry which is corrected by readjusting the target value of the output voltage of this slave power supply module 4 or 8. In a typical power supply system operating with analog load balancing, undetected faults in a single power supply module often also lead to faults in the load balancing function.
  • the method according to the invention optionally enables the detection and disconnection of power supply modules which disturb the symmetry of the load balancing.
  • the method explained here takes advantage of the fact that the topology of the bus 10 for the load balancing is symmetrical, but in contrast to analog methods there is a power supply module that controls the load balancing through the assigned master status.
  • Slave power supply module 4 or 8 which detects the fault condition.
  • the relationships become more complicated when an error has occurred in the controlling master power supply module 6 and thereby incorrect setpoints are sent to all slave power supply modules 4 and 8. It is conceivable, for example, that there is a defect in the target value specification of the master power supply module 6 and that its output load therefore assumes an upper limit value or becomes zero.
  • the master power supply module 6 cannot recognize such fault states independently because the load on the slave power supply modules 4 and 8 is unknown to it.
  • the centerpiece of the extended tert arbitration phase is the periodic re-arbitration of the bus 10.
  • T r earb After a predetermined period of time T r earb, the master power supply module 6 automatically issues its master status and no longer accesses the bus 10 for a predetermined time. As a result, the bus 10 changes into the recessive state.
  • the predetermined time period T rea r which is also referred to as re-arbitration time, will typically be in the range from a few seconds to a few minutes.
  • the power supply module 6 is assigned the status master and the power supply modules 4 and 8 are each assigned the status slave. It can also be seen from the other symbols that an undetected error occurs in the master power supply module 6 and the two are intact
  • Slave power supply modules 4 and 8 detect an error state because they cannot follow the setpoint specified by the master power supply module 6. After the time period T re arb, the master power supply module 6 takes back the dominant state of the bus. After the bus 10 has remained in the recessive state for a predetermined period of time, for example the pulse period T m , all the power supply modules 4, 6 and 8 recognize the start of a new arbitration cycle II. Each power supply module 4, 6 and 8 tries to win the master status. The detection of errors now precedes each power supply module 4, 6 and 8 with a waiting time, the duration of which depends on the respective state of the modules 4, 6 and 8. Three different waiting times t sm , tsf m and tm m are provided for the re-working phase. The priorities for the re-arbitration process are determined by the length of the waiting time in descending order with the condition
  • the two power supply modules 4 and 8 begin competing arbitration after the waiting time t S f - the power supply module 4 has won this arbitration.
  • the defective power supply module detects during the control phase of the method according to the invention
  • the waiting time t Sfm becomes effective for the defective power supply module 6. Due to competition with the shorter waiting time t sm for the intact slave power supply module 8, the defective power supply module 6 cannot regain the status master.
  • the power supply module 4 has the status slave and the power supply module 8 has the status master. From this cycle on, only the two power supply modules 4 and 8 compete for the status master. As a result, the defective power supply module 6 can detect the fault condition
  • the decoupling mechanism described operates reliably as long as at least two intact power supply modules 35 are available in the system.
  • a stand-alone Power supply module works continuously in the master status. An interruption of the bus 10 leads to the division of the power supply system 2 into two sub-blocks, which have their own master module. If the level is fixed on the bus 10 (for example due to a short circuit), the load balancing fails and the power supply system 2 falls back into passive current balancing.
  • the described method for load balancing several power supply modules 4, 6 and 8 of a modular power supply system 2 has the following advantages:
  • bus 10 Only two logical responsible persons are transmitted via bus 10 (dominant and recessive state).
  • the bus 10 can advantageously be used for power supplies that are controlled by a microprocessor.
  • the pulse-width-modeled signals can be evaluated and generated by standard microprocessors without complex hardware.
  • the digital load balancing control is much more robust against disturbances and possible shifts in the reference potential than is the case with analog methods.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Lastsymmetrierung mehrerer unabhängiger Stromversorgungsmodule (4, 6, 8) einer modularen Stromversorgungsanlage (2), die mittels einer knotenpunktförmigen Bustopologie miteinander vernetzt sind. Erfindungsgemäß ist das Verfahren in eine Start-, Arbitrierungs- und Steuerungsphase unterteilt, wobei mittels der Startphase der Beginn der Arbitrierungsphase ermittelt wird, in der dann die Stromversorgungsmodule (4, 6, 8) um den Status Master konkurrieren und wobei dann in der Steuerphase das ermittelte Master-Stromversorgungsmodul (4, 6, 8) die Steuerung der Lastsymmetrierung übernimmt, indem ein pulsweitenmoduliertes Lastausgleichs-Signal generiert und gesendet und dieses von den Slave-Stromversorgungsmodulen (4, 6, 8) ausgewertet wird. Somit erhält man ein einfaches Verfahren zur digitalen Lastsymmetrierung mehrerer unabhängiger Stromversorgungsmodule (4, 6, 8), das störfest sowie robust ist und keine aufwendige Hardware-Unterstützung benötigt.

Description

Beschreibung
LASTSYMMETRIERUNG MEHRERER UNABHÄNGIG ARBEITENDER MODULE EINER STROMVERSORGUNGSANLAGE
Die Erfindung bezieht sich auf ein Verfahren zur Lastsymmetrierung mehrerer autark und unabhängig arbeitenden Stromversorgungsmodulen einer modularen Stromversorgungsanlage.
Für eine Reihe von Anwendungen bietet der modulare Aufbau von Stromversorgungen und Stromversorgungsanlagen deutliche Vorteile. Die Modularität ermöglicht die variable Konfiguration einer aus einheitlichen Komponenten bestehenden Stromversor- gungsanlagen. Vorteilhaft erweist sich in diesem Zusammenhang auch die spätere Erweiterbarkeit . Ein weiteres wichtiges Argument für den modularen Aufbau begründet sich in der Möglichkeit, die Zuverlässigkeit von Stromversorgungsanlagen durch eine redundante Auslegung zu steigern. Neben einigen Anwendungen in der Informationstechnik bestehen vor allem in der Telekommunikationstechnik hohe Anforderung an die Verfügbarkeit und Zuverlässigkeit von Stromversorgungssystemen.
Um durch eine redundante Auslegung einer modularen Stromver- sorgungsanlage ein Maximum an Zuverlässigkeit zu erreichen, muß die Gesamtausgangsleistung möglichst gleichmäßig auf die beteiligten Module verteilt werden. Die Wurzel dieser Forderung liegt im exponentiellen Zusammenhang zwischen der Komponenten-Ausfallwahrscheinlichkeit und der Temperatur begrün- det. Unter Annahme einer gleichmäßigen Kühlung ist die Temperatur der einzelnen Stromversorgungsmodule von deren Belastung abhängig.
Die angestrebte Symmetrierung der Belastung der einzelnen parallel geschalteten Stromversorgungsmodule kann auf ver- schiedenen Wegen erreicht werden. Bei Stromversorgungen mit Konstantspannungs-Ausgang ist eine Beschränkung der Lastausgleichsfunktion auf die Symmetrierung der Ausgangsströme der parallel geschalteten Module gebräuchlich. Aufgrund der in der Regel dominierenden Stromabhängigkeit der Verluste liefert diese Einschränkung gute Resultate hinsichtlich der gleichmäßigen Verteilung der thermischen Belastung.
Es ist bekannt, daß mit einem Minimum an Verdrahtungs- und Schaltungsaufwand sich ein Stromausgleich zwischen parallel geschalteten Stromversorgungsmodulen durch passiven Stromausgleich erzielen läßt. Der passive Stromausgleich stellt sich ein, wenn alle parallel geschalteten Stromversorgungsmodule einen definierten, positiven Innenwiderstand aufweisen. Die Qualität des Stromausgleichs hängt vom Gleichlauf der Quellenspannung und der Größe des Innenwiderstands der parallel geschalteten Stromversorgungsmodule ab. Unter Annahme eines definierten Toleranzbandes für die einzelnen Quellenspannungen wird die Abweichung der Ausgangsströme vom arithmetischen Mittelwert um so geringer, je größer die Innenwiderstände sind.
Einer beliebigen Vergrößerung des Innenwiderstandes sind allerdings durch die verschlechterte Stabilität der Ausgangs- Spannung bei LastSchwankungen enge Grenzen gesetzt. In der
Praxis erweist sich auch die erforderliche enge Toleranz der Quellenspannung, sowie die hohe Langzeit- und Temperaturstabilität als problematisch. Diese erwähnten Probleme bedingen, daß das einfache Verfahren des passiven Stromausgleichs in einem nur sehr begrenzten Umfang praktisch eingesetzt werden kann.
Aus dem Applikationsbericht der Firma Unitrode Integrated Circuits, insbesondere dem Kapitel "UC3907 Load Share IC Simplifies Parallel Power Supply Design", Seiten 10-237 bis 10-346, ist ein weiteres analoges Verfahren zur Lastsymmetrierung bekannt . Ein besonderes Stromversorgungsmodul ist als Master ausgelegt. Das Master-Modul enthält eine Spannungsreferenz und einen Regelverstärker für die Ausgangsspan- nung. Die Stellgröße dieses Regelverstärkers wird über eine gesonderte Leitung an alle Slave-Module geführt . Die Slave- Module enthalten einen Stromregler und speisen einen Strom in den gemeinsamen Summenknoten ein, der der vom Master gelieferten Stellgröße proportional ist. Sie verhalten sich wie vom Master gesteuerte Stromquellen. Durch die individuellen Stromregler werden die Ausgangsströme der parallelen Stromversorgungsmodule gleich.
Ein wesentlicher Nachteil dieses Verfahrens ist die fehlende Redundanz bei einem Ausfall des Master-Moduls. Die gesamte Stromversorgungsanlage kann durch einen Einzelfehler im Master-Modul versagen. Ein weiterer Nachteil ergibt sich durch die Notwendigkeit, mit der Stellgröße des Spannungsreglers ein Signal relativer hoher Bandbreite über lange Wege in der Stromversorgungsanlage verbinden zu müssen. Einer effektiven Filterung des Signals steht die gewünschte hohe Bandbreite entgegen.
Ein weiteres analoges Stromausgleichsverfahren ist aus dem eingangsgenannten Applikationsbericht bekannt. Dieses Stromausgleichsverfahren benutzt den an einem gemeinsamen CSR- (Current Sharing-) Knoten gebildeten Mittelwert der Ausgangsströme. Bei diesem Verfahren mißt jedes Stromversorgungsmodul den eigenen Ausgangsstrom und legt eine strompro- portionale Spannung über einen Widerstand auf diesen gemeinsamen CSR-Knoten. Die Spannung am CSR-Knoten spiegelt dadurch den Mittelwert des AusgangsStromes aller Stromversorgungsmodule wieder. Die Ausgangsströme aller Stromversorgungsmodule sind gleich, wenn über sämtliche Widerstände am CSR-Knoten keine Ströme mehr fließen. Diese Ausgleichsfunktion wird von Regelkreisen übernommen, die die Spannungssollwerte jedes Stromversorgungsmoduls so verändern, daß die Spannungen an den Widerständen am CSR-Knoten zu Null werden. Mit diesem Verfahren läßt sich ein Stromausgleich hoher Genauigkeit bei gleichzeitig unkritischer Auslegung der einzelnen kaskadier- ten Regelkreisen realisieren. Vorteilhaft wirkt sich aus, daß die Bandbreite des Signals am CSR-Knoten im Hinblick auf die dominierenden großen thermischen Zeitkonstanten sehr gering gewählt werden kann.
Nachteilig wirkt sich aus, daß ein gewisser Aufwand allerdings erforderlich ist, um eine Verfälschung des Signals am CSR-Knoten durch Defekte oder abgeschalteter Stromversorgungsmodule zu vermeiden. In der Regel ist ein von einer Überwachungslogik gesteuertes Relais erforderlich, um die
Strombidirektionale CSR-Leitung abtrennen zu können. Als weiteres Problem ergibt sich eine mögliche Verfälschung des Stromausgleichs durch Verschiebung des Bezugspotentials in örtlich ausgedehnten Stromversorgungsanlagen. Dieses Problem stellt sich generell, wenn empfindliche analoge Signale zu Steuerungszwecke benutzt werden.
Es gibt zwei wesentliche Gründe, die für den zunehmenden Einsatz digitaler Lastsymmetrierungsverfahren in Stromversor- gungsanlagen verantwortlich sind.
Einerseits verspricht der Ersatz sämtlicher analoger durch digitale Steuersignale eine Vielzahl von Vorteilen. In diesem Zusammenhang sind Lichtwellenleiter besonders interessant . Die optische Übertragung sichert eine exzellente Störfestigkeit und Robustheit gegen ESD- (Electrostatic Discharge-) Impulse. Die galvanische Trennung limitiert das Problem der belastungsabhängigen Verschiebung des Bezugspotential zwischen den Steuerschnittstellen und der Stromversorgungsmodule und bietet inhärenten Schutz gegen Kurzschlüsse. Ein weiterer wichtiger Grund für das Interesse an digitaler Lastsymmetrierungsverfahren liegt im zunehmenden Einsatz von Mikroprozessoren für Steuerungszwecke in Stromversorgungen begründet. Bei derartigen mikroprozessorgesteuerten Regelun- gen ist eine digitale Sollwerterzeugung für die Ausgangsspannung vorhanden. Werden nun analoge Stromausgleichsverfahren benutzt, so steigt der Aufwand bei der Überwachung und der Signalverarbeitung. Dieser zusätzliche Aufwand kann durch eine mikroprozessorgerechte, rein digitale Übertragung des Stromausgleichssignals vermieden werden. Auch können digitale Steuereingänge deutlich preiswerter, ESD-sicher und können EMV-gerecht und kurzschlußfest gestaltet werden.
Zur digitalen Übertragung der Lastausgleichsinformation er- scheinen zwei Konzepte praktikabel. Eine mögliche Lösung bietet die Übertragung von Signalen mit Hilfe einer synchronen oder asynchronen seriellen Schnittstelle an. Dieses Konzept ist zwar sehr flexibel, erfordert aber knappe Ressourcen eines Mikroprozessors.
Weniger komplex ist die Übertragung eines pulsweitenmodelier- ten Signals. Vorteilhaft an diesem Konzept ist die einfache, resourcenschonende Generierung und Auswertung des Signals durch einen Mikroprozessor.
Neben der Art der Signalübertragung kommt der Topologie der Busverbindung für die Lastsymmetrierung eine wichtige Rolle zu. Bei analogen Lastausgleichsverfahren läßt sich die Symmetrie und Gleichberechtigung aller am Strombus angeschlossenen Stromversorgungsmodule relativ einfach erreichen. Diese Möglichkeit ist bei digitalen Stromausgleichsverfahren nicht mehr gegeben. Statt dessen ist es notwendig, daß ein Master die Lastsymmetrierung steuert. Aus der Entgegenhaltung Prospekt "RTCSU Control Supervisory Unit" der Firma RECTIFIER TECHNOLOGIES PACIFIC PTY LTD" ist ein digitaler Stromausgleich mit fester Steuereinheit bekannt. Bei diesen digitalen Stromausgleichsverfahren fragt die Steuereinheit (Master) über einen digitalen Kanal in regelmäßigen Abständen die Ist-Werte der Ausgangsströme sämtlicher Stromversorgungseinheiten ab. Der Mittelwert wird berechnet und als neuer Sollwert der Ausgangsströme an alle angeschlossenen Stromversorgungsmodule (Slave) zurückge- schickt. Durch die erforderliche Steuereinheit ist das Verfahren relativ kostspielig. Nachteilig ist auch, daß bei einem Versagen der Steuereinheit die Stromversorgungsanlage in den passiven Lastausgleich zurückfällt.
Im Aufsatz "Für jede Anwendung das richtige Bussystem", von Matthias Eschle, abgedruckt in der DE-Zeitschrift "etz", Heft 21, 1969, Seiten 18 bis 22, werden verschiedene Feldbussysteme vorgestellt. Diese Feldbussysteme unterscheiden sich vor allem im Aufbau der Protokolle und der Art der Datenübertra- gung (Topologie) . Eines dieser Feldbussysteme ist der CAN- (Controller Area Network) Bus. Dieser CAN-Bus arbeitet objektorientiert und kann deshalb auch als Multi-Master-Struk- tur realisiert werden. Die Vorteile einer solchen Kommunikation mit einem Multi-Master-System sind, daß einzelne Anla- genteile autark und unabhängig arbeitend gestaltet werden können und nur Daten zum austauschen kommen, die von allen Teilnehmern benötigt werden. Bei einem Multi-Master-System können mehrere Teilnehmer den Bus gleichzeitig anfordern. Auch das Adressieren der Teilnehmer findet nicht im herkömm- liehen Sinne statt, sondern es werden priorisierende Nachrichten versendet. Versuchen nun gleichzeitig mehrere CAN- Teilnehmer, auch Knoten genannt, den Bus zu benutzen, so erhält derjenige Sender die Sendeberichtigung, dessen Nachricht die höchste Priorität aufweist. Dies geschieht auf physikalischer Ebene mit der sogenannten zerstörungsfreien bitweisen Arbitrierung. Die höchste Priorität hat hierbei die niedrigste Bitzahl. Dieses Bus-Zugriffsverfahren nennt sich CSMA/CA-Verfahren (Carrier Sense Multiple Access with Collision Avoidance) . Dieses Verfahren verleiht dem CAN- System seine Multimasterfähigkeit und es lassen sich unabhängig voneinander laufende Steuerungsprozesse realisieren, die bei Bedarf Daten untereinander austauschen können.
Ein weiteres Feldbussystem ist der Interbus-S, der nach dem Master-Slave-Zugriffsverfahren arbeitet. Der Busmaster ist die Schnittstelle zum überlagerten Steuerungssystem. Topolo- gisch ist die Struktur des Interbus-S als Ring realisiert, wobei alle Teilnehmer aktiv an der Datenübertragung beteiligt sind. Das Ringsystem bietet einen in sich geschossenen Über- tragungsweg. Die Daten werden von Teilnehmer zu Teilnehmer weitergesendet. Beim Interbus-S entfällt die Notwendigkeit, die einzelnen Teilnehmer zu adressieren, da jede Busstation eindeutig aufgrund ihrer physikalischen Position im Ring zu identifizieren ist. Nachteilig wirkt sich bei dieser Struktur der Ausfall eines Teilnehmers aus, da dann das gesamte Ringsystem unterbrochen ist.
Diese genannten Feldbussysteme arbeiten weitgehend mit aufwendigen und komplizierten Protokollen und kommen selten nicht ohne umfangreiche Hardware-Unterstützung aus.
Der Erfindung liegt die Aufgabe zugrunde, ein einfaches Verfahren zur Lastsymmetrierung in einer modularen Stromversorgungsanlage mit digitaler Übertragung einer Lastausgleichs- Information anzugeben, ohne daß eine feste Steuereinheit benötigt wird.
Diese Aufgabe wird erfindungsgemäß mit dem Merkmal des Anspruchs 1 gelöst . Das erfindungsgemäße Verfahren zur Lastsymmetrierung mehrerer autark und unabhängig arbeitenden Stromversorgungsmodulen einer modularen Stromversorgungsanlage zeichnet sich dadurch aus, daß das Master-Stromversorgungsmodul für die Steuerung des knotenpunktförmigen Busses nicht festgelegt ist. Durch dieses Verfahren konkurrieren gleichberechtigte Stromversorgungsmodule um die Rolle des Masters. Das Ergebnis ist, daß genau ein Stromversorgungsmodul den Status Master gewinnt, während die restlichen Module im Status Slave verbleiben. Sobald die Statusverteilung abgeschlossen ist, generiert das Master-Stromversorgungsmodul ein Lastinformations-Signal und sendet dieses an die Slave-Stromversorgungsmodule. Für dieses Slave-Versorgungs odule ist das empfangene Lastinformations- Signal jeweils ein Sollwert für eine Lastsymmetrierungs-Rege- lung, die in Abhängigkeit der ermittelten Lastunsymmetrie den Sollwert jeweils seiner AusgangsSpannung so verändert, daß die ermittelte Lastunsymmetrie ausgeregelt werden kann.
Bei einem vorteilhaften Verfahren nimmt jedes Master-Strom- Versorgungsmodul die Ausgabe des dominanten Zustands an den Bus nach einer belastungsabhängigen Zeitdauer zurück und überprüft nach der Rücknahme, ob der Bus in den rezessiven Zustand übergeht. Verbleibt der Bus im dominanten Zustand, so weist sich das erkennende Master-Stromversorgungsmodul den Status Slave zu und beendet den Arbitrierungsvorgang. Auf diese Weise werden Konflikte beim Zugriff auf den Bus gelöst, wenn mehrere Stromversorgungsmodule für längere Zeit synchron und dadurch unbemerkt voneinander den Status Master innehaben. In diesem Fall erhält das Stromversorgungsmodul der modularen Stromversorgungsanlage mit der höchsten Belastung den Status Master.
Bei einem weiteren vorteilhaften Verfahren gibt das Master- Stromversorgungsmodul seinen Master-Status nach einer vorge- stimmten Zeitdauer ab und greift für eine vorbestimmte Zeit nicht mehr auf den Bus zu. Dadurch geht der Bus in den rezessiven Zustand über und verharrt in diesem Zustand für die vorbestimmte Zeit. Nachdem diese Zeitspanne abgelaufen ist, erkennen sämtliche Stromversorgungsmodule der modularen Stromversorgungsanlage den Beginn eines neuen Arbitrierungs- zyklus, an den sämtliche Stromversorgungsmodule teilnehmen und versuchen den Master-Status zu gewinnen. Dadurch bekommt jedes Stromversorgungsmodul die Möglichkeit, den Master-Status zu erringen.
Bei einem weiteren vorteilhaften Verfahren wird zu Beginn eines Arbitrierungszyklus jedem Stromversorgungsmodul eine Wartezeit zugeordnet, wodurch Zugriffsprioritäten festgelegt werden. Dabei werden einem fehlerfreien Slave-Stromversor- gungsmodul die höchste Priorität, einem Slave-Stromversor- gungsmodul, das an der Fehlerbedingung erkannt hat, eine mittlere Priorität und einen Master-Stromversorgungsmodul die niedrigste Priorität zugeordnet. Durch die Wartezeiten zu Beginn eines jeden Arbitrierungszyklusses kann in Abhängig- keit mit mehrerer dieser Zyklen ein fehlerhaftes Stromversorgungsmodul detektiert .und von der Steuerung des Lastausgleiches ausgeschlossen werden.
Zur weiteren Erläuterung der Erfindung wird auf die Zeichnung Bezug genommen, in der die Vernetzung mehrerer Stromversorgungsmodule einer modularen Stromversorgungsanlage schematisch veranschaulicht ist.
FIG 1 zeigt eine modulare Stromversorgungsanlage 2, die meh- rere autark und unabhängig arbeitende Stromversorgungsmodule 4, 6 und 8 aufweist. Beim erfindungsgemäßen Verfahren ist die Anzahl der Stromversorgungsmodule 4, 6 und 8 nicht auf diese drei beschränkt. Diese drei Stromversorgungsmodule 4,6 und 8 sind mittels eines Busses 10 miteinander vernetzt, wobei dieser Bus eine knotenpunktförmige Topologie aufweist. Der Informationsfluß für den Lastausgleich erfolgt über diesen Bus 10. Diese Stromversorgungsmodule 4, 6 und 8 sind identisch aufgebaut und sind mit der erforderlichen Bus-Hardware ausgestattet, um sowohl schreibend als auch lesend auf den Bus 10 zugreifen zu können. Durch das noch zur erläuternde erfindungsgemäße Verfahren zur Lastsymmetrierung erhält ein Stromversorgungsmodul 4, 6 und 8 den Status Master zugeteilt. Dieses Stromversorgungsmodul mit dem Status Master, beispielsweise das Stromversorgungsmodul 6, steuert den Bus 10, während die restlichen Module, beispielsweise die Stromversorgungsmodule 4 und 8, im Status Slave verbleiben. Die Slave-Versorgungsmodule 4 und 8 lesen das vom Master-Stromversorgungsmodul 6 generierte Lastinformations-Signal.
Physikalisch kann der Bus 10 auf verschiedene Arten realisiert sein. Denkbar ist an dieser Stelle beispielsweise ein Bussystem, das leitungsgebunden oder mit Lichtwellenleiter aufgebaut ist. Wesentlich für den Arbitrierungsmechanismus ist, daß der Bus 10 zwei logische Zustände annehmen kann, von denen einer dominant und der andere rezessiv ist. Der Zustand des Busses 10 ist dominant, wenn mindestens eines der Stromversorgungsmodule 4, 6 oder 8 den dominanten Zustand aktiviert. Der Zustand des Busses 10 ist rezessiv, wenn kein Stromversorgungsmodul 4, 6 oder 8 den dominanten Zustand aus- gibt. Hinsichtlich des dominanten Zustandes ist dadurch eine wired-or-Verknüpfung realisiert .
Eine mögliche drahtgebundene Realisierung des Busses 10 ist in Bild 3 des eingangs genannten Aufsatzes dargestellt. Der Zustand des Busses 10 wird dominant, wenn einer der dort dargestellten Schalter geschlossen ist. Wenn sämtliche Schalter geöffnet sind, zieht der Pull-up-Widerstand den Bus 10 in den rezessiven Zustand. Die eigentliche Lastinformation wird vom Stromversorgungsmodul 6 mit dem Status Master pulsweitenmodelliert über den Bus 10 übertragen. Beispielsweise beträgt die Pulsfrequenz fP = 20 Hz, so daß die Pulsperiodendauer Tm = 50 ms ist. Das Tastverhältnis d ist dann definiert als Quotient aus Zeitdauer Td des dominanten Zustandes und der Periodendauer Tm der Pulsweitenmodulation. Das Stromversorgungsmodul 6 mit dem Status Master kodiert seine relative Ausgangslast (Quotient aus Ist- und Maximalwert der Belastung) mit einem Tastver- hältnis d, wobei zwischen diesen ein linearer Zusammenhang besteh . Die Stromversorgungsmodule 4 und 8 werten das gesendete pulsweitenmodellierte Signal aus. In diesem Slave-Strom- versorgungsmodulen 4 und 8 ist jeweils ein Regelkreis wirksam, der aufgrund einer festgestellten Lastunsymmetrie den Sollwert für die jeweilige AusgangsSpannung so verändert, daß diese Lastunsymmetrie ausgeregelt wird.
Im Hinblick auf die universelle Kombinierbarkeit von Stromversorgungsmodulen ist die Normierung der ausgetauschten Lastinformation sinnvoll. Stromversorgungsmodule unterschiedlicher Ausgangsleistung können dadurch auf einen gemeinsamen Ausgang arbeiten.
Aus Sicherheitsgründen ist der Aussteuerbereich, in dem die AusgangsSpannung vom Stromausgleichsregler variiert werden kann, beschränkt. Ein Fehlerzustand wird erkannt, sofern ein defektes Slave-Stromversorgungsmodul 4 bzw. 8 dem Stromsollwert des Master-Stromversorgungsmoduls 6 nicht folgen kann. Eine weitere Möglichkeit Fehler zu erkennen ist durch eine Beschränkung des Tastgrades d gegeben. Der Tastgrad d variiert zwischen dmin und dmaχ, beispielsweise dmin = 5 % und dma = 95 %. Ein andauernd dominanter Zustand wird als Fehler bewertet, während ein andauernd rezessiver Zustand zum Neustart der Arbitrierung führt. Das erfindungsgemäße Verfahren zur Lastsymmetrierung mehrerer autark und unabhängig arbeitenden Stromversorgungsmodule 4, 6, und 8 einer modularen Stromversorgungsanlage 2 kann in drei Phasen unterteilt werden. Die erste Phase dieses Ver- fahrens ist die Startphase, in der jedes S romversorgungs- modul 4, 6 und 8 den Zustand des Busses 10 überprüft. Ist der Zustand dieses Busses 10 für eine vorbestimmte Zeitdauer, beispielsweise eine Pulsperiodendauer Tm, rezessiv, d.h. während dieser Zeitspanne hat kein Stromversorgungsmodul 4, 6 oder 8 auf diesem Bus 10 Zugriff, so wird die zweite Phase des erfindungsgemäßen Verfahrens gestartet . Andernfalls verbleiben die Stromversorgungsmodule 4, 6 oder 8 in ihrem Ausgangszustand und damit im Status Slave. Die zweite Phase kann mit Arbitrierungsphase (Anforderungsphase) bezeichnet werden.
Zu Beginn dieser Arbitrierungsphase überprüft dieses Stromversorgungsmodul 4,6 und 8, in welchem Zustand sich der Bus 10 befindet. Sofern sich der Bus 10 zum Abfragezeitpunkt im dominanten Zustand befindet, weist sich das entsprechende Stromversorgungsmodul 4, 6 oder 8 den Status Slave zu. Bei der in der Figur dargestellten modularen Stromversorgungs- anlage 2 sind dies die Stromversorgungsmodule 4 und 8. Ist der Zustand des Busses 10 rezessiv, weist sich das entsprechende Stromversorgungsmodul 4, 6 oder 8 den Status Master zu. Beim dargestellten Beispiel weist sich das Stromversorgungsmodul 6 den Status Master zu. Außerdem versetzt dieses Master-Stromversorgungsmodul den Bus 10 in den dominanten Zustand. Sobald sich ein Stromversorgungsmodul 4, 6 oder 8 den Status Master zugewiesen hat, beginnt die Steuerphase des erfindungsgemäßen Verfahrens.
Durch den unsynchronisierten Verlauf der Start- und Arbitrierungsphase jedes Stromversorgungsmoduls, kann es vorkommen, daß wenigstens zwei von mehreren Stromversorgungsmodulen 4, 6 und 8 zeitgleich den Bus 10 in den dominanten Zustand verset- zen. Das heißt, zwei Stromversorgungsmodule der modularen Stromversorgungsanlage haben sich den Status Master zugewiesen. Um diesen Zugriffs-Konflikt zu lösen, wird eine weitere Prüfung von den Master-Stromversorgungsmodulen vorgenommen.
Diese weitere Prüfung ist ein Bestand der Steuerphase. Zu Beginn der Steuerphase ist der Bus 10 von den Master-Stromversorgungsmodulen in den dominanten Zustand versetzt worden. Entsprechend seiner relativen Ausgangslast wird der Tastgrad d kodiert. Dadurch ist die Zeitdauer Td für den dominanten
Zustand bestimmt. Nachdem jeweils die Zeitdauer Td abgelaufen ist, gibt jedes Master-Stromversorgungsmodul den Bus 10 wieder frei. Nach dieser Freigabe überprüft jedes Master-Strom- versorgungsmodul, ob der Bus 10 wieder in den rezessiven Zu- stand übergeht. Sofern der Bus 10 zum Zeitpunkt der Freigabe im dominanten Zustand verbleibt, liegt eine Kollision vor, d.h., mehr als ein Stromversorgungsmodul haben den Bus 10 gleichzeitig angefordert. Da die Zeitdauer Td belastungsabhängig ist, wird dasjenige Master-Stromversorgungsmodul mit der höchsten Belastung als letzter den Bus 10 wieder freigeben. Alle anderen Master-Stromversorgungsmodule stellen fest, aufgrund ihrer Freigabe, ist der Bus 10 nicht in den rezessiven Zustand übergegangen. Deshalb weisen sich diese Master-Stromversorgungsmodule nun den Status Slave zu.
Während der Steuerphase des erfindungsgemäßen Verfahrens sendet das Master-Stromversorgungsmodul 6 ein Lastausgleichs- Signal, das von den Slave-Stromversorgungsmodulen 4 und 8 ausgewertet wird. Das heißt, jedes Slave-Stromversorgungs- modul 4 bzw. 8 vergleicht sein Last-Istwert mit dem vom Master-Stromversorgungsmodul 6 gesendeten Last-Sollwert. Existiert eine Differenz, liegt eine Lastunsymmetrie vor, die durch Nachregeln des Sollwertes der Ausgangsspannung dieses Slave-Stromversorgungsmoduls 4 bzw. 8 ausgeregelt wird. In einer typischen, mit analogem Lastausgleich arbeitenden Stromversorgungsanlage führen unerkannte Störungen eines einzelnen Stromversorgungsmoduls häufig auch zu Störungen der Lastausgleichsfunktion. Das erfindungsgemäße Verfahren ermög- licht optional die Erkennung und Abschaltung von Stromversorgungsmodulen, die die Symmetrie des Lastausgleiches stören.
Das hier erläuterte Verfahren nutzt aus, daß die Topologie des Busses 10 für den Lastausgleich zwar symmetrisch ist, im Gegensatz zu analogen Verfahren aber ein Stromversorgungsmodul existiert, das den Lastausgleich durch den zugeteilten Status Master steuert.
Aus der Sicht der Slave-Stromversorgungsmodule 4 und 8 ist eine einfache Fehlererkennung möglich. Nachdem Einschwingprozesse abgeklungen sind, genügt ein Vergleich des vom Master- Stromversorgungsmoduls 6 geforderten Last-Sollwertes mit dem entsprechenden Istwert um Fehlerzustände zu erkennen. Eine vom Slave-Modul festgestellte Abweichung kann mehrere Ursa- chen haben. Im einfachsten Fall liegt ein Defekt in dem
Slave-Stromversorgungsmodul 4 bzw. 8 vor, das den Fehlerzustand erkennt. Komplizierter werden die Zusammenhänge, wenn ein Fehler im steuernden Master-Stromversorgungsmodul 6 aufgetreten ist und dadurch fehlerhafte Sollwerte an alle Slave- Stromversorgungsmodule 4 und 8 gesendet werden. Denkbar ist beispielsweise, daß ein Defekt in der Sollwertvorgabe des Master-Stromversorgungsmoduls 6 vorliegt und dadurch dessen Ausgangslast einen oberen Grenzwert annimmt oder zu Null wird. Solche Fehlerzustände kann das Master-Stromversorgungs- odul 6 nicht selbständig erkennen, weil ihm die Belastung der Slave-Stromversorgungsmodule 4 und 8 unbekannt ist.
Mit Hilfe einer erweiterten Arbitrierungsphase kann eine durch das Master-Stromversorgungsmodul 6 bedingte Störung des Lastausgleiches verhindert werden. Das Kernstück der erwei- terten Arbitrierungsphase ist die periodische Re-Arbitrierung des Busses 10. Nach Ablauf einer vorbestimmten Zeitspanne Trearb gibt das Master-Stromversorgungsmodul 6 seinen Master- Status selbständig ab, und greift für eine vorbestimmte Zeit nicht mehr auf den Bus 10 zu. Dadurch geht der Bus 10 in den rezessiven Zustand über. Die vorbestimmte Zeitdauer Trear die auch mit Re-Arbitrierungszeit bezeichnet wird, wird typisch im Bereich weniger Sekunden bis zu einigen Minuten liegen.
Zur Erklärung der erweiterten Arbitrierungsphase sind in der Figur mehrere Re-Arbitrierungszyklen dargestellt, die fortlaufend mit den römischen Zahlen I bis IV gekennzeichnet sind. In dieser Darstellung sind zum besseren Verständnis noch weitere Symbole eingebracht. Das Symbol -,&- kennzeichnet ein Stromversorgungsmodul 4 bzw. 6 bzw. 8 das einen Fehler erkannt hat . Die graue Unterlegung eines Blockes kennzeichnet die fehlerhafte Funktionsweise eines Stromversorgungsmoduls 4 bzw. 6 bzw. 8.
Im Arbitrierungszyklus I sind dem Stromversorgungsmodul 6 der Status Master und den Stromversorgungsmodulen 4 und 8 jeweils der Status Slave zugewiesen. Außerdem ist gemäß der weiteren Symbole zu erkennen, daß beim Master-Stromversorgungsmodul 6 ein unerkannter Fehler auftritt und die beiden intakten
Slave-Stromversorgungsmodule 4 und 8 einen Fehlerzustand erkennen, da sie dem vom Master-Stromversorgungsmodul 6 vorgegebenen Sollwert nicht folgen können. Nach Ablauf der Zeitdauer Trearb nimmt das Master-Stromversorgungsmodul 6 den dominanten Zustand des Busses zurück. Nachdem für eine vorbestimmte Zeitdauer, beispielsweise die Pulsperiodendauer Tm, der Bus 10 im rezessiven Zustand verharrt ist, erkennen sämtliche Stromversorgungsmodule 4, 6 und 8 den Beginn eines neuen Arbitrierungszyklus II. Jedes Stromversorgungsmodul 4, 6 und 8 versucht den Master-Status zu gewinnen. Durch die Erkennung von Fehlern ist nun jedem Stromversorgungsmodul 4, 6 und 8 eine Wartezeit vorangestellt, deren Dauer vom jeweiligen Zustand der Module 4, 6 und 8 abhängt. Für die Re-Arbi- 5 trierungsphase sind drei unterschiedliche Wartezeiten tsm, tsfm und tmm vorgesehen. Die Prioritäten für den Re-Arbitrie- rungsprozeß werden durch die Länge der Wartezeit in absteigender Reihenfolge mit der Bedingung
-1- vJ tsm "^ tsfm < tmm
festgelegt .
Auf der Grundlage des Zustandes des Zyklus I und aufgrund der
15 Bedingung tSfm < tm beginnen die beiden Stromversorgungsmodule 4 und 8 eine konkurrierende Arbitrierung nach Ablauf der Wartezeit tSf - Diese Arbitrierung hat das Stromversorgungsmodul 4 gewonnen. Während der Steuerphase des erfindungsgemäßen Verfahrens erkennt das fehlerbehaftete Stromversorgungsmodul
20 6, das den Status Slave hat, einen Fehler. Dadurch wird für das defekte Stromversorgungsmodul 6 die Wartezeit tSfm wirksam. Durch Konkurrenz mit der kürzeren Wartezeit tsm für das intakte Slave-Stromversorgungsmodul 8 kann das defekte Stromversorgungsmodul 6 den Status Master nicht erneut gewinnen.
25 Während des Zyklus III weist das Stromversorgungsmodul 4 den Status Slave und das Stromversorgungsmodul 8 den Status Master auf. Ab diesen Zyklus konkurrieren nur noch die beiden Stromversorgungsmodule 4 und 8 um den Status Master. Dadurch kann das defekte Stromversorgungsmodul 6 den Fehlerzustand
30 stabil signalisieren und ist von der Steuerung des Lastausgleichs ausgeschlossen.
Der beschriebene Abkopplungsmechanismus arbeitet solange zuverlässig, wie mindestens zwei intakte Stromversorgungsmodule 35 im System verfügbar sind. Ein im Stand-alone betriebenes Stromversorgungsmodul arbeitet durchgehend im Master Status. Eine Unterbrechung des Busses 10 führt zur Teilung der Stromversorgungsanlage 2 in zwei Teilblöcke, die über ein eigenes Mastermodul verfügen. Bei einer Fixierung des Pegels auf dem Bus 10 (beispielsweise durch einen Kurzschluß) versagt der Lastausgleich und die Stromversorgungsanlage 2 fällt in den passiven Stromausgleich zurück.
Das beschriebene Verfahren zur Lastsymmetrierung mehrerer Stromversorgungsmodule 4, 6 und 8 einer modularen Stromversorgungsanlage 2 hat folgende Vorteile:
Über den Bus 10 werden nur zwei logische Zuständige übertragen (dominanter und rezessiver Zustand) .
Der Bus 10 kann vorteilhaft für Stromversorgungen eingesetzt werden, die von einem Mikroprozessor gesteuert werden. Die pulsweitenmodellierten Signale können von Standard-Mikroprozessoren ohne aufwendige Hardware ausgewertet und generiert werden.
- Durch die Übertragung digitaler Signale ist die digitale Lastausgleichsregelung wesentlich robuster gegen Störungen und etwaige Verschiebungen des Bezugspotentials als es bei analogen Verfahren der Fall ist.
Mit Hilfe eines einfachen Verfahrens ist es möglich, defekte Stromversorgungsmodule von einer Beeinflussung des Lastausgleiches auszuschließen.

Claims

Patentansprüche
1. Verfahren zur Lastsymmetrierung mehrerer autark und unabhängig arbeitenden Stromversorgungsmodulen (4,6,8) einer modularen Stromversorgungsanlage (2), deren Stromversorgungsmodule (4,6,8) mittels einer knotenpunktförmigen Bustopologie miteinander vernetzt sind, mit folgenden Verfahrensschritten: a) jedes Stromversorgungsmodul (4,6,8) überprüft derart den Bus (10), daß, wenn für eine vorbestimmte Zeit (Tm) der Bus (10) zugriffsfrei war, ein Arbitrierungsverfahren gestartet wird, b) zu Beginn dieses Arbitrierungsverfahrens überprüft jedes Stromversorgungsmodul (4,6,8), ob der Bus (10) sich im rezessiven oder dominanten Zustand befindet, c) befindet sich der Bus (10) im dominanten Zustand, so verbleibt dieses Stromversorgungsmodul (4,6,8) im Status Slave und beendet den Arbitrierungsvorgang, d) befindet sich der Bus (10) im rezessiven Zustand, so weist sich dieses Stromversorgungsmodul (4,6,8) den Status Master zu, versetzt den Bus (10) in den dominanten Zustand und beendet den Arbitrierungsvorgang, e) das Master-Stromversorgungsmodul (4,6,8) generiert ein Lastinformations-Signal und sendet dieses Signal ab und f) jedes Slave-Stromversorgungsmodul (4,6,8) wertet dieses empfangene Signal derart aus, daß ein Sollwert seiner
AusgangsSpannung so verändert wird, daß eine ermittelte Lastunsymmetrie ausgeregelt wird.
2. Verfahren nach Anspruch 1 mit weiteren Verfahrensschrit- ten: g) jedes Master-Stromversorgungsmodul (4,6,8) nimmt die Ausgabe des dominanten Zustands an den Bus (10) nach einer belastungsabhängigen Zeitdauer (Td) zurück, h) nach Rücknahme überprüft jedes Master-Stromversorgungs- modul (4,6,8), ob der Bus (10) in den rezessiven Zustand übergeht, i) verbleibt der Bus (10) im dominanten Zustand, so weist sich das erkennende Master-Stromversorgungsmodul (4,6,8) den Status Slave zu und greift nicht weiter auf den Bus (10) zu.
3. Verfahren nach Anspruch 1, wobei das Master-Stromversor- gungsmodul seinen Master Status nach einer vorbestimmten
Zeitdauer (Trearb) abgibt und für eine vorbestimmte Zeit nicht mehr auf den Bus (10) zugreift.
4. Verfahren nach Anspruch 1, wobei zu Beginn des Arbitrie- rungsverfahrens jedem Stromversorgungsmodul (4,6,8) eine
Wartezeit (tsra/ tstm/ tmm) zugeordnet wird, wodurch Zugriffsprioritäten festgelegt werden.
5. Verfahren nach Anspruch 4, wobei einem fehlerfreien Slave- Stromversorgungsmodul (4,8) die höchste Priorität einem
Slave-Stromversorgungsmodul (6), der eine Fehlerbedingung hat, eine mittlere Priorität und einem Master-Stromversorgungsmodul (4,6,8) die niedrigste Priorität zugeordnet werden.
6. Verfahren nach Anspruch 2, wobei als belastungsabhängige Zeitdauer (Td) das Produkt aus Tastverhältnis (d) und Zeitdauer (Tm) der Pulsperiode bestimmt wird.
7. Verfahren nach Anspruch 1, wobei die vorbestimmte Zeitdauer, in der der Bus zugriffsfrei sein soll, mindestens umgekehrt proportional zur Pulsfrequenz (fe) des pulsweiten- modulierten Lastinformations-Signals ist.
PCT/DE1998/000240 1997-02-07 1998-01-27 Lastsymmetrierung mehrerer unabhängig arbeitender module einer stromversorgungsanlage WO1998035420A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
AU63906/98A AU6390698A (en) 1997-02-07 1998-01-27 Load balancing of several independently working modules of power supply installation
EP98909289A EP0958645B1 (de) 1997-02-07 1998-01-27 Lastsymmetrierung mehrerer unabhängig arbeitender module einer stromversorgungsanlage
DE59801760T DE59801760D1 (de) 1997-02-07 1998-01-27 Lastsymmetrierung mehrerer unabhängig arbeitender module einer stromversorgungsanlage

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19704662A DE19704662A1 (de) 1997-02-07 1997-02-07 Verfahren zur Lastsymmetrierung mehrerer autark und unabhängig arbeitenden Stromversorgungsmodulen einer modularen Stromversorgungsanlage
DE19704662.2 1997-02-07

Publications (1)

Publication Number Publication Date
WO1998035420A1 true WO1998035420A1 (de) 1998-08-13

Family

ID=7819601

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/000240 WO1998035420A1 (de) 1997-02-07 1998-01-27 Lastsymmetrierung mehrerer unabhängig arbeitender module einer stromversorgungsanlage

Country Status (5)

Country Link
EP (1) EP0958645B1 (de)
CN (1) CN1105412C (de)
AU (1) AU6390698A (de)
DE (2) DE19704662A1 (de)
WO (1) WO1998035420A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9621146B2 (en) 2013-12-19 2017-04-11 Huawei Technologies Co., Ltd. Digital current equalization method and power supply module

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487096B1 (en) 1997-09-08 2002-11-26 Capstone Turbine Corporation Power controller
US6784565B2 (en) 1997-09-08 2004-08-31 Capstone Turbine Corporation Turbogenerator with electrical brake
JP2002510957A (ja) * 1998-04-02 2002-04-09 ケイプストーン タービン コーポレイション 電源制御装置
US6731523B2 (en) * 1999-05-12 2004-05-04 Ascom Energy Systems Ag Modularized power supply
US6787933B2 (en) 2001-01-10 2004-09-07 Capstone Turbine Corporation Power generation system having transient ride-through/load-leveling capabilities
US6812586B2 (en) 2001-01-30 2004-11-02 Capstone Turbine Corporation Distributed power system
DE10255743A1 (de) * 2002-11-28 2004-06-09 Endress + Hauser Flowtec Ag, Reinach Verfahren zum Übertragen von Daten über einen Feldbus einer Automatisierungsanlage
DE102004007151B4 (de) * 2004-02-12 2009-01-29 Siemens Ag Verfahren und Vorrichtung zur Überwachung und Beeinflussung von Versorgungsmodulen für Verbraucher
DE102006001984A1 (de) 2006-01-16 2007-07-19 Robert Bosch Gmbh Verfahren und Vorrichtung zur Bereitstellung einer Versorgungsspannung mittels parallel geschalteter Generatoreinheiten
CN101154093B (zh) * 2006-09-26 2011-06-15 力博特公司 一种在并联系统中竞争主机地位的方法及逆变器
DE102007049774B3 (de) * 2007-10-17 2009-07-02 Siemens Ag Wechselrichter, insbesondere Solarwechselrichter, mit Lastausgleichsregelung
EP2624398A1 (de) * 2012-02-06 2013-08-07 Siemens Aktiengesellschaft Stromversorgung mit parallelschaltbaren Ausgängen
DE102012211605A1 (de) * 2012-07-04 2014-01-09 Siemens Aktiengesellschaft Photovoltaikanlage
CN103677028B (zh) * 2013-12-19 2015-05-27 华为技术有限公司 数字均流方法和电源模块
CN111338454B (zh) * 2020-02-29 2021-08-03 苏州浪潮智能科技有限公司 一种服务器电源负载均衡的系统及方法
CN111984416B (zh) * 2020-08-26 2024-04-19 中国广电四川网络股份有限公司 基于模块竞争的性能提升方法及系统
CN112421759A (zh) * 2020-11-25 2021-02-26 国家电网有限公司 电源切换装置
CN112468596B (zh) * 2020-12-02 2022-07-05 苏州浪潮智能科技有限公司 一种集群仲裁方法、装置、电子设备及可读存储介质
EP4178059A1 (de) * 2021-11-09 2023-05-10 Rohde & Schwarz GmbH & Co. KG Stromversorgungssystem und verfahren zum betrieb davon

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157269A (en) * 1991-01-31 1992-10-20 Unitrode Corporation Load current sharing circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661902A (en) * 1985-03-21 1987-04-28 Apple Computer, Inc. Local area network with carrier sense collision avoidance
DE4025718A1 (de) * 1990-08-14 1992-02-27 Kloeckner Moeller Gmbh Verfahren zur symmetrischen lastverteilung bei ausgangsseitig parallelgeschalteten stromversorgungsgeraeten
DE4122084A1 (de) * 1991-07-04 1993-01-07 Bosch Gmbh Robert Verfahren zur informationsuebertragung in einem mehrere teilnehmer aufweisenden bussystem

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157269A (en) * 1991-01-31 1992-10-20 Unitrode Corporation Load current sharing circuit

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JORDAN M: "UC3907 Load Share IC Simplifies Parallel Power Supply Design", UNITRODE APPLICATION NOTE U-129, UNITRODE CORP, MERRIMACK, NH, AVAILABLE FROM INTERNET: <URL: "HTTP://WWW.UNITRODE.COM /APPS/U129.PDF"> 15 JUNE 1998, XP002068391 *
JOVANOVIC M M ET AL: "A NOVEL, LOW-COST IMPLEMENTATION OF ''DEMOCRATIC'' LOAD-CURRENT SHARING OF PARALLELED CONVERTER MODULES", PROCEEDINGS OF THE INTERNATIONAL TELECOMMUNICATIONS CONFERENCE (INTELEC), VANCOUVER, OCT. 30 - NOV. 3, 1994, no. CONF. 16, 30 October 1994 (1994-10-30), INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, pages 420 - 427, XP000623362 *
RAJAGOPALAN J ET AL: "MODELING AND DYNAMIC ANALYSIS OF PARALLELED DC/DC CONVERTERS WITH MASTER-SLAVE CURRENT SHARING CONTROL", APEC '96. ELEVENTH ANNUAL APPLIED POWER ELECTRONICS CONFERENCE AND EXPOSITION, SAN JOSE, MAR. 3 - 7, 1996, vol. VOL. 2, no. CONF. 11, 3 March 1996 (1996-03-03), INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, pages 678 - 684, XP000585913 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9621146B2 (en) 2013-12-19 2017-04-11 Huawei Technologies Co., Ltd. Digital current equalization method and power supply module

Also Published As

Publication number Publication date
DE19704662A1 (de) 1998-08-13
DE59801760D1 (de) 2001-11-22
EP0958645B1 (de) 2001-10-17
CN1243611A (zh) 2000-02-02
CN1105412C (zh) 2003-04-09
AU6390698A (en) 1998-08-26
EP0958645A1 (de) 1999-11-24

Similar Documents

Publication Publication Date Title
EP0958645B1 (de) Lastsymmetrierung mehrerer unabhängig arbeitender module einer stromversorgungsanlage
EP1756986B1 (de) Verfahren zur etablierung einer globalen zeitbasis in einem zeitgesteuerten kommunikationssystem und kommunikationssystem
DE2626838C3 (de) Prüf-Schaltungsanordnung für eine duplizierte Fernmeldeinstallation
DE19934514C5 (de) Verfahren zum Konfigurieren eines an einen Feldbus angeschlossenen Busteilnehmers
DE3424810C2 (de)
EP0092719B1 (de) Anordnung zur Kopplung von digitalen Verarbeitungseinheiten
EP2169882B1 (de) Schiffsruder-Steuerung mit einem CAN-Bus
DE60318991T2 (de) Verteilter fehlerbeständiger gemeinsam benutzter speicher
WO1984004861A1 (en) Method and device for the transfer of data in a data loop
EP1365543B1 (de) Verfahren und Vorrichtung zur Übertragung von Information und Fehlererkennung in einem ringförmigen Netzwerk
EP2484058B1 (de) Adressierungsverfahren und kommunikationsnetzwerk mit einem solchen adressierungsverfahren
EP1495590B1 (de) Netzwerk mit einem verbindungs-netzwerk and mehreren mit dem verbindungs-netzwerk gekoppelten netzknoten
DE3539510A1 (de) Verfahren und einrichtung zur uebertragung von nachrichten zwischen verschiedenen stationen ueber ein lokales verteilernetz
DE19814096B4 (de) Verfahren zur Umschaltung redundant geschalteter, gleichartiger Baugruppen
DE102008037610A1 (de) Vorrichtung und Verfahren zur wahlweisen Umschaltung zweier Master für zugeordnete Slaves
DE19703721C2 (de) Verfahren zur Adreßvergabe an gleichartige Module eines Kommunikationssystems
EP1179920A2 (de) Datenbus für mehrere Teilnehmer
EP1143668B1 (de) Auflösung von Medienzugriffskonflikten in Netzwerken mit mehreren Netzknoten und wenigstens einem Sternknoten
DE102021213001B3 (de) Verfahren zum Betreiben eines Feldbussystems und Feldbussystem
EP0583612B1 (de) Verfahren zum automatischen Ankoppeln eines Kommunikationssystems an einen externen Referenztakt
EP0963078A2 (de) Verfahren zur Halbduplex-Übertragung eines Summenrahmenprotokolls
DE102013004070B3 (de) Verfahren zur Überprüfung eines Netzwerks und Netzwerkanordnung
EP3099020B1 (de) Verfahren zur datenkommunikation zwischen einer begrenzten anzahl von an ein gemeinsames kommunikationsnetzwerk angeschlossenen kommunikationspartnern
DE19818527C2 (de) Verfahren zum Betreiben von mehreren Datenendgeräten an einer Standardsteuereinheit
DE3506469A1 (de) Verfahren zur prioritaetsabhaengigen steuerung des zugriffs auf eine gemeinsame busleitung

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98801812.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AU CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1998909289

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: CA

WWP Wipo information: published in national office

Ref document number: 1998909289

Country of ref document: EP

NENP Non-entry into the national phase

Ref document number: 1998533546

Country of ref document: JP

WWG Wipo information: grant in national office

Ref document number: 1998909289

Country of ref document: EP