Signal erarbeitungsgerät
B e s c h r e i b u n
Die Erfindung betrifft ein Signalverarbeitungsgerät der im Oberbegriff des Anspruchs 1 angegebenen Art, wie es vor¬ zugsweise u. a. als digitaler Speicheroszillograph Verwen¬ dung findet.
- 2 -
Ein ein digitaler Speicher-Oszillograph dient der Darstel¬ lung von Wellenformen. Hierbei wird ein analoges Ein¬ gangssignal digitalisiert. Die digitalen Daten werden für die nachfolgende Anzeige der analogen Wellenform oder für eine Berechnung mittels einen digitalen Prozessors (μP) gespeichert.
Derartige digitale Speicher-Oszillographen gewinnen zuneh¬ mend an Bedeutung, weil sie einzigartige Merkmale, wie beispielsweise die Pre- und Post-Triggerung, eine beliebig lange Speicherzeit und verschiedene Signalverarbeitungen ermöglichen, die mit herkömmlichen, in Echtzeit arbeiten¬ den Oszillographen nicht erreichbar sind. Dabei ermög¬ lichen diese Merkmale in Verbindung mit der fortgeschrit- tenen digitalen Technologie eine vergrößerte Abtastge¬ schwindigkeit und eine heraufgesetzte. Speicherkapazität.
Es sind weiterhin in diesem Zusammenhang Lösungen bekannt, welche unter Verwendung integrierter Schaltkreise und der LSI-Technologie analoge Speicher für hohe Geschwindigkei¬ ten, wie beispielsweise CCD-Schaltungen als analoge Schie¬ beregister aufweisen. Dabei ist aus der DE-OS 33 38 381 ein verbesserter Speicher-Oszillograph bekannt, der ein derartiges analoges Schieberegister enthält. Der Nachteil bei der Verwendung von CCD-Schaltungen besteht aber darin, daß diese Speicher nicht unabhängig von der gewählten Zeitbasis funktionsfähig sind. Die vorgenannte Schrift beschreibt daher einen Oszillographen, der in Abhängigkeit von der Einstellung der Zeitbasis in einer Mehrzahl von unterschiedlichen Betriebsarten arbeitet. Eine derartige Lösung ist jedoch unnötig aufwendig und hebt die mit einer
digitalen Signalverarbeitung generell erzielbaren Vorteile zum größten Teil- ieder auf.
Die dabei bestehenden Schwierigkeiten lassen sich wie folgt charakterisieren:
Digitale Oszillographen erfassen, elektrische Signale durch Quantisierung von Abtastwerten, die in getrennten Zeitintervallen aufgenommen werden und danach in quan- tisierter Form in einen Speicher für die spätere Dar¬ stellung als rückgewonnene Wellenform eingegeben werden. Zunächst war die scheinbare Bandbreite digitaler Oszil¬ lographen begrenzt, weil alle Abtastwerte, die zu einer Wellenform gehören, nacheinander je in einer einzigen Periode des Signals mit der Abtasttaktfrequenz aufgenommen werden mußten. Ursache hierfür war die asynchrc-ne Bezie- hung zwischen dem Triggervorgang und dem Abtasttakt. Diese Betriebsweise ist auf dem Gebiet digitaler Oszillographen als einmalige Erfassung pro Taktung bekannt.
Die scheinbare Bandbreite der Signalerfassung wurde bei einer Betriebsweise mit einer Signalserfassung, die der zeitäquivalenten Zufallsstichprobenerfassung ähnlich ist, beträchtlich ausgeweitet. Diese beinhaltet die Erfassung von Stellen in den jeweiligen Perioden eines sich wie¬ derholenden Signals und die Wiederherstellung einer ein¬ zigen zeitäquivalenten Periode des Signals aus diesen Stellen, obwohl die Wellenformabtastwerte durch viele Perioden voneinander getrennt aufgenommen worden sein können. Eine Schwierigkeit, die mit einer solchen zeit¬ äquivalenten Wellenformrückgewinnung zusammenhängt, be-
steht darin, daß eine verhältnismäßig lange Zeit für die Erfassung aller relevanten Abtastwerte notwendig ist, die die jeweiligen Datenpunkte darstellen.
Eine andere Schwierigkeit besteht darin, daß der Trigger¬ punkt, der in allen aufeinanderfolgenden Perioden des Signals gleich ist, und der Abtasttakt, der eine vor¬ bestimmte feste Frequenz hat, nicht aufeinander abgestimmt sind. Hieraus ergibt sich, daß die dargestellten Daten- punkte zueinander ein horizontales Flattern zeigen. Dieses Problem ist in der US-Patentschrift 4 251 754 angespro¬ chen, die auf Luis J. NAVARRÖ und Thomas P. DAGOSTINO zurückgeht. In dieser Schrift wird ausgeführt, daß das Flattern aufgrund der Abtastunbestimmtheit durch Messung ^ de.s Zeitintervalls zwischen einem Triggererkennungsvorgang (der auftritt, wenn das Signalpotential einen wählbaren Schwellenwert durchläuft) und dem nächstfolgenden Abtast¬ taktimpuls und durch die Verwendung des Meßwerts zur Er¬ zeugung eines Offset-Stroms im horizontalen Darstellungs- System zu korrigieren ist, wodurch jeder Rahmen der Dar¬ stellung horizontal verschoben wird. Hierbei wird jeder dargestellte Abtastwert in seine genaue Zeitlage gebracht. Diese Lösung des Flatterproblems eignet sich jedoch nicht für die dazwischenliegende Wellenformverarbeitung mit einem Computer oder dergleichen, da die Korrektur nur im Darstellungssystem stattfindet.
Ein anderer Gesichtspukt bei der zeitäquivalenten Wel- lenformrückgewinnung ist der Einfluß der unteren Nyquist- Grenze auf die Abtastfrequenz der periodischen Abtastung.
Wenn die Abtastfrequenz kleiner als die doppelte Frequenz
des Eingangssignals ist, dann geht Information wegen zu weniger Abtastungen verloren. Unter Umständen ergibt sich hieraus eine verzerrt dargestellte Wellenform. Es war deshalb wünschenswert, sowohl zahlreiche Abtastwerte für jede Triggererkennung zu erhalten als auch die genaue zeitäquivalente Lage jedes abgetasteten Datenpunkts im Erfassungsprozeß vorzusehen.
Aus der DE-OS 33 27 133 ist in diesem Zusammenhang ein Verfahren zur Erfassung einer zeitäquivalenten Wellenform während einer Vielzahl von Perioden eines sich wiederho¬ lenden Eingangssignals bekannt, bei dem aus jeder Periode der Vielzahl von Perioden ein oder mehrere Abtastwerte in getrennten Intervallen eines Abtasttaktes erfaßt werden, wobei die Zeitdifferenz zwischen einem festen Punkt in jeder Periode und dem nächstfolgenden Taktimpuls gemessen wird, • bei dem aus der gemessenen Zeitdifferenz eine Speicher¬ adresse für jeden Abtastwert bestimmt wird und bei dem die Abtastwerte im Speicher unter der berechneten Adresse gespeichert werden.
Auch dieses Verfahren ist sehr aufwendig und führt dazu, daß ein Signalverlauf erst einige Zeit nach seinem Er¬ scheinen am Eingang des Oszillographen auf dem Schirm dargestellt werden kann, da die beschriebene Signal erar¬ beitung eine gewisse Zeit in Anspruch nimmt. Das ist ins¬ besondere deshalb störend, weil es sich ohnehin um rela¬ tiv langsam ablaufende Vorgänge handelt.
Der im kennzeichnenden Teil des Anspruchs 1 angegebenen Erfindung liegt die Aufgabe zugrunde, ein Signalverar-
beitungsgerät und insbesondere einen digitalen Speicher¬ oszillographen der eingangs genannten Gattung so auszubil¬ den, daß er eine einheitliche Signalverarbeitung unabhängig von der gewählten Zeitbasis sowohl für sehr schnell als auch für langsam ablaufende Vorgänge ermöglicht.
Die Erfindung beruht auf der Erkenntnis, daß bei einem di¬ gitalen Signalverarbeitungsgerät die Digitalisierung mög- liehst un itttelbar nach dem analogen Signaleingang erfol¬ gen sollte, damit sämtliche Handhabungen und. Steuerungen innerhalb des digitalen Teils des Gerätes ohne weitere Di- gital-Analog-Wandlungen auskommen können.
Durch die Verwendung eines Schieberegisters als Zwischen¬ speicher mit einem vom die digitale S.ignalverarbeitung am Ausgang des Schieberegisters ausführenden Mikroprozessor* getrennten Kontroller bietet sich der Vorteil, daß für die Hochgeschwindigkeits-Signalverarbeitung lediglich eine einfache Taktsteuerung erforderlich ist.
Bei niedrigeren Anforderungen bezüglich der Signalverar¬ beitungsgeschwindigkeit im Eingang, d.h. bei der Bearbei¬ tung von Signalen mit ausschließlich niedrigeren Frequenz- anteilen wird das Schieberegister mit einer entsprechend niedrigeren Taktfrequenz betrieben, wobei zwischen den Taktimpulsen genügend Zeit verbleibt, um die einzelnen Si¬ gnale der Weiterverarbeitung durch die nachfolgende Pro¬ zessorschaltung zuzuführen. Bei sehr hochfrequenten Ein- gangssignalen erfolgt die Signalaufnahme für einen Signal¬ zug geschlossen, wobei das Auslesen zur nachfolgenden Wei-
terverarbeitung durch den nachgeschalteten Mikroprozessor geringerer Geschwindigkeit zwischen den Signalaufnahme¬ zyklen mit verlangsamter Geschwindigkeit erfolgen kann. Dadurch, daß eine einen eigenen Signalspeicher enthaltende Anzeigevorrichtung verwendet wird, kann ein Bildwechsel in Zeitabständen erfolgen, der völlig' ausreichend ist, um zwischenzeitlich die für den nachfolgend anzuzeigenden Bildinhalt notwendigen Verarbeitungen intervallweise durchzuführen.
Dadurch, daß die in das Schieberegister einzülesenden di¬ gitalen Signalwerte mittels eines Komparators überwacht und bei Eintreffen einer vorgegebenen Übereinstimmung eine vorprogrammierte Signalverarbeitung unter Berücksichtigung eines die Taktanzahl der bisher in das Schieberegister eingelesenen Signale repräsentierenden Zählerstands "er¬ folgt, ist bei der im an das Schieberegister anschließende Signalverarbeitungsteil erfolgenden Bearbeitung eine sehr große Freiheit gegeben. In Abhängikeit von vorgegebenen, durch den "digitalen Trigger" zu erkennenden Ereignisse wird bevorzugt die Darstellung des aufgenommenen Signalzu¬ ges auf dem Schirm beeinflußt, wobei durch extern zu be¬ einflussende Wählmittel vorgebbar ist, in welcher geome¬ trischen Position ein vorbestimmtes Ereignis auf dem Wie- dergabeschirm erscheinen soll. Um hier die volle Freiheit bezüglich der Verwe dung eines "PRE-" und "POST-"Triggers zu haben, weist in günstiger Weise der Bildschirmspeicher die doppelte Speicherkapazität des Schieberegisters auf.
Durch Vorprogrammierung bestimmter Verarbeitungsfunktionen läßt sich für vorgegebene Bereiche der Signaldarstellung
- 8 -
eine "Dehnung" der Signaldarstellung durch eine zeitweise Erhöhug der Taktfrequenz des Schieberegisters erreichen. Des weiteren werden durch den "digitalen Trigger" in vor¬ teilhafter Weise Umschaltungsvorgänge zwischen den zwei Signalverarbeitungskanälen in der Weise vorgenommen, daß Teile der erscheinenden Signale bei einkanaliger Verarbei¬ tung im Anzeigefeld für einen sonst nutzbaren zweiten Ka¬ nal erscheinen.
Bei einer anderen bevorzugten Weiterbildung der Erfindung läßt sich die Abtastfrequenz des Eingangssignals bei der Digitalisierung dadurch vergrößern, daß abwechselnd neder der Flash-Wandler der beiden Verarbeitungskanäle Signale für ein und denselben Signalzug bereitstellt.
"Vorteilhafte Weiterbildungen der Erfindung sind in den Un¬ teransprüchen- gekennzeichnet bzw. werden nachstehend ■ zusammen mit der Beschreibung der bevorzugten ' Ausführung der Erfindung anhand der Figuren näher dargestellt. Es zeigen:
Figur 1 ein bevorzugtes Ausführungsbeispiel als Block¬ schaltbild,
Figur 2 ein Blockschaltbild des Kreuzmultiplexers als Detail des Ausführungsbeispiels gemäß Figur 1 sowie
Figur 3 ein Blockschaltbild des Conversionsprozessors als weiteres Detail des Ausführungsbeispiels gemäß Figur 1.
In Figur 1 ist in dem dort wiedergegebenen Blockschalt¬ bild der steckbare Eingangs- und Programm-Modul strich-
punktiert umrahmt wiedergegeben. Der obere Programm-Modul wird mit seinen Datensteckverbindungen in Form von Digi¬ taleingängen direkt mit einer Multiplexerschaltung 120 verbunden, während die Eingangskontaktklemmen für Oszillo- graphenbetrieb 5, 15 bei Benutzung dieses Moduls mit den entsprechenden Oszillographen-Eingangsschaltungsmitteln verbunden sind. Für weitere (nicht dargestellte Module) sind auch Ausgangsleitύngen (Impuls- und Funktionsgenera¬ tor) herausgeführt, so daß weitere Meßgerätetypen durch einfachen Modultausch erzeugbar sind. Die übrigen dort dargestellten Baugruppen sollen nachfolgend noch im Zusam¬ menhang beschrieben werden:
Die nachfolgend zu beschreibenden Baugruppen 101 bis 108 folgen bezüglich der Signalverarbeitung entsprechend der Folge der Bezugszeich'en aufeinander, d.h. das Eingangs¬ signal der vorangehenden Stufe wird jeweils der nachfol¬ genden Stufe zugeführt. Die beiden Eingangskanäle sind insoweit symmetrisch ausgebildet, so daß die entsprechen- den Baugruppen des anderen Kanals nicht gesondert be¬ schrieben zu weraen brauchen. Ihre Bezugszeichen sind ent¬ sprechend mit einem (') versehen.
Der Betriebsartenschalter (BAS) 102
Das analoge Eingangssignal wird über einen hochohmigen
Sicherheitsvorwiderstand 101 dem Betriebsartenschalter 102 zugeführt. Der Betriebsartenschalter 102 gestattet es, die
Gleichspannungskopplung (DC), die Wechselspannungskopplung
(AC) und die Stellung "Eingang kurzgeschlossen" (GROUND) über einen mechanischen Schiebeschalter anzuwählen.
Gleichzeitig kann über diesen Schalter das Gerät über die Schalterstellung "Aus" (Off) ein- oder ausgeschaltet wer¬ den. Der Betriebsarteήschalter 102 beinhaltet einen mecha¬ nisch parallel geschalteten Kodierschalter, der dem später zu beschreibenden Mikrocomputer die jeweilige Schalter¬ stellung meldet.
Der dekadische Meßbereichsschalter (DMBS) 103
Außer dem Betriebsartenschalter 102 befindet sich pro Ka¬ nal noch ein Meßbereichsschalter in dem Gerät, der die An¬ passung der. S «ignalamplitude an die Pegelverhältnisse der weiteren Stufen' erlaubt. Der Meßbereichsschalter (MBS) be¬ steht aus vier Hauptteilen. Er wird aus einem elfstufigen Mehrebenenschiebeschalter gebildet, dessen erster Teil der dekadische Meßbereichsschalter (DMBS) 103 ist. Er dient dazu, die Verstärkung und Abschwächung der Eingangssignale über durch den Schalter veränderbare Widerstandsnetzwerke an einem Summationspunkt vorzunehmen.
Der Kalibrationsmultiplexer (KM) 104
Mit Hilfe des Kalibrationsraultiplexers 104 kann der Ana¬ logsignaleingang El vom Summationspunkt 105 getrennt wer-
den und über den DA-Wandler 110 vom Hauptmikrocomputer 140 gesteuert auf den Summationspunkt 105 über den Widerstand R109 schrittweise ein Gleichspannungssignal zugeführt werden, das am Summationspunkt S zugeführt, am Eingang der Verstärkerkette eingespeist*, die gesamte Verstärkerkette passiert und über das Flash-AD-Wandler-System 131 dem Haupmikrocomputer 140 zur Auswertung als digitales Signal zurückgegeben wird. Da dieser die SOLL-Signale selbst ge¬ neriert hat, kann er die eintreffenden IST-Signale in ei- ner Eichtabelle ablegen und so bei dem folgenden Meßvor¬ gang, bei dem der Kalibrationsmultiplexer 104 wieder die Signalquelle aufschaltet, eine unter Umständen notwendige Korrektur bei der Bewertung der eintreffenden IST-Signale nach der abgelegten Korrekturtabelle vornehmen.
Der Summationspunkt 105
Einen entscheidenden Einfluß auf die Vielseitigkeit und nahezu ideale systemanalytische Vorteile bietet der Summationspunkt S. Er wird durch den Summationspunkt eines potentiometrisch beschalteten Gleichspannungs-Breitband¬ verstärkers gebildet. An ihm können die aus dem DA-Wandler stammenden Gleichspannungsignale zur automatischen Null¬ punktkorrektur und zur Autokalibration eingeschaltet wer¬ den. Gleichzeitig dient er als virtuelle Masse für die durch den dekadischen Meßbereichsschalter geschaltete Eichleitung.
Der hochohmig beschaltete Meßvorverstärker- (VI) 106
Der Meßvorverstärker 106 wird durch einen aus diskreten Halbleiterbauelementen aufgebauten Gegentaktbrückenver- stärker gebildet und setzt zusammen mit dem als Stromtei¬ ler aufgebauten Eichteiler in potentiometrischer Beschal- tung die Eingangssignale herauf.
Er trennt auf diese Weise die Eichleitung, die eine deka¬ dische Stufung der gesamten Verstärkung von 5-fach, 0,5- fach, 0,05-fach erlaubt von dem dem Verstärker VI nachge¬ schalteten Stufenschalter 107.
Der Stufenschalter (StSch) 107 •
Um die große Anzahl von Meßbereichen ohne allzu großen Aufwand im hochohmigen Teil der als Eichleitung gebildeten Eingangsschaltung bewältigen zu können, werden in den ein¬ zelnen 11 Meßbereichsstufen die dekadischen Anteile durch den dekadischen Meßbereichsschalter 103 vorgenommen. In den dazwischenliegenden Pegelanpassungsstufen 1; 0,5; 0,2 wird diese zusätzliche Teilung nach dem ersten Trennver¬ stärker 106 vorgenommen, da hier schon eine niederohmige Quelle vorliegt und somit die Stufenteiler, die durch den Stufenschalter 107 angewählt werden, ohne die Kompensa¬ tionskondensatoren auskommen. Der Stufenschalter wurde demzufolge zwischen den Meßvorverstärker VI und den Me߬ verstärker V2 108 geschaltet und erlaubt die Abschwächun-
gen 1; 0,4; 0,2. Parallel zum Stufenschalter 107 wird eine weitere Ebene .des Stufenschiebeschalters bewegt, welche die von dem DA-Wandler erzeugten GleichspannungsAusgangs- signale an die jeweils der Stufenschalterstellung entspre¬ chenden erforderlichen Spannungspegel (respektive Strompe¬ gel) am Eingang des Summationspunktes anpaßt.
Der Meßverstärker (V2) 108
Dem Stufenschalter nachgeschaltet ist wiederum ein breit- bandiger Meßverstärker 108, der den Gesamtpegel gemäß den Erfordernissen des am Eingang des Parallel-AD-Wandlers ge- legenen Pegelfensters verstärkt. Dieses Pegelfenster hat eine Breite von etwa- 2,5 V. Er ist nach demselben Prinzip gebaut wie der Meßvorverstärker 106.
Der Kreuzmultiplexer 120
Dem Kreuzmultiplexer 120 werden an seinen Eingängen die Ausgangssignale zweier Kanalverstärker der oben beschrie- benen Art zugeführt. Er gestattet es, vom Hauptmikrocom¬ puter 140 gesteuert' die beiden Eingangskanäle im Zeitmul- tiplex einem oder zwei Analog-Digital-Wandlersystemen parallel oder kreuzweise zuzuführen. Das erlaubt eine Anzahl von unterschiedlichen Systemkonfigurationen. Auf diese Weise können über den Kreuzmultiplexer 120 entweder zwei parallele Kanäle einschließlich der AD-Wandlung ge-
bildet werden oder mit nur einem AD-Wandler im Chopper- oder Alternate-Betrieb gefahren werden.
Der Parallel-Analog-Digital-Wandler (Flash-ADC) 131
Um die Signale mit hoher Bandbreite auswerten zu können, muß ein Parallel-Analog-Digital-Wandler 131 mit möglichst hoher Probenentnahme-Frequenz (Sampling-Rate) Verwendung finden. Diese sogenannten Flash-Wandler werden am Eingang durch parallelgeschaltete, übeε einen Referenzspannungs¬ teiler quantifizierte Ketten von Hochgeschwindigkeitskom- paratoren gebildet. Zum Sample-Zeitpunkt übernimmt jeder der Komparatoren (bei einem 8 bit-Wandler 256 Kompara¬ toren) die Signalerkennung deren Referenzspannungswert gerade über- oder unterschritten wird. -Den -Komparatoren nachgeschaltete KodierSchaltungen stellen den erkannten digitalen Wert z.B. in einer 8 bit breiten binären Kodifi- kation im Takt der Sampling-Frequenz am Ausgang des Ana¬ log-Digital-Wandlers zur Verfügung.
Der Conversionsprozessor 130
Da die analogen Signale eine unterschiedliche Bandbreite aufweisen können, und ferner z.B. zur Darstellung der ana¬ logen Signale im digitalen Bereich verschiedene Zeitablen- kungen oder verschiedene Zeitauflösungen verlangen, em¬ pfiehlt es sich, die analogen Signale nicht stets mit der
höchstmöglichen Sampling-Rate (Probeentnahmefolgefrequenz) abzufragen. Demzufolge muß die Pulsfolgefrequenz der Ab¬ frageimpulse entsprechend der jeweils vorliegenden Selek¬ tionsvorschrift gestaltet werden. Diese Aufgabe übernimmt neben anderen der Conversionsprozessor 130. Ein On-Board- Oszillator entnimmt einem Quarz das Zeitnormal, hier z.B. in Form einer 40 MHz Schwingung. Aus dieser 40 MHz Schwin¬ gung kann der 20 MHz breite Abtast-impuls von 25 ns Puls¬ länge abgeleitet werden und stellt somit die Zeitdauer der Probenentnahme dar. Mit Hilfe von über das Statusmemory setzbaren Zählern wird dann je nach Betriebsart die' Sampling-Rate durch die Sampling-Select-Rate untersetzt und die solchermaßen intermittierend entnommenen Proben des 8 bit breiten Signales dem nachfolgenden Schieberegi- ster 132 zugeführt. Außerdem befindet sich in dem Conver¬ sionsprozessor 130 noc»h ein digitaler Amplitudenkompara- tor, der es gestattet, die ankommenden Digitalsignale nach Amplitudenkriterien auszuwählen. Systemtheoretisch ist interessant, d_3 der Conversionsprozessor 130 es gestat- tet, gemäß den Vorgaben in seinem Statusmemory digitale Signale im Verein mit einem durch ihn angesteuerten Flash- Wandler nach Amplitude und Zeitpunkt zu selektieren. Damit wird eine zunächst im analogen Bereich vorliegende elek¬ trische Nachricht im Amplituden- und Zeitbereich gequan- telt. Somit gestattet das System, eine Nachricht vorwähl¬ bar punktweise zu * zerlegen - ein ganz entscheidender systemtheoretischer Aspekt.
Ferner beinhaltet der Conversionsprozessor 130 noch eine Anzahl anderer Funktionseinheiten, wie die Generierung der
Schiebeimpulse und der Shiftcontrollsignale für ein nach-
geschaltetes Hochgeschwindigkeits-Schieberegister 132, die Generierung der unterschiedlichen Multiplexsignale, sowie einen setzbaren Pulsgenerator. Ferner ist der Conversions¬ prozessor 130 so gestaltet, daß er nicht nur einen Flash- Wandler und ein Shiftregister treiben, sondern noch ein zweites System solcher Bausteine (siehe Schaltbild) 160 unabhängig vom ersten treiben kann.
Er stellt einen Hochgeschwindigkeitsspezialprozessor zur Steuerung einer in den Betriebsmodi variablen High-Speed- Analog-Digital-Wandlung einschließlich vorgeschalteter Multiplexung mit nachgeschaltetem Hochgeschwindigkeits¬ speicher dar.
Hqchgeschwindigkeitsschieberegister (High-Speed-Shift- Register) 132
Ein wesentlicher Systembaustein ist das Shiftregister für die Hochgeschwindigkeits-Signale. Bei der Hochgeschwin¬ digkeitswandlung analoger Signale treffen die digitalen Signale mit der Probeentnahmefrequenz ein, die mehr als 100 MHz betragen kann, ein. Sie können mit dieser Ge- schwindigkeit nicht mehr von den schnellsten Mikrocom¬ putern, z.B. Bitslicern, selbst verarbeitet beziehungs¬ weise bearbeitet werden. Demzufolge ist die Einfügung einer Zeitschnittstelle in Form eines Schieberegisters günstig. Normalerweise würde man hier heute Multiplex- Random-Access-Memories verwenden; diese verlangen jedoch die Adressierung über transparente Zähler; ein zusätzli-
eher Aufwand an Zeit und Bauteilen. Ein Hochgeschwin¬ digkeitsschieberegister 132 bietet hier eine optimale Systemlösung, da das Schieberegister schnell eingelesen und entsprechend den zeitlichen Möglichkeiten des verar- beitenden Prozessors langsamer ausgelesen werden kann. Wird dieses Shift-Register in High-Speed-CMOS Technologie aufgebaut, bietet es außerdem bei der durch die Systemnot¬ wendigkeit erforderlichen intermittierenden Betriebsart den Vorteil, trotz der hohen Geschwindigkeit während der Wartezeiten kaum Strom zu verbrauchen. Das heißt, bei der Verwendung von CMOS-High-Speed-Shiftregistern ist der Stromverbrauch ungleich niedriger als bei ECL-Schaltkrei- sen - trotz der hohen Einlesefrequenz. Wird das Schiebere¬ gister am Ausgang mit Tristate-Ausgängen versehen, so kann es direkt am Systembus angeschlossen werden. Flash-ADC, Conversionsprozessor 130 und High-Speed-Shift-Register 132 bilden eine systemmäßige Einheit und stellen insbesondere dann, wenn sie auf einem einzigen Chip in lμ-CM'üS Techno¬ logie untergebracht werden, eine neue Art von Mikrocompu- ter dar, der geeignet ist, als hochuniverseller Systembau¬ stein unsere analoge Umwelt mit der Welt der digitalen Da¬ tenverarbeitung zu verbinden.
Der Hauptmikrocomputer 140, seine Speicher und die peri- pheren Einheiten
Am Geräte-Bus angeschlossen ist zunächst der Hauptmikrocom- puter 140 - hier beispielsweise ein 8 bit Multi I/ü Mikro¬ computer mit On-Board RAM, ROM und Oszillator sowie
- 18 -
Timereingang mit serieller Schnittstelle und Sonderbefeh¬ len und Befehlsbearbeitungszyklen, die in der Mehrzahl bei 1 μs liegen.
Er dient als Zentralcomputer, um alle Befehle, die von der Tastatur 133 kommen, seinem internen oder auch externen Programmspeicher 142 entsprechend zu bearbeiten, um die von dem Hochgeschwindig'keitsregista-r 132 angebotenen Sig¬ nale auszulesen und diese entsprechend der verschiedensten Vorschriften auszuwerten, umzurechnen, im Datenspeicher 141 abzulegen, mit anderen Signalen zu vergleichen, Analy¬ sen vorzunehmen und sie schließlich darstelluhgs- und schnittstellengerecht einem Bildschirm oder einem Gra¬ phikprozessor 145, einem Drucker 143 oder der Funktioήs- generatorausgangsschnittstelle 170 -oder anderen Schnitt¬ stellenprozessoren 144 über den BUS zu übergeben.
Die Software hierzu kann in einer großen Vielfalt unter¬ schiedlichen Auswertungen und Analysen der ursprünglich analogen Signale vornehmen und diese den verschiedensten peripheren Einheiten mit unterschiedlichen Darstellungen anbieten.
Der Matrix-LCD-Graphiκprozessor 145, das LCD 146 und die Bildspeicher 147
Einen Schnittstellenprozessor besonderer Art stellt der Graphikprozessor für das im Multiplexverfahren betriebene
Matrix-Liquid-Cristal-Display dar. Um den Hauptmikrocom-
puter nicht allzusehr mit der aufwendigen Verwaltung eines Matrix-LCDs zu belasten, mußte ein Spezialmikroprozessor entwickelt werden. Er gestattet es, im bidirektionalen Busbetrieb mit einem internen gemultiplexten Bus dem Hauptmikrocomputer jeweils eines der Bild-RAMs zum Ein¬ lesen entsprechend den zeitlichen Möglichkeiten des Haupt¬ mikroprozessors anzubieten, während der Speziaiprozessor sich jeweils zur Datenbearbeitung der Bildpunkte des Matrix-LCDs des anderen Bild-RAMs bedient. Auf diese Weise konnte erreicht werden, daß der Bilάwechsel in einer für den Betrachter nicht wahrnehmbaren Zeitspanne vollzo¬ gen werden kann. Ferner liefert der Spezial-Prozessor alle zum Ansteuern der LCDs notwendigen Signale: die seriellen Bilddatensignale, den Punktschiebetakt, den Zeilenende- takt, den Bildanfangstakt und den Bildspannungsvorzeichen- wechseltakt. Außerdem können, alle Betriebsmodi der Bild¬ punktkonjunktϊionen, wie EXOR, AND, OR und Inversion zwi¬ schen den beiden Bildspeicherinhalten vorgenommen werden, schließlich können Blinkfunktionen per Software oder Hardware erzeugt werden. Der Speziaiprozessor besitzt ein Statusmemory, um Betriebsarten vorprogrammieren zu können, wie unterschiedliche Multiplexraten für Matrix LCDs unter¬ schiedlicher Bildpunktkomplexität und Bildsteuerungs¬ organisation.
Die Tastatur 133 und der Tastaturprozessor 134
Die Tastatur 133 dient der Eingabe unterschiedlicher Be¬ fehlsfolgen zur Steuerung des Gesamtgerätes und ist hier vorzugsweise als Folientastatur ausgebildet.
Sie steuert über eine Matrix die Eingänge des Tastatur¬ prozessors 134, der hier als Multi-I/O-4-bit-Mikrocomputer ausgebildet istT" Er nimmt über zusätzliche Eingänge auch die jeweilige Statusmeldung der verschiedenen Schalter- Stellungen der BAS und des MBS entgegen, um Tastatur¬ befehlsfolge und Schalterpositionsmeldungen über seinen Bus nach entsprechendem Interrupt im Handshake-Betrieb weiterzugeben. Außerdem- generiert -er über seine Timer¬ ausgänge die Signale zum Betrieb eines Buzzers, der der akustischen Rückkopplung zwischen Tastatur und Rechner einerseits und dem bedienenden Menschen andererseits dient.
Der Funktionsgenerator 170
Ein wichtiges Funktionselement eines Signalcomputers bil¬ det der mit einem weiteren sparaten Ausgang verbundene Funktionsgenerator 170. Er ermöglicht es, verschiedene Signale gemäß Programm zu erstellen oder zuvor aufgenom¬ mene Signale, die sich im Speicher befinden, über einen Multiplexer 148 in ein Hochgeschwindigkeitsschieberegister 149 einzulesen, um es dann über einen Hochgeschwindig- keits-Digital-Wandler 150 und entsprechende Trennstufen nach außen als analoges Signal abgeben zu können.
Das bietet zusätzliche, vielseitige Möglichkeiten. Abgese¬ hen von der Tatsache, daß ein Funktionsgenerator für be- liebig durch VorProgrammierung einstellbare Signalformen geschaffen ist, zum Beispiel solche, die aus einer mathe-
matischen Gleichung abgeleitet sind oder solche, die bereits vorher aufgenommen worden sind bzw. gerade auf¬ genommen werden, ist das System als Vierpolanalysator nutzbar, der sich selbst von Ausgang zu Eingang zu kali¬ brieren gestattet und im Wobbeibetrieb mit der Fähigkeit ausgestattet werden kann, selektiv zu filtern und eigen¬ ständig AutoJ-orrelationsanalyseprograiαme ergebnisabhängig durchzuführen.
Der Triggerkomparator 180
Während das System durch den Aufbau einen rein digital arbeitenden "Trigger, programmierbar nach Amplitude und Zeit in beiden Signalkanälen aufweist, ' der durch den wichtigen Umstand gegeben ist, daß im analogen Bereich keine Speicher, z.B. Charge-coupled-devices verwendet wer¬ den, sondern dadurch, daß im Conversions-Prozessor, also im digitalen Bereich, ein Amplitudenkomparator für das 8-bit Signal eingebaut wurde, ist ein annähernd jit- terfreies digitales Triggern und ein echter vollautoma¬ tischer Trigger möglich. Zusätzlich besitzt das Gerät noch einen externen Triggereingang, dessen Triggerschwelle an einem analogen Komparator entweder fest eingestellt (zum Beispiel auf TTL-Level) werden kann oder über einen DAC programmabhängig eingestellt werden könnte.
Durch den Austausch von Programmteilen und/oder Anschluß- elementen läßt sich das erfindungsgemäße Gerät somit in seiner Funktion vollständig verändern und unterschiedli-
chen Meßaufgaben anpassen. Diese Eigenscnaft verdankt es insbesondere der^Tatsache, daß der elektrische Signalver¬ arbeitungsteil so ausgelegt ist, daß er sowohl Signale aufnehmen und in dieser zeitlichen Folge graphisch dar- stellen als auch beliebige Signalabläufe synthetisieren kann, welche Probanden zugeführt werden, wobei die Reak¬ tion des auszutestenden Systems unmittelbar verfolgt und auf dem Schirm dargestellt werden kann. Bei der Benutzung als Logikanalysator dient der ereignisgesteuerte Trigger dazu, nach Erkennung eines vorbestimmten Eingangssignals mit dem im Schieberegister festgehaltenen Signal nach ei¬ nem vorgegebenen Programm zu verfahren, so daß ohne weite¬ res auch Mittel zur Signalanalyse implementierbar sind.
Beispiele für auf diese Weise erzeugbare Gerätetypen sind: Universalmeßgerät, Oszilloskop, Schnittstellentester, Speicheros∑∑illograph, Transientenrecorde , Logikanalysa¬ tor, Frequenzanalysato , Meßgenerator, Wobbeigenerator, Voltmeter, Leistungsmesser, Schallpegelmesser, Auto- korrelator. Ratiometrische Meßbrücke, wobei durch die Gestaltung des Schnittstellenmoduls und den dort vorhan¬ denen Anschlußelementen bzw. Verbindungen zu Ein- und Aus¬ gangsanschlüssen sowie durch Gestaltung von Programmteilen das Betriebsverhalten des Geräts und damit seine Gattung festlegbar ist.
Anschließend werden Details des Conversionsprozessors und der umgebenden Bauelemente noch anhand der weiteren Figuren 2 und 3 beschrieben.
In Figur 2 ist der Kreuz-Multiplexer 120 für den Betrieb des Signalverarbeitungsgerätes als Digitaloszilloskop mit
den ihn umgebenen Bausteinen separat wiedergegeben. Die Bezugszeichen entsprechen dabei denjenigen gemäß Figur 1. Es ist ersichtlich, daß der Kreuz-Multiplexer durch inter¬ ne Umschaltung der Datenverbindungswege sowohl die Aus- gangssignale αer Eingangsverstärker 106 und 106* den bei¬ den SignalVerarbeitungskanälen 131 bzw. 131' separat zu¬ führen Kann oder aber die Eingangssignale eines Kanals beiden Flash-Wandlern zuführt, wodurch durch alternierende Taktgabe die Auflösung des Eingangssignals in zeitlicher Hinsicht verdoppelt werden kann. Desweiteren lassen sich auch die Eingangssignale beider Verstärker 106 und 106' einander überlagern.
Figur 3 zeigt die interne Organisation des Konversionspro- zessors 130. Die von dem Flash-Wandler 131 eingegebenen Daten gelangen zum Eingang eines Datenpuffers 301, der die Datensätze zwischenspeichert, welche an das Schiebere¬ gister 132 weitergegeben werden. Der Konversionsprozessor weist einen selbständigen Oszillator 302 mit einem Quarz auf, dessen Ausgangstakt 1 mittels eines programmierbaren Untersetzers 303 gesteuert untersetzbar ist, wobei auch der Takt des externen Systems berücksichtigt wird. Das Ausgangssignal des programmierbaren Untersetzers bildet den Takt 2, der seinerseits die programmierbare Zeitsteue- rung 304 ansteuert, welche die zentrale Steuereinheit für die zeitliche Signalverarbeitung innerhalb des Konversion¬ sprozessors bildet.
Sowohl der programmierbare Untersetzer 303 als auch die programmierbare Zeitsteueruny 304 stehen über ein Interfa¬ ce 305 mit dem System 160 in Verbindung, welches mit dem
Hauptmikroprozessor und seiner Peripherie zusammenwirkt. Die Steuerung der programmierbaren Bauelemente des Konver¬ sionsprozessors~130 erfolgt also durch Eingabe von Daten¬ worten über den Systembus 160, wobei die programmierbaren Baugruppen über separate Adressen anwählbar sind.
Durch die programmierbare Zeitsteuerung 304 wird durch den Datenauswahlimpuls (SSP) sowohl • der Datenpuffer 301 zur Auswahl der einzelnen digitalen Datensätze am Ausgang des Analog-Digital-Wandlers 131 synchronisiert als auch ein programmierbarer digitaler Komparator 306, der die vom Datenpuffer 301 festgehaltenen -Daten mit vorgegebenen Da¬ ten vergleicht, die ihm vom Systembus 160 über das Inter¬ face 305 übertragen wurden. Dabei erfolgt auch die Ansteu- erung der Digital-Analog-Wandler 131 und 131' sowie die
Taktung der Schieberegister 132 bzw 132' durch von der z_entralen Zei.tsteuerung abgeleit.ete Signale *(Probenaus-
Wahlausgänge der programmierbaren Zeitsteuerung 304) in synchronität mit den Datenauswahlimpulsen.
Der programmierbare digitale Komparator 306 erkennt durch Vergleich der eingehenden digitalen Daten mit dem vorpro¬ grammierten Datenwert den Trigger-Zeitpunkt und gibt dar¬ aufhin ein entsprechendes Signal ab, welches auch für ex- terne Verwendung zur Verfügung steht. Für den externen Trigger bekommt der digitale Komparator 306 zusätzlich die Signale vom Trigger-Komparator 160 zugeführt, welche eben¬ falls den TriggerZeitpunkt festlegen.
Das Ausgangssignal des digitalen Komparators 306 gelangt weiterhin zu einer programmierbaren zweifachen Zeitbasis
307 mit einem Triggerpositionszähler, welcher einen Zähler enthält, der mit dem Triggerimpuls gestartet wird und je¬ weils über eingehende Datenauswahlimpulse weitergesetzt wird. Dieser Zählerstand wird mit einem internen über die- sen Systembus 160 programmierbaren Register verglichen, das - ;je nach vorgegebener Lage des Triggerimpulses im darzustellenden Signal - festlegt, wieviele digitale Ab¬ fragen des Eingangssighals noch erfolgen müssen, um den erwarteten Signalzug vollständig darzustellen bzw. welche Signalbereiche aus dem Schieberegister zur Signaldarstel¬ lung ausgewählt werden (Pre oder Post-Trigger). Der Zäh¬ lerstand bildet also so etwas wie einen Zeiger, dessen Länge die relative Lage des Triggerimpulses zum Beginn der für die Wiedergabe auszuwählenden digitalen Signalfolge bestimmt. Außerdem ist in der Baugruppe 307 noch eine zweifache Zeitbasis enthalten, wobei die Umschaltung der Zeitbasis nach Eingang des Triggerimpulses erfolgt. Die Umschaltung der Zeitbasis geischieht über die Verbindung zur programmierbaren Zeitsteuerung 304 über die BUS- Struktur.
Die programmierbare Zeitbasis und das Ausgangssignal SSP des programmierbaren Zeitgebers steuert weiterhin einen programmierbaren Daten-Multiplex-Controller 308, der seinerseits durch Multipleximpulse den Kreuz-Multiplexer 120 in Abhängigkeit von einem über den Systembus 160 und das Interface 305 in ein Register geladenes Wort in seiner Signalverarbeitungsrichtung steuert. Die interne Übertra¬ gung der Datenworte im Konversionsprozessor 130 erfolgt dabei über einen internen Bus 309. Den Betriebszustand der Konversionsprozessors kennzeichnenden Daten können dabei
- 26 -
zusätzlich aus einem Zustandsregister 310 ausgelesen wer¬ den, über das Interface 305 wird auch ein - internes Signal abgeleitet, welches das Schieberegister 132 kontrolliert. Die programmierbare Zeitsteuerung gibt weiterhin Impulse zur Ansteuerung der Flash-Wandler 131 und 131' ab.
Zusätzlich im Konversionsprozessor 130 enthalten ist ein programmierbarer Impulsgenerator 311, der sowohl einige systeminterne Impulse " als auch "über eine Trennstufe 135 den Impulsgeneratorausgang 136 gemäß Figur 1 an¬ steuert. Für eine externe Funktion ist zusätzlich inner¬ halb des Konversionsprozessor ICs ein Zähler 312 implemen¬ tiert.
Es ist ersichtlich, daß der Konversionsprozessor die ge¬ samte Zeitsteuerung für die Signalaufnahme in vorteilhaf¬ ter Weise zusammengefaßt enthält, da diese Zeitsteuerung für eine zeitlich hoch auflösende Signalverarbeitung mit großer Geschwindigkeit ablaufen muß. Die Zusammenfassung der betreffenden Funktionen in einer eigenen Baugruppe er¬ möglicht erst das Konzept des erfindungsgemäßen Gerätes, wobei zu berücksichtigen ist, daß die räumliche Zusammen¬ fassung auch erhebliche Vorteile hinsichtlich der Signal¬ laufzeiten erbringt und auch damit die gewünschte Hochge- schwindigkeitsverarbeitung möglich macht.
Aus den Figuren 1 und 2 ist ferner ersichtlich, daß der Konversionsprozessor bei dem dargestellten Ausführungs¬ beispiel lediglich die vom Flash-Wandler 131 eines Kanals stammenden Signale über den Puffer 301 (Figur 3) dem Schieberegister 132 zuleitet und dabei die zeitliche
Steuerung ausführt. Der zweite Kanal, der für die Trigge- rung und Signalsteuerung nicht verantwortlich ist, wird am Konversionsprozessor 130 vorbei verarbeitet, wobei das Schieberegister 132' dem Flash-Wandler 131' direkt nach- geschaltet ist. Auf diese Weise ist die Signalverarbeitung erheblich vereinfacht.
Der digitale Trigger-Komparator ist bezüglich der Signal¬ erkennung dadurch verbessert, daß er (programmierbar) die Möglichkeit aufweist, zwei aufeinander folgende Signal- Zeitpunkte miteinander zu vergleichen, wobei durch Diffe¬ renzbildung einerseits die Steigung ermittelt und mit ein¬ em vorgegebenen Wert verglichen werden kann und außerdem eine Triggerung auch dann möglich ist, wenn das sich än- dernde Eingangssignal den vorgegebenen Triggerpegel nicht genau -erreicht, sondern bei zwei aufeinanderfolgenden Si- gnalwerten überspringt.
Die Funktion der vorstehend beschriebenen Schaltungen soll nachstehend im Hinblick auf die erfinderischen Lehre auch noch unter anderen Aspekten erläutert werden:
Ein wesentliches Element bei der digitalen Bearbeitung analoger Signale ist dabei der Analog-Digital-Wandler, weil er die Schnittstelle zwischen dem analogen und dem digitalen Breich darstellt. Analog-Digital-Wandler ver¬ schiedener Systeme sind bisher bekannt. Die seit mehreren Jahren auf dem Markt befindlichen Analog-Digital-Parallel- Wandler jedoch erlauben zum ersten Mal einen Schritt in weit höhere Geschwindigkeiten als die bisher verwendeten approximativen Wandler-Systeme und die anderen bekannten Analog-Digital-Wandler-Prinzipien.
Ein Analog-Digital-Wandler nach dem Parallel-Wandler-Prin- zip quantifiziert die Analog-Nachricht durch übereinander gestaffelte Analog-Komparatoren, von denen jeweils der an¬ spricht, der dem anliegenden analogen Signal-Amplituden- wert entspricht. Durch nachgeschaltete Diskriminierungs¬ und Kodifizierungs-Schaltungen wird der solchermaßen quan¬ tifizierte Amplitudenwert in einen digitalen Wert gewan¬ delt. Aufgrund dieses Prinzips sind heute Geschwindig¬ keiten der Analog-Digital-Wandler je nach verwendeter Technologie zwischen 1 MHz und über 100 MHz erhältlich.
Würde eine digitalisierte Nachricht mit der maximalen Geschwindigkeit des Hochgeschwindigkeits-Schieberegisters auf den Bus eines Mikrocomputer-Systems geschaltet, dann wäre derzeit kein Mikrocomputer in der Lage, die-se Signal- folge-Geschwindigkeiten- zu verarbeiten, da Mikrocomputerr Systeme die Analyse der eintreffenden Digital-Signale seqentiell, beispielsweise in Zusammenarbeit mit Speicher¬ elementen, vornehmen. Aus" diesem Grund entsteht an dieser Schnittstelle ein Seitproblem. Während also die Analog- Digital-Wandler in Parallel-Ausführung zum ersten Mal die Auswertung sehr breitbandiger Analog-Signale gestatten, entsteht ein Zeitproblem, das dadurch definiert werden kann, daß die_ Informationsfluß-Geschwindigj_eit aus dem Flash-Wandler-System durch den Mirkroprόzessor nicht verarbeitet werden .kann. Hier soll dieses Problem als "Zeitschnittstellen-Problem" bezeichnet v/erden.
Dieses Zeitschnittstellen-Problem .ist nur durch einen zwi- schengeschalteten Datenpuffer realisierbar. Dieser Daten¬ puffer müßte in der Art eines Hochgeschwindigkeits-Daten-
Speichers ausgeführt sein. Da jedoch bei den multifunk¬ tionalen Anforderungen eines Signal-Prozessors diese Da¬ tenpufferung ebenfalls mit unterschiedlichen Geschwindig¬ keiten und nach unterschiedlichen Kriterien erfolgen wür- de, müßte der Hochgeschwindigkeits-Datenspeicher eine ge¬ nügend hohe Kapazität besitzen, um danach nach den unter¬ schiedlichen Kriterien die gepufferte Nachricht durch den Mikroprozessor auswerten zu können- Das hätte zwei Nach¬ teile zur Folge. Zunächst müßten relativ große Speicher verwendet werden, insbesondere dann, wenn es sich um rela¬ tiv langzeitliche Signale bei hoher Sample-Rate handelt; und zum anderen benötigte der Mikroprozessor eine entspre¬ chend lange Zeit, um diese Nachrichten sequentiell ana¬ lysieren und abarbeiten zu können. Ferner hätte ein sol- ches Vorgehen auch den Nachteil, daß hier keine Real-Time- Auswertung geschehen könnte, weil das Zeitschnittstellen- Proble 'immer noch besteht.
Eine erste Forderung an einen solchen Hochgeschwindig- keits-Analog-Digital-Konverter-Prozessor, den Konversion- Prozessor, zielt auf eine sehr hohen Datendurchsatz. Da Analog-Digital-Parallel-Wandler heute immer schneller ana¬ loge Daten in einen digitalen Datenfluß zu verarbeiten vermögen und gleichzeitig diese Hochgeschwindigkeits- Datenverarbeitung sehr hohe Ströme bzw. elektrische Leistung verlangt, wird die Entwicklung zu integrierten CMüS-Schaltkreisen führen.
Das Zeitschnittstellen-Problem verlangt einen intermit- tierenden Betrieb. Intermittierend wird hier dahingehend verstanden, daß bei höchster Konversions-GeschwindigKeit
die Daten nicht kontinuierlich benötigt, sondern in ihrer Anzahl entsprechend der Speichertiefe des zwischenzuschal¬ tenden Hochgescfiv/indigkeits-Datenpuffers abgefragt werden, um dann den üatenfluß zu unterbrechen. Solch intermittie- render Betrieb wird immer dann systembedingt erforderlich und auch nicht umgehbar sein, wenn die Datenverarbeitung am Ende der informationsverarbeitenden Kette, hier z.B. dem datenaufbereitenden-Mikroprozessor, gegenüber der Auf¬ nahmegeschwindigkeit der Daten langsamer erfolgen kann. Das Verhältnis zwischen Hochgeschwindigkeits-Datenaufnahme und Verarbeitungs-Geschwindigkeit der eigentlichen Daten¬ verarbeitung gibt direkt das maximal mögliche Tastverhält¬ nis des intermittierend arbeitenden Systems an.
Bei einem Signal-Computer der vorliegenden Art ist z.B. ein solcher intermittierend.er 3etrieb gegeben, wenn die Probenentnahme z.B. mit 20 MHz erfolgt und der "Daten- Zwischenpuffer eine Kapazität von z. B. 512 Byte Länge aufweist. Der gesamte Datenpuffer wäre also in einer Zeit von
512
20 MHz 25,6 μs
gefüllt.
Würden die Daten jedoch nur alle 1 000 μs benötigt, würde das Tastverhältnis •
25", 6
0,0256
1 000
betragen.
Diese Überlegung wurde vorangeschickt, um zu verdeutli¬ chen, welche Vorteile die CMOS-Technologie bei einer Hoch- geschwindigkeits-Abtastung aufweisen würde, wenn der Ent- wurf der Hochgeschwindigkeits-CMOS-Schaltkreise so er¬ folgt, daß nur dann ein dieser Geschwindigkeit propor¬ tionaler Leistungsverbrauch vorliegt, wenn die CMüS- Schaltkreise getaktet werden. Bekannterweise hat die CMUS- Technologie gegenüber z.B. der TTL- oder der ECL-Technik keinen Vorteil, wenn es. sieh um kontinuierlich verlaufende HochgeschwirTdigkeits-Vorgänge handelt.' Bei intermittieren¬ dem Betrieb jedoch wird während der nichtgetakteten Zeit¬ phasen bei CMOS-Schaltkreisen nur der Leckstrom gezogen, die Leistung geht also auf einen Bruchteil des Leistungs- bedarfs bei voller Taktgeschwindigkeit zurück.
Daraus resultiert die folgende Überlegung: Wenn ein Flash- Wandler mit der höchsten Geschwindigkeit in CMOS-Technik getaktet werden soll, benötigt er die volle Leistung. Wenn jedoch auf der anderen Seite diese Taktung nur für einen gewissen Zeitraum zu erfolgen hat, sinkt sein Stromver¬ brauch in etwa linear zum Tastverhältnis. Das gleiche gilt für sämtliche Controller-und Speicher-Bauelemente, sofern sie in CMOS-Technik aufgebaut sind.
Aus diesem Grunde ist für den Konversions-Controller ein intermittierender Sampling-Betrieb vorgesehen. Daraus re-
sultiert, daß der Konversions-Prozessor jene Sample-Impul- se in der Folge und mit dem Tastverhältnis dem CMOS-Flash- Wandler zuführt7 die für die intermittierende Datenent¬ nahme notwendig sind.
Nachfolgend wird das generelle Prinzip der gesteuerten Probenentnahme an Hand eines Ausführungsbeispiels be¬ schrieben:
Gemäß Blockschaltbild, Fig. 3, ist dem Kreuzmultiplexer und dessen analogem Ausgang der AD-Flash-Wandler nachge¬ schaltet. Je nach dessen Auflösung werden die kodierten Signale des Flash-Wandlers z.B. mit 8 bit Breite dem Eingang ADO bis AD7 des Konversions-Prozessors zugeführt (Fig. 2). Die durch den Konversions-Prozessor selektierten Daten werden an dessen Ausgang Q0 bis Q7 einem Hochge- schwindigkeits-Register 'zugeführt. Dieser prinzipielle Aufbau gestattet also dem analogen Signal, durch den Kon¬ versions-Prozessor gesteurt, intermittierend oder auch kontinuierlich durch den Flash-Wandler Proben zu entneh¬ men, die dem Shift-Register über das gesteurte Buffer- Register des Konversions-Prozessors zugeführt und in letz¬ terem zwischengespeichert werden, bis durch interne Zähler quantifiziert das Shift-Register die solchermaßen selek- tierten Daten aufgenommen hat. Der Hauptmikrocomputer kann dann über die z.B..8 bit breiten Ausgänge des Schift-Re- gisters oie nach Art eines Stack-Registers zwischenge¬ speicherten Datenworte dem zwischenspeichernden Shift-Re- gister mit der ihm angepaßten und von ihm bestimmten Geschwindigkeit entnehmen.
Der Konversions-Prozessor hat jedoch noc eine Anzahl an¬ derer Aufgaben zu erfüllen. Die Beschreibung des Konver¬ sions-Prozessors erfolgt anhand des Blockschaltbildes, Fig. 3. Wird zunächst von den Grundaufgabenstellungen aus- gegangen, die der Konversions-Prozessor zu erfüllen hat, dann sind dieses folgende:
1. Da der Konversions-Prozessor- den Flash-Wandler in seiner Probenentnahme zu steuern hat und diese Pro- benentnahme den Zeitpunkt und die Dauer der Probe be¬ stimmt und damit die Proben zeitlich quantifiziert, muß der Konversionsprozessor ein Zeitnormal enthal¬ ten. Abgesehen von anderen Applikationen wird bei der Applikation für einen Oszillographen bei dieser Üoer- legung sofort deutlich, daß die Aneinanderreihung von entnommenen Proben nichts anderes darstellt als die Horizontal-Bäsis' eines Oszillographen, oder - anders ausgedrückt - der Konversions-Prozessor muß das Zeit¬ normal und die wählbare Zeitbasis bilden.
Für seine strukturelle Auslegung bedeutet dies, daß ein Quarz als Zeitnormal vorhanden sein muß und die zeitliche Folge der Probenentnahmefrequenz und Folge¬ sequenz, also die die Zeitbasis bestimmenden Samp- ling-Impulsfolgen programmierbar sein müssen.
2. Diese solchermaßen vorprogrammierbare Zeitbasis muß Ab rage-Impulse derart steuern, daß entsprechend den Erfordernissen des Flash-Wandlers aus dem.. Konver¬ sions-Prozessor-Takt Impulse generiert werden, die
entsprechend der Grundforderung der Zeitbasis und dem Steuerungsprogramm des AD-Flash-Wandlers am Ausgang des Konvers-ionsprozessors erscheinen.
3. Ferner muß der Konversions-Prozessor insbesondere auch aufgrund seiner Funktion, Signale vorprogram¬ mierbar dem Flash-Wandler entnehmen und eine digitale Trigger-Erkennung realisieren ""zu können, einen digi- tal vorsetzbaren, d.h. wiederum programmierbaren Amplituden-Diskriminator - in diesem Fall einen programmierbaren Digital.rKomparator — enthalten. Dieser Digtial-Komparator stellt im Falle αer Appli¬ kation eines Oszillographen die Trigger-Funktion dar und kann im Falle des allgemeinen Signal-Computers zur Analyse der Amplituden genutzt werden.
4. Als generelle Aufgabenstellung für den Konversions- Prozessor wären noch zusätzliche Funκtionen zu for¬ dern wie z.B. die Generierung unterschiedlicher Zeitbasen abhängig vom Amplituden-Diskriminator oder von vorsetzbaren Zeitkriterien, ferner Zählschaltung zur Überwachung der nachgeschalteten Hocngeschwin- digkeits-Speicner sowie die Generierung typischer Signale für die Zusammenarbeit mit dem Mikroprozessor wie Interrupt-Signale und andere Steuersignale.
»
5. Da es sich um einen hochschnellen digitalen Prozessor handelt, wäre es vorteilhaft, auch noch zusätzliche
Signale, die z.B. der Multiplexer-Steuerung dienen, zu implementieren.
Das Blockschaltbild zeigt alle diese Funktionen des kom¬ plexen Controllers. Die grundsätzliche Zeitbasis wird durch den Quarz "(Q) gebildet. Der Quarz wird im Oszillator über einen invertierenden Eingangs-Buffer und einen Aus- gangs-Treiber geschaltet und kann z.B. in 2 μ-OlüS-Technik für z.B. 80 MHz ausgelegt werden. Der so generierte Grund¬ takt der Zeitbasis wird dem programmierbaren Vorteiler zu¬ geführt. An dessen Eingang befindet sich ein Teiler mit nachgeschalteten Teilerstufen, der den Clock 1 z.B. durch folgende Zahlen teilt:
1, 2, 4, 8, 20, 40 und 80.
Diese möglichen Takt-Frequenzen werden über einen durch das Programm schaltbaren Multiplexer und nachfolgende
Flip-Flops so geschaltet, paß die zum .Steuern der internen
• »
Abläufe im Konversions-Prozessor benötigten Takt-Frequen¬ zen z.B. in der Staffelung
20; 10; 5; 2,5; 1 MHz und 500 Ktlz
zur Verfügung stehen. Ferner ist dieser programmierbare Vorteiler so konfiguriert, daß - wie im Blockschaltbild angegeben - zusätzlich ein externer Clock zugeführt werden kann, der den Konversions-Prozessor mit einem anderen Grundtakt steuert, wobei gleichzeitig der durch den Quarz- Oszillator erzeugte Clock benutzt wird, u über Clock 3 den Impuls-Generator zu betreiben oder die intern erzeug¬ ten Impulse von
10 MHz; 5 MHz; 1 MHz und 500 KHz
"über fünf hier gemeinsam mit Clock-Outputs gekennzeichnete Ausgänge zur Verfügung stellen zu können.
Ferner wird vom programmierbaren Vorteiler ein Clock 2 zur Verfügung gestellt, der aus dem 12 Bit- und einem 4 Bit- Zähler aufgebaut ist, der seinerseits die interne Zeit¬ steuerung des Konversions-Prozessors taktet. Diese Zeit¬ steuerung besteht einmal aus einem' 12 Bit multiplexbaren und vorsetzbaren Zähler und zum anderen aus einem 4 Bit multiplexbaren und vorsetzbaren Zänler. ßeide Zähler ar¬ beiten über durch das Programm bestimmbare und durch die Multiplexer einstellbare Betriebsarten-Steuerungen, so daß an deren Ausgängen die Sample-Select-Pulse (Proben-Selek- tions-Impulse) zur Selektionssteuerung für das Snift-Regi- ster und gleichzeitig die hierzu korrelierten Sample-Pulse (Probenentnanme-Impulse) für den Flash-Wandler generiert werden.
Die Sample-Pulse für den Flash-Wandler können e nach Be- triebsvorschrift des Flash-Wandlers in einer Art Burst- Puis-Mode programmierbar gestaltet werden, da es Flash- Wandler gibt, die zur Entnahme eines einzigen Pulses mit 2 bis 3 oder z.B. 5 Impulsen gesteuert werden müssen, um eine Probe vom Eingang des Flash-Wandlers zum Ausgang des- selben zu scnieben. Im Gegensatz dazu benötigt das Shift- Register jedoch jeweils zum Weiterschieben nur einen Takt- Impuls, dessen Korrelation zum Sample-Pulse des Flash- Wandlers auf diese Weise zeitlich korrekt und entsprechend den Betriebsarten des Flash-Wandlers zugeordnet werden kann.
Auf diese Weise ist es möglich, unterschiedliche und von dem Markt noch gar nicht definierte zukünftige Flash- Wandler und Speicher-Systeme durch Programm auswählbar zu steuern; z.B. sind Flash-Wandler in NMOS-Technik meist dynamisch gekoppelt; bei CMOS-Flash-Wandlern jedoch ist eine statische Kopplung zu erwarten.
Ferner werden am Ausgang des programmierbaren Zeitsteuer- Schaltkreises auch der interne Takt für den internen Da- ten-Buffer, die programmierbare doppelte Zeitbasis-Schal¬ tung sowie der Takt für den Trigger-Positionszähler und der Steuertakt für den programmierbaren Multiplex-Steuer- Schaltkreis erzeugt (SSP). Der SSP taktet aucn den pro¬ grammierbaren Digital-Komparator. Diese Komplexe program- mierbare Zeitsteuerung für die ihrerseits wiederum pro¬ grammierbaren Funktionseinheiten ermöglicht - wie zur Daten^Analyse bei unterschiedlichen Z-eitbasen notwendig - eine hoch variable Probenentnahme und Hochgeschwindig- keits-Speicher-Steuerung.
Der Datenfluß wird nun durch diese Zeitsteueruny wie folgt bearbeitet:
Die vom Flash-Wandler über den Daten-Bus AD 0 bis AD 7 durch die Sample-Pulse gesteuerten Daten werden dem Daten- Buffer (Register) zugeführt. Dieses Register, oas seiner¬ seits durcn die Daten-Selektions-Impulse (SSP) gesteuert wird, giot die durch dieses Tor vereinzelten Daten in den DatenBus Selected Datas (selektierte Daten) über den Aus- gang Q0 bis Q7 an den Hochgeschwindigkeits-Speicher - hier an ein Hochgeschwindigkeits-Schiebe-Register - weiter.
- 3b -
Parallel an dem Selected-Datas-Bus ist ferner der pro¬ grammierbare Digital-Komparator angeschlossen. Dieser hat innerhalb des Signal-Processing durch den Quarz-Oszillator eine fundamentale Bedeutung, über den internen Programm- Bus kann dieser Komparator nach Amplitudenwert und Ampli- tuden-Änderungs-Vorzeichen vorprogrammiert werden. Er dient im digitalen Datenbereich der Erkennung der Amplitu¬ den-abhängigen Datenmuster und des -Vorzeichens der Daten¬ muster-Änderung. Im analogen Signal-Bereich bedeutet dies äquivalent die Erkennung einer Trigger-Schwelle und des differentiellen Vorzeicnens der analogen Nachrichten- Änderung. ......
Zusammen mit der durch die Zeitbasis steuerbaren Analog- Digital-Wandlung realisiert diese Stufe eine echte digi¬ tale Trigger-Erkennung nach Triyger-Flanken-Vorzeichen und Trigger-Amplitude.'
Da die solchermaßen erKannten und dis riminierten Daten nachfolgend dem Zwischenspeicher zugeführt werden, kann also nier im Gegensatz zu den sonst üblichen, über CCD- Elemente vorgespeicherten Nachrichten die Trigger-Erken¬ nung innerhalb des vom Flash-Wandler gelieferten digitalen Datenflusses erfolgen und vor allem dieser ErKennungs- Zeitpunkt zur Änderung der internen zeitabhängigen Steuer¬ abläufe im Konversions-Prozessor genutzt werden.
Ein solches Verfahren stellt an die Geschwindigkeit der digitalen Schaltkreise extreme, an der Grenze der Techno- logie liegende Forderungen, wenn man erreichen will, daß zum Zeitpunkt der Erkennung eines Datenmusters schon für
die nächste Probenentnahme eine der Analyse entsprechende Reaktion zur Steuerung aller übrigen Schaltkreise ein¬ schließlich des -Flash-Wandlers erfolgen soll.
Die gesamte Trigger-Funktion kann wie folgt beschrieben weden:
Durch den Hauptrechner- wird die Trigger-Amplitude als di¬ gitales Datenmuster dem programmierbaren Digital-Kompara- tor vorgegeben, entsprechend der Auflösung in bit, die durch den Flash-Wandler bzw. Digital-Komparator vorgegeben ist.
Ferner wird das Trigger-Flanken-Vorzeichen als Übergang vom niederwertigeren zum höherwertigeren Bit-Muster (posi¬ tive Trigger-Flanke) oder vom höherwertigeren zum nieder- wertigeren Bit-Mu.ster (negative Trigger-Flanke) schreitend vorgegeben.
Es ist auch vorgesehen, daß das Trigger-Vorzeichen indif¬ ferent sein kann, das heißt, daß nur von der Trigger-Am¬ plitude (Trigger-Wort) her erkannt werden kann.
Weiterhin ist für Applikationen des Digital-Komparators als Logic-Analyser vorgesehen, einzelne Bits maskieren zu können, um zusammen ein mit den anderen diskriminierenden Vorgaben jedes beliebige Kriterium zur ßit-Muster-Erken-" nung vorschreiben zu können, das heißt schließlich, daß der programmierbare Digital-Komparator beliebige Bit-Mus- ter erkennen und in ihrer zeitlichen Position analysieren kann.
Die so erkannten zeitlichen Positionen der selektiv pro¬ grammierbaren und erkannten Bit-Muster-Positionen stehen am Ausgang des Digital-Komparators zur Verfügung. Sie wer¬ den dem programmierbaren Trigger-Positions-Zähler, der gleichzeitig ein programmierbarer Zähler für die zweite Zeitbasis darstellt, zugeführt.
Ferner wird durch den „Hauptrechner und dessen Daten- und Adress-Bus und über aas in dem Konversions-Prozessor be- findliche Mikro-Computer-Interface dieser programrαierbare Trigger-Positions-Zähler auch die Trigger-Position zeit¬ lich in Relation zur Speicherkapazität des Hochgeschwin- digkeits-Schiebe-Registers programmierbar festgelegt.
Da nunmehr also der digitale Trigger-Amplitudenpunkt, des¬ sen Flanken-Kriterium und der Zeitpunkt des Triggerpunktes durch den Hauptrechner vorgeschrieben wurde, kann das Hocngescnwindigkeits-Schiebe-Register mit dem zeitlichen Nachrichtenausschnitt derart gefüllt werden, daß der Trig- ger-Punkt entsprechend den Vorgaben des Hauptrechners po¬ sitioniert ist.
Aus der Sicht des Gesamtsystems heißt das, daß die Abbil¬ dung des Zeitverlaufes der Nachricht in Abhängigkeit von dem nach Amplitude und Zeitpunkt vorwählbaren Trigger- Punkt im Hochgeschwindigkeits-Schiebe-Regi≤ter abgelegt wird. Damit ist erreicht, daß der Konversions-Prozessor einen Nachrichten-Ausschnitt (intermittierender Betrieb) eine Nachricht beliebig nach Zeitpunkt und/oder Amplitude abbilden kann.
Verwendet man zum Beispiel diesen Konversions-Prozessor innerhalb eines Oszillators, so heißt dieses in der Ter¬ minologie des Oszillators, daß der Trigger nach der Ana- log-Digital-Wandlung im digitalen Bereich der Signale frei wählbar ist nach Zeit und Amplitude und damit auch voll¬ automatisch immer gefunden und positioniert werden kann als sogenannter Pre- oder Post-Trigger.
Gestaltet man den programmierbaren Trigger-Positions-Zäh- 1er so, daß er in seiner Zähler-Kapazität genügend groß ist, kann auch von entsprechend großen Hochgeschwindig- keits-Zwischenspeichern der Zeitausschnitt gewählt werden.
Der programmierbare Positions-Zänler kann auch je nach den < durcn den Hauptprozessor gesetzten Bedingungen zwischen Normal- und Auto-Trigger unterscheiden, wobei er Dei. Nor¬ mal-Trigger-Betrieb dem Hauptrechner die vollzogene 'Auf¬ nahme erst dann meldet, wenn der vorgesetzte Trigger-Punkt gefunden wurde, während er bei Auto-Trigger-Betrieb aufge- nommene Bilder auch dann zur Verfügung anbietet, wenn kein Trigger-Punkt gefunden worden ist.
DarüDer hinaus wurde der programmierbare Trigger-Posi¬ tions-Zähler so gestaltet,., daß anstatt nach Amplituden- Kriterien nach digitalen Kriterien oder Taktimpulszahl- Vorgaben des Schieberegisters gesteuert werden und daß ferner eine beliebig vorsetzbare Zahl von Probenaufnahmen erfolgen kann, um dann die Aufnahme bis zum Eintreffen neuer Aufnahme-Kriterien zu stoppe-n.
Das führt zu Triggerarten, die in Oszillographen Disher noch nicht angewendet wurden. Natürlich kann auch eine
Betriebsart angewählt werden, wo ohne Amplituden-Kriterien eine Aufnahme bis zur maximalen Kapazität des Hochge- schwindigkeits-S'peicher erfolgen kann (Roll-Betrieb) .
Dem Blockschaltbild ist weiterhin zu entnehmen, daß neben dem selektierten Daten-Bus parallel geschalteten Digital- Komparator diese Daten aucn direKt über das Mikro-Compu- ter-Interface dem Daten-Bus des Hauptmikrocomputers zur Verfügung gestellt werden können.
Dieser Informationsweg bedeutet eine Umgehung des Konver¬ sions-Prozessors und führt zum-Beispiel bei entsprechend langsam gesteuerter Probenaufnahme zum dauernden Real- Time-Betrieb mit den aus dem Flash-Wandler stammenden Daten.
*
Hier* läßt sicn u.a. nur beispielhaft eine üauerabfrage bei entsprechender Sample-Folge-Frequenz erreichen, wo der Haupt-Micro-Prozessor diese Datenfolge-Geschwindigkeit verarbeiten Kahn. Dieser Datenverkehr kann sogar bidirek¬ tional erfolgen, d.h. auch der Mikro-Prozessor seinerseits könnte Daten über seinen Bus unα über oas kυnversionspro- zessorinterne Interface in das Schieberegister einlesen.
Diese besondere Betriebsart führt zu einer hoch interes¬ santen Anwendung der Funktionsumkehr des Hochgeschwindig- keits-Sc iebe-Registers. So lassen sich im Hauptrechner generierte Datenfolgen oder aus dessen Speicner stammende Datenfolgen über das Interface langsam in das Hochge- schwindigkeits-Schiebe-Register einlesen, um an dessen Ausgang diese Daten, mit hoher Frequenz getastet, einem
riochgeschwindigkeits-Digital-Analog-Wandler zuzuführen, der seinerseits wiederum ein HochgeschwindigKeits-Analog- Signal erzeugen^ Könnte. Für die hier vorliegende Applika¬ tion eines Oszillators führt diese Umkehrung zu einem ungewöhnlichen Ergebnis.
Mit Hilfe der Steuerung des Konversions-Prozessors wird eine über den Analog-Digital-Wandler aufgenommene, im Speicher des Hauptrechners abgelegte Nachricht nach einer beliebigen Speicherzeit wiederum als Hochgeschwindigkeits- Analog-Nachricnt über den Digital-Analog-Wandler ausgele¬ sen, wobei das Hochgeschwindigkeits-SchiebeRö ister jetzt die Daten-Pufferung in umgekehrter Richtung vornimmt.
Die Schaltungseinheit, die den programmierbaren Trigger- Positions-Zähler enthält, ist gleicnzeitig so ausgeführt, daß sie auch' als programmierbarer Zänler .für die zweite Zeitbasis bei der Abtastung fungieren kann. Im Prinzip führt sie dabei dieselben Aufgaben durch. Während in den programmierbaren Zeitsteuer-Scüaltkreis einprogrammiert wird, mit v/elcher Sampling-Rate die für die zweite Zeitba¬ sis vorgesehene Abtastung erfolgen soll, wird in den pro¬ grammierbaren Zähler für die zweite ZeitDasis - ähnlich wie für αie Trigger-Position - auch der Zeitpunkt (d.h. Position im Schieberegister) einprogrammiert, zu αem die zweite Zeitbasis einsetzen oder/und gegebenenfalls ge¬ stoppt werden soll. Der Zähler wird dabei synchron von dem zentralen programmierbaren Zeitsteuer-Schaltkreis getaktet und gibt seinerseits das Zählergebnis in Form eines Impul- ses als Meldung an den zentralen programmierbaren Zeit- steuer-SchaltKreis zurück, und geichfalls geht dieser Im-
puls an die programmierbare Multiplex-Steuerung . Dieses erzeugt seinerseits nach Beendigung des gesamten Abfrage-, Trigger-Positionierungs- und Zähler-Vorgangs für die zwei¬ te Zeitbasis einen generellen Stopp-Impuls zum definitiven Abschalten des gesamten ADfrage-Zykluses für einen Shift- Register-Inhalt, um bei dem pipelineförmigen Shiften der sequentiell eingelesenen Datenworte in das Shift-Register jede weitere Information, die durch Pulsflanken oder ande¬ re AblaufVorgänge entstehen könnten, eindeutig definiert als Abfrage-Ende-Zyklus zu kennzeichnen.
Die Multiplex-Steuerung ist ebenfalls programmierbar. Zu¬ nächst erzeugt sie z.B. für die Betriebsarten "Alternate" und "Chopped" oder auch den Einkanal-ßetrieb das entspre- chende ultiplex-Schalt-Signal und dessen invertiertes Signal. Mit diesen Signalen MX und f_X kann der Kreuz- mülitplexer in allen geschilderten Betriebsarten gesteuert werden.
Desgleichen kann aufgrund des vom prograi.in.ierbaren Digi¬ tal-Komparator gelieferten Trigger-Erkennungs-ϊmpulses für die Trigger-Arten, bei denen die Trigger-Quelle eine ande¬ re ist als der abzufragende und aufzuzeichnende Kanal, der Multiplexer-SchaltKreis das Multiplexer-U scnalt-Signal erzeugen, das _den Multiplexer-Schalter zunächst auf dem Trigger-Quelleh-Kanal hält, bis die Trigger-Amplitude er¬ kannt ist, um dann den Scnalter auf den abzufragenden Ka¬ nal umzulegen.
Ferner verfügt der Schaltkreis über ein Schift-Register- Output-Enable-Signal, das vom Mikrocomputer-Interface ge-
steuert wird und das dazu dienen kann, den Tristate-Aus- gang des Schi t-Registers zu steuern.
Um den hochintegrierten Hochgeschwindigkeits-Konversions- Prozessor noch, weiterhin zu nutzen, sind außer den Steuer¬ kreisen für die Flash-Wandler, die beschrieben wurden, noch zusätzliche Funktionen eingebaut, die anderen Zwecken der umgebenden ElektroniKschaltunge-n dienen können.
Es ist ein Pulse-Generator vorgesehen, der programmierbar nach Frequenz und Folge burst-Impuls-Folgen erzeugen kann. Abgeleitet von dem Quarz-üszillator und dem programmier¬ baren Vorteiler wird über Clock 3 der PulseGenerator, der seinerseits programmierbar ist, eingebaut. Durch Teilung der angelieferten Frequenzen kann er an seinen vier Aus- gangen das solcnermaßen programmierte Impuls-Paket über Treiberstufen an die Ausgänge des integrierten Schalt¬ kreises liefern:
1. den Burst-Pulse-Ausgang (Generator-Ausgang);
2. den Trigger-Impuls für das Tastverhältnis des Burst Generator;
3. den Generator-Clock als Grundfrequenz der einzelnen Burst-Impulse;
4. den Generator-Burst-Clock als Tastverhältnis von Burst Impuls-Gesamtdauer zu Burst-Impuls-Paket- Gesamt-Tastverhältnis.
Ferner ist im Gerät noch ein Teiler vorgesehen, der von außen über Counter Clock angelegte Signale durch 64 zu teilen gestattet' und als Counter Output wiederum nach außen geführt wird, über den Eingang Counter Reset kann der Zähler asynchron zurückgestellt werden.
Der Scnaltkreis verfügt auch über ein Shift-Reyister-Out- put-Enable-Signal-Ausga.rig, der vo Mikrocomputer-Inter¬ face gesteuert wird und der dazu dienen kann, den Tristate-Ausgang des Snift-Registers zu steuern.
Der Konversions-Prozessor ist also im wesentlichen gekenn¬ zeichnet durch einen vollständig mikroprozessor-kompati- blen Bus-Eingang für Daten, Adressen und Kontrollsignale. über einen Mikrocomputer-Interface arbeitet er auf einen internen Bus. über den internen Bus können ein Vorteiler für den On-board-usϊillator ein Zentraler Zeitsteuer- Schaltkreis, ein Impuls-Generator, ein Mulitplex-Signal- Erzeuger, ein Zähler für die zweite Zeitbasis und ein Zäh- 1er für die Trigger-Position sowie ein digitaler Amplitu- den-Komparator vorproyramrαiert werden.
Ferner befindet sicn ein 8 bit breiter Daten-Bus als Ein¬ gang für die vom Flash-Wandler gelieferten Daten mit ei- nem zwischengesciialteten Buffer-Register darin, das es ge¬ stattet, die vom Flash-Wandler gelieferten Daten zu selek¬ tieren. Diesem Daten-Selektions-Bus ist ein programmier¬ barer Komparator parallel geschaltet, der die Daten gemäß dem vorprogrammierten Datenmuster nach dem Muster und nach der Änderung der Muster von größeren zu kleineren oder auch von kleineren zu größeren Mustern erkennen kann.
Zusätzlich können die Kriterien auch über einen externen Trigger-Eingang^ eingegeben werden. Darüber hinaus ist der Digital-Komparator über die externen Zuleitungen Kompara¬ tor Low und Komparator High in seiner Bit-Breite noch nach oben erweiterbar.
Der Konversions-Prozessor stellt also einen Schaltkreis dar, der es gestattet, einen Flash-Wandler mit unter¬ schiedlichen Abfragefolgen im sog. intermittierenden Be- trieφ zu steuern, die von dem Flash-Wandler gelieferten Daten zu selektieren und die gelieferten bit-Muster zu er¬ kennen. Er kann diese selektierten Daten einem nachfolgen¬ den Hochgeschwindlgkeits-Speicnerelement zuführen,- um es optimal zu nutzen. Er kann die nachfolgenden Speicher, so- fern sie in Form eines Shift-Registers aufgebaut sind, derart direkt steuern. Er stellt die Shift-Frequenz zur. Verfügung und Kann über intern programmierbare Zänler die Position der Daten im Shift-Register bestimmen. Er besitzt außerdem ein internes Status-Register, das direkt vom Mi- krocomputer lesbar ist und über das z.B. Interrupt- oder Trigger-Meldung oder der gesamte interne Zustand abgefragt und auch getestet werden können.
Insoweit dient diese bidirektionale BUS-Verbindung dem Hauptprozessor von außen zum Einlesen von Daten und kann umgekehrt zur Erkennung des Programm-Status und auch zum Testen des Schaltkreises verwendet werden.
Die Erfindung beschränkt sich in ihrer Ausführung nicht auf das vorstehend angegebene bevorzugte Ausführungsbei¬ spiel. Vielmehr ist eine Anzahl von Varianten denkbar.
welche von der dargestellten Lösung auch bei grundsätzlich anders gearteten.-Ausführungen Gebrauch machen.