WO1985004268A1 - Programmable controller - Google Patents

Programmable controller Download PDF

Info

Publication number
WO1985004268A1
WO1985004268A1 PCT/JP1985/000127 JP8500127W WO8504268A1 WO 1985004268 A1 WO1985004268 A1 WO 1985004268A1 JP 8500127 W JP8500127 W JP 8500127W WO 8504268 A1 WO8504268 A1 WO 8504268A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
module
address
output
motherboard
Prior art date
Application number
PCT/JP1985/000127
Other languages
French (fr)
Japanese (ja)
Inventor
Michiya Inoue
Original Assignee
Fanuc Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Ltd filed Critical Fanuc Ltd
Publication of WO1985004268A1 publication Critical patent/WO1985004268A1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1188—Detection of inserted boards, inserting extra memory, availability of boards
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21078—Fixed address of slot on motherboard changed, using address convertor, decoder

Definitions

  • the invention relates to a numerical control system for numerically controlling a machine tool or the like, in which a numerical control device (a CNC device) configured by a computer and a machine side such as a machine tool are used. It relates to a program controller that performs various auxiliary tasks based on the finger from the CNC device.
  • a numerical control device a CNC device
  • a program controller that performs various auxiliary tasks based on the finger from the CNC device.
  • an input / output module for performing auxiliary work can be mounted at any position on the motherboard, and the input / output module is occupied. The position of the 100 million area can be freely arranged on the memory.
  • a sequence and a program are stored in a memory, and the processor executes the sequence program ⁇ -gram.
  • the sequence of the machine is controlled by the robot.
  • the control signal is sent to the CNC device, and the machine is controlled based on the finger of the CNC device. It performs sequence control.
  • FIG. 1 is a block diagram schematically showing a numerical control system equipped with a programmable controller, and the prior art will be described with reference to FIG. explain.
  • the processor (CPU) of the CNC device has an address bus (A ⁇ 1) and a data bus. (Common bus consisting of (B1)) is connected, and memory (ROMZRAM) is connected to this address bus (AB1) and data path (DB1). , Tape reader interface, NC device panel interface, position control device, and t: Gramable controller ⁇ -PC (PC) Are connected to each other.
  • the PC device has an I / O module that performs various auxiliary tasks on the motherboard '10 as shown in FIG. , N,..., N are attached to control the control target.
  • module card 1 is AC 100 V input module
  • module card 2 is AC 100 V output module
  • module PC card 3 is a DC 24 V output module
  • module card
  • n is a DC 24 V input module.
  • the sequence control of the high-power circuit according to the system by changing the input / output module card on the motherboard 10 according to the system To be performed.
  • the position of the input / output module mounted on the motherboard 10 that is, the slot position of the motherboard 10.
  • the input / output modules 1, 2, and 3 are recorded in a predetermined area of the memory in order from the top. I have.
  • the switch state may be used to determine an address in the memory space of the module.
  • the PC performs a wide variety of sequence control, and the area occupied by each I / O module power S memory is However, it is difficult to make a one-to-one correspondence between the input / output module and the memory.
  • the present invention solves the problems of the conventional PC device. Since it has already been done, the I / O module for sequence control can be installed at any position on the motherboard, and the I / O module can be installed. The contents of the I / O module can be stored in an arbitrary size of the memory, thereby facilitating the attachment and detachment of the I / O module to and from the motherboard, and In addition, the space above the motherboard is effectively used, and the memory space for storing the contents of the module is effectively divided according to the control system. The aim is to provide a PC that can be used.
  • a microprocessor, a memory, and a plurality of input / output modules connected to the processor by a common node are mounted.
  • a programmable controller having a board, a physical mounting position of the input / output module on the motherboard and the input / output module Means for defining the address on the communal of the user and the size of the address space to be occupied; and means mounted on the motherboard based on the defined information.
  • the physical mounting position of the module and the position in the logical address space are independently selected. Professional grayed La Ma Bull co-down door low-La and means for is provided.
  • the programmable controller according to the present invention performs address conversion in accordance with the input module mounted on the motherboard.
  • Mount on board The position of the input / output module to be attached, that is, the slot position of the motherboard and the position on the memory occupied by the input / output module are one pair.
  • the I / O module can be installed at any position on the motherboard without having to set the settings for 1. Therefore, it is easy to attach and remove the I / O module to and from the motherboard, and effectively adapt the space on the motherboard to the target. It can be used.
  • the memory space for storing the contents of the input / output modules can be effectively allocated according to the control system.
  • it is not necessary to set an address in the memory corresponding to a new I / O module which is troublesome. It has many effects, such as being able to save time.
  • Fig. 1 is a block diagram showing the outline of the numerical control system.
  • Fig. 2 is a perspective view showing the mounting state of the input / output module on the motherboard.
  • the figure shows an arrangement diagram of the contents of the input / output module on the memory.
  • Fig. 4 shows an embodiment of the programmable * controller according to the invention.
  • FIG. 5 is a block diagram showing the configuration of an input / output module, and
  • FIG. 6 is a programmable controller according to the present invention.
  • the perspective view showing the mounting state of the input / output module on the motherboard, and FIGS. 7 and 8 are * Programmers according to the invention. It is an arrangement diagram of data on the memory in the controller. - Best mode for implementing
  • FIG. 4 is a block diagram showing one embodiment of the * C device according to the invention.
  • 11 performs predetermined sequence processing based on the control program and the sequence program
  • the ⁇ sessor (CPU) indicates The sequence program in which the R0M that controls the control program of the Pc device and the function of the high-power circuit are theoretically programmed with the code now.
  • a memory R0 ⁇ RAM
  • 13 which is kneaded by a common path consisting of the address bus AB 2 and the data path DB 2 is the address path A to the CPU 11.
  • An address converter connected via the line 2 and having a built-in address conversion table 14 is a decorating device that is in contact with the address converter 13.
  • Da (DE C) receives the converted address signal from the address converter 13, decodes the converted address signal, and modifies the input / output module 1 on the motherboard 10. Outputs a positive pull signal at the specified position in 2 and 3.
  • the plurality of input / output modules 1, 2, 3,..., N can be mounted at arbitrary positions on the motherboard 10 as shown in FIG.
  • the motherboard 10 The I / O module 3 is mounted on the slot SL i, and the I / O module 1 is mounted on the slot SL 3.
  • the CPU 11 has a defined position of the input / output module on the motherboard 10 and a position on the memory 12 of the input / output module. If the add-on, the loss converter 13 and the decoder 14 which are the feature points of the present invention are not provided, the physical characteristics of the input / output module are not provided.
  • the logical mounting position and the logical position of the input / output module in the space of the memory 12 correspond to a fixed relationship.
  • the physical mounting position of the input / output modules 1, 2, 3,... On the motherboard 10 and the input / output modules Determines the address and occupied address space on the common bus that is bowed out of the PU 11 of modules 1, 2.3,... .
  • the I / O modules 1, 2, 3,... Mounted on the common bus are determined by a predetermined logical address. So that they can be rearranged in space.
  • all of the address buses AB 2 drawn from the CPU 11 are connected to the input / output module 1, 2, 3,..., Branching from the address signal AB 2, through the address converter 13 and the decoder 14, Connect to modules 1, 2, 3, and so on.
  • Figure 5 is a block diagram of I / O modules 1, 2, and 3, where 20 is a decoder and 21 and 22 are andges. — To, 23, and 24 are latches, and 25 and 26 are driver circuits.
  • the input / output module is selected, and decoding is performed based on the information.
  • the decoded output is input to AND gates 21 and 22.
  • a write signal WR is input to the AND gates 21 and 22.
  • the inputs 21 and 22 generate an output signal upon input of a transmittable (enable) intrusion signal output from the decoder 14 and the output signal is generated.
  • latches 2 3, 2 4 is the data when the data carbonochloridate scan DB the data D 0 ⁇ D s and through the Ru play input, La an output signal corresponding to the input of the data of its pitch This is output to the driver circuits 25 and 26.
  • the driver circuits 25 and 26 perform sequence control of the high-power circuit to obtain the output signals. I can do it.
  • the present invention connects an address converter 13 to an address path A 2 drawn from the CPU 11, and the address converter 13 controls the address converter 13. It is configured to convert the address of slot SL ⁇ with I / O module 3 installed. That is, the address converter 13 has a built-in conversion table, converts the address 1 of the slot SLi to the address 3, and converts the address.
  • the address bus AB2 the lower three bits are used for the address in the I / O module, and The upper 3 bits should be used to select the slot of the input / output module, and the upper bits should be used to transmit the information for decoding.
  • the input / output modules 1, 2, 3,... ⁇ are connected to the motherboard as shown in FIG.
  • the sequence in the memory 12 can be arbitrarily selected. For example, it can be stored in a space that is not properly used, as shown in Fig. 7 Cb).
  • the programmable ⁇ -programmable controller according to the present invention can be adjusted according to the input / output module mounted on the motherboard. Since the data conversion is performed, the input / output module can be mounted at an arbitrary position on the motherboard, and accordingly, a wide variety of sequences can be installed. Suitable for use in numerical control systems of machine tools that perform control

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

A programmable controller having a common-bus type mother board (10) equipped with a plurality of input/output modules (1, 2, 3, ..., n), permits the input/output modules (1, 2, 3, ..., n) to be mounted at any positions on the mother board (10). The programmable controller has address converter means consisting of an address converter (13) and a decoder (14), and enables the input/output modules mounted on the mother board (10) to be rearranged according to a predetermined order on logic address space.

Description

明 細 書  Specification
プ α グ ラ マ ブル · コ ン ト ロ ー ラ  Programmable controller
技 術 分 野  Technical field
*発明 は 、 工作機械等を数値制御する 数値制御 シ ス テ ム に お い て 、 コ ン ピ ュ ー タ構成に よ る数値制御装置 （ C N C 装置） と 工作機械等の機械側 と の間 に あ っ て 、 C N C 装置か ら の指今に 基づいて種 々の補助的 な仕事を行 う プ ロ グ ラ マ プル · コ ン ト ロ ー ラ に関する も の で あ る 。 特 に 、 本発明 は 、 補助的 な仕事を行 う入出 力 モ ジ ュ ー ル を マザ一ボ ー ド の任意 の位置に装着でき 、 かつ、 入出 力 モ ジ ュ ー ルが 占 有す る 記億領域の位置 も メ モ リ 上 に 自 由 に 配列 で き る プ ロ グ ラ マ プル · コ ン ト α — ラ 提供す る に あ る 。  * The invention relates to a numerical control system for numerically controlling a machine tool or the like, in which a numerical control device (a CNC device) configured by a computer and a machine side such as a machine tool are used. It relates to a program controller that performs various auxiliary tasks based on the finger from the CNC device. In particular, according to the present invention, an input / output module for performing auxiliary work can be mounted at any position on the motherboard, and the input / output module is occupied. The position of the 100 million area can be freely arranged on the memory.
背 景 技 術  Background technology
数値制御 シ ス テ ム に - ける プ πグ ラ マ ブル · コ ン ト 口 Programmable control port for numerical control systems
— ラ （ P C 装置） は 、 メ モ リ に シ ー ケ ン ス ， プ ロ グ ラ ム が記億 され、 こ の シ ー ケ ン ス · プ σ グ ラ ム を プ ロ セ ッ サ が実行 す る こ と に よ っ て機械の シー ケ ン ス制御 を行 う も の で あ っ て 、 C N C 装置 と は制御信号の や り と り が行 わ れ、 C N C 装置の指今に基づいて機械の シ ー ケ ン ス 制御 を行 う も の で あ る 。 — For a PC (PC device), a sequence and a program are stored in a memory, and the processor executes the sequence program σ-gram. In this method, the sequence of the machine is controlled by the robot.The control signal is sent to the CNC device, and the machine is controlled based on the finger of the CNC device. It performs sequence control.
第 1 図は 、 プ ロ グ ラ マ ブル · コ ン ト ロ ー ラ を 備 えた 数 値制御 シ ス テ ム の概略 を示すプ ロ ッ ク 図 で あ り 、 該図 を 用 い て従来技術 を説明する。 C N C 装置 の プ ロ セ ッ サ （ C P U ) に は ア ド レ ス バ ス （ A Β· 1 ) お よ びデ一 タ ノく ス ( ひ B 1 ) か ら な る コ モ ンバ スが接続 ざれて お リ 、 こ の ア ド レ ス バ ス （ A B 1 ) お よびデー タ パ ス （ D B 1 ) に 、 メ モ リ （ R O M Z R A M ) 、 テー プ リ ー ダ イ ン タ 一 フ - — ス 、 N C 装置盤 イ ン タ ー フ ェ ー ス 、 位置制御装置お よ び プ t: グ ラ マ ブル · コ ン ト α—ラ （ P C ) が各 々接統 されて い る 。 FIG. 1 is a block diagram schematically showing a numerical control system equipped with a programmable controller, and the prior art will be described with reference to FIG. explain. The processor (CPU) of the CNC device has an address bus (AΒ1) and a data bus. (Common bus consisting of (B1)) is connected, and memory (ROMZRAM) is connected to this address bus (AB1) and data path (DB1). , Tape reader interface, NC device panel interface, position control device, and t: Gramable controller α-PC (PC) Are connected to each other.
と こ ろ で 、 P C 装置 に は、 第 2 図に示 さ れ る よ う に マ ザ— ボ ー ド' 1 0 上 に 種 々 の補助的な仕事 を行わせ る 入 出 力モ ジ ュ ー ル 1 、 2 、 . 3 、 · · ♦ n を取付けて制御対象 を 制御す る よ ラ に し てい る 。 例えば、 モ ジ ュ ー ル カ ー ド 1 は A C 1 0 0 V 入力モ ジ ュ ー ル、 モ ジ ュ ー ル カ ー ド 2 は A C 1 0 0 V 出力 モ ジ ュ ー ル 、 モ ジ ュ ー ル カ ー ド、 3 は D C 2 4 V 出 力モ ジ ュ ー ル、 モ ジ ュ ー ル カ ー ド、 n は D C 2 4 V 入力モ ジ ュ ー ル と い っ た よ う に、 P C 装置は入出 力 モ ジ ュ ー ル カ ー ド を マザ一ボー ド 1 0 上 で シ ス テ ム に 応 じ て 差 し か え て シ ス テ ム に応 じた強電 回路の シ ー ケ ン ス制御 を行わ せ る よ う に し て い る 。 と こ ろ が 、 従来の P C 装置は、 マ ザ一ボー ド 1 0 上に装着 さ れ る 入 出 力 モ ジ ユ ー ル の位置、 つま り マザ一ボ ー ド 1 0 の ス ロ ッ ト 位置 S L 1 · · · S L it と それ ら の入出力モ ジ ュ ー ルが占有一 する P C 装置内の メ モ リ 上の位置 と は 1 対 1 に 対応 さ せ る よ ラ に な っ て レヽ る 。 即 ち、 第 3 図 に示 さ れ る よ う に 、 入出力 モ ^ ュ ー ル 1 、 2、 3 は メ モ リ の所定領域に上か ら順番 に 記億 され る よ う に な っ ている。 ま た 、 他の方法 と し て各入出 力モ ジ ュ ー ル に ア ド、 レ ス設定 ス ィ ツ チ を設 け 、 こ の ス ィ ツ チ状態 に よ っ て モ ジ ュ ー ル の メ モ リ 空間 上 に お'け る ア ド レ ス が決定される よ う に構成す る場合 も あ る 。 At this point, the PC device has an I / O module that performs various auxiliary tasks on the motherboard '10 as shown in FIG. , N,..., N are attached to control the control target. For example, module card 1 is AC 100 V input module, module card 2 is AC 100 V output module, module PC card, 3 is a DC 24 V output module, module card, and n is a DC 24 V input module. The sequence control of the high-power circuit according to the system by changing the input / output module card on the motherboard 10 according to the system To be performed. However, in the conventional PC device, the position of the input / output module mounted on the motherboard 10, that is, the slot position of the motherboard 10. SL 1 ··· SL it and the position on the memory in the PC device occupied by those input / output modules correspond to one-to-one. . Immediately, as shown in FIG. 3, the input / output modules 1, 2, and 3 are recorded in a predetermined area of the memory in order from the top. I have. As another method, add an add / less switch to each input / output module. However, in some cases, the switch state may be used to determine an address in the memory space of the module.
前記 し た よ う に マ ザーボ一 ド上の入出 力モ ジ ュ ー ル の 装着位置 と 、 それ ら を通 して入力ざれる 信号の メ モ リ 上 に おけ る 記億位置が 1 対 1 に対応 し てい る と 下記の よ う な問題点が あ っ た。  As described above, there is a one-to-one correspondence between the mounting positions of the input / output modules on the motherboard and the memory locations of the signals that can be input through them on the memory. There were the following problems if they were addressed.
C 1 ) 入 出 力 モ ジ ュ ー ルをマザ一ボー ド上の誤 っ た個所 へ装着 す る と 、 強電 シ ー ケ ン ス制御の誤動作、 電気素子 の焼損等 を招来す る 。 の こ と は入出力 モ ジ ュ ー ルが增 加す る ほ ど そ の確立 は高 く な り 問題であ る 。  C 1) If the I / O module is installed in the wrong place on the motherboard, malfunction of the high-power sequence control and burning of the electric element may be caused. The problem is that the more I / O modules are added, the higher the probability of their establishment.
( 2 ) 入出力 モ ジ ュ ールをマザ一ボ ー ド上 に装着す る 場 合 に 、 特 に入 出 力モ ジ ュ ールが多 く な る と 定 ま っ た位置 、 つ ま り 、 定 ま っ た ス ロ ッ ト への取付、 取外 し が困難 で あ る 。  (2) When the I / O module is mounted on the motherboard, the position where the number of I / O modules is particularly large, that is, However, it is difficult to mount or remove the slot.
C 3 ) P C に お い て は多種多様の シ ー ケ ン ス制御 を 行 つ て お り 、 そ れ ぞれ の 入出力モ ジ ュ ール力 S メ モ リ 上 占 有 す る 領域は も の に よ っ て ま ち ま ち であ り 、 入出 力 モ ジ ュ 一 ル と メ モ リ の位置を 1 対 1 に対応させる こ と は 難 し く な つ て き てレ、 る 。  C 3) The PC performs a wide variety of sequence control, and the area occupied by each I / O module power S memory is However, it is difficult to make a one-to-one correspondence between the input / output module and the memory.
C 4 ) 入出力 モ ジ ュ ー ル交換に際 し て、 新 し い 入出 力 モ ジ ュ ー ル に ア ド レ ス を 設定する必要があ り 、 手間がかか り 面倒 であ る 。  C 4) When replacing the I / O module, it is necessary to set an address for a new I / O module, which is troublesome and troublesome.
発 明 の 開 示  Disclosure of the invention
末発明は 、 前記従来の P C 装置におけ る 問題点 を解块 す る に な された も の で、 シー ケ ン ス制御のため の入出力 モジ ュ ール を マザー ボ一 ド上の任意の位置に装着で き 、 かつ、 そ の入出力モ ジ ュ 一ルの内容はメ モ リ の任意の位 釐に記億でき 'る よ う にする こ と によ リ マザ一ボ― ド へ の入出力モ ジ ユ ールの取付、 取外し を容易に し 、 かつ 、 マザー ボ 一 ド、上の空間 を有効に利用する と と も に 、 該モ' ジ ュ ー ル の内容を記億する メ モ リ 空間を制御 シ ス テ ム に 対応 し て有効に割 り 当てる こ とができ る よ う に した P C を提供する こ と を 目 的 とする。 The present invention solves the problems of the conventional PC device. Since it has already been done, the I / O module for sequence control can be installed at any position on the motherboard, and the I / O module can be installed. The contents of the I / O module can be stored in an arbitrary size of the memory, thereby facilitating the attachment and detachment of the I / O module to and from the motherboard, and In addition, the space above the motherboard is effectively used, and the memory space for storing the contents of the module is effectively divided according to the control system. The aim is to provide a PC that can be used.
本癸明に よ れば、 ブ α セ サ と 、 メ モ リ と 、 前記プ ロ セ ッ サ に コ モ ンノく ス に よ っ て接続され複数の入出力モ ジ ユ ー ル を装着する マ ザ一ボー ド を有する プ ロ グ ラ マ ブル • コ ン ロ 一 ラ に おい て、 前記マザー ボ 一 ド上 に おけ る 入出力 モ ジ ュ ー ^の物理的実装位置 と 、 前記入出力モ ジ ユー ルの コ モ ンバ ス上 における ァ ド レ ス お よ び占有す る ア ド レ ス空間 の大き さ を定義する手段と 、 該定義 された 情報に基づいて前記マザ一ボ一 ドに実装 された入出力モ ジ ユ ールを所定の爵序で論理ア ド レ ス空間上で並ベか え る 手段：と 、 前記 2 つ の手段によ り マザ - ボ ー ド上に おけ る 入出 力モ ジ ュ ー ル の物理的実装位置 と 、 論理 ア ド レ ス 空間上 におけ る 位置 と を独立に選択する 手段 と を備えた プロ グ ラ マ ブル · コ ン ト ロー ラ が提供 される 。  According to the present invention, a microprocessor, a memory, and a plurality of input / output modules connected to the processor by a common node are mounted. In a programmable controller having a board, a physical mounting position of the input / output module on the motherboard and the input / output module Means for defining the address on the communal of the user and the size of the address space to be occupied; and means mounted on the motherboard based on the defined information. Means for arranging the input / output modules on the logical address space in a predetermined order: and input / output on the motherboard by the above two means. The physical mounting position of the module and the position in the logical address space are independently selected. Professional grayed La Ma Bull co-down door low-La and means for is provided.
太発明 に よ る プ ロ グ ラ マブル コ ン ト ロ ー ラ は マザ ―ボー 上 に実装 ざれた入岀カモジ ユール に応 じ て、 ァ ド レ ス変換を行 う よ う に したので、 マザ 一 ボ ー ド上 に 装 着 され る 入出 力モ ジ ュ ールの位置、 即ち 、 マザ 一 ボ 一 ド の ス ロ ッ ト 位置 と 、 入出力モ ジ ュ ー ルが 占有す る メ モ リ 上の位置 と は、 1 対 1 に対応 し て設定す る 必要が な く 、 入出力 モ ジ ュ ー ル を マザ一ボー ド上の任意の位置に装着 す る こ と がで き る 。 従 っ て、 マザ一 ボ一 ド、への 入出力 モ ジ ュ ー ル の取付、 取外 しが容易 と な り 、 かつ、 マザ ー ボ 一 ド上 の空間 を制 対象に順応 させて有効 に利用す る こ と が で き る 。 ま た 、 入出力モ ジ ュ ー ルの 内容 を 記億す る メ モ リ 空間は 制御 シ ス テ ム に対応させて有効 に 割 り ふ る こ と が で き る 。 更 に 、 入出力モ ジ ュ ー ル の交換 の際、 新 し い入 出力モ ジ ュ ー ル に対応 し て メ モ リ に ア ド レ ス を設 定す る 必要がな く 、 こ の手間を省 く こ と が で き る な ど の 多 く の効果を 奏す る 。 The programmable controller according to the present invention performs address conversion in accordance with the input module mounted on the motherboard. Mount on board The position of the input / output module to be attached, that is, the slot position of the motherboard and the position on the memory occupied by the input / output module are one pair. The I / O module can be installed at any position on the motherboard without having to set the settings for 1. Therefore, it is easy to attach and remove the I / O module to and from the motherboard, and effectively adapt the space on the motherboard to the target. It can be used. In addition, the memory space for storing the contents of the input / output modules can be effectively allocated according to the control system. Furthermore, when replacing an I / O module, it is not necessary to set an address in the memory corresponding to a new I / O module, which is troublesome. It has many effects, such as being able to save time.
図面の簡単な説明  BRIEF DESCRIPTION OF THE FIGURES
第 1 図は数値制御 シ ス テ ム の概略を示す ブ ロ ッ ク 図 、 第 2 図 は入出 力 モ ジ ュ ールのマザー ボ一 ド 上 へ の実装状 態を示 す斜視 図、 第 3 図は メ モ リ 上への入出力 モ ジ ユ ー ル の内容の配列図、 第 4 図は太発明 に よ る プ ロ グ ラ マ ブ ル * コ ン ト ロ ー ラ の一実施例を示すブ ロ ッ ク 図 、 第 5 図 は入 出 力モ ジ ュ ー ル の構成を示すブ ロ ッ ク 図、 第 6 図 は 本発明 に よ る プ ロ グ ラ マ ブル · コ ン ト ロ ー ラ に おけ る 入 — 出 力モ ジ ュ ー ルのマ ザ一 ボー ド上への実装状態 を示す斜 視図、 第 7 図 お よ び第 8 図は *発明 に よ る プ ロ グ ラ マ ブ ル · コ ン ト ロ ー ラ に おけ る メ モ リ 上への デ ー タ の配列 図 で あ る 。 - 明 を実施するための最良の形態 Fig. 1 is a block diagram showing the outline of the numerical control system. Fig. 2 is a perspective view showing the mounting state of the input / output module on the motherboard. The figure shows an arrangement diagram of the contents of the input / output module on the memory. Fig. 4 shows an embodiment of the programmable * controller according to the invention. FIG. 5 is a block diagram showing the configuration of an input / output module, and FIG. 6 is a programmable controller according to the present invention. The perspective view showing the mounting state of the input / output module on the motherboard, and FIGS. 7 and 8 are * Programmers according to the invention. It is an arrangement diagram of data on the memory in the controller. - Best mode for implementing
以下 *発明 を第 4 図乃至第 8 図に示す一実施例 に基 づい て具体的 に説明する 。  Hereinafter, the invention will be specifically described based on an embodiment shown in FIGS. 4 to 8.
第 4 図は、 *発明 に よ る Ρ C装置の一実施例を示すブ ッ ク 図で あ る 。 同 図におい て、 1 1 は制御ブロ グ ラ ム お よび シ ー ケ ン ス · プ グラ ム に基づいて所定の シ ー ケ ン ス 処理を行 ぅ ブ σ セ ッ サ （ C P U ) 、 1 2 は P c装置 の制御 プ ロ グ ラ ム を sd億する R 0 Mおよ び強電回路の機 能を命今コ ー ドで理論的にプロ グ ラ ム した シ ー ケ ン ス · プ 口 グ ラ ム や後述す る 入出力モ ジ ユ ールお よ び そ の装着 位置等の丁一タ を記億する R A Mか ら な る メ モ リ （ R 0 Μ R A M ) で、 刖記 C P U 1 1 に ァ ド レ ス バ ス A B 2 お よびデー タ パ ス D B 2 か ら な るコ モ ン く ス に よ っ て接 練 されて い る 1 3 は前記 C P U 1 1 に ァ ド レ ス パ ス A Β 2 を介 し て接続 され る ア ド レ ス変換器 で、 ァ ド レ ス変 換テー ブル を 内蔵 し て い る 1 4 は該ア ド レ ス変換器 1 3 に接繞す る デコ 一 ダ （ D E C ) で、 ア ド レ ス変換器 1 3 か ら 、 変換後の ァ ド レ ス信号を受け、 これを デコ 一 ド し てマザ一 ボー ド 1 0 上の入出力モ ジ ュ 一 ル 1 、 2、 3 の所定の位置ヘ イ ネ ー.プル信号を 出力す る 。 こ れ ら ア ド、 レ ス変换器 1 3 と デコ ーダ ！■ 4 と に よ つ て ァ ド レ ス変換手段 を植成 し ている。  FIG. 4 is a block diagram showing one embodiment of the * C device according to the invention. In the figure, 11 performs predetermined sequence processing based on the control program and the sequence program, and the σ sessor (CPU), and 12 indicates The sequence program in which the R0M that controls the control program of the Pc device and the function of the high-power circuit are theoretically programmed with the code now. A memory (R0ΜRAM) consisting of a RAM that stores data such as the input / output module and its mounting position, which will be described later. 13 which is kneaded by a common path consisting of the address bus AB 2 and the data path DB 2 is the address path A to the CPU 11. An address converter connected via the line 2 and having a built-in address conversion table 14 is a decorating device that is in contact with the address converter 13. Da (DE C), receives the converted address signal from the address converter 13, decodes the converted address signal, and modifies the input / output module 1 on the motherboard 10. Outputs a positive pull signal at the specified position in 2 and 3. These add-ons, transformers 13 and decoders! ■ Address conversion means are being planted by (4).
前記複数の入出力モ ジュ 一ル 1 、 2、 3 、 · · n は 、 第 6 図 に示す よ う に マザ一ボー ド 1 0 上の任意の位置 に装着す る こ と ができ る。 例えば、 マザ一ボ ー ド 1 0 の ス σ ッ ト S L i 上 に 入出力モ ジ ュ ー ル 3 、 ス ロ ッ ト S L 3 上 に 入出力モ ジ ュ ー ル 1 が実装される 。 一方 、 C P U 1 1 は定義 されて い る マザ一ボ ー ド 1 0 上の入 出力モ ジ 一 ル の位置 と 、 そ の入出力モ ジ ュ ー ル の メ モ リ 1 2 上 に おけ る 位置 を把握 し てお り 、 本発明の特徴点 で あ る ァ ド、 レ ス 変換器 1 3 及びデコ ー ダ 1 4 が設 け られ てい な け れば、 入出 力 モ ジ ュ ー ル の物理的な実装位置 と 該入出 力 モ ジ ュ ールの メ モ リ 1 2 の空間上におけ る 論理的な位置 は固定 された 関係に対応ずけ られてい る 。 The plurality of input / output modules 1, 2, 3,..., N can be mounted at arbitrary positions on the motherboard 10 as shown in FIG. For example, if the motherboard 10 The I / O module 3 is mounted on the slot SL i, and the I / O module 1 is mounted on the slot SL 3. On the other hand, the CPU 11 has a defined position of the input / output module on the motherboard 10 and a position on the memory 12 of the input / output module. If the add-on, the loss converter 13 and the decoder 14 which are the feature points of the present invention are not provided, the physical characteristics of the input / output module are not provided. The logical mounting position and the logical position of the input / output module in the space of the memory 12 correspond to a fixed relationship.
本発明 にお い て は 、 まず、 入出力モ ジ ュ ー ル 1 、 2 、 3 、 · · · の マザ一 ボ ー ド 1 0 上に おけ る 物理的な実装 位置 と 、 前記入出力モ ジ ュ ー ル 1 、 2 . 3 、 · · ， の P U 1 1 か ら 弓 I 出 さ れる コ モ ン バ ス上に おけ る ァ ド レ ス 及び 占 有す る ア ド レ ス 空間を块定する 。 そ こ で 、 こ の决 め られた情報 に基づ い て前記コ モ ン バ ス 上 に実装 された 入出力 モ ジ ュ ー ル 1 、 2 、 3 、 · · · を 所定の論理 ア ド レ ス空間上で並べか え る よ う にする 。 即 ち 、 本発明 に お い ては 、 第 4 図に示 される よ う に、 C P U 1 1 力 ら 引 出 された ァ ド レ ス バ ス A B 2 を全部入出力 モ ジ ュ ー ル 1 、 2 、 3 、 · · · に取 り 込まないで、 ア ド レ ス ノく ス A B 2 か ら分岐 し て ァ ド レ ス変換器 1 3及びデ コ ー ダ 1 4 を 介 し て 、 入出力 モ ジ ュ ール 1 、 2 、 3 、 · · · に 接綠す る よ う に す る 。  In the present invention, first, the physical mounting position of the input / output modules 1, 2, 3,... On the motherboard 10 and the input / output modules Determines the address and occupied address space on the common bus that is bowed out of the PU 11 of modules 1, 2.3,... . Then, based on the determined information, the I / O modules 1, 2, 3,... Mounted on the common bus are determined by a predetermined logical address. So that they can be rearranged in space. In other words, in the present invention, as shown in FIG. 4, all of the address buses AB 2 drawn from the CPU 11 are connected to the input / output module 1, 2, 3,..., Branching from the address signal AB 2, through the address converter 13 and the decoder 14, Connect to modules 1, 2, 3, and so on.
第 5 図は入 出 力モ ジ ュ ー ル 1 、 2 、 3 、 の ブ ロ ッ ク 図 であ り 、 図中 、 2 0 はデコ ー ダ、 2 1 、 2 2 は ア ン ド ゲ — ト 、 2 3 、 2 4 は ラ ッ チ、 2 5 、 2 6 は ド ラ イ バ回路 であ る 。 Figure 5 is a block diagram of I / O modules 1, 2, and 3, where 20 is a decoder and 21 and 22 are andges. — To, 23, and 24 are latches, and 25 and 26 are driver circuits.
この 第 5 図 に基づいて、 入出力モジュ ール 1 、 2 、 3 、 · * · の作用 に つ い て説明する。  The operation of the input / output modules 1, 2, 3,... * Will be described based on FIG.
デコ ー ダ 2 ひ はア ド レ ス バ ス A B 2 か ら の情報 A 0 、 Information A 0 from the decoder bus A B 2
A i , A 2 を取 リ こ む と と も に入出力モ ジ ュ ー ル の遷択 を行い 、 その情報に 基づいてデコー ドす る 。 そ のデコ ー ド された出力はア ン ドゲ一 ト 2 1 、 2 2 に入力 され る 。 ま た 、 ア ン ドゲー ト 2 1 、 2 2 、 に は ラ イ ト 信号 W R が 入力 ざれる 。 そ して 、 ア ン ドゲー ト 2 1 、 2 2 は前記デ コ ー ダ 1 4 か ら 出力 される送信可 （ イ ネ 一 ブル） 侵号を 入力す る と 、 出力信号を発生 し、 該信号 を ラ ッ チ 2 3 、 2 4 に 出力する 。 一方、 ラ ッ チ 2 3 、 2 4 は前記デー タ ノく ス D B を 介 し てデー タ D 0 〜 D s が入力 ざれ る と 、 そ のデー タ の入力 に対応 した出力信号を ラ ッ チ し 、 これ を ド ラ イ バ回路 2 5 、 2 6 に出力する。 こ の ラ ッ チ 2 3 、 2 4 か ら入力す る信号に ょ リ 、 ド ラ イ バ回路 2 5 、 2 6 は強電回路の シ ー ケ ン ス制御を行 ラ 出力信号を得 る こ と がで き る。 When A i and A 2 are loaded, the input / output module is selected, and decoding is performed based on the information. The decoded output is input to AND gates 21 and 22. In addition, a write signal WR is input to the AND gates 21 and 22. And, the inputs 21 and 22 generate an output signal upon input of a transmittable (enable) intrusion signal output from the decoder 14 and the output signal is generated. Are output to the latches 23 and 24. Meanwhile, latches 2 3, 2 4 is the data when the data carbonochloridate scan DB the data D 0 ~ D s and through the Ru play input, La an output signal corresponding to the input of the data of its pitch This is output to the driver circuits 25 and 26. In response to the signals input from the latches 23 and 24, the driver circuits 25 and 26 perform sequence control of the high-power circuit to obtain the output signals. I can do it.
こ こ で、 更 に、 *発明に係る ア ド レ ス 変更の手法に つ いて、 説明す る 。  Here, the method of address change according to the invention will be further described.
例えば、 第 6 図に示 される よ う にマザ 一 ボー ド 1 0 の ス σ ッ ト S L L に入出力モ ジ ュ ー ル 3 を装着す る と 、 ァ ド' レ ス変換を し ない場合には、 第 4 図に示 され るメ モ リ 1 2 は ス ロ ッ ト S L 1 には入 Φ力モ ジ ュ ー ル 1 が獎着さ れて い る と 記憶 し て い る 。 そ こ で、 末発明 は C P U 1 1 か ら 引 出 され る ァ ド レ ス パ ス A 2 に ア ド レ ス変換器 1 3 を接続 し 、 該ア ド レ ス変換器 1 3 に よ っ て入出 力モ ジ ュ ー ル 3 が装着 された ス ロ ッ ト S L 丄 の ァ ド レ ス を変換 す る よ う に構成 し てい る 。 即ち 、 こ のァ レ ス変換器 1 3 は変換 テー ブ ル を 内蔵 し てお り 、 ス ロ ッ ト S L i の ア ド レ ス 1 を ァ ド レ ス 3 に変換 し 、 こ の変換 し た ァ ド レ ス を デ コ ー ダ 1 4 を介 し てマザ一ボー ド 1 0 上の各入出 力 モ ジ ュ ー ル に ィ ネ ー ブル信号 と し て出力す る よ う に構成 し てい る 。 こ の う に構成する ために は第 8 図 に 示 され る よ う に ア ド レ ス バ ス A B 2 に 、 下位 3 ビ ッ ト は入出 力 モ ジ ュ ー ル内 ア ド レ ス 用 、 更に、 上位 3 ビ ッ ト は入出 力 モ ジ ュ ー ル の ス ロ ッ ト 選択用、 更に上位 ビ ッ ト は デコ ー ド 用 の情報を流 し てお く よ う.にする。 For example, if you mounted input and output mode di-menu Le 3 to scan σ Tsu preparative SL L of motherboard one board 1 0 cormorants I is shown in FIG. 6, if not to § de 'Les scan conversion In FIG. 4, the memory 12 shown in FIG. 4 has the slot φ 1 with the input module 1 I remember that it was. Therefore, the present invention connects an address converter 13 to an address path A 2 drawn from the CPU 11, and the address converter 13 controls the address converter 13. It is configured to convert the address of slot SL 丄 with I / O module 3 installed. That is, the address converter 13 has a built-in conversion table, converts the address 1 of the slot SLi to the address 3, and converts the address. It is configured to output the address as an enable signal to each input / output module on the motherboard 10 via the decoder 14. . In order to make this configuration, as shown in Fig. 8, the address bus AB2, the lower three bits are used for the address in the I / O module, and The upper 3 bits should be used to select the slot of the input / output module, and the upper bits should be used to transmit the information for decoding.
そ し て、 こ の よ う に構成する こ と に よ り 、 第 6 図 に 示 ざれ る よ う に 入出力 モ ジ ュ ール 1 、 2、 3 · · · η を マ ザ一ボ ー ド 1 0 の任意の位置に実装する こ と がで き る と と も に 、 該入 出力モ ジ ュ ー ル の メ モ リ 1 2 の空間上 に お け る位置 も 例 え ば、 第 7 図 （ a ) に示 さ れ る ょ ラ に任意 の位置 に配置 さ せ る こ と ができ る。 また 、 メ モ リ 1 2 内 の配列 も 任意 に選択す る こ と ができ る。 例え ば、 第 7 図 C b ) に示 され る よ う に適当に使用 し な い空間 に'格納す る こ と も で き る 。 要す る に、 太発明 に よ れば、 制御 シ ス テ ム に対応 さ せて メ モ リ の割 り ふ り を可変 にす る こ と が で き る 。 なお、 *発明 を一実施例に基づいて説明 し たが、 *発 明は一実施例 に限定 される も のではな く 、 本発明の主旨 の範囲内で種 々 の変形が可能であ り 、 これ ら を本発明 の 範囲か ら排除する も の ではない a Then, as shown in FIG. 6, the input / output modules 1, 2, 3,... Η are connected to the motherboard as shown in FIG. It is possible to mount the module in the arbitrary position of 10 and the location of the input / output module in the space of the memory 12 is shown in Fig. 7, for example. It can be placed at any position on the cell shown in (a). In addition, the sequence in the memory 12 can be arbitrarily selected. For example, it can be stored in a space that is not properly used, as shown in Fig. 7 Cb). In short, according to the present invention, it is possible to make the allocation of the memory variable according to the control system. Although * the invention has been described based on an embodiment, * the invention is not limited to the embodiment, and various modifications are possible within the scope of the invention. , But do not exclude them from the scope of the invention.
産業上の利用可能性  Industrial applicability
以上の よ う に、 太 ¾明に-よ る プ π グラ マブル · コ ン ト ー ラ は、 マ ザ一ボ ー ド上に実装された入出 力 モジ ユ ー ルに応 じ て、 ア ド レ ス変換を行う よ う に したの で 、 入出 力モ ジ ュ ー ル をマザ一 ボー ド上の任意の位置に装着す る こ と が可能 と な り 、 従っ て、 多種多様の シー ケ ン ス制御 を行 う 工作機械の数値制御シ ス テ ム に用 いて好適であ る  As described above, the programmable π-programmable controller according to the present invention can be adjusted according to the input / output module mounted on the motherboard. Since the data conversion is performed, the input / output module can be mounted at an arbitrary position on the motherboard, and accordingly, a wide variety of sequences can be installed. Suitable for use in numerical control systems of machine tools that perform control

Claims

求 の 範 囲 Range of request
1 . プ ロ セ ッ サ と 、 メ モ リ と 、 前記 プ ロ セ ッ サ に コ モ ン バ ス に つ て接続 さ れ複数の入出力モ ジ ュ ー ル を装着 す る マザ一ポ一 ド を有す る プロ グ ラ マブル · コ ン ト ロ 一 ラ は、 次 を含む ；  1. A processor, a memory, and a mother port that is connected to the processor by a common bus and is equipped with a plurality of input / output modules. Programmable controllers with the following include:
前記 マザ ― ホ一 ト青上 におけ る.入出力モ ジ ュ ー ル の物理 的実装位置 と 、 刖記入出力モ ジ ュー ル の コ モ ン バ ス 上 に おけ る ァ ド レ ス お よ び 占有する ァ ド レ ス 空間の 大 き さ を 定義す る手段、  The physical location of the input / output module and the address and location of the input / output module on the common bus Means to define the size of the occupied address space,
1¾ ¾:義 された情報 に基づいて前記マザ一ボ ー ド に実装 された入出 力 モ ジ ュ — ルを所定の順序で論理 ァ ド レ ス 空 間 上 で 並べか え る 手段、  1¾ ¾: I / O modules mounted on the motherboard based on the defined information-means for arranging in a predetermined order on the logical address space;
前記 2 つの手段 に よ リ マザ一 ボー ド 上 に おけ る 入出 力 モ ジユ ー ルの物理的実装位置 と 、 論理ア ド レ ス 空間上 に おけ る 位置 と を独立 に選択する 手段。  A means for independently selecting a physical mounting position of an input / output module on a remother board and a position in a logical address space by the above two means.
PCT/JP1985/000127 1984-03-14 1985-03-14 Programmable controller WO1985004268A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59/048779 1984-03-14
JP4877984A JPS60193011A (en) 1984-03-14 1984-03-14 Programmable controller

Publications (1)

Publication Number Publication Date
WO1985004268A1 true WO1985004268A1 (en) 1985-09-26

Family

ID=12812738

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1985/000127 WO1985004268A1 (en) 1984-03-14 1985-03-14 Programmable controller

Country Status (2)

Country Link
JP (1) JPS60193011A (en)
WO (1) WO1985004268A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111785C (en) * 1997-08-26 2003-06-18 松下电工株式会社 Programable controller system and in this system, switch the method for main board function

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6299805A (en) * 1985-10-25 1987-05-09 Toshiba Mach Co Ltd Setting system for input and output card used for programmable sequence controller
JPS62210504A (en) * 1986-03-11 1987-09-16 Fanuc Ltd Program memory controller

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587203A (en) * 1978-12-25 1980-07-01 Toyoda Mach Works Ltd Sequential controller with input-output address changing function
JPS5687103A (en) * 1979-12-18 1981-07-15 Mitsubishi Electric Corp Process input/output processing system
JPS5699502A (en) * 1980-01-11 1981-08-10 Hitachi Ltd Logical process input/output control
US4302820A (en) * 1979-08-20 1981-11-24 Allen-Bradley Company Dual language programmable controller
US4404651A (en) * 1981-03-09 1983-09-13 Allen-Bradley Company Programmable controller for using coded I/O data technique

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197610A (en) * 1981-05-29 1982-12-03 Omron Tateisi Electronics Co Programmable logic controller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587203A (en) * 1978-12-25 1980-07-01 Toyoda Mach Works Ltd Sequential controller with input-output address changing function
US4302820A (en) * 1979-08-20 1981-11-24 Allen-Bradley Company Dual language programmable controller
JPS5687103A (en) * 1979-12-18 1981-07-15 Mitsubishi Electric Corp Process input/output processing system
JPS5699502A (en) * 1980-01-11 1981-08-10 Hitachi Ltd Logical process input/output control
US4404651A (en) * 1981-03-09 1983-09-13 Allen-Bradley Company Programmable controller for using coded I/O data technique

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111785C (en) * 1997-08-26 2003-06-18 松下电工株式会社 Programable controller system and in this system, switch the method for main board function

Also Published As

Publication number Publication date
JPS60193011A (en) 1985-10-01

Similar Documents

Publication Publication Date Title
WO1987001215A1 (en) Numerical control system
JP3740746B2 (en) Programmable controller with expansion unit
JPH11122947A (en) Inverter device
WO1985004268A1 (en) Programmable controller
JP2003099105A (en) Method and system for configuring input/output point
WO1982000370A1 (en) Numerical control unit
US4718003A (en) Method and apparatus for exchanging data between data processing units
US20050165990A1 (en) Interrupt control device
JPS61173309A (en) Digital controlling device
WO2024117035A1 (en) Control device and control system
US20070162630A1 (en) Single-chip multiple-microcontroller package structure
JP2638435B2 (en) Motor control device
JP2962427B2 (en) Programmable controller
JP3491838B2 (en) I / O expansion system
WO2008035357A1 (en) Remote control operated modular switching system
JP2503299Y2 (en) Power board start control circuit
JPH0895895A (en) Controller for serial port i/q equipment of information processor
JPH10207697A (en) Program area selecting method
JPH09244766A (en) Method for individually initializing extension board built in personal computer
JP2570977B2 (en) Japanese code converter
JPH08161009A (en) Programmable controller
JP2568744Y2 (en) Switching circuit for bidirectional input / output port of one-chip microcomputer
JPH08237991A (en) Initial parameter setting method for inverter
JP2007522576A (en) Digital signal processing integrated circuit having IO connection
JP2509953B2 (en) PC input / output control method

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): US

AL Designated countries for regional patents

Designated state(s): DE FR GB