UA93732U - Формирователь одиночной ТРехимпульсной кодовой СЕРИИ с программируемыми временными параметрами - Google Patents

Abstract

Формирователь одиночной трехимпульсной кодовой серии с программируемыми временными параметрами содержит два реверсивных двоичных счетчика, которые имеют вход подачи импульсов синхронизации, вход настройки на режим суммирования / вычитания, вход разрешения синхронной параллельной загрузки и вход подачи данных, вход разрешения режима счета, вход асинхронной установки в нулевое состояние, выход переполнения; инвертор; первый и второй элементы ИЛИ; цепь, состоящую из соединенных последовательно резистора и конденсатора; синхронный D-триггер с входом асинхронной установки в нулевое состояние, первый и второй двухвходовые элементы И. Введены: третий, четвертый и пятый элементы ИЛИ; второй инвертор; элемент ИЛИ-НЕ; второй синхронный D-триггер с входом асинхронной установки в нулевое состояние; первый и второй JK-триггеры с входом асинхронной установки в нулевое состояние, при этом входы второго элемента ИЛИ соединены с выходами второго, третьего, четвертого разрядов первого счетчика и выходом элемента ИЛИ-НЕ; выход переполнения первого счетчика соединен с входами первого, третьего и четвертого элементов ИЛИ; выход переполнения второго счетчика соединен с вторым входом первого и четвертого элементов ИЛИ, входом второго инвертора, выход которого соединен с вторыми входами первого элемента И, и третьего элемента ИЛИ; выход третьего элемента ИЛИ соединен с входом разрешения режима счета второго счетчика; выход четвертого элемента ИЛИ соединен с входами J и К первого JK-триггера, первым входом пятого элемента ИЛИ и первым входом элемента ИЛИ-НЕ; второй вход элемента ИЛИ-НЕ соединен с инверсным выходом первого JK-триггера; прямой выход первого JK-триггера соединен с вторым входом пятого элемента ИЛИ и входом разрешения синхронной параллельной загрузки второго счетчика; прямой выход второго JK-триггера соединен с входом D второго D-триггера, выход которого соединен с входом первого элемента ИЛИ; выход пятого элемента ИЛИ соединен с входами J и К второго JK-триггера; тактовые входы второго D-триггера и JK-триггеров соединены с входом формирователя; входы асинхронной установки в нулевое состояние второго D-триггера и JK-триггеров соединены с выходом второго элемента И.