UA93736U - Формирователь одиночной ПАЧКИ, КОТОРАЯ СОДЕРЖИТ ТРИ симметричных КОДОВЫХ СЕРИИ ИМПУЛЬСОВ С программируемыми временными параметрами - Google Patents

Abstract

Формирователь одиночной пачки, которая содержит три симметричных кодовых серии импульсов с программируемыми временными параметрами, кратными периоду непрерывной периодической последовательности импульсов, подаваемых на вход с выхода кварцевого генератора, содержит два реверсивных двоичных счетчика, имеющих вход подачи импульсов синхронизации, вход настройки на режим суммирования / вычитания, вход разрешения синхронной параллельной загрузки и вход подачи загрузочных данных, вход разрешения режима счета, вход асинхронной установки в нулевое состояние, выход переполнения; первый (четырехвходовый), второй (трехвходовый) и третий (двухвходовый) элементы ИЛИ; два инвертора; цепь, состоящую из соединенных последовательно резистора и конденсатора; синхронный D-триггер с входом асинхронной установки в нулевое состояние; первый и второй двухвходовые элементы И; первый и второй элементы ИЛИ; общая точка соединенных последовательно резистора и конденсатора соединена с информационным входом первого D-триггера, с одним входом элементов И; выход первого элемента И соединен с входом асинхронной установки D-триггера в нулевое состояние; тактовый вход D-триггера образует вход подачи импульсов запуска; второй вход второго элемента И соединен с выходом второго элемента ИЛИ, один из входов которого соединен с выходом D-триггера; выход второго элемента И соединен с входами асинхронной установки в нулевое состояние счетчиков; выходы разрядов второго счетчика соединены с входами первого элемента ИЛИ; тактовые входы счетчиков соединены между собой, образуя вход формирователя - вход подачи непрерывной периодической последовательности импульсов с выхода внешнего генератора; входы параллельной загрузки первого счетчика образуют входы настройки формирователя на заданные параметры выходных импульсов. В него введены: первый JK-триггер, который имеет два входа J, один из которых прямой, второй инверсный, объединенных по И, один инверсный вход К и вход асинхронной установки в нулевое состояние; второй JK-триггер, который имеет два входа К, один из которых прямой, второй инверсный, объединенных по И, один инверсный вход J и вход асинхронной установки в нулевое состояние; третий реверсивный двоичный счетчик, который имеет вход подачи импульсов синхронизации, вход настройки на режим суммирования / вычитания, вход разрешения синхронной параллельной загрузки и вход подачи загрузочных данных, вход разрешения режима счета, вход асинхронной установки в нулевое состояние, выход переполнения; четвертый элемент ИЛИ; первый и второй двухвходовые элементы И-НЕ, при этом выход переполнения третьего счетчика, который образует выход формирователя, соединен с входом разрешения синхронной параллельной загрузки, входом четвертого элемента ИЛИ, входом разрешения режима счета второго счетчика и входом первого инвертора, выход которого соединен с входом разрешения режима счета третьего счетчика, вторым входом первого элемента И, и входами первого и второго элементов И-НЕ; выход первого элемента ИЛИ соединен с вторым входом четвертого элемента ИЛИ и входом второго инвертора, выход которого соединен с первым входом третьего элемента ИЛИ и вторым входом первого элемента И-НЕ, выход которого соединен с входом разрешения режима счета первого счетчика ; выход четвертого элемента ИЛИ соединен с вторым входом второго элемента ИЛИ и инверсными входами J и К JK-триггеров; инверсный выход первого JK-триггера соединен с прямым входом второго JK-триггера; инверсный выход второго JK-триггера соединен с прямым входом К второго JK-триггера; прямой выход второго JK-триггера соединен с третьим входом второго элемента ИЛИ; выходы разрядов второго счетчика соединены с входами подачи загрузочных данных третьего счетчика; выход переполнения первого счетчика соединен с вторым входом третьего элемента ИЛИ и вторым входом второго элемента И-НЕ; выход третьего элемента ИЛИ соединен с входом настройки на режим суммирования / вычитания второго счетчика; выход второго элемента И-НЕ соединен с входом разрешения режима загрузки первого счетчика; тактовые входы третьего счетчика и JK-триггеров соединены с тактовыми входами первого и второго счетчиков; входы асинхронной установки в нулевое состояние JK-триггеров и третьего счетчика соединены с выходом второго элемента И.