TWM634534U - 封裝元件用的重新佈線膜層結構 - Google Patents
封裝元件用的重新佈線膜層結構 Download PDFInfo
- Publication number
- TWM634534U TWM634534U TW111207528U TW111207528U TWM634534U TW M634534 U TWM634534 U TW M634534U TW 111207528 U TW111207528 U TW 111207528U TW 111207528 U TW111207528 U TW 111207528U TW M634534 U TWM634534 U TW M634534U
- Authority
- TW
- Taiwan
- Prior art keywords
- layer structure
- film layer
- rewiring
- rewiring film
- packaging components
- Prior art date
Links
Images
Landscapes
- Laminated Bodies (AREA)
- Wrappers (AREA)
Abstract
一種封裝元件用的重新佈線膜層結構,包括配置有晶片並包括相反的第一、二面的基板、設於第一面並包括M個疊層的第一重新佈線膜層結構、設於第二面並包括N個疊層的第二重新佈線膜層結構、連接第二重新佈線膜層結構且由具有一大於等於350˚C之熱裂解溫度的聚合物所構成的應變調整層,及複數導電單元。M與N皆為正整數且N<M。N個疊層具有接觸第二面的第一個疊層與遠離第二面的第N個疊層。應變調整層連接第N個疊層且包括不與第N個疊層接觸的外表面及貫穿其自身的貫孔。各導電單元具有填置於各貫孔內的導電體及設於外表面且分別對應連接各導電體的焊球。
Description
本新型是有關於一種膜層結構,特別是指一種封裝元件用的重新佈線膜層結構。
眾所周知地,封裝元件一般在對外電性連接至其他電子裝置時,是透過表面黏著技術(SMT)將其接腳鍵合至電路板上,以與電路板上的其他電子裝置彼此訊號連接。又,多數電路板在鍵合上封裝元件前,通常需要在已配置有線路圖案的電路板的上、下表面分別形成一重新佈線層(redistribution layer;簡稱RDL)的多層膜。所謂的RDL是經由一系列的RDL製程來完成,其主要是先在一電路板上層壓(laminating)與硬化(curing)一增層膜(built up film),並於該增層膜上形成一保護膜(dry film),再經由微影蝕刻技術(photolithography & etching technology)或鑽孔(drilling)等程序在該保護膜上定義出新的導線圖案後,再依序透過濺鍍與電鍍來完成單一層的RDL;其中,RDL的層數與各層數中的線路圖案一般是根據下游產業的應用需求來決定與設計。
參閱圖1,一種現有的封裝元件用的重新佈線膜層結構1,其包括一基板(如,已配置有線路圖案的電路板)10、一上重新佈線膜層結構11、一下重新佈線膜層結構12,及複數錫球13。如圖1所示,該現有的封裝元件用之重新佈線膜層結構1是用以供應一封裝元件(圖未示)能夠經由SMT將其接腳鍵合至該等錫球13上。
詳細來說,該現有的封裝元件用的重新佈線膜層結構1是經由顯示於圖2與圖3之一步驟(A)、一步驟(B)、一步驟(C)、一步驟(D),及一步驟(E)的製法所製成。
參閱圖2,該步驟(A)是提供該已配置有線路圖案(圖未示)的基板10。該步驟(B)是於該基板10的一上表面101與一下表面102分別形成該上重新佈線膜層結構11的一第一個RDL層111與該下重新佈線膜層結構12的一第一個RDL層121;其中,各第一個RDL層111、121是經由如前面所提及的RDL製程的多道程序來完成。該步驟(C)是以重複的RDL製程在各第一個RDL層111、121上分別製得該上重新佈線膜層結構11與下重新佈線膜層結構12;其中,該上重新佈線膜層結構11的總層數是M層,該下重新佈線膜層結構12的總層數是N層,且M=N。熟悉IC封裝測試的相關技術產業都知道,M=N的主要原因是在於,避免該基板10上表面101與下表面102因所層壓的層數不同導致翹曲(warpage)問題,因而影響製程的良率。
進一步參閱圖3,該步驟(D)是利用鑽孔與微影蝕刻於該下重新佈線膜層結構12的一第N個RDL層122形成複數貫孔1220後,依序於各貫孔1220處實施濺鍍(sputtering)與電鍍(electroplating),以藉此在各貫孔1220內填置有一導電體1221。該步驟(E)是於該下重新佈線膜層結構12的第N個RDL層122的各導電體1221處分別對應地植上各自的錫球13,從而製得如圖1所示之現有的封裝元件用的重新佈線膜層結構1;其中,該等錫球13是在一錫爐(圖未示)內完成。
該現有的封裝元件用的重新佈線膜層結構1雖然可透過相同層數(M=N)來解決翹曲問題。然而,就如同前面所提及者,RDL的層數與各層數中的線路圖案一般是因應下游產業的應用需求來決定與設計。由此可知,該現有的封裝元件用的重新佈線膜層結構1為了解決翹曲問題,也導致該上、下重新佈線膜層結構11、12兩者中的其中一者存在有一些非必要與未能發揮作用的疊層,此無形中也造成了製作成本上的時間浪費。
經上述說明可知,在節省製程時間的前提下解決上下疊層數量不同所致的翹曲問題,是本案所屬技術領域中的相關技術人員有待突破的課題。
因此,本新型的目的,即在提供一種能有效地解決基板兩側疊層數量不同所致的翹曲問題之封裝元件用的重新佈線膜層結構。
於是,本新型之封裝元件用的重新佈線膜層結構,包括一基板、一第一重新佈線膜層結構、一第二重新佈線膜層結構、一應變調整層,及複數導電單元。該基板包括相反設置的一第一面與一第二面,並配置有一能訊號連通該第一面與第二面的線路圖案。該第一重新佈線膜層結構設置於該基板的第一面並包括M個疊層,且M為正整數。該第二重新佈線膜層結構設置於該基板的第二面並包括N個疊層,N為正整數,且N<M。該N個疊層具有一接觸該第二面的第一個疊層,與一遠離該第二面的第N個疊層。該應變調整層由一具有一大於等於350˚C之熱裂解溫度的聚合物所構成,且設置於該第二重新佈線膜層結構上並與該第N個疊層連接,該應變調整層包括一不與該第N個疊層接觸的外表面,及複數貫穿其自身的貫孔。各導電單元具有一分別填置於各自所對應的貫孔內的導電體,及一設置於該應變調整層的外表面且分別對應連接各導電體的焊球。
本新型的功效在於:在該基板的第二面減少該第二重新佈線膜層結構的疊層數量(使N<M),並在該第N個疊層處形成該應變調整層以令該應變調整層來取代該第二重新佈線膜層結構所減少的疊層,不僅能解決翹曲問題也能節省製程時間。
參閱圖4,本新型之封裝元件用的重新佈線膜層結構的一實施例,包括一基板2、一第一重新佈線膜層結構3、一第二重新佈線膜層結構4、一應變調整層5,及複數導電單元6。
該基板2包括相反設置的一第一面21與一第二面22,並配置有一能訊號連通該第一面21與第二面22的線路圖案(圖未示)。在本新型該實施例中,該基板2是以一覆銅板為例做說明,且該的第一面21與第二面22是各以上表面與下表面為例做說明,但其不限於此。
該第一重新佈線膜層結構3設置於該基板2的第一面21並包括M個RDL疊層31,且M為正整數。
該第二重新佈線膜層結構4設置於該基板2的第二面22並包括N個RDL疊層41,N為正整數,且N<M。該N個RDL疊層41具有一接觸該第二面22的第一個RDL疊層411,與一遠離該第二面22的第N個RDL疊層41N。在本新型該實施例中,是以N<M為例做說明,但其不限於此。
該應變調整層5由一具有一大於等於350˚C之熱裂解溫度的聚合物所構成,且設置於該第二重新佈線膜層結構4上並與該第N個RDL疊層41N連接。該應變調整層5包括一不與該第N個RDL疊層41N接觸的外表面51,及複數貫穿其自身的貫孔50。
各導電單元6具有一分別填置於各自所對應的貫孔50內的導電體61,及一設置於該應變調整層5的外表面51且分別對應連接各導電體61的焊球62。
詳細來說,本新型該實施例之封裝元件用的重新佈線膜層結構是經由顯示於圖5與圖6之一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d),及一步驟(e)的製法所製成。
參閱圖5,該步驟(a)是提供該已配置有線路圖案(圖未示)的基板2。該步驟(b)是於該基板2的第一面21與第二面22分別形成該第一重新佈線膜層結構3的一第一個RDL疊層311與該第二重新佈線膜層結構4的第一個RDL疊層411。就如同先前技術所提到的,各第一個RDL疊層311、411是經由現有的RDL製程的多道程序來完成。該步驟(c)是以重複的RDL製程在各第一個RDL疊層311、411上分別製得該第一重新佈線膜層結構3與第二重新佈線膜層結構4,且M>N。
進一步參閱圖6,該步驟(d)是在50˚C至120˚C的條件下於該第二重新佈線膜層結構4的第N個RDL疊層41N上熱壓(hot pressing)貼合一厚度至少大於5 μm的樹脂混合物,然後在100˚C至200˚C的條件下,將該樹脂混合物硬化(curing)成該聚合物(也就是該應變調整層5),並利用鑽孔與微影蝕刻於該聚合物形成該等貫孔50後,依序於各貫孔50處實施濺鍍與電鍍,以藉此在各貫孔50內填置有該導電單元6的各導電體61。該步驟(e)是在爐溫近350˚C的錫爐內於該應變調整層5的各貫孔50內的導電體61處分別對應地植上各自的焊球62,從而製得如圖4所示之本新型的封裝元件用的重新佈線膜層結構。
較佳地,該應變調整層5的厚度是介於10 μm至100 μm 間。適用於本新型之聚合物可以是含有填充料(filler)、硬化劑(curing agent)、液態環氧樹脂與固態環氧樹脂,且可選擇性地還含有環氧樹脂共聚物與添加劑(additive);其中,該環氧樹脂共聚物的分子量是介於數百至數十萬。
較佳地,該封裝元件用的重新佈線膜層結構整體具有一小於等於5 mm的翹曲高度;更佳地,該封裝元件用的重新佈線膜層結構整體的翹曲高度是小於1 mm。需補充說明的是,該翹曲高度是被定義為該封裝元件用的重新佈線膜層結構整體的一平面在空間中的彎曲程度,在數值上是被定義為翹曲平面在高度方向上距離最遠的兩點間的距離。
此處需進一步補充說明的是,該步驟(d)所提及的聚合物厚度範圍主要是根據該實施例之封裝元件用的重新佈線膜層結構整體的預估翹曲高度來決定;也就是說,該步驟(d)的聚合物厚度範圍是根據該聚合物的配方來調整,也須考量到M-N的差異值。更具體地來說,不同聚合物的配方本質上就具有不同的楊氏模數(Young’s Modulus)與熱膨脹係數(coefficient of thermal expansion;以下簡稱CTE)。因此,該步驟(d)的聚合物厚度範圍(即,該應變調整層5的厚度)主要是根據以下公式(1)來決定:
厚度×Modulus×CTE.....................................(1)
上述公式(1)所容許的範圍是介於100 μm
2·GPa/˚C至200000 μm
2·GPa/˚C間。因此,本新型該實施例之應變調整層5的厚度並不侷限於前述所提到的範圍。
經本新型該實施例之結構與製法的詳細說明可知,本新型該實施例及其製法以M>N為例做說明的主要的目的在於,避免為了克服先前技術所提到因的問題;即,該基板10上、下表面101、102疊層數量不同所致的翹曲問題而徒增毫無用處的疊層導致製程額外耗費不必要的時間成本。值得一提的是,本新型該實施例在該基板2其中一面(如,第二面22)減少該等RDL疊層41的數量(使N<M),並在該第N個RDL疊層41N處熱壓上該應變調整層5,以藉該應變調整層5來取代所減少的RDL疊層41,不僅能解決翹曲問題,也能節省製程時間。
綜上所述,本新型之封裝元件用的重新佈線膜層結構在該基板2的第二面22減少該第二重新佈線膜層結構4的RDL疊層41的數量(使N<M),並在該第N個RDL疊層41N設置該應變調整層5以令該應變調整層5取代該第二重新佈線膜層結構4所減少的RDL疊層41,不僅能解決翹曲問題,也能節省製程時間,故確實能達成本新型的目的。
惟以上所述者,僅為本新型的實施例而已,當不能以此限定本新型實施的範圍,凡是依本新型申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾,皆仍屬本新型專利涵蓋的範圍內。
1:現有的封裝元件用的重新佈線膜層結構
10:基板
101:上表面
102:下表面
11:上重新佈線膜層結構
111:第一個RDL層
12:下重新佈線膜層結構
121:第一個RDL層
122:第N個RDL層
1220:貫孔
1221:導電體
13:錫球
2:基板
21:第一面
22:第二面
3:第一重新佈線膜層結構
31:RDL疊層
311:第一個RDL疊層
4:第二重新佈線膜層結構
41:RDL疊層
411:第一個RDL疊層
41N:第N個RDL疊層
5:應變調整層
50:貫孔
51:外表面
6:導電單元
61:導電體
62:焊球
本新型的其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中:
圖1是一正視示意圖,說明現有的封裝元件用的重新佈線膜層結構;
圖2是一元件製作流程圖,說明圖1之現有的封裝元件用的重新佈線膜層結構的製法的一步驟(A)、一步驟(B)與一步驟(C);
圖3是延續圖2的元件製作流程圖,說明該現有的封裝元件用的重新佈線膜層結構的製法的一步驟(D)與一步驟(E);
圖4是一正視示意圖,說明本新型之封裝元件用的重新佈線膜層結構的一實施例;
圖5是一元件製作流程圖,說明圖4之該實施例之封裝元件用的重新佈線膜層結構之製法的一步驟(a)、一步驟(b)與一步驟(c);及
圖6是延續圖5的元件製作流程圖,說明該實施例之封裝元件用的重新佈線膜層結構之製法的一步驟(d)與一步驟(e)。
2:基板
21:第一面
22:第二面
3:第一重新佈線膜層結構
31:RDL疊層
4:第二重新佈線膜層結構
41:RDL疊層
411:第一個RDL疊層
41N:第N個RDL疊層
5:應變調整層
50:貫孔
51:外表面
6:導電單元
61:導電體
62:焊球
Claims (5)
- 一種封裝元件用的重新佈線膜層結構,包含: 一基板,包括相反設置的一第一面與一第二面,並配置有一能訊號連通該第一面與第二面的線路圖案; 一第一重新佈線膜層結構,設置於該基板的第一面並包括M個疊層,且M為正整數; 一第二重新佈線膜層結構,設置於該基板的第二面並包括N個疊層,N為正整數,且N<M,該N個疊層具有一接觸該第二面的第一個疊層,與一遠離該第二面的第N個疊層; 一應變調整層,由一具有一大於等於350˚C之熱裂解溫度的聚合物所構成,且設置於該第二重新佈線膜層結構上並與該第N個疊層連接,該應變調整層包括一不與該第N個疊層接觸的外表面及複數貫穿其自身的貫孔;及 複數導電單元,各具有一分別填置於各自所對應的貫孔內導電體,及一分別設置於該應變調整層的外表面且對應連接各導電體的焊球。
- 如請求項1所述的封裝元件用的重新佈線膜層結構,其中,該應變調整層的厚度是大於等於5 μm。
- 如請求項2所述的封裝元件用的重新佈線膜層結構,其中,該應變調整層的厚度是介於10 μm至100 μm間。
- 如請求項3所述的封裝元件用的重新佈線膜層結構,其中,該封裝元件用的重新佈線膜層結構整體具有一小於等於5 mm的翹曲高度。
- 如請求項4所述的封裝元件用的重新佈線膜層結構,其中,該封裝元件用的重新佈線膜層結構整體的翹曲高度是小於1 mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111207528U TWM634534U (zh) | 2022-07-13 | 2022-07-13 | 封裝元件用的重新佈線膜層結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111207528U TWM634534U (zh) | 2022-07-13 | 2022-07-13 | 封裝元件用的重新佈線膜層結構 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM634534U true TWM634534U (zh) | 2022-11-21 |
Family
ID=85784902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111207528U TWM634534U (zh) | 2022-07-13 | 2022-07-13 | 封裝元件用的重新佈線膜層結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM634534U (zh) |
-
2022
- 2022-07-13 TW TW111207528U patent/TWM634534U/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101906883B1 (ko) | 배선 기판 및 그 제조 방법 | |
KR102686112B1 (ko) | Pcb 혼성 재분배 층 | |
CN100380637C (zh) | 布线板及使用该板的半导体封装 | |
TWI246369B (en) | Wiring board with core layer containing inorganic filler | |
US7830004B2 (en) | Packaging with base layers comprising alloy 42 | |
US9406532B2 (en) | Interposer having molded low CTE dielectric | |
TWI389608B (zh) | 嵌入有組件之配線基板及其製造方法 | |
US7378745B2 (en) | Package substrate for a semiconductor device having thermoplastic resin layers and conductive patterns | |
CA2053448C (en) | Multilayer printed wiring board and process for manufacturing the same | |
US20040040738A1 (en) | Multilayer wiring board | |
US6399896B1 (en) | Circuit package having low modulus, conformal mounting pads | |
US8212365B2 (en) | Printed wiring board and manufacturing method thereof | |
US20110156240A1 (en) | Reliable large die fan-out wafer level package and method of manufacture | |
JPH0828580B2 (ja) | 配線基板構造及びその製造方法 | |
KR102049327B1 (ko) | 배선 기판 및 그 제조 방법 | |
US5396034A (en) | Thin film ceramic multilayer wiring hybrid board | |
JP2015207580A (ja) | 配線基板およびその製造方法 | |
US10128198B2 (en) | Double side via last method for double embedded patterned substrate | |
US20240079303A1 (en) | Semiconductor package substrate with hybrid core structure and methods for making the same | |
US20130070437A1 (en) | Hybrid interposer | |
US10897823B2 (en) | Circuit board, package structure and method of manufacturing the same | |
TWM634534U (zh) | 封裝元件用的重新佈線膜層結構 | |
JP2015146401A (ja) | ガラスインターポーザー | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 |