TWM619715U

TWM619715U - 低溫共燒陶瓷電子器件的電路模體單元集成構造

Info

Publication number: TWM619715U
Application number: TW110209532U
Authority: TW
Inventors: 陳春夏
Original assignee: 悅城科技股份有限公司
Priority date: 2021-08-12
Filing date: 2021-08-12
Publication date: 2021-11-11

Abstract

一種低溫共燒陶瓷電子器件構造，包含一集成模體及被包覆在所述集成模體之內的複數電極及導電通路，所述集成模體係由複數電路模體單元疊合組成，其中，所述電路模體單元係在一陶瓷基體上設有電極圖案凹模及導通孔，在所述電極圖案凹模之內填設導電材料以形成一所述電極，在所述導通孔之內填設導電材料以形成一導線段；複數所述電路模體單元疊合組立，使上、下鄰接的所述導線段電性連接形成一所述導電通路，且所述導電通路電性連接複數所述電極之中的至少一個。

Description

低溫共燒陶瓷電子器件的電路模體單元集成構造

本新型涉及以低溫共燒陶瓷手段製作電子器件之技術領域。

低溫共燒陶瓷技術(LTCC，Low Temperature Co-fired Ceramic)目前已被廣泛應用於注重體積輕薄短小的可攜式產品上，是無線通訊模組的技術趨勢。使用LTCC製程可將各種被動元件，例如低容值電容、電阻、濾波器、阻抗轉換器、耦合器等元件埋入多層陶瓷基板中，利用印刷塗佈製程燒結形成整合式陶瓷元件。如圖10所示，目前以LTCC手段製作電子器件時，在網印(Screen Printing)製程步驟中，係以網版印刷方式將導電膠印在陶瓷生胚800表面上，形成所需的電極圖案900，經過烘乾之後獲得固化的電極；這種以印刷塗佈方式所形成的電極厚度，通常僅能達到10µm左右，對於必須具備大功率效能的被動元件，如耦合器，其電極厚度需求達40µm或是更高時，前述傳統的印刷塗佈方式無法做到，若是使用重覆數次的印刷及烘乾製程，所形成的電極圖案雖可達到所需的電極厚度，但是電極圖案已經有外擴及毛邊情況發生，導致電子器件成品的電氣特性、功能不符需求，又或是在下一步LTCC製程的加工疊壓時，衍生電極圖案變形或形成電極側邊空洞的缺陷。

針對上述缺失的改善方案，先前申請人曾提供一種改進的低溫共燒陶瓷(LTCC)電子器件單元結構，主要是通過選用與所需電極厚度相同厚度或略大厚度的模板層，並在該模板層上切割出鏤空槽溝以形成所需的電極圖模，將導電材料填入電極圖模，據此獲得所需電極厚度的電極圖案；該改善方案可應用於製作較大電極厚度的大功率效能電子器件，但沒有揭示製作多層電極結構以及將多層電極串接的導通架構，無法適用在結構日益複雜的低溫共燒陶瓷電子器件。

有鑒於此，本創作主要的目的在於提供一種新穎的低溫共燒陶瓷電子器件的電路模體單元集成構造，其具有多層疊置的電極結構並可電性連接多層電極，以形成一種集成式的立體電路結構。

為了達成上述目的，本創作所提供之低溫共燒陶瓷電子器件的電路模體單元集成構造，包含一集成模體及被包覆在所述集成模體之內的複數電極及導電通路，其特徵在於：所述集成模體係由複數電路模體單元疊合組成，其中，所述電路模體單元係在一陶瓷基體上設有電極圖案凹模及導通孔，所述電極圖案凹模的凹陷深度介於0.5µm至5000µm之間，所述導通孔係貫穿設置於所述陶瓷基體，所述導通孔的孔徑在10µm以上，並在所述電極圖案凹模之內填設導電材料以形成一所述電極，在所述導通孔之內填設導電材料以形成一導線段；以及複數所述電路模體單元疊合組立，使上、下鄰接的所述導線段電性連接形成一所述導電通路，且所述導電通路電性連接複數所述電極之中的至少一個。

在一實施例，所述陶瓷基體為單層的陶瓷材料層，所述陶瓷基體的厚度5000µm以下。

在一實施例，所述陶瓷基體由雙層的陶瓷材料層疊合組成，所述陶瓷基體包含一模板層和一襯底層，所述襯底層疊合在所述模板層的下方，在所述模板層上設有貫穿上表面與下表面的鏤空槽溝，所述鏤空槽溝與所述襯底層共同構成所述電極圖案凹模，所述導通孔係同軸貫穿設置於所述模板層和所述襯底層；其中，所述模板層的厚度介於0.5µm至2000µm之間，所述襯底層的厚度在10µm以上。

在一實施例，所述集成模體還包含一底層電路模體單元，所述底層電路模體單元疊合於所述集成模體的最下面，所述底層電路模體單元係在一陶瓷基體上設有電極圖案凹模，所述電極圖案凹模的凹陷深度介於0.5µm至5000µm之間，並在所述電極圖案凹模之內填設導電材料以形成一所述電極。

在一實施例，所述導通孔的上方端口及下方端口為具有擴大孔徑的端口。

本「新型內容」係以簡化形式介紹一些選定概念，在下文之「實施方式」中將進一步闡明本發明的其他功能及技術特徵，熟習本技術者熟讀文中的說明後即可據以實現本發明。

於下文中將以實施例，進一步闡明本創作的技術特徵，其中，為提供更清楚的描述及更易理解本創作的技術特徵，圖式內各部分並沒有依照其相對尺寸繪圖，某些尺寸與其他相關尺度相比已經被誇張；不相關之細節部分也未完全繪出，以求圖式的簡潔。

圖1至圖3清楚地描述了一種具有四個電極疊層的低溫共燒陶瓷電子器件的電路模體單元集成構造，其包含一集成模體10及被包覆在該集成模體之內的多個電極及導電通路；該集成模體10是由第一電路模體單元11、第二電路模體單元12、第三電路模體單元13及一底層電路模體單元14疊合組成；前述電路模體單元所使用的陶瓷基體11a、12a、13a、14a是由具低介電常數及低介電損耗的陶瓷材料製成，可任意性地選用單層式的或多層式的陶瓷基體，例如在本實施例中，第一電路模體單元11與第二電路模體單元12是採用單層式的陶瓷基體11a、12a，而第三電路模體單元13及一底層電路模體單元14是採用雙層式的陶瓷基體13a、14a；其中，

如圖2至圖4所示，第一電路模體單元11是使用單層式的陶瓷基體，該陶瓷基體11a的厚度約為70µm，使用切割裝置(例如是沖模機)在該陶瓷基體11a上形成一電極圖案凹模111及二導通孔112、113，其中，該電極圖案凹模的凹陷深度D約為40µm，導通孔係貫穿設置於陶瓷基體11a，其孔徑為10µm以上，該導通孔的孔徑不宜太小以確保導電材料可以被確實填充到孔洞的細長管徑中，並確保形成該導通孔中導線段具有良好的導電性；在前述電極圖案凹模111內填設導電材料以形成第一電極21，以及在導通孔112、113內填設導電材料以分別形成一導線段31、41，其中，前述電極、導線段的形成方法大體上是通過將液態狀的導電材料，例如銀(Ag)含量80%以上的導電膠，塗布到該電極圖案凹模111以及導通孔112、113中，再對該導電材料進行加熱烘乾，形成乾固並嵌合在陶瓷基體內的電極與導線段。

如圖2、圖3及圖5所示，第二電路模體單元12是使用單層式的陶瓷基體，該陶瓷基體12a的厚度約為70µm，以切割裝置在該陶瓷基體上形成多個電極圖案凹模121及二導通孔122、123，其中，電極圖案凹模與導通孔係貫穿設置於陶瓷基體，其孔徑為10µm以上；在前述多個電極圖案凹模121內填設導電材料以形成多個第二電極22，以及在導通孔122、123內填設導電材料以形成導線段32、42。

如圖2、圖3及圖6所示，第三電路模體單元13是使用雙層式的陶瓷基體，該陶瓷基體13a由一模板層13b和一襯底層13c共同組成，該襯底層13c疊合在該模板層13b的下方，其中，該模板層13b使用厚度約為40µm的陶瓷生胚，通過切割裝置在模板層13b上裁切出貫穿上表面與下表面的鏤空槽，該鏤空槽與該襯底層13b的上表面共同構成一電極圖案凹模131；該襯底層13b用以限定及支撐填入到該電極圖案凹模131的導電材料，因此該襯底層13b的厚度最好在10µm以上，以便確保該電極圖案凹模131具備所需的結構強度；另外，一導通孔132呈同軸貫穿設置於該模板層13a和襯底層13b上，其孔徑為10µm以上；在前述電極圖案凹模131內填設導電材料以形成第三電極23，以及在導通孔132內填設導電材料以形成導線段33。

如圖2、圖3及圖7所示，底層電路模體單元14是使用雙層式的陶瓷基體，該陶瓷基體14a由一模板層14b和一襯底層14c共同組成，該襯底層14c疊合在該模板層14b的下方，其中，該模板層14b使用厚度約為40µm的陶瓷生胚，通過切割裝置在模板層14b上裁切出貫穿上表面與下表面的鏤空槽，該鏤空槽與該襯底層14c的上表面共同構成一電極圖案凹模141；在前述電極圖案凹模141內填設導電材料以形成第四電極24。

依序將前述第一電路模體單元11、第二電路模體單元12、第三電路模體單元13及一底層電路模體單元14堆疊和層壓(stacking and lamination)、燒結(burn-out and sintering)，使上、下鄰接的各個導線段電性連接形成一導電通路，據此串聯該集成模體10內的電極，形成一集成式的立體電路結構；如圖1所示，在本實施例中，通過導線段31、32、33將第一電極21與第四電極24電性連接，通過導線段41、42將第一電極21與第三電極23電性連接，第二電極21則電性搭接在第三電極23上。

在前述實施例中，揭示了多個典型的電路模體單元的結構設置，其中，陶瓷基體除了可選用單層式或多層式之外，陶瓷基體的厚度也不限定，陶瓷基體上的電極圖案凹模及貫通孔也可以是多個設置；此外，前述陶瓷基體上的導通孔都是直孔狀設置，但如果考量到便於導電材料填注到孔內的操作，也可將該導通孔的上方端口及下方端口設置成具有擴大孔徑的端口，例如是呈喇叭狀端口80 (如圖8所示)或啞鈴頭狀端口90 (如圖9所示)，但實施範圍不以前述端口形狀為限，從另一方面來說，該擴大孔徑的孔口結構設計也有助於那些導線段31、32、33、41、42之間的電性連接。

雖然本創作已以實施例揭露如上，然其並非用以限定本創作，任何熟習此技術者，在不脫離本創作之精神和範圍內，當可作各種之更動與潤飾，因此本創作之保護範圍當視後附之創作申請專利範圍所界定者為準。

10:集成模體 11:第一電路模體單元 12:第二電路模體單元 13:第三電路模體單元 14:底層電路模體單元 11a、12a、13a、14a:陶瓷基體 13b、14b:模板層 13c、14c:襯底層 111、121、131、141:電極圖案凹模 D:凹陷深度 112、113、122、123:導通孔 21:第一電極 22:第二電極 23:第三電極 24:第四電極 31、32、33、41、42:導線段 80:喇叭狀端口 90:啞鈴頭狀端口 800:陶瓷生胚 900:電極圖案

圖1為本創作實施例之側面剖示圖。圖2為本創作實施例之集成模體的側面剖示圖。圖3為本創作實施例之集成模體的疊層分離的立體圖。圖4為第一電路模體單元的側面剖示圖，顯示陶瓷基體結構及在陶瓷基體內填設導電材料。圖5為第二電路模體單元的側面剖示圖，顯示陶瓷基體結構及在陶瓷基體內填設導電材料。圖6為第三電路模體單元的側面剖示圖，顯示陶瓷基體結構及在陶瓷基體內填設導電材料。圖7為底層電路模體單元的側面剖示圖，顯示陶瓷基體結構及在陶瓷基體內填設導電材料。圖8為另一種導通孔構造的示意圖，顯示導通孔具有喇叭狀的端口。圖9為再一種導通孔構造的示意圖，顯示導通孔具有啞鈴頭狀的端口。圖10為傳統LTCC手段製作之電子器件單元結構的側面剖示圖。

10:集成模體

11:第一電路模體單元

12:第二電路模體單元

13:第三電路模體單元

14:底層電路模體單元

21:第一電極

22:第二電極

23:第三電極

24:第四電極

31、32、33、41、42:導線段

Claims

一種低溫共燒陶瓷電子器件的電路模體單元集成構造，包含一集成模體及被包覆在所述集成模體之內的複數電極及導電通路，其特徵在於：所述集成模體係由複數電路模體單元疊合組成，其中，所述電路模體單元係在一陶瓷基體上設有電極圖案凹模及導通孔，所述電極圖案凹模的凹陷深度介於0.5µm至5000µm之間，所述導通孔係貫穿設置於所述陶瓷基體，所述導通孔的孔徑在10µm以上，並在所述電極圖案凹模之內填設導電材料以形成一所述電極，在所述導通孔之內填設導電材料以形成一導線段；以及複數所述電路模體單元疊合組立，使上、下鄰接的所述導線段電性連接形成一所述導電通路，且所述導電通路電性連接複數所述電極之中的至少一個。
如請求項1所述之低溫共燒陶瓷電子器件的電路模體單元集成構造，其中，所述導電材料含有導電金屬，所述導電金屬的材料係選自於金、銀或其合金之中的一種或幾種的混合物。
如請求項2所述之低溫共燒陶瓷電子器件的電路模體單元集成構造，其中，所述導電材料為含銀重量比80%以上的導電膠。
如請求項1所述之低溫共燒陶瓷電子器件的電路模體單元集成構造，其中，所述陶瓷基體為單層的陶瓷材料層，所述陶瓷基體的厚度5000µm以下。
如請求項1所述之低溫共燒陶瓷電子器件的電路模體單元集成構造，其中，所述陶瓷基體由雙層的陶瓷材料層疊合組成，所述陶瓷基體包含一模板層和一襯底層，所述襯底層疊合在所述模板層的下方，在所述模板層上設有貫穿上表面與下表面的鏤空槽溝，所述鏤空槽溝與所述襯底層共同構成所述電極圖案凹模，所述導通孔係同軸貫穿設置於所述模板層和所述襯底層。
如請求項5所述之低溫共燒陶瓷電子器件的電路模體單元集成構造，其中，所述模板層的厚度介於0.5µm至2000µm之間。
如請求項5所述之低溫共燒陶瓷電子器件的電路模體單元集成構造，其中，所述襯底層的厚度在10µm以上。
如請求項1所述之低溫共燒陶瓷電子器件的電路模體單元集成構造，其中，所述集成模體還包含一底層電路模體單元，所述底層電路模體單元疊合於所述集成模體的最下面，所述底層電路模體單元係在一陶瓷基體上設有電極圖案凹模，所述電極圖案凹模的凹陷深度介於0.5µm至5000µm之間，並在所述電極圖案凹模之內填設導電材料以形成一所述電極。
如請求項1所述之低溫共燒陶瓷電子器件的電路模體單元集成構造，其中，所述導通孔的上方端口及下方端口為具有擴大孔徑的端口。