TWM618163U - 電感結構 - Google Patents

Abstract

一種電感結構，其應用於環形鐵心，且所述電感結構包括繞設於環形鐵心之上的至少一單層繞線，以及同樣繞設於環形鐵心之上至少一多層繞線，其中，至少一多層繞線與至少一單層繞線彼此並列，且至少一多層繞線的每一個與至少一單層繞線的每一個沿著環形鐵心彼此間隔地且交錯地排列。

Description

電感結構

本創作係有關一種電感結構，尤指可藉由交錯排列之單層繞線與多層繞線以提高諧振頻率的一種電感結構。

所述電感器(inductor)是一種電路元件，其通常會因為通過的電流的改變而產生電動勢，從而抵抗電流的改變，這樣的屬性即可稱之為電感。電感元件有許多種形式且依據外觀與功用的不同，而有不同的稱呼。以漆包線繞製多圈狀、常作為電磁鐵使用和變壓器等中使用的電感依外觀稱為線圈(coil)。用以對高頻提供較大電抗、通過直流或低頻的，依功用常稱為扼流圈(choke)。經常配合鐵磁性材料，安裝在變壓器、電動機和發電機中使用的較大電感稱為繞組(winding)。導線穿越磁性物質，而無線圈狀、常充當高頻濾波作用的小電感，依外觀常稱為磁珠(bead)。普遍地來說，當交流直流交換式電源轉換器的設計額定功率達到500 W以上時，通常就會使用到環形電感器(toroidal inductor)，所述環形電感器的結構主要是利用漆包線連續繞設於環形鐵心上而形成。在所述環形電感的習知結構中，當所需之繞設圈數較少時，可以單層線圈完成，而不需要使用到疊線。但是當所需之繞設圈數較多時，又受限於環形鐵心之大小，就必須考慮採用疊線的設計，以滿足所需的總繞設圈數。

所述電感的感性電抗是指電感之線圈具有下列特性：直流基本上直接流過，對於交流電起到類似電阻的作用，且頻率越高越難透過。在理想電感中，電阻隨著頻率的提高而呈線性增加。但在實際電感中，電感的等效電路中並聯存在有寄生電容(equivalent parallel capacitor, EPC)以及寄生電阻(equivalent parallel resistor, EPR)，因而會產生自諧振現象。所以在頻率升高至自諧振頻率(self-resonant frequency)之前，電感會呈現電感本來的感性特性(即電阻隨著頻率升高而增加)，然而在頻率高過自諧振頻率之後，寄生電容(EPC)的影響將佔據主導地位，而使得電感呈現出容性特性(即電阻隨著頻率升高而減小)。也就是說，在比自諧振頻率高的頻率範圍內，電感不發揮本身作為電感應有的作用。

為此，如何設計出一種電感結構，特別是解決現有技術之當操作頻率比自諧振頻率高時電感不發揮本身作為電感應有之作用的技術問題，乃為本案創作人所研究的重要課題。

本創作之一目的在於提供一種電感結構，可以解決現有技術之當操作頻率比自諧振頻率高時電感不發揮本身作為電感應有之作用的技術問題，使電感於高頻操作範圍內正常操作，達到增加高頻雜訊濾除之目的。

為了達到前述目的，本創作所提出的電感結構應用於環形鐵心，且所述電感結構包括至少一單層繞線以及至少一多層繞線。其中，至少一單層繞線與至少一多層繞線均繞設於環形鐵心之上。至少一多層繞線與至少一單層繞線彼此並列，且至少一多層繞線的每一個與至少一單層繞線的每一個沿著環形鐵心彼此間隔地且交錯地排列。

進一步而言，所述之電感結構中，至少一單層繞線的個數與至少一多層繞線的個數相同。

進一步而言，所述之電感結構中，至少一單層繞線繞設於環形鐵心之上的長度為第一弧長，且至少一多層繞線繞設於環形鐵心之上的長度為第二弧長，第二弧長與第一弧長之比值介於25%至75%之間。

進一步而言，所述之電感結構中，至少一單層繞線的其中一個與至少一單層繞線的其中另一個於環形鐵心之相對兩側彼此耦接。

進一步而言，所述之電感結構中，至少一多層繞線的其中一個與至少一多層繞線的其中另一個於環形鐵心之相對兩側彼此耦接。

進一步而言，所述之電感結構中，至少一單層繞線的其中一個與至少一多層繞線的其中一個於環形鐵心之相對兩側彼此耦接。

進一步而言，所述之電感結構中，至少一單層繞線的數量與至少一多層繞線的數量均為複數個；等單層繞線的每一個繞設於環形鐵心之上的長度相同；等多層繞線的每一個繞設於環形鐵心之上的長度相同。

進一步而言，所述之電感結構中，至少一單層繞線的數量與至少一多層繞線的數量均為複數個；該等單層繞線的至少一個繞設於環形鐵心之上的長度與其他單層繞線繞設於環形鐵心之上的長度不同；該等多層繞線的至少一個繞設於環形鐵心之上的長度與其他多層繞線繞設於環形鐵心之上的長度不同。

進一步而言，所述之電感結構中，電感結構係操作在頻率5MHz以上。

在使用本創作所述電感結構時，所述至少一單層繞線與所述至少一多層繞線均繞設於環形鐵心之上，且至少一多層繞線與至少一單層繞線彼此並列。尤其是，所述至少一多層繞線的每一個與所述至少一單層繞線的每一個沿著環形鐵心彼此間隔地且交錯地排列。由寄生電容(equivalent parallel capacitor, EPC)之串聯或並聯的特性來推導，可以得知當所需之繞設圈數較多而需要考慮疊線之設計時，可以將具有疊線的部分集中在彼此分隔的至少一多層繞線，且藉由使每一個多層繞線與每一個單層繞線沿著環形鐵心彼此間隔地且交錯地排列，可以有效降低整體繞組內之等效串聯電路的寄生電容，進而提高自諧振頻率之閥值，而讓電感在較高操作頻率下仍能保持電感元件之高阻抗，以在較高操作頻率(例如5MHz以上)使電感持續發揮其本身作為電感應有的作用，且增加高頻雜訊(例如電磁干擾electro-magnetic interference, EMI)濾除之效果。

為此，本創作所述電感結構可以解決現有技術之當操作頻率比自諧振頻率高時電感不發揮本身作為電感應有之作用的技術問題，使電感於高頻操作範圍內正常操作，達到增加高頻雜訊濾除之目的。

為了能更進一步瞭解本創作為達成預定目的所採取之技術、手段及功效，請參閱以下有關本創作之詳細說明與附圖，相信本創作特徵與特點，當可由此得一深入且具體之瞭解，然而所附圖式僅提供參考與說明用，並非用來對本創作加以限制者。

茲有關本創作之技術內容及詳細說明，配合圖式說明如下。

請參閱圖1所示，為本創作之電感結構第一實施例的外觀示意圖。

在本創作之所述第一實施例中，所述電感結構應用於環形鐵心10，且所述電感結構包括至少一單層繞線20以及至少一多層繞線30。其中，至少一單層繞線20與至少一多層繞線30均繞設於環形鐵心10之上。所述單層繞線20內的漆包線排列整齊，且只有單層繞製而不疊線(如圖1所示)，其圈數較少且寄生電容(equivalent parallel capacitor, EPC)較低。所述多層繞線30內的漆包線可以疊繞，且不必須整齊排列，其圈數較多且寄生電容(EPC)較高。至少一多層繞線30與至少一單層繞線20彼此並列，且至少一多層繞線30的每一個與至少一單層繞線20的每一個沿著環形鐵心10彼此間隔地且交錯地排列。進一步而言，所述至少一單層繞線20的個數與所述至少一多層繞線30的個數相同。在本創作之所述第一實施例中，所述電感結構共有四組繞線，包括兩組單層繞線20與兩組多層繞線30，且所述電感結構的繞設順序由第一端11開始，以順時針方向依序形成單層繞線20、多層繞線30、單層繞線20以及多層繞線30，最後以第二端12結束。

在本創作之所述第一實施例中，至少一單層繞線20的數量與至少一多層繞線30的數量均為複數個。在所述第一實施例的其中一態樣中，該等單層繞線20的每一個繞設於環形鐵心10之上的長度相同，且該等多層繞線30的每一個繞設於環形鐵心10之上的長度相同。在所述第一實施例的其中另一態樣中，該等單層繞線20的至少一個繞設於環形鐵心10之上的長度與其他單層繞線20繞設於環形鐵心10之上的長度不同，且該等多層繞線30的至少一個繞設於環形鐵心10之上的長度與其他多層繞線30繞設於環形鐵心10之上的長度不同。

進一步而言，所述至少一單層繞線20繞設於環形鐵心10之上的長度為第一弧長，且至少一多層繞線30繞設於環形鐵心10之上的長度為第二弧長，所述第二弧長與所述第一弧長之比值介於25%至75%之間。如圖1所示，在本創作之所述第一實施例中，所述第一弧長為弧長a與弧長b之總和，即所有單層繞線20繞設於環形鐵心10之上的總長度。所述第二弧長為弧長c與弧長d之總和，即所有多層繞線30繞設於環形鐵心10之上的總長度。藉由如前所述之本創作獨特的繞線結構，可以有效降低電感結構內之寄生電容，提高諧振點頻率，讓電感結構在較高操作頻率(例如5MHz以上)仍能保持電感元件之高阻抗，以增加高頻雜訊之濾除效果。

請參閱圖2所示，為本創作之電感結構第二實施例的外觀示意圖。在本創作之所述第二實施例中，與前述本創作之第一實施例大致相同，惟所述電感結構的繞設順序一樣由第一端11開始，以順時針方向依序形成單層繞線20以及多層繞線30。繼而，以跨越環形鐵心10中央簍空部分的中繼線40將前述多層繞線30連接至相對側的另一多層繞線30，且繼續以逆時針方向依序形成另一單層繞線20，最後以第二端12結束。

請參閱圖3所示，為本創作之電感結構第三實施例的外觀示意圖。在本創作之所述第三實施例中，與前述本創作之第一實施例大致相同，惟所述電感結構的繞設順序一樣由第一端11開始，以順時針方向依序形成多層繞線30、單層繞線20、多層繞線30以及單層繞線20，最後以第二端12結束。

請參閱圖4所示，為本創作之電感結構第四實施例的外觀示意圖。在本創作之所述第四實施例中，與前述本創作之第三實施例大致相同，惟所述電感結構的繞設順序一樣由第一端11開始，以順時針方向依序形成多層繞線30以及單層繞線20。繼而，以跨越環形鐵心10中央簍空部分的中繼線40將前述單層繞線20連接至相對側的另一單層繞線20，且繼續以逆時針方向依序形成多層繞線30，最後以第二端12結束。

請參閱圖5所示，為本創作之電感結構第五實施例的外觀示意圖。在本創作之所述第五實施例中，與前述本創作之第一實施例大致相同，惟所述電感結構共有六組繞線，包括三組單層繞線20與三組多層繞線30，且所述電感結構的繞設順序一樣由第一端11開始，以順時針方向依序形成單層繞線20、多層繞線30、單層繞線20、多層繞線30、單層繞線20以及多層繞線30，最後以第二端12結束。如圖5所示，在本創作之所述第五實施例中，所述第一弧長為弧長a、弧長b與弧長e之總和，即所有單層繞線20繞設於環形鐵心10之上的總長度。所述第二弧長為弧長c、弧長d與弧長f之總和，即所有多層繞線30繞設於環形鐵心10之上的總長度。

請參閱圖6所示，為本創作之電感結構第六實施例的外觀示意圖。在本創作之所述第六實施例中，與前述本創作之第五實施例大致相同，惟所述電感結構的繞設順序一樣由第一端11開始，以順時針方向依序形成單層繞線20、多層繞線30以及單層繞線20，繼而，以跨越環形鐵心10中央簍空部分的中繼線40將前述單層繞線20連接至相對側的另一多層繞線30，且繼續以逆時針方向依序形成單層繞線20以及多層繞線30，最後以第二端12結束。

在使用本創作所述電感結構時，所述至少一單層繞線20與所述至少一多層繞線30均繞設於環形鐵心10之上，且至少一多層繞線30與至少一單層繞線20彼此並列。尤其是，所述至少一多層繞線30的每一個與所述至少一單層繞線20的每一個沿著環形鐵心10彼此間隔地且交錯地排列。由寄生電容(EPC)之串聯或並聯的特性來推導，可以得知當所需之繞設圈數較多而需要考慮疊線之設計時，可以將具有疊線的部分集中在彼此分隔的至少一多層繞線30，且藉由使每一個多層繞線30與每一個單層繞線20沿著環形鐵心10彼此間隔地且交錯地排列，可以有效降低整體繞組內之等效串聯電路的寄生電容(EPC)，進而提高自諧振頻率之閥值，而讓電感在較高操作頻率下仍能保持電感元件之高阻抗，以在較高操作頻率(例如5MHz以上)使電感持續發揮其本身作為電感應有的作用，且增加高頻雜訊(例如電磁干擾electro-magnetic interference, EMI)濾除之效果。例如，本創作所述電感結構可有效降低升壓式功率因數校正(boost power factor correction, boost PFC)電路的電磁干擾雜訊。

經實驗數據得知，在相同周邊元件參數以及操作設定下，與習知技術相比，本創作之電感結構可明顯降低頻段於5MHz以上之高頻傳導輻射EMI約2~6dB。

為此，本創作所述電感結構可以解決現有技術之當操作頻率比自諧振頻率高時電感不發揮本身作為電感應有之作用的技術問題，使電感於高頻操作範圍內正常操作，達到增加高頻雜訊濾除之目的。

以上所述，僅為本創作較佳具體實施例之詳細說明與圖式，惟本創作之特徵並不侷限於此，並非用以限制本創作，本創作之所有範圍應以下述之申請專利範圍為準，凡合於本創作申請專利範圍之精神與其類似變化之實施例，皆應包括於本創作之範疇中，任何熟悉該項技藝者在本創作之領域內，可輕易思及之變化或修飾皆可涵蓋在以下本案之專利範圍。

須知，本說明書所附圖式繪示之結構、比例、大小、元件數量等，均僅用以配合說明書所揭示之內容，以供熟悉此技術之人士瞭解與閱讀，並非用以限定本創作可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本創作所能產生之功效及所能達成之目的下，均應落在本創作所揭示之技術內容得能涵蓋之範圍內。

10:環形鐵心

11:第一端

12:第二端

20:單層繞線

30:多層繞線

40:中繼線

a、b、c、d、e、f:弧長

圖1為本創作之電感結構第一實施例的外觀示意圖；

圖2為本創作之電感結構第二實施例的外觀示意圖；

圖3為本創作之電感結構第三實施例的外觀示意圖；

圖4為本創作之電感結構第四實施例的外觀示意圖；

圖5為本創作之電感結構第五實施例的外觀示意圖；以及

圖6為本創作之電感結構第六實施例的外觀示意圖。

10:環形鐵心

11:第一端

12:第二端

20:單層繞線

30:多層繞線

a、b、c、d:弧長

Claims (9)

1. 一種電感結構，應用於一環形鐵心，該電感結構包括： 至少一單層繞線，繞設於該環形鐵心之上；以及 至少一多層繞線，繞設於該環形鐵心之上，且與該至少一單層繞線彼此並列，該至少一多層繞線的每一個與該至少一單層繞線的每一個沿著該環形鐵心彼此間隔地且交錯地排列。
2. 如請求項1所述之電感結構，其中，該至少一單層繞線的個數與該至少一多層繞線的個數相同。
3. 如請求項1所述之電感結構，其中，該至少一單層繞線繞設於該環形鐵心之上的長度為一第一弧長，且該至少一多層繞線繞設於該環形鐵心之上的長度為一第二弧長，該第二弧長與該第一弧長之比值介於25%至75%之間。
4. 如請求項1所述之電感結構，其中，該至少一單層繞線的其中一個與該至少一單層繞線的其中另一個於該環形鐵心之相對兩側彼此耦接。
5. 如請求項1所述之電感結構，其中，該至少一多層繞線的其中一個與該至少一多層繞線的其中另一個於該環形鐵心之相對兩側彼此耦接。
6. 如請求項1所述之電感結構，其中，該至少一單層繞線的其中一個與該至少一多層繞線的其中一個於該環形鐵心之相對兩側彼此耦接。
7. 如請求項1所述之電感結構，其中，該至少一單層繞線的數量與該至少一多層繞線的數量均為複數個；該等單層繞線的每一個繞設於該環形鐵心之上的長度相同；該等多層繞線的每一個繞設於該環形鐵心之上的長度相同。
8. 如請求項1所述之電感結構，其中，該至少一單層繞線的數量與該至少一多層繞線的數量均為複數個；該等單層繞線的至少一個繞設於該環形鐵心之上的長度與其他單層繞線繞設於該環形鐵心之上的長度不同；該等多層繞線的至少一個繞設於該環形鐵心之上的長度與其他多層繞線繞設於該環形鐵心之上的長度不同。
9. 如請求項1所述之電感結構，其中，該電感結構係操作在頻率5MHz以上。

Images