TWM608326U - 一種散熱嵌埋封裝結構 - Google Patents
一種散熱嵌埋封裝結構 Download PDFInfo
- Publication number
- TWM608326U TWM608326U TW109211179U TW109211179U TWM608326U TW M608326 U TWM608326 U TW M608326U TW 109211179 U TW109211179 U TW 109211179U TW 109211179 U TW109211179 U TW 109211179U TW M608326 U TWM608326 U TW M608326U
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit layer
- layer
- heat dissipation
- circuit
- hole
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本創作公開了一種散熱嵌埋封裝結構，包括：框架，設置有至少一個通孔及若干豎直設置的第一銅柱，通孔內設置有器件，通孔的下部填充有感光絕緣材料；第一線路層，器件與第一線路層電性連接；第二線路層，部分第二線路層填充通孔的上部並包裹器件的上表面及至少部分側面，第一銅柱電性連接第一線路層與第二線路層。第二線路層包裹器件的上表面及至少部分側面，相較於原有單面散熱封裝結構，本創作增加了器件的散熱面積，使得器件可以進行多方位散熱，從而使散熱效率得以提高。
Description
本創作涉及半導體封裝領域，特別涉及一種封裝結構。
隨著電子行業的快速發展，現有電子產品已日趨輕薄化，集成度和功能性也日益提高，故用於承載電阻、電容或晶片等電子器件的電路板也必然朝著輕薄化的方向發展，因而衍生出了電路板封裝技術。其中，埋入式封裝技術已在濾波器、功率放大器等電源管理類產品上得到廣泛應用，越來越受到人們的青睞。埋入式封裝技術是把電子器件埋入到嵌埋封裝基板內部的高密度封裝技術，可縮短線路長度、改善電氣特性，能減少電路板板面的焊接點，從而提高封裝的可靠性、降低成本。但，隨著電子器件集成度越來越高，散熱成為了嵌埋封裝設計中首要考慮的因素之一。
現有技術中的嵌埋封裝技術是採用單面散熱的封裝方式，即在嵌埋封裝基板的背面通過鐳射鑽孔或等離子蝕刻的方式形成通孔，再將通孔金屬化形成導熱銅柱，或是直接在嵌埋封裝基板背面開設大面積的銅片，此種單面散熱的封裝結構散熱面積有限，且生產成本高、製作週期長。
本創作旨在至少解決現有技術中存在的技術問題之一。為此，本創作提出一種散熱嵌埋封裝結構，能夠提高器件的散熱面積，降低生產成本、縮短製作週期。
根據本創作實施例的一種散熱嵌埋封裝結構，包括：框架，設置有至少一個通孔及若干豎直設置的第一銅柱，所述通孔內設置有器件，所述通孔的下部填充有感光絕緣材料，所述框架的下表面為第一表面，所述框架的上表面為第二表面；第一線路層，設置於所述第一表面，所述器件與所述第一線路層電性連接；第二線路層，部分所述第二線路層填充所述通孔的上部並包裹所述器件的上表面及至少部分側面，另一部分所述第二線路層覆蓋所述第一銅柱的上端，所述第一銅柱電性連接所述第一線路層與所述第二線路層。
至少具有如下有益效果：第二線路層包裹器件的上表面及至少部分側面，相較於原有單面散熱封裝結構，本創作增加了器件的散熱面積，使得器件可以進行多方位散熱，從而使散熱效率得以提高。
根據本創作的一些實施例，還包括：第三線路層，設置於所述第一線路層的下方，所述第一線路層與所述第三線路層之間設置有第一填封層和若干第二銅柱，所述第二銅柱貫穿所述第一填封層並電性連接所述第一線路層與所述第三線路層；第四線路層，設置於所述第二線路層上方，所述第二線路層與所述第四線路層之間設置有第二填封層和若干所述第二銅柱，所述第二銅柱貫穿所述第二填封層並電性連接所述第二線路層與所述第四線路層。
根據本創作的一些實施例，所述第一填封層及所述第二填封層均由樹脂製成。
根據本創作的一些實施例，所述第二線路層與所述第二表面間還填充有所述感光絕緣材料。
根據本創作的一些實施例，所述第一線路層的上表面設置有第一種子層，所述第二線路層的下表面設置有第二種子層。
根據本創作的一些實施例，所述框架由樹脂製成。
下面詳細描述本創作的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用於解釋本創作，而不能理解為對本創作的限制。
在本創作的描述中，需要理解的是，涉及到方位描述，例如上、下等指示的方位或位置關係為基於附圖所示的方位或位置關係，僅是為了便於描述本創作和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本創作的限制。
在本創作的描述中，若干的含義是一個或者多個，多個的含義是兩個及兩個以上。如果有描述到第一、第二、第三、第四只是用於區分技術特徵為目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量或者隱含指明所指示的技術特徵的先後關係。
本創作的描述中，除非另有明確的限定，設置、連接、貼合等詞語應做廣義理解，所屬技術領域技術人員可以結合技術方案的具體內容合理確定上述詞語在本創作中的具體含義。
參照圖1，本創作公開了一種散熱嵌埋封裝結構，包括框架1、第一線路層15和第二線路層16。
其中，框架1設置有至少一個通孔13及若干豎直設置的第一銅柱14，通孔13內設置有器件2，通孔13的下部填充有感光絕緣材料，框架1的下表面為第一表面11，框架1的上表面為第二表面12，第一線路層15設置於第一表面11，器件2與第一線路層15電性連接，部分第二線路層16填充通孔13的上部並包裹器件2的上表面及至少部分側面，另一部分第二線路層16覆蓋第一銅柱14的上端，第一銅柱14電性連接第一線路層15與第二線路層16。
可以理解的是，第二線路層16包裹器件2的上表面及至少部分側面，相較於原有單面散熱封裝結構，本創作增加了器件2的散熱面積，使得器件2可以進行多方位散熱，從而使散熱效率得以提高。
具體地，通孔13及第一銅柱14均可以有一個或多個，多個通孔13分佈於框架1上，若干個第一銅柱14分佈於框架1上。器件2可以是電阻、電容、電感等被動器件2，也可以是晶片等主動器件2，器件2可以是單顆的器件2，也可以是背靠背堆疊後的多顆器件2的組合。
參照圖2，在本創作的一些實施例中，還包括：第三線路層171和第四線路層181。
其中，第三線路層171設置於第一線路層15的下方，第一線路層15與第三線路層171之間設置有第一填封層17和若干第二銅柱3，第二銅柱3貫穿第一填封層17並電性連接第一線路層15與第三線路層171，第四線路層181，設置於第二線路層16上方，第二線路層16與第四線路層181之間設置有第二填封層18和若干第二銅柱3，第二銅柱3貫穿第二填封層18並電性連接第二線路層16與第四線路層181。第一填封層17及第二填封層18均由樹脂製成。
在本創作的一些實施例中，第二線路層16與第二表面12間還填充有感光絕緣材料。感光絕緣材料為在光或高能射線作用下可轉化為固態有機高分子產物的物質。感光絕緣材料為一種可以在光（紫外光或可見光）或高能射線（主要是電子束）的作用下，將小分子不飽和的有機低聚物伴隨特定的催化劑的效果經過交聯聚合成的穩定固態有機高分子產物，這種產物具有良好的介電性能（電絕緣性能），介電常數2.5～3.4，介電損耗0.001～0.01，介電強度100 KV～400 KV，面電阻和體電阻10e17Ω.m，例如：PI聚醯亞胺、PPO聚氧二甲苯等。
參照圖1，在本創作的一些實施例中，第一線路層15的上表面設置有第一種子層111，第二線路層16的下表面設置有第二種子層121。其中，第一種子層111及第二種子層121可以為金屬，包括但不限於金屬鈦、銅、鈦鎢的合金等。第一種子層111及第二種子層121的存在可以使得後續第一金屬層和第二金屬層在進行電鍍時可以更好地附著於相應區域。
在本創作的一些實施例中，框架1由樹脂製成。
本創作中的散熱嵌埋封裝結構製作流程如下：製作具有至少一個通孔13的框架1，框架1還豎直設置有若干第一銅柱14，框架1的下表面為第一表面11；在第一表面11黏貼膠帶，使得膠帶具有黏性的一面與第一表面11相貼合，通孔13中放置器件2，器件2的觸點與膠帶相貼合；用感光絕緣材料固化於通孔13的部分空間，使器件2的上表面及至少部分器件2的側面裸露在外；去除膠帶，在第一表面11上進行電鍍並形成第一金屬層，在器件2的上表面和側面、感光絕緣材料的上表面以及第一銅柱14的上端面進行電鍍並形成第二金屬層，第二金屬層覆蓋第一銅柱14的上端面和器件2的上表面及至少部分側面；對第一金屬層及第二金屬層進行蝕刻，以分別得到第一線路層15和第二線路層16，器件2的觸點與第一線路層15電性連接，第一銅柱14的上下兩端分別與第二線路層16和第一線路層15電性連接。
上面結合附圖對本創作實施例作了詳細說明，但是本創作不限於上述實施例，在所屬技術領域普通技術人員所具備的知識範圍內，還可以在不脫離本創作宗旨的前提下作出各種變化。
1:框架
11:第一表面
111:第一種子層
12:第二表面
121:第二種子層
13:通孔
14:第一銅柱
15:第一線路層
16:第二線路層
17:第一填封層
171:第三線路層
18:第二填封層
181:第四線路層
2:器件
3:第二銅柱
本創作的上述和/或附加的方面和優點從結合下面附圖對實施例的描述中將變得明顯和容易理解，其中：
圖1為本創作其中一種實施例的縱向截面示意圖。
圖2為本創作另一種實施例的縱向截面示意圖。
1:框架
11:第一表面
111:第一種子層
12:第二表面
121:第二種子層
13:通孔
14:第一銅柱
15:第一線路層
16:第二線路層
2:器件
Claims (6)
- 一種散熱嵌埋封裝結構，其特徵在於，包括：框架，所述框架設置有至少一個通孔及若干豎直設置的第一銅柱，所述通孔內設置有器件，所述通孔的下部填充有感光絕緣材料，所述框架的下表面為第一表面，所述框架的上表面為第二表面；第一線路層，所述第一線路層設置於所述第一表面，所述器件與所述第一線路層電性連接；第二線路層，部分所述第二線路層填充所述通孔的上部並包裹所述器件的上表面及至少部分側面，另一部分所述第二線路層覆蓋所述第一銅柱的上端，所述第一銅柱電性連接所述第一線路層與所述第二線路層。
- 如請求項1所述的散熱嵌埋封裝結構，更包括：第三線路層，所述第三線路層設置於所述第一線路層的下方，所述第一線路層與所述第三線路層之間設置有第一填封層和若干第二銅柱，所述第二銅柱貫穿所述第一填封層並電性連接所述第一線路層與所述第三線路層；第四線路層，所述第四線路層設置於所述第二線路層上方，所述第二線路層與所述第四線路層之間設置有第二填封層和若干所述第二銅柱，所述第二銅柱貫穿所述第二填封層並電性連接所述第二線路層與所述第四線路層。
- 如請求項2所述的散熱嵌埋封裝結構，其中，所述第一填封層及所述第二填封層均由樹脂製成。
- 如請求項1所述的散熱嵌埋封裝結構，其中，所述第二線路層與所述第二表面間還填充有所述感光絕緣材料。
- 如請求項1所述的散熱嵌埋封裝結構，其中，所述第一線路層 的上表面設置有第一種子層，所述第二線路層的下表面設置有第二種子層。
- 如請求項1所述的散熱嵌埋封裝結構，其中，所述框架由樹脂製成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021171406.3 | 2020-06-22 | ||
| CN202021171406.3U CN212570968U (zh) | 2020-06-22 | 2020-06-22 | 一种散热嵌埋封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWM608326U true TWM608326U (zh) | 2021-03-01 |
Family
ID=73646642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109211179U TWM608326U (zh) | 2020-06-22 | 2020-08-27 | 一種散熱嵌埋封裝結構 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3229456U (zh) |
| CN (1) | CN212570968U (zh) |
| TW (1) | TWM608326U (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113451259B (zh) * | 2021-05-14 | 2023-04-25 | 珠海越亚半导体股份有限公司 | 一种多器件分次嵌埋封装基板及其制造方法 |
-
2020
- 2020-06-22 CN CN202021171406.3U patent/CN212570968U/zh active Active
- 2020-08-27 TW TW109211179U patent/TWM608326U/zh unknown
- 2020-09-11 JP JP2020003910U patent/JP3229456U/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN212570968U (zh) | 2021-02-19 |
| JP3229456U (ja) | 2020-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11107744B2 (en) | Insulated gate bipolar transistor module and manufacturing method thereof | |
| US7078788B2 (en) | Microelectronic substrates with integrated devices | |
| TWI294757B (en) | Circuit board with a through hole wire, and forming method thereof | |
| TWI728914B (zh) | 散熱嵌埋封裝方法 | |
| US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
| JP2007535156A (ja) | 埋込み構成要素からの熱伝導 | |
| CA2454971A1 (en) | Multi-chip electronic package having laminate carrier and method of making same | |
| TW201507556A (zh) | 具有散熱墊及電性突柱之散熱增益型線路板 | |
| US20140048313A1 (en) | Thermally enhanced wiring board with thermal pad and electrical post | |
| US20190341357A1 (en) | Flip-chip package substrate | |
| US8022513B2 (en) | Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same | |
| US20140009899A1 (en) | Wiring substrate | |
| TWM608326U (zh) | 一種散熱嵌埋封裝結構 | |
| US7309838B2 (en) | Multi-layered circuit board assembly with improved thermal dissipation | |
| WO2018137559A1 (zh) | 一种功率模块及其制造方法 | |
| CN112543546B (zh) | 具有散热结构的线路板及其制作方法 | |
| TW200919676A (en) | Packaging substrate structure having capacitor embedded therein and method for manufacturing the same | |
| JP5609037B2 (ja) | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 | |
| US11075092B2 (en) | Multi-layer substrate | |
| TWI809754B (zh) | 線路板及其製造方法 | |
| US20080212287A1 (en) | Semiconductor package structure with buried electronic device and manufacturing method therof | |
| US20090106977A1 (en) | Manufacturing method of printed circuit board | |
| US11991824B2 (en) | Circuit board structure and manufacturing method thereof | |
| US20210378092A1 (en) | Carrier board structure with an increased core-layer trace area and method for manufacturing same | |
| US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure |