TWM599461U - 記憶體封裝後維修檢查裝置 - Google Patents
記憶體封裝後維修檢查裝置 Download PDFInfo
- Publication number
- TWM599461U TWM599461U TW109202072U TW109202072U TWM599461U TW M599461 U TWM599461 U TW M599461U TW 109202072 U TW109202072 U TW 109202072U TW 109202072 U TW109202072 U TW 109202072U TW M599461 U TWM599461 U TW M599461U
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- memory
- tested
- memory module
- data center
- Prior art date
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一種記憶體封裝後維修檢查裝置,包括數個待測記憶體模組、一資料中心管理單元以及一測試積體電路,該測試積體電路分別與各該待測記憶體模組及一連線單元連接,當執行一功能測試來檢查各該待測記憶體模組之功能狀態時,該測試積體電路係對各該待測記憶體模組進行檢測分析,以獲得各該待測記憶體模組的一功能測試結果,並通過該連線單元將各該待測記憶體模組之功能測試結果儲存至該資料中心管理單元。藉此,本創作以該資料中心管理單元提供大量的資料儲存空間進行功能測試結果的儲存記錄,通過其中大量記憶體模組功能狀態的顯示資訊,一次可以提供批次的大量維修,有效擴充更大的維護修復範圍並降低成本。
Description
本創作係有關於一種記憶體封裝後維修檢查裝置,尤指涉及一
種將測試所得各待測記憶體模組之功能測試結果透過連線單元連結至外部的資料中心(data center)管理單元,特別係指一次可以提供批次的大量維修,有效擴充更大的維護修復範圍並降低成本者。
包裝後修復(post package repair, PPR)係指封裝好之後還能修
復動態隨機存取記憶體(dynamic random access memory, DRAM)的一種電路方法。最基本的方法係直接使用自動測試設備(automatic test equipment, ATE)上現場可程式邏輯陣列(field programmable gate array, FPGA)可針對待測件(device under test, DUT)的DRAM直接測試並且直接修復,基本上IC顆粒的生產原廠會是上述做法。
可是到應用端,IC顆粒賣出後就組裝至模組板上,主機板無論
是經由插槽安裝上DRAM或是直接將DRAM焊接在主機板上,現行做法係將失效位元格(bit cell)位址儲存到一序列存在檢測(serial presence detect, SPD),使用SPD的方式係檢測多個DUT的DRAM並自動存取其狀態資訊。然而,SPD的儲存容量小,因此其能修復的bit cell數係相當有限的。
鑑於習知技藝因為SPD的儲存容量有限,若有很多地方損壞將
無法儲存多筆資訊,導致能修復的數量範圍受到限制。故,一般習用者係無法
符合使用者於實際使用時之所需。
本創作之主要目的係在於,克服習知技藝所遭遇之上述問題並
提供一種無需將序列存在檢測放大容量,可使用原本的SPD,僅需把測試積體電路(IC)測試各待測記憶體模組之功能測試結果透過連線單元,連結至外部的資料中心管理單元,該資料中心管理單元可以線上的中控電腦或雲端伺服器管理提供大量的資料儲存空間進行功能測試結果的儲存記錄,通過資料中心管理單元中大量記憶體模組功能狀態的顯示資訊,一次可以提供批次的大量維修,有效擴充更大的維護修復範圍並降低成本。
為達以上之目的,本創作係一種記憶體封裝後維修檢查裝置,
係包括:數個待測記憶體模組;一資料中心管理單元,係提供儲存各該待測記憶體模組的一功能測試結果;以及一測試積體電路,係分別與各該待測記憶體模組及一連線單元連接,當執行一功能測試來檢查各該待測記憶體模組之功能狀態時,該測試積體電路係對各該待測記憶體模組進行檢測分析,以獲得各該待測記憶體模組之功能測試結果,並通過該連線單元將各該待測記憶體模組之功能測試結果儲存至該資料中心管理單元。
於本創作上述記憶體封裝後維修檢查裝置中,該測試積體電路
係安裝於一承載板(Load Board)上的主機板(Motherboard, MB),且各該待測記憶體模組之功能測試結果中每一功能測試結果係對應於一序列號(serial number)。
於本創作上述記憶體封裝後維修檢查裝置中,該資料中心管理
單元為一雲端伺服器或由一中控電腦管理的線上儲存空間。
於本創作上述記憶體封裝後維修檢查裝置中,該連線單元為有
線或無線等方式連線,無線方式可為內建或外接式具有WiFi模組或藍芽模組之裝置。
請參閱『第1圖』所示,係本創作之方塊示意圖。如圖所示:
本創作係一種記憶體封裝後維修檢查裝置,係包括數個待測記憶體模組(device under test, DUT)1、一資料中心(data center)管理單元2以及一測試積體電路(IC)3所構成。
上述所提之資料中心管理單元2可為一雲端伺服器或由一中
控電腦管理的線上儲存空間,係提供儲存各該待測記憶體模組1的一功能測試結果。
該測試積體電路3係分別與各該待測記憶體模組1及一連線
單元31連接,該連線單元31可為內建或外接式具有WiFi模組或藍芽模組之裝置。當執行一功能測試來檢查各該待測記憶體模組1之功能狀態時,該測試積體電路3係對各該待測記憶體模組1進行檢測分析,以獲得各該待測記憶體模組1之功能測試結果,並通過該連線單元31將各該待測記憶體模組1之功能測試結果儲存至該資料中心管理單元2。如是,藉由上述揭露之裝置構成一全新之記憶體封裝後維修檢查裝置。
於一具體實施例中,上述測試積體電路3在經過測試比對取得
各該待測記憶體模組1的一功能測試結果後,可於線上憑該功能測試結果直接進行修復作業,各該待測記憶體模組之功能測試結果中每一功能測試結果可不需儲存關於對應待測記憶體模組1之一序列號(serial number)。
於一具體實施例中,上述測試積體電路3可為安裝於一承載板
(Load Board)上的主機板(Motherboard, MB),該主機板並包括有一序列存在檢測(serial presence detect, SPD)晶片(圖中未示),通過該SPD晶片使各該待測記憶體模組1之功能測試結果中每一功能測試結果係對應於一序列號。
當運用時,本創作無需將SPD放大容量,可使用原本的SPD,
僅需把測試積體電路3測試各待測記憶體模組1之功能測試結果透過連線單元31,連結至外部的資料中心管理單元2,通過每一功能測試結果所對應之序列號的記錄可得知各待測記憶體模組1內之已知損壞記憶體模組的位置,可供後續對此記憶體模組上之記憶單元進行維修。因此,該資料中心管理單元2可以線上的中控電腦或雲端伺服器管理提供大量的資料儲存空間進行功能測試結果的儲存記錄,通過資料中心管理單元2中大量記憶體模組功能狀態的顯示資訊,一次可以提供批次的大量維修,有效擴充更大的維護修復範圍並降低成本。
綜上所述,本創作係一種記憶體封裝後維修檢查裝置,可有效
改善習用之種種缺點,將測試所得各待測記憶體模組之功能測試結果透過連線單元連結至外部的資料中心管理單元,其以線上的中控電腦或雲端伺服器管理提供大量的資料儲存空間進行功能測試結果的儲存記錄,通過資料中心管理單元中大量記憶體模組功能狀態的顯示資訊,一次可以提供批次的大量維修,有效擴充更大的維護修復範圍並降低成本,進而使本創作之產生能更進步、更實用、更符合使用者之所須,確已符合新型專利申請之要件,爰依法提出專利申請。
惟以上所述者,僅為本創作之較佳實施例而已,當不能以此限
定本創作實施之範圍;故,凡依本創作申請專利範圍及新型說明書內容所作
之簡單的等效變化與修飾,皆應仍屬本創作專利涵蓋之範圍內。
1:待測記憶體模組
2:資料中心管理單元
3:測試積體電路
31:連線單元
第1圖,係本創作之方塊示意圖。
1:待測記憶體模組
2:資料中心管理單元
3:測試積體電路
31:連線單元
Claims (4)
- 一種記憶體封裝後維修檢查裝置,係包括: 數個待測記憶體模組(device under test, DUT); 一資料中心(data center)管理單元,係提供儲存各該待測記憶體模組 的一功能測試結果;以及 一測試積體電路(IC),係分別與各該待測記憶體模組及一連線單元連接,當執行一功能測試來檢查各該待測記憶體模組之功能狀態時,該測試積體電路係對各該待測記憶體模組進行檢測分析,以獲得各該待測記憶體模組之功能測試結果,並通過該連線單元將各該待測記憶體模組之功能測試結果儲存至該資料中心管理單元。
- 依申請專利範圍第1項所述之記憶體封裝後維修檢查裝置,其中,該測試積體電路係安裝於一承載板(Load Board)上的主機板(Motherboard, MB),且各該待測記憶體模組之功能測試結果中每一功能測試結果係對應於一序列號(serial number)。
- 依申請專利範圍第1項所述之記憶體封裝後維修檢查裝置,其中,該資料中心管理單元為一雲端伺服器或由一中控電腦管理的線上儲存空間。
- 依申請專利範圍第1項所述之記憶體封裝後維修檢查裝置,其中,該連線單元為內建或外接式具有WiFi模組或藍芽模組之裝置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109202072U TWM599461U (zh) | 2020-02-25 | 2020-02-25 | 記憶體封裝後維修檢查裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109202072U TWM599461U (zh) | 2020-02-25 | 2020-02-25 | 記憶體封裝後維修檢查裝置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM599461U true TWM599461U (zh) | 2020-08-01 |
Family
ID=73004008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109202072U TWM599461U (zh) | 2020-02-25 | 2020-02-25 | 記憶體封裝後維修檢查裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM599461U (zh) |
-
2020
- 2020-02-25 TW TW109202072U patent/TWM599461U/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6684356B2 (en) | Self-test ram using external synchronous clock | |
US7872929B2 (en) | Accessing memory cells in a memory circuit | |
US7269765B1 (en) | Method and apparatus for storing failing part locations in a module | |
DE112012006161B4 (de) | Integrierter Selbsttest für Stapelspeicherarchitektur | |
US9159451B2 (en) | Testing system and testing method thereof | |
US20030076125A1 (en) | Method and system for wafer and device level testing of an integrated circuit | |
US20080235537A1 (en) | System and method for electronic testing of multiple memory devices | |
CN105203908B (zh) | 基于bist的3d sram中tsv开路测试方法 | |
US9063827B2 (en) | Systems and methods for storing and retrieving a defect map in a DRAM component | |
US20140258780A1 (en) | Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory | |
US10395755B2 (en) | Stacked memory device using base die spare cell and method of repairing the same | |
TW202219971A (zh) | 測試記憶體裝置的方法、記憶體內建自測電路以及用於降低測試時間的記憶體裝置 | |
CN103871479A (zh) | 嵌入式存储器测试系统 | |
US20090199057A1 (en) | March DSS: Memory Diagnostic Test | |
TWM599461U (zh) | 記憶體封裝後維修檢查裝置 | |
KR101998815B1 (ko) | 반도체 메모리 장치 및 그의 테스트 방법 | |
US7292046B2 (en) | Simulated module load | |
Ueoka et al. | A defect-tolerant design for full-wafer memory LSI | |
CN113495812B (zh) | 内存封装后维修检查方法 | |
US11393790B2 (en) | Memory with TSV health monitor circuitry | |
US11854642B2 (en) | Memory test methods and related devices | |
US11854639B2 (en) | Test circuit in scribe region for memory failure analysis | |
US11410742B1 (en) | Microelectronic device testing, and related devices, systems, and methods | |
JP2001014891A (ja) | 半導体メモリチップ | |
KR101477603B1 (ko) | 입력 테스트 비트 수를 감소하는 반도체 메모리 장치 및 이에 대한 테스트 데이터 기입 방법 |