TWM566398U - 半導體製程設備 - Google Patents

半導體製程設備 Download PDF

Info

Publication number
TWM566398U
TWM566398U TW107208318U TW107208318U TWM566398U TW M566398 U TWM566398 U TW M566398U TW 107208318 U TW107208318 U TW 107208318U TW 107208318 U TW107208318 U TW 107208318U TW M566398 U TWM566398 U TW M566398U
Authority
TW
Taiwan
Prior art keywords
elastic body
notch
recess
elastomer
semiconductor process
Prior art date
Application number
TW107208318U
Other languages
English (en)
Inventor
張祐語
黃俊堯
Original Assignee
麥豐密封科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 麥豐密封科技股份有限公司 filed Critical 麥豐密封科技股份有限公司
Priority to TW107208318U priority Critical patent/TWM566398U/zh
Publication of TWM566398U publication Critical patent/TWM566398U/zh
Priority to DE202018106098.8U priority patent/DE202018106098U1/de
Priority to CN201821778556.3U priority patent/CN208938918U/zh
Priority to FR1859962A priority patent/FR3073084B3/fr
Priority to JP2018004178U priority patent/JP3219636U/ja
Priority to KR2020180004871U priority patent/KR200493938Y1/ko
Priority to IE20190077U priority patent/IES87130Y1/en
Priority to IES20190077A priority patent/IE20190077U1/en
Priority to ATGM50099/2019U priority patent/AT17347U1/de
Priority to FR1912926A priority patent/FR3091954B3/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16J—PISTONS; CYLINDERS; SEALINGS
    • F16J15/00—Sealings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

一種承載晶圓的半導體製程設備，包含上部元件、下部元件以及彈性體。上部元件承載晶圓，且具有第一側壁表面。下部元件承載上部元件，且具有第二側壁表面，其中上部元件及下部元件之間具有凹口，此凹口位於第一側壁表面及第二側壁表面之間。彈性體設置於凹口內，並具有本體以及定位部，其中定位部與上部元件及下部元件之間各具有一間隙。

Description

半導體製程設備
本創作是有關於一種半導體製程設備，特別是有關於一種具有彈性體的半導體製程設備。
在現今的半導體製程中，往往會對晶圓進行蝕刻製程以在半導體上形成電路圖案。電漿蝕刻為蝕刻製程的一種，其以高速的離子氣流射向晶圓以蝕刻晶圓表面，形成電路圖案。為了在電漿蝕刻製程中的高速離子氣流下保持晶圓的位置，目前多半使用靜電吸附承盤(electrostatic chuck；ESC)，產生靜電力以固定晶圓的位置。然而，在蝕刻氣體的作用下，靜電吸附承盤亦可能受到蝕刻氣體侵蝕而損壞，影響製程良率。因此，需要一種較不易損壞的半導體製程設備，以克服前述問題。
為解決前述習知問題，本創作之一實施例提供一種半導體製程設備，用以承載一晶圓，包含一上部元件、一下部元件、以及一彈性體。上部元件承載晶圓，且具有第一側壁表面。下部元件承載上部元件，且具有第二側壁表面，其中上部元件及下部元件之間具有凹口，此凹口位於第一側壁表面及第二側壁表面之間。彈性體設置於凹口 內，並具有本體以及定位部，其中定位部與上部元件及下部元件之間各具有一間隙。
於一實施例中，其中本體更具有至少一密封部，凸出於本體，且抵接上部元件及下部元件。密封部於彈性體之軸向上的寬度大於凹口於彈性體之軸向上的寬度。
於一實施例中，其中半導體製程設備更包含連接層及外側元件，其中連接層位於上部元件及下部元件之間，以連接上部元件及下部元件。外側元件環繞上部元件及下部元件，且對應於上部元件的第一側壁表面及下部元件的第二側壁表面設置，其中外側元件與彈性體之間的距離大於外側元件與第一側壁表面或外側元件與第二側壁表面之間的距離。
於一實施例中，其中彈性體更包含延伸部，凸出於本體，並凸出於第一側壁表面以及/或者第二側壁表面，且沿第一側壁表面以及/或者第二側壁表面延伸。
於一實施例中，其中定位部更具有大致上互相平行的兩側，分別面朝上部元件及下部元件。凹口於水平方向具有凹口深度，於垂直方向具有凹口寬度，且前述凹口具有3：1至20：1的深寬比。彈性體更具有至少一導角面，形成於本體與定位部上，並朝向上部元件以及/或者下部元件。彈性體具有氟化橡膠(Fluoro-elastomer)、全氟化橡膠(Perfluoro-elastomer)或氟矽橡膠(Fluorosilicone)材質。
為讓本創作之上述和其他目的、特徵和優點能 更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，做詳細說明如下。
1、1’‧‧‧半導體製程設備
10‧‧‧上部元件
10A‧‧‧第一側壁表面
10B‧‧‧頂面
11‧‧‧電極
20‧‧‧下部元件
20A‧‧‧第二側壁表面
22‧‧‧加熱單元
24‧‧‧冷卻系統
241‧‧‧冷卻流體
26‧‧‧流體供應系統
261‧‧‧流體
30‧‧‧連接層
40‧‧‧凹口
45‧‧‧環氧樹脂
50、50’、50A、50B‧‧‧彈性體
51、51’、51A、51B‧‧‧本體
52、52’、52A、52B‧‧‧定位部
51C、52C‧‧‧導角面
53‧‧‧外側表面
54‧‧‧密封部
55‧‧‧延伸部
55B‧‧‧延伸部頂面
60‧‧‧晶圓
70‧‧‧外側元件
71‧‧‧延伸元件
80‧‧‧蝕刻氣體
D1‧‧‧第一距離
D2‧‧‧第二距離
DR‧‧‧凹口深度
G‧‧‧間隙
L‧‧‧長度
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
W4‧‧‧第四寬度
WR‧‧‧凹口寬度
第1圖顯示根據本創作一比較例之半導體製程設備之剖視示意圖。
第2A圖顯示根據本創作一實施例之半導體製程設備之剖視示意圖。
第2B圖顯示第2A圖之上部元件、下部元件、連接層、彈性體、外側元件及延伸元件之局部放大示意圖。
第3圖顯示根據本創作一實施例之彈性體之剖視示意圖。
第4A、4B及4C圖顯示將第3圖所示之彈性體組裝至凹口之過程的剖視示意圖。
第5A圖顯示根據本創作另一實施例之彈性體之剖視示意圖。
第5B圖顯示將第5A圖所示之彈性體組裝至凹口的剖視示意圖。
第6A圖顯示本創作另一實施例之彈性體之剖視示意圖。
第6B圖顯示將第6A圖所示之彈性體組裝至凹口之後的剖視示意圖。
第7A圖顯示根據本創作另一實施例之彈性體之剖視示意圖。
第7B圖顯示將第7A圖所示之彈性體組裝至凹口之後的 剖視示意圖。
以下說明本創作實施例之半導體製程設備。然而，可輕易了解本創作實施例提供許多合適的創作概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅僅用於說明以特定方法使用本創作，並非用以侷限本創作的範圍。
除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有一與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在此特別定義。
請參照第1圖，第1圖顯示根據一比較例之半導體製程設備1之剖視示意圖。前述半導體製程設備1可用以承載晶圓60，例如可在蝕刻製程中用以承載晶圓60，並利用蝕刻氣體80對晶圓60進行乾式蝕刻或電漿蝕刻。前述半導體製程設備1主要包含一上部元件10、一下部元件20及一外側元件70。如第1圖所示，下部元件20可承載上部元件10，且外側元件70設置於上部元件10與下部元件20的周圍。此外，在晶圓60周圍設置有延伸元件71，延伸元件71係用以導引蝕刻氣體80流經外側元件70與上部元件10、下部元件20之間的氣體通道。上部元件10與下部元件20之間則可設置一連接層30，用以連接上部元件10及下部元件 20。一凹口40形成於上部元件10與下部元件20的交界處，其中前述凹口40為環繞上部元件10與下部元件20的環狀凹口。
此外，在上部元件10內部設有一電極11，用以接收電壓並作為電極，其中電極11包含一導電材料，例如銅、鎢。由於晶圓的蝕刻速率受到晶圓溫度的影響，可在下部元件20內部設置加熱單元22及冷卻系統24，用以控制下部元件20的溫度。加熱單元22例如可包含一電阻材料，透過電力供應加熱前述電阻材料，以對下部元件20提供熱能。在冷卻系統24中導入一冷卻流體241，用以冷卻下部元件20，藉由加熱單元22與冷卻系統24的配合，可穩定地控制下部元件20的溫度，使得下部元件20的溫度不會影響晶圓60的溫度，進而避免影響晶圓60的蝕刻速率。另可在下部元件20設置一流體供應系統26，用以將一流體261(如氦氣)通過連接層30及上部元件10而注入晶圓60的背面，藉此可轉移晶圓的熱能，進而調節晶圓的溫度並控制蝕刻速率。因此，在本比較例中，一般而言會將一環氧樹脂45或者是可更換之O形環填入凹口40中，以避免前述流體通過連接層30時由凹口40漏出而造成汙染。
請參照第2A、2B圖，第2A圖顯示根據本創作一實施例之半導體製程設備1’之剖視示意圖，而第2B圖顯示第2A圖之上部元件10、下部元件20、連接層30、彈性體50、外側元件70及延伸元件71之局部放大示意圖。應注意的是，半導體製程設備1’可包含與半導體製程設備1相同或 相似的元件，以下相同或相似的元件將以相同或相似的標號表示，並不再詳述。如第2B圖所示，形成於上部元件10及下部元件20之間的凹口40位於第一側壁表面10A及第二側壁表面20A之間，並於水平方向(X軸方向)具有凹口深度DR，於垂直方向(Y軸方向)具有凹口寬度WR(例如介於約0.1mm至約0.8mm的範圍內)，其中凹口40的深寬比(亦即凹口深度DR與凹口寬度WR的比例)可介於約3：1至約20：1的範圍內。
一般而言，如果在上述比較例中使用環氧樹脂45，在蝕刻製程中往往會容易受到蝕刻氣體80的侵蝕而損耗，使得前述流體261漏出，故使用者通常會選擇將可更換的O形環填入凹口40中。如此一來，可在O形環因損耗而失效之前進行更換，維持凹口40的密封狀態，並使凹口40內部不會沉積製程副產物，避免此類製程副產物於製程中被流體帶出而汙染產品。然而，由於本實施例中的凹口40具有相對高的深寬比，使得一般用以填入凹口40中的O形環容易受到凹口40側壁的干涉影響，且不易定位，造成組裝上的困難，而就算將O形環成功填入凹口40中，也無法使O形環與凹口40緊密地密合，使得O形環無法完全發揮原有的功效。因此，為了解決上述問題，本創作實施例提供可用於高深寬比之凹口40的彈性體50。有關於彈性體50的詳細結構，以下將配合第3圖進行更詳細地說明。
應了解的是，由於前述半導體製程設備1、1’主要係用以承載晶圓，因此前述半導體製程設備1、1’通常 設計成圓形結構，而彈性體50則設計成圍繞半導體製程設備1’的圓形環狀結構。然而，上述結構特徵僅作為範例，並非用以限定本創作。如果半導體製程設備1’因特殊的設計需求而具有其他形狀(例如：橢圓形等)的結構，彈性體50則會具有圍繞半導體製程設備1’之相應的環狀結構。
請參照第3圖，第3圖顯示根據本創作一實施例之彈性體50的剖視示意圖。如第3圖所示，彈性體50具有一本體51、一定位部52及一外側表面53，其中彈性體50可套設於凹口40中，使得定位部52接近凹口40的內側，本體51接近凹口40的外側，並顯露出外側表面53。本體51於彈性體50的軸向方向(Y軸方向)具有一第一寬度W1，而定位部52於彈性體50的軸向方向(Y軸方向)具有一第二寬度W2，並於彈性體50的徑向方向(X軸方向)具有一長度L，其中本體51的第一寬度W1略大於凹口40的凹口寬度WR，以使得本體51可與凹口40緊密地貼合，達到密封的效果；而定位部52的第二寬度W2則略小於本體51的第一寬度W1(亦即略小於凹口40的凹口寬度WR)，使得定位部52能夠輕易地進入凹口40，達到定位的效果。應注意的是，定位部52必須沿彈性體50的徑向方向(X軸方向)具有一定的長度，以防止定位部52脫離凹口40，而失去定位的效果。舉例而言，當凹口寬度WR小於0.4mm時，長度L須大於0.6mm；當凹口寬度WR大於等於0.4mm時，長度L須大於1.5倍的凹口寬度WR，如此可具有充分定位之效果，而長度L最長則以安裝後不碰觸凹口40為準則。
應了解的是，由於在本創作實施例中，凹口40於外側(接近第一側壁表面10A及第二側壁表面20A處)具有大略呈三角形的結構(例如見第2B圖)，因此外側表面53於彈性體50的軸向方向(Y軸方向)的尺寸會大於本體51的第一寬度W1，且本體51接近外側表面53的部分係設計為逐漸加寬的構造，以使彈性體50與凹口40完全地密合。同時，藉由將外側表面53於彈性體50之軸向方向的尺寸設計為大於凹口40的凹口寬度WR，可避免因彈性體50過於深入凹口40中，而增加更換彈性體50的困難度。在其他實施例中，亦可配合不同的凹口形狀來設計對應的彈性體之外側表面。有關於彈性體50組裝至凹口40的過程，以下將配合第4A-4C圖進行更詳細地說明。
請參照第4A-4C圖，依序顯示將第3圖所示之彈性體50組裝至凹口40之一連串過程的剖視示意圖。第4A圖顯示將彈性體50與凹口40進行定位的剖視示意圖。如第4A圖所示，將定位部52對準凹口40，以便於進行後續的組裝，其中定位部52具有大致上互相平行的兩側，分別面朝凹口40的兩側壁(亦即定位部52的兩側分別面朝上部元件10及下部元件20)。定位部52的第二寬度W2略小於凹口40的凹口寬度WR，藉此定位部52可輕易地對準並進入凹口40內部，而不會受到凹口40側壁(分別由上部元件10或下部元件20組成)的干涉作用，以達到定位的效果。換言之，定位部52會分別與上部元件10及下部元件20之間形成一間隙G。
如第4B圖所示，在定位部52進入凹口40內部之 後，更進一步地使本體51進入凹口40中。其中本體51的第一寬度W1略大於凹口40的凹口寬度WR，因此一般而言，在將本體51組裝至凹口40中時，會受到與凹口40的側壁(即上部元件10及下部元件20)之間的摩擦力影響，增加組裝的困難度。藉由定位部52的設計，可使得彈性體50的本體51能夠較容易地組裝至凹口40。
第4C圖顯示完成彈性體50之組裝的剖視示意圖。應注意的是，為了清楚地表示彈性體50與外側元件70的位置相對關係，因此在本圖中繪有外側元件70。如第4C圖所示，彈性體50完全填入凹口40中，使得外側元件70與上部元件10的第一側壁表面10A的第一距離D1小於外側元件70與彈性體50的外側表面53的第二距離D2。藉此，外側表面53可完全遮蔽凹口40，以避免前述半導體製程設備內部的流體由凹口40漏出而造成汙染。
請參照第5A圖，第5A圖顯示根據本創作另一實施例之彈性體50’之剖視示意圖。應注意的是，彈性體50’可包含與彈性體50相同或相似的部分，以下相同或相似的部分將以相同或相似的標號表示，並不再詳述。本實施例之彈性體50’與第3圖所示之彈性體50的不同之處在於：在本體51’及定位部52’的內緣設有至少一導角面51C及52C，用以在將彈性體50’組裝至前述半導體製程設備的凹口40內時(見第5B圖)，降低組裝的難度，有助於確保彈性體50’之防護效果。在其他實施例中，可根據不同需求，僅在本體51’的內緣上設置一對導角面51C，或僅在定位部52’的內 緣上設置一對導角面52C，甚至也可僅設置單一個導角面51C或52C。
第5B圖顯示將第5A圖所示之彈性體50’組裝至凹口40的剖視示意圖。如第5B圖所示，本體51’及定位部52’的導角面51C及52C係朝向凹口40的側壁(亦即朝向上部元件10以及/或者下部元件20)，此有助於將定位部52’與凹口40定位，以及將本體51’填入凹口40中。
請參照第6A圖，第6A圖顯示根據本創作另一實施例之彈性體50A之剖視示意圖。應注意的是，彈性體50A可包含與彈性體50相同或相似的部分，以下相同或相似的部分將以相同或相似的標號表示，並不再詳述。本實施例之彈性體50A與第3、5A圖所示之彈性體50、50’的不同之處在於：彈性體50A更具有多重波峰型式之密封部54，沿彈性體50A的軸向方向(Y軸方向)凸出於本體51A。應注意的是，波峰處之密封部54於彈性體50A的軸向方向具有一第三寬度W3，而波谷處之本體51A於彈性體50A的軸向方向具有一第四寬度W4，其中此第三寬度W3大於凹口40的凹口寬度WR(例如見第2B圖)，而本體51A波谷處的第四寬度W4則略小於凹口40之凹口寬度WR。有關於將彈性體50A組裝至凹口40之後的結構，以下將配合第6B圖進行更詳細地說明。
接著，請參照第6B圖，第6B圖顯示將第6A圖所示之將彈性體50A組裝至凹口40之後的剖視示意圖。應注意的是，本實施例與第4A-4C圖之實施例的不同之處在於：彈性體50A另具有凸出於本體51A的密封部54，其中彈性體 50A之波峰密封部54的第三寬度W3大於凹口40之凹口寬度WR，而本體51A波谷處的第四寬度W4則略小於凹口40之凹口寬度WR，藉由上述設計，可降低因大面積干涉產生之較大摩擦阻力，使密封部54易於安裝且更加緊密地抵接上部元件10及下部元件20(即凹口40的側壁)，達到更佳的防護效果。
請參照第7A圖，第7A圖顯示根據本創作另一實施例之彈性體50B之剖視示意圖。應注意的是，彈性體50B可包含與彈性體50相同或相似的部分，以下相同或相似的部分將以相同或相似的標號表示，並不再詳述。本實施例之彈性體50B與第3、5A及6A圖所示之彈性體50、50’及50A的不同之處在於：彈性體50B更包括一延伸部55，沿彈性體50B的徑向方向(X軸方向)凸出於本體51B，並沿彈性體50B的軸向方向(Y軸方向)向上方及下方延伸。有關於彈性體50B組裝至凹口40之後的結構，以下將配合第7B圖進行更詳細地說明。
接著，請參照第7B圖，第7B圖顯示將第7A圖所示之將彈性體50B組裝至凹口40之後的剖視示意圖。本實施例與第4A-4C圖之實施例不同之處在於：彈性體50B的延伸部55凸出於第一側壁表面10A及第二側壁表面20A，且沿第一側壁表面10A及第二側壁表面20A延伸。藉此在利用蝕刻氣體80對晶圓60進行蝕刻製程時，保護第一側壁表面10A及第二側壁表面20A不會受到蝕刻氣體80侵蝕，進而避免因暴露出上部元件10內部的電極11或下部元件20內部的結構 所導致的電弧放電(arcing)或漏電異常(leakage current failure)等現象。應了解的是，在其他實施例中，彈性體50B的延伸部55亦可僅沿第一側壁表面10A及第二側壁表面20A的其中之一延伸。
在延伸部55沿第一側壁表面10A延伸的實施例中，延伸部55的頂面55B係低於上部元件10的頂面10B。透過前述延伸部55與上部元件10的設置方式，可確保延伸部55的頂面55B不會與上部元件10所承載的晶圓60接觸，以避免影響晶圓60的定位。
在上述實施例中，彈性體50、50’、50A及50B可具有氟化橡膠(Fluoro-elastomer)、全氟化橡膠(Perfluoro-elastomer)或氟矽橡膠(Fluorosilicone)材質，以提升對蝕刻氣體的抗腐蝕性。然而，在本創作實施例中所述之彈性體的材料並不限於此，亦可以是其他任何適合的橡膠等具彈性的材料。
綜上所述，本創作實施例提供之彈性體可在受蝕刻氣體侵蝕而失效前進行定期更換，故可維持強化保護半導體製程設備以及提升製程良率的功效。另外，本創作實施例提供之彈性體具有定位部，即使在高深寬比的凹口中亦能輕易地定位並組裝，仍可達到良好的保護效果。
雖然本創作的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本創作之精神和範圍內，當可作更動、替代與潤飾。此外，本創作之保護範圍並未侷限於說明書內所述特定實 施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本創作揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本創作使用。因此，本創作之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本創作之保護範圍也包括各個申請專利範圍及實施例的組合。
雖然本創作以前述數個較佳實施例揭露如上，然其並非用以限定本創作。本創作所屬技術領域中具有通常知識者，在不脫離本創作之精神和範圍內，當可做些許之更動與潤飾。因此本創作之保護範圍當視後附之申請專利範圍所界定者為準。此外，每個申請專利範圍建構成一獨立的實施例，且各種申請專利範圍及實施例之組合皆介於本創作之範圍內。

Claims (10)

  1. 一種半導體製程設備，承載一晶圓，包括：一上部元件，承載該晶圓，且具有一第一側壁表面；一下部元件，承載該上部元件，且具有一第二側壁表面，其中該上部元件及該下部元件之間形成有一凹口，位於該第一側壁表面及該第二側壁表面之間；以及一彈性體，設置於該凹口內，具有一本體以及一定位部，其中該定位部與該上部元件及該下部元件之間各具有一間隙。
  2. 如申請專利範圍第1項所述之半導體製程設備，其中該本體更具有至少一密封部，沿該彈性體之一軸向凸出於該本體，且抵接該上部元件及該下部元件。
  3. 如申請專利範圍第2項所述之半導體製程設備，其中該密封部於該彈性體之該軸向上的寬度大於該凹口於該彈性體之該軸向上的寬度。
  4. 如申請專利範圍第1項所述之半導體製程設備，更包括一外側元件，環繞該上部元件及該下部元件，且對應於該上部元件的該第一側壁表面及該下部元件的該第二側壁表面設置，其中該外側元件與該彈性體之間的距離大於該外側元件與該第一側壁表面或該外側元件與該第二側壁表面之間的距離。
  5. 如申請專利範圍第1項所述之半導體製程設備，其中該彈性體更包括一延伸部，凸出於該本體，並凸出於該第一側壁表面以及/或者該第二側壁表面，且沿該第一側壁表 面以及/或者該第二側壁表面延伸。
  6. 如申請專利範圍第1至5項中任一項所述之半導體製程設備，更包括一連接層，位於該上部元件及該下部元件之間，以連接該上部元件及該下部元件。
  7. 如申請專利範圍第1至5項中任一項所述之半導體製程設備，其中該定位部更具有大致上互相平行的兩側，分別面朝該上部元件及該下部元件。
  8. 如申請專利範圍第1至5項中任一項所述之半導體製程設備，其中該凹口於一水平方向具有一凹口深度，於一垂直方向具有一凹口寬度，且該凹口具有3：1至20：1的深寬比。
  9. 如申請專利範圍第1至5項中任一項所述之半導體製程設備，其中該彈性體更具有至少一導角面，形成於該本體與該定位部上，並朝向該上部元件以及/或者該下部元件。
  10. 如申請專利範圍第1至5項中任一項所述之半導體製程設備，其中該彈性體具有氟化橡膠(Fluoro-elastomer)、全氟化橡膠(Perfluoro-elastomer)或氟矽橡膠(Fluorosilicone)材質。
TW107208318U 2017-10-31 2018-06-21 半導體製程設備 TWM566398U (zh)

Priority Applications (10)

Application Number Priority Date Filing Date Title
TW107208318U TWM566398U (zh) 2018-06-21 2018-06-21 半導體製程設備
DE202018106098.8U DE202018106098U1 (de) 2017-10-31 2018-10-25 Halbleiter-Bearbeitungsvorrichtung
CN201821778556.3U CN208938918U (zh) 2017-10-31 2018-10-26 半导体制程设备
FR1859962A FR3073084B3 (fr) 2017-10-31 2018-10-26 Dispositif de traitement de semi-conducteur
JP2018004178U JP3219636U (ja) 2017-10-31 2018-10-26 半導体加工装置
KR2020180004871U KR200493938Y1 (ko) 2017-10-31 2018-10-26 반도체 처리 장치
IE20190077U IES87130Y1 (en) 2018-06-21 2019-05-23 Semiconductor processing device
IES20190077A IE20190077U1 (en) 2018-06-21 2019-05-23 Semiconductor processing device
ATGM50099/2019U AT17347U1 (de) 2018-06-21 2019-06-13 Halbleiter-Bearbeitungsvorrichtung
FR1912926A FR3091954B3 (fr) 2017-10-31 2019-11-20 Dispositif de traitement de semi–conducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107208318U TWM566398U (zh) 2018-06-21 2018-06-21 半導體製程設備

Publications (1)

Publication Number Publication Date
TWM566398U true TWM566398U (zh) 2018-09-01

Family

ID=64398998

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107208318U TWM566398U (zh) 2017-10-31 2018-06-21 半導體製程設備

Country Status (3)

Country Link
AT (1) AT17347U1 (zh)
IE (2) IE20190077U1 (zh)
TW (1) TWM566398U (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050042881A1 (en) * 2003-05-12 2005-02-24 Tokyo Electron Limited Processing apparatus
US20060273277A1 (en) * 2005-06-02 2006-12-07 Heller Mark J Plasma resistant seal assembly with replaceable barrier shield
US7651571B2 (en) * 2005-12-22 2010-01-26 Kyocera Corporation Susceptor
JP2010129845A (ja) * 2008-11-28 2010-06-10 Creative Technology:Kk 静電チャック及びその製造方法
TWI613753B (zh) * 2015-02-16 2018-02-01 靜電吸附承盤側壁之改良密封件

Also Published As

Publication number Publication date
IE20190077U1 (en) 2020-06-24
IES87130Y1 (en) 2020-08-05
AT17347U1 (de) 2022-01-15

Similar Documents

Publication Publication Date Title
TWI426580B (zh) 靜電吸附承盤及電漿裝置
KR101843609B1 (ko) 하이브리드 세라믹 샤워헤드
TWI662650B (zh) 靜電卡盤和電漿加工裝置
CN208938918U (zh) 半导体制程设备
US20140346152A1 (en) Mounting table and plasma processing apparatus
KR20230065355A (ko) 정전적으로 클램핑된 에지 링
KR102604063B1 (ko) 정전 척 어셈블리 및 이를 포함하는 기판 처리 장치
JP2014179606A (ja) 半導体製造用チャックのエッジリング冷却モジュール
US20090294064A1 (en) Focus ring and plasma processing apparatus
JP2018022887A (ja) 静電チャック
WO2013078420A2 (en) Symmetric rf return path liner
KR20150131367A (ko) 플라즈마 프로세싱 시스템에서 진공 밀봉의 보호 시스템 및 방법
TWM566398U (zh) 半導體製程設備
US10714373B2 (en) Electrostatic chuck and wafer processing apparatus
KR100739569B1 (ko) 플라즈마 에칭 장치
KR101748252B1 (ko) 리프트핀을 갖는 반도체 제조설비 및 반도체 제조설비의 조립방법
TWI503920B (zh) 半導體製程設備及其ｏ形環
KR20050091854A (ko) 반도체 웨이퍼 제조 장치의 포커스 링
TWM564819U (zh) 半導體製程設備
TWM557448U (zh) 半導體製程設備
TW201921808A (zh) 具有用於靜電夾頭的彈簧銷組件之基板連接器
IES87130B2 (en) Semiconductor processing device
IES20190077A2 (en) Semiconductor processing device
GB2586679A (en) Sealing mechanism
KR20190070228A (ko) 샤워 헤드 구조체 및 이를 포함하는 기판 처리 장치