TWM561222U

TWM561222U - 具有共用閘極的畫素結構

Info

Publication number: TWM561222U
Application number: TW107201169U
Authority: TW
Inventors: 吳哲耀; 周凱茹; 江宜達
Original assignee: 凌巨科技股份有限公司
Priority date: 2018-01-24
Filing date: 2018-01-24
Publication date: 2018-06-01
Also published as: EP3518226A1; US10580374B2; US20190228727A1; CN208126072U

Abstract

本創作提供一種具有共用閘極的畫素結構，包含之第一畫素具有第一控制開關及主控制開關，第一控制開關電性連接主控制開關，藉由主控制開關選擇性接收外部電壓，主控制開關再將外部電壓傳輸至第一控制開關，再藉由第一控制開關選擇性接收外部電壓，避免傳輸至第一畫素進行充、放電的外部電壓產生壓降，第二畫素具有第二控制開關，藉由第二控制開關電性連接主控制開關，以選擇性接收主控制開關所傳輸的外部電壓，避免傳輸至第二畫素進行充、放電的外部電壓產生壓降，本創作可用於畫素面積小且高解析度之面板，不會因為畫素空間不足而無法畫入。

Description

具有共用閘極的畫素結構

本創作是關於一種面板中的畫素結構設計，特別是一種具有共用閘極的畫素結構。

隨著液晶顯示技術的提升，現今液晶顯示面板普遍被使用在幾乎人手一機的智慧型手機、平板電腦、筆記型電腦、液晶電視等消費性電子產品。在這些消費性電子產品中，使用薄膜電晶體(Thin Film Transistor，TFT)的液晶顯示器更是被廣泛應用，薄膜電晶體液晶顯示器係包含薄膜電晶體陣列基板、彩色濾光基板及液晶層，在薄膜電晶體基板上具有複數陣列排列的薄膜電晶體及其對應配置的畫素(Pixel)電極。

請參照本創作第一圖所示，習知的畫素10設計，會利用一訊號端D傳送頻率訊號，並藉由薄膜電晶體14的開關，控制液晶電容C1及儲存電容C2進行充電、放電的動作。薄膜電晶體14的開啟或關閉係來自閘極G1接收外部閘極驅動電路的閘極訊號GS，利用閘極訊號GS以供給閘極G1正電及負電的方式，以使薄膜電晶體14產生開啟或關閉的動作，並對液晶電容C1及儲存電容C2進行充電、放電，液晶電容C1及儲存電容C2的電壓會影響液晶電壓，意即控制液晶顯示器的驅動程度。

承接上段，此一薄膜電晶體14在開關時，容易產生漏電現象，導致液晶電容C1及儲存電容C2的電壓下降，進而影響液晶的光學特性。例如，一般充、放電時間以60 Hz(1/60秒)計算，時間較短，比較不容易發現漏電現象，漏電現象較為不明顯，但以低頻的頻率訊號，如1 Hz進行充、放電時，會因為薄膜電晶體14的開關時間過長，容易造成漏電現象，而導致液晶電容C1及儲存電容C2的電壓下降，更進一步地影響了液晶顯示器的光學特性。

接著，請參照習知雙薄膜電晶體結構如第二圖所示，為了改善此一漏電的現象，在每一畫素10、22中增加了一個薄膜電晶體20，並利用其中連接的共用閘極訊號GC，以控制薄膜電晶體20的開關，進一步防止畫素10及畫素22各自的液晶電容C1及儲存電容C2產生漏電現象。可是，此一雙薄膜電晶體預防漏電的方式，在低解析度及此二畫素10、22畫素組合面積大時，不會產生尺寸不合的問題，但在高解析度、畫素面積小時，容易因為畫素10、22多一個薄膜電晶體，導致面積太大而無法設計，且此一問題在非晶矽(a-Si)製程更為嚴重。

有鑑於此，本創作為了改善習知畫素結構漏電與結構設計的面積問題，特別提出了一種具有共用閘極的畫素結構，避免漏電以及可用在畫素面積小的結構中。

本創作的主要目的係在提供一種具有共用閘極的畫素結構，利用翻轉畫素，將翻轉畫素之薄膜電晶體結構呈現鏡射對稱，進而改變薄膜電晶體開關順序的方式，使其中一個薄膜電晶體的閘極可以共用，以減少新增加之薄膜電晶體，更避免佔用在畫素中的空間，進一步可以用在高解析度、畫素面積小的結構中。

本創作的另一目的係在提供一種具有共用閘極的畫素結構，可為多畫素成一組共用一閘極，無論是哪一個畫素中，皆可具有雙閘極之功效，用於防止雙薄膜電晶體在開關時會對液晶電容及儲存電容產生漏電，更進一步地穩定液晶顯示器的光學特性。

為了達到上述的目的，本創作提供一種具有共用閘極的畫素結構，包含有一第一畫素及一第二畫素，第一畫素具有一第一控制開關及一主控制開關，第一控制開關電性連接主控制開關，並藉由主控制開關選擇性接收外部電壓，主控制開關再將外部電壓傳輸至第一控制開關，並藉由第一控制開關選擇性接收外部電壓，避免傳輸到第一畫素進行充、放電的外部電壓產生壓降，第二畫素具有一第二控制開關，第二畫素藉由第二控制開關電性連接主控制開關，以選擇性接收主控制開關所傳輸的外部電壓，避免傳輸到第二畫素進行充、放電的外部電壓產生壓降。

在本創作中，第一畫素與第二畫素的閘極結構係以主控制開關為中線，而呈現鏡射對稱。

在本創作中，第一畫素包含有一第一儲存電容電性連接一第一接地元件及第一控制開關，一第一液晶電容電性連接第一接地元件、第一儲存電容及第一控制開關，並藉由第一控制開關對第一儲存電容及第一液晶電容的充、放電進行控制。

在本創作中，第二畫素包含有一第二儲存電容電性連接一第二接地元件及第二控制開關，一第二液晶電容電性連接第二接地元件、第二儲存電容及第二控制開關，藉由第二控制開關對第二儲存電容及第二液晶電容的充、放電進行控制。

在本創作中，第一控制開關、第二控制開關及主控制開關係為電晶體。

在本創作中，第一控制開關、第二控制開關及主控制開關係藉由閘極接收訊號，以進行開或關的控制。

在本創作中，第一畫素的第一控制開關及主控制開關與第二畫素的第二控制開關，係應用在非晶矽製程。

在本創作中，第一畫素的尺寸係大於、小於或等於第二畫素。

在本創作中，第一畫素及第二畫素之閘極形狀係可為水平型、L型、J型或指叉型。

在本創作中，第一畫素的閘極通道長度係為1~10μm及寬度係為1~300μm；第二畫素的閘極通道長度係為1~10μm及寬度係為1~300μm。

在本創作中，第一畫素結合第二畫素，可應用在穿透區及反射區獨立的畫素結構、穿透區被反射區包圍的畫素結構、微穿透型態反射區間隙的畫素結構、或透明電極略大於反射電極的畫素結構。

底下藉由具體實施例詳加說明，當更容易瞭解本創作之目的、技術內容、特點及其所達成之功效。

現今，液晶顯示器為了達到省電的目的，通常會降低更新頻率，一旦降低了更新頻率，薄膜電晶體元件的漏電就會成為一大問題，導致開始產生了許多預防漏電的畫素結構，而在本創作中，可以同時在畫素中具有兩個閘極控制開關，在部份畫素中使用兩顆薄膜電晶體，並且使用在高解析度、畫素面積小的結構中，也不會有空間不足的疑慮。

首先，請參照本創作第三圖所示，一種具有共用閘極的畫素結構30包含一第一畫素32及一第二畫素34，第一畫素32具有一第一控制開關36及一主控制開關38，第二畫素34具有一第二控制開關40，第一控制開關36係電性連接主控制開關38的一端，第二控制開關40則電性連接主控制開關38的另一端，以使第一控制開關36、主控制開關38及第二控制開關40形成串接，主控制開關38中另外還電性連接至外部的輸入訊號端，在本實施例中，主控制開關38係電電性連接第一輸入訊號端S1及第二輸入訊號端S2，在本創作中第一控制開關36、主控制開關38及第二控制開關40係為電晶體，例如薄膜電晶體，在本實施例中，主控制開關38係由二薄膜電晶體組成，另外也可以是單一薄膜電晶體，端看使用者設計而定，本創作不以此為限制。第一畫素36的第一控制開關36之閘極G3與第二畫素34的第二控制開關40之閘極G4的結構，係以主控制開關38中的主閘極G5為中線，而呈現對稱，主控制開關38的主閘極G5係連接外部的主閘極訊號線GM，第一控制開關36的閘極G3係連接外部的閘極訊號線Gn1，第二控制開關40的閘極G4係連接外部的閘極訊號線Gn2，上述的主閘極訊號線GM、閘極訊號線Gn1、閘極訊號線Gn2另外可再連接外部的閘極驅動電路，本創作不限制畫素外部的電路元件及其連接關係。

承接上段，在第一畫素32中還包含有一第一接地元件Vcom1、一第一儲存電容C3及一第一液晶電容C4，第一儲存電容C3係與第一液晶電容C4並聯連接於第一接地元件Vcom1及第一控制開關36的一端間。第二畫素中34中還包含有一第二接地元件Vcom2、一第二儲存電容C5及一第二液晶電容C6，第二儲存電容C5係與第二液晶電容C6並聯連接於第二接地元件Vcom2及第二控制開關40的一端間。

說明完本創作的電路結構後，接著詳細說明本創作的作動方式，並請同時參照第三圖所示，主控制開關38可以選擇性自第一輸入訊號端S1及第二輸入訊號端S2接收如外部電壓的頻率訊號，例如交流電訊號，主控制開關38亦利用其中的主閘極G5接收自主閘極訊號線GM所傳輸的主閘極訊號，例如包含正、負電的訊號，以使主控制開關38對外部電壓進行開關的控制，自外部傳輸的外部電壓經主控制開關38的開關，再傳輸至第一控制開關36及第二控制開關40，第一控制開關36可以經由主控制開關38的開關控制，以選擇性接收主控制開關38所傳輸的外部電壓，第一控制開關36藉由閘極G3接收自外部的閘極訊號線Gn1所傳輸的閘極訊號，以進行開關，並可對第一儲存電容C3及第一液晶電容C4的充、放電進行控制，例如當第一控制開關36經閘極訊號控制開啟時，可以將外部電壓傳輸至第一儲存電容C3及第一液晶電容C4進行充電，當第一控制開關36關閉，不接收外部電壓或電容放電時，可以藉由主控制開關38的開關防護，以避免第一控制開關36開關時產生漏電，例如第一控制開關36在進行開關轉換時，因為時間差造成電壓訊號的流失，此時可以藉由主控制開關38的關閉，以避免傳輸至第一畫素32中的第一儲存電容C3及第一液晶電容C4進行充、放電的外部電壓產生壓降；第二控制開關40亦可經由主控制開關38的開關控制，以選擇性接收主控制開關38所傳輸的外部電壓，第二控制開關40藉由閘極G4接收自外部的閘極訊號線Gn2所傳輸的閘極訊號，並可對第二儲存電容C5及第二液晶電容C6的充、放電進行控制，例如當第二控制開關40經閘極訊號控制開啟時，可以將外部電壓傳輸至第二儲存電容C5及第二液晶電容C6進行充電，當第二控制開關40關閉，不接收外部電壓或電容放電時，可以藉由主控制開關38的開關防護，以避免第二控制開關40開關時產生漏電，例如第二控制開關40也在進行開關轉換時，因為時間差造成電壓訊號的流失，此時可以藉由主控制開關38的關閉，以避免傳輸至第二畫素34中的第二儲存電容C5及第二液晶電容C6進行充、放電的外部電壓產生壓降。本創作不限制主控制開關38是否需同時或非同時傳輸外部電壓至第一畫素32的第一控制開關36及第二畫素34的第二控制開關40，也不限制各個控制開關的開關頻率、順序，以及所接收的閘極訊號種類，可端看使用者需求而定。

因此，在本創作中，無論在哪一個畫素中，皆有兩個閘極控制開關，而兩個畫素所共用之主控制開關的主閘極，可以藉由本身的開關控制及各畫素中的開關控制，以更進一步控制各電容的充、放電，即便在使用低頻訊號時，例如開關時間過長時，也可以避免產生漏電的情況，藉此穩定畫素中電容的電壓，更進一步地穩定控制液晶電壓。上述實施例中的畫素設計，係以一個尺寸較大的畫素搭配一個尺寸較小的畫素作為實施例，上述第一畫素及第二畫素的「第一」、「第二」並未有前後或大小之分，僅以說明的順序定義第一及第二，本創作以尺寸較大的第一畫素搭配較小的第二畫素為例說明，第一畫素的尺寸也可以等於第二畫素，或是可以小於第二畫素，端看使用者如何設計。另外，在這組第一畫素及第二畫素的實施例外，也不限制是否一定要尺寸大小皆相同的畫素組，例如可以一組大畫素配小畫素、一組皆相等畫素、一組小畫素配大畫素…等，本創作也不限制應該如何組合搭配各個畫素組。

請參照本創作第四a圖、第四b圖及第四c圖所示，第四a圖及第四b圖為本創作的畫素設計簡圖，本創作因為共用主控制開關的主閘極，使得本創作的畫素尺寸大小，在第一畫素32及第二畫素34中，只有三個控制開關，主控制開關38、第一控制開關36及第二控制開關40，第一控制開關36包含一閘極電極GE1、一源極/汲極電極SD1及一半導體電極SE1，第二控制開關40包含一閘極電極GE2、一源極/汲極電極SD2及一半導體電極SE2，主控制開關38包含一閘極電極GE3、一源極/汲極電極SD3及一半導體電極SE3，半導體電極SE1、SE2、SE3各自設置於閘極電極GE1、GE2、GE3上，源極/汲極電極SD1、SD2、SD3各自設置於半導體電極SE1、SE2、SE3及閘極電極GE1、GE2、GE3上，第一控制開關36與第二控制開關40可藉由各自的源極/汲極電極SD1、SD2與主控制開關38的源極/汲極電極SD3相連接，另外還包含有一通道結構CH1、CH2，通道結構CH1係設置在第一控制開關36任一源極/汲極電極SD1上，通道結構CH2係設置在第一控制開關40任一源極/汲極電極SD2上。上述的結構皆係應用在非晶矽(a-Si)製程中，因為習知的畫素設計如第四c圖所示，非晶矽的雙畫素42具有四個控制開關44、46、48、50。另外可從第四a圖中看出，第一畫素32結合第二畫素34的結構長度係為長度L，而此一長度L與第四c圖中的二畫素42的結構長度相比，本創作的畫素結構明顯小於習知第四c圖所示的畫素結構。本創作可以比起習知的畫素設計，更容易畫入高解析度、畫素面積小的結構中，並且同時具有雙閘極控制開關的防漏電設計。

請續參本創作第四a圖，在上述的畫素設計中，其中第一畫素32及第二畫素34中的閘極形狀係為兩者皆為水平的水平型，但本創作不以此為畫素設計的限制，使用者可以依照需求設計自身所需的形狀，例如也可以是L型、J型或指叉型。本創作主要要保護的是第一畫素32之閘極通道長度以及第二畫素34之閘極通道長度，第一畫素32之閘極的通道長度L1係為1~10μm，及通道寬度W1係為1~300μm；第二畫素34之閘極的通道長度L2係為1~10μm，及通道寬度W2係為1~300μm。無論是第一畫素32或是第二畫素34，其中的長寬比皆係為0.2~300，只要閘極的通道長度寬度設計值符合上述的數值，無論何種形狀的閘極，皆應在本創作的保護範圍內。

另外，請參照本創作第五a圖~第五d圖所示，本創作的具有共用閘極的畫素結構也可以適用於以下的畫素設計架構中，例如第五a圖的穿透區及反射區獨立的畫素結構52，其中具有反射區522、穿透區524、訊號線526及透明電極528；第五b圖的穿透區被反射區包圍的畫素結構54，其中具有反射區542、穿透區544、訊號線546及透明電極548；第五c圖的微穿透型態反射區間隙的畫素結構56，其中具有反射區562、穿透區564及訊號線566；第五d圖的透明電極略大於反射電極的畫素結構58，其中具有反射區582、穿透區584、訊號線586及透明電極588。

除了上述的實施例以外，請再參照本創作第六圖所示，在此詳細說明上述主控制開關為單一薄膜電晶體的結構，一種具有共用閘極的畫素結構60包含一第一畫素62及一第二畫素64，第一畫素62具有一第一控制開關66及一主控制開關68，第二畫素64具有一第二控制開關70，第一控制開關66係電性連接主控制開關68的一端，其再電性連接第二控制開關70，以使第一控制開關66、主控制開關68及第二控制開關70形成電性連接，主控制開關68中另外還電性連接至外部的輸入訊號端，在本實施例中，主控制開關68的另一端係電電性連接第三輸入訊號端S3，在此的第三輸入訊號端S3與上述的第一輸入訊號端及第二輸入訊號端並未有連接的先後順序之分，此係為說明的先後順序差別，並不以第一、第二或第三為本創作的限制，在本創作中第一控制開關66、主控制開關68及第二控制開關70亦係為電晶體，例如薄膜電晶體，以及本創作實施例的結構對稱關係、作動方式與上述實施例相同，恕不在此贅述。

無論上述何種閘極形狀或是可應用的畫素結構，本創作主要是在保護一種具有共用閘極的畫素結構，在兩個畫素中共用一個控制開關，藉此使兩個畫素的電容皆不會漏電，以穩定液晶的電壓，進一步穩定液晶的光學特性，同時，也可以節省兩個畫素的尺寸，十分適合高解析度、畫素面積小的結構，應用範圍相當廣泛，在液晶顯示器領域中，具有非常高的競爭力。

以上所述之實施例僅係為說明本創作之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本創作之內容並據以實施，當不能以之限定本創作之專利範圍，即大凡依本創作所揭示之精神所作之均等變化或修飾，仍應涵蓋在本創作之專利範圍。

10‧‧‧畫素

14‧‧‧薄膜電晶體

20‧‧‧薄膜電晶體

22‧‧‧畫素

30‧‧‧具有共用閘極的畫素結構

32‧‧‧第一畫素

34‧‧‧第二畫素

36‧‧‧第一控制開關

38‧‧‧主控制開關

40‧‧‧第二控制開關

42‧‧‧畫素

44、46、48、50‧‧‧控制開關

52‧‧‧畫素結構

522‧‧‧反射區

524‧‧‧穿透區

526‧‧‧訊號線

528‧‧‧透明電極

54‧‧‧畫素結構

542‧‧‧反射區

544‧‧‧穿透區

546‧‧‧訊號線

548‧‧‧透明電極

56‧‧‧畫素結構

562‧‧‧反射區

564‧‧‧穿透區

566‧‧‧訊號線

58‧‧‧畫素結構

582‧‧‧反射區

584‧‧‧穿透區

586‧‧‧訊號線

588‧‧‧透明電極

60‧‧‧畫素結構

62‧‧‧第一畫素

64‧‧‧第二畫素

66‧‧‧第一控制開關

68‧‧‧主控制開關

70‧‧‧第二控制開關

C1 ‧‧‧液晶電容

C2 ‧‧‧儲存電容

C3 ‧‧‧第一儲存電容

C4 ‧‧‧第一液晶電容

C5 ‧‧‧第二儲存電容

C6 ‧‧‧第二液晶電容

D ‧‧‧訊號端

G1 ‧‧‧閘極

G3、G4‧‧‧閘極

G5 ‧‧‧主閘極

Gn1、Gn2‧‧‧閘極訊號線

GM‧‧‧主閘極訊號線

GC ‧‧‧共用閘極訊號

GS ‧‧‧閘極訊號

L ‧‧‧長度

L1、L2‧‧‧通道長度

S1‧‧‧第一輸入訊號端

S2‧‧‧第二輸入訊號端

S3‧‧‧第三輸入訊號端

GE1、GE2、GE3‧‧‧閘極電極

SE1、SE2、SE3‧‧‧半導體電極

SD1、SD2、SD3‧‧‧源極/汲極電極

CH1、CH2‧‧‧通道結構

Vcom1‧‧‧第一接地元件

Vcom2‧‧‧第二接地元件

W1、W2‧‧‧通道寬度

第一圖為習知畫素的示意圖。第二圖為習知雙畫素雙開關的示意圖。第三圖為本創作具有共用閘極的畫素結構的示意圖。第四a圖為本創作畫素的結構示意圖。第四b圖為第四a圖的側面剖面示意圖。第四c圖為習知畫素的結構示意圖。第五a圖~第五d圖為本創作應用在各種畫素架構的示意圖。第六圖為本創作具有共用閘極的畫素結構之另一實施例的示意圖。

Claims

一種具有共用閘極的畫素結構，包含：一第一畫素，其係具有一第一控制開關及一主控制開關，該第一控制開關係電性連接該主控制開關，並藉由該主控制開關選擇性接收外部電壓，該主控制開關再將該外部電壓傳輸至該第一控制開關，並再藉由該第一控制開關選擇性接收該外部電壓，以避免傳輸至該第一畫素進行充、放電的該外部電壓產生壓降；以及一第二畫素，其係具有一第二控制開關，該第二畫素係藉由該第二控制開關電性連接該主控制開關，以選擇性接收該主控制開關所傳輸的該外部電壓，以避免傳輸至該第二畫素進行充、放電的該外部電壓產生壓降。
如請求項1所述之具有共用閘極的畫素結構，其中該第一畫素係與該第二畫素之閘極結構係以該主控制開關為中線，而呈現鏡射對稱。
如請求項1所述之具有共用閘極的畫素結構，其中該第一畫素更包含：一第一接地元件；一第一儲存電容，其係電性連接該第一接地元件及該第一控制開關；及一第一液晶電容，其係電性連接該第一接地元件、該第一儲存電容及該第一控制開關，藉由該第一控制開關對該第一儲存電容及該第一液晶電容的充、放電進行控制。
如請求項1所述之具有共用閘極的畫素結構，其中該第二畫素更包含：一第二接地元件；一第二儲存電容，其係電性連接該第二接地元件及該第二控制開關；及一第二液晶電容，其係電性連接該第二接地元件、該第二儲存電容及該第二控制開關，藉由該第二控制開關對該第二儲存電容及該第二液晶電容的充、放電進行控制。
如請求項1所述之具有共用閘極的畫素結構，其中該第一控制開關、該第二控制開關及該主控制開關係為電晶體。
如請求項5所述之具有共用閘極的畫素結構，其中該第一控制開關、該第二控制開關及該主控制開關係藉由閘極接收訊號，以進行開或關的控制。
如請求項1所述之具有共用閘極的畫素結構，其中該第一畫素之該第一控制開關及該主控制開關與該第二畫素之該第二控制開關係應用於非晶矽(a-Si)製程。
如請求項1所述之具有共用閘極的畫素結構，其中該第一畫素的尺寸係大於、小於或等於該第二畫素。
如請求項1所述之具有共用閘極的畫素結構，其中該第一畫素及該第二畫素之閘極的形狀係可為水平型、L型、J型或指叉型。
如請求項1所述之具有共用閘極的畫素結構，其中該第一畫素之閘極的通道長度係為1~10μm，及通道寬度係為1~300μm。
如請求項1所述之具有共用閘極的畫素結構，其中該第二畫素之閘極的通道長度係為1~10μm，及通道寬度係為1~300μm。
如請求項1所述之具有共用閘極的畫素結構，其中該第一畫素結合該第二畫素可應用在穿透區及反射區獨立的畫素結構、穿透區被反射區包圍的畫素結構、微穿透型態反射區間隙的畫素結構、或透明電極略大於反射電極的畫素結構。
如請求項1所述之具有共用閘極的畫素結構，其中該第一控制開關、該第二控制開關及該主控制開關各自更包含一閘極電極、至少一源極/汲極電極及一半導體電極，該半導體電極係設置於該閘極電極上，該至少一源極/汲極電極係設置於該半導體電極及該閘極電極上，該第一控制開關、該第二控制開關分別可藉由該源極/汲極電極與該主控制開關之該源極/汲極電極相連接。
如請求項13所述之具有共用閘極的畫素結構，更包含一通道結構，其係設置於任一該源極/汲極電極上。