TWM531678U - 高速連接器之結構 - Google Patents

Description

高速連接器之結構

本新型為提供一種高速連接器之結構，特別是指一種減少干擾以提升傳輸特性的高速連接器之結構。

按，當多媒體電腦剛問世時，外接式裝置的傳輸介面各不相同，如印表機只能接LPT port、數據機只能接RS232、滑鼠鍵盤只能接PS/2等，繁雜的介面系統，加上必須安裝驅動程式並重新開機才能使用的限制，都不免造成使用者的困擾。因此，創造出一個統一且支援熱插拔的外接式傳輸介面，便成為無可避免的趨勢，故創造出了習用通用序列匯流排(Universal Serial Bus，USB)。

習用通用序列匯流排係隨著科技的進步演化而有許多種款式，不過基本上都會包含有至少一屏蔽鐵殼、至少一設於屏蔽鐵殼內之絕緣塑料、及複數並行排列設置於絕緣塑料上之傳輸導體，且各傳輸導體之高度及寬度係完全與彼此相符，透過上述結構進行相互配合插接來進行訊號傳輸；但是在進行訊號傳輸時會產生電磁干擾(Electromagnetic Interference，EMI)的問題係難以克服，且當訊號傳輸之速度提升時電磁干擾的問題係隨之嚴重，除了導致特性下降外甚至可能造成當機等現象。

是以，要如何解決上述習用之問題與缺失，即為本新型之申請人與從事此行業之相關廠商所亟欲研究改善之方向所在者。

故，本新型之申請人有鑑於上述缺失，乃蒐集相關資料，經由多方評估及考量，並以從事於此行業累積之多年經驗，經由不斷試作及修改，始設計出此種減少干擾以提升傳輸特性的高速連接器之結構之新型專利者。

本新型之主要目的在於：透過降低電磁干擾的情況來使傳輸特性提高。

為達上述目的，本新型包括有至少一屏蔽殼體，且屏蔽殼體內設有至少一絕緣膠體組，並絕緣膠體組上設有至少一傳輸端子組，而傳輸端子組包含有並行排列之複數功能傳輸端子、及複數分別並行排列設置於各功能傳輸端子側處之訊號傳遞端子，且各訊號傳遞端子之垂直高度係小於各功能傳輸端子之垂直高度。

因此，當利用本新型進行插接導通時，除了各功能傳輸端子會作動供電力傳輸外，各傳輸端子組係會作動供訊號傳遞，而因為各功能傳輸端子的垂直高度大於各訊號傳遞端子，所以各功能傳輸端子能夠產生屏蔽各訊號傳遞端子的效果，藉此減少各訊號傳遞端子受到干擾之情況，使各訊號傳遞端子的特性能夠提升，藉由上述技術，可針對習用通用序列匯流排所存在之特性不良、及可能當機的問題點加以突破，達到減少干擾以提升傳輸特性之實用進步性。

1、1a、1b、1c、1d、1e‧‧‧屏蔽殼體

2、2a‧‧‧絕緣膠體組

21‧‧‧第一絕緣膠體

211‧‧‧第一插接部

22‧‧‧第二絕緣膠體

221‧‧‧第二插接部

3、3a、3b、3d、3e‧‧‧傳輸端子組

31‧‧‧功能傳輸端子

310‧‧‧功能插接端

32‧‧‧訊號傳遞端子

320‧‧‧訊號插接端

321‧‧‧高速傳遞端子

322‧‧‧低速傳遞端子

4‧‧‧分隔板

41‧‧‧固定部

5a‧‧‧遮蔽膠體

6、6a、6b、6c、6d、6e‧‧‧電路基板

第一圖 係為本新型第一較佳實施例之實施示意圖。

第二圖 係為本新型第一較佳實施例之分解示意圖(一)。

第三圖 係為本新型第一較佳實施例之分解示意圖(二)。

第四圖 係為本新型第一較佳實施例之端子示意圖。

第五圖 係為本新型第一較佳實施例之插接端示意圖。

第六圖 係為本新型第一較佳實施例之插接示意圖。

第七圖 係為本新型第二較佳實施例之實施示意圖。

第八圖 係為本新型第二較佳實施例之分解示意圖(一)。

第九圖 係為本新型第二較佳實施例之分解示意圖(二)。

第十圖 係為本新型第二較佳實施例之遮蔽示意圖。

第十一圖 係為本新型第三較佳實施例之剖面示意圖。

第十二圖 係為本新型第四較佳實施例之實施示意圖。

第十三圖 係為本新型第四較佳實施例之分解示意圖。

第十四圖 係為本新型第五較佳實施例之剖面示意圖。

第十五圖 係為本新型第六較佳實施例之剖面示意圖。

為達成上述目的及功效，本新型所採用之技術手段及構造，茲繪圖就本新型較佳實施例詳加說明其特徵與功能如下，俾利完全了解。

請參閱第一圖至第五圖所示，係為本新型第一較佳實施例之實施示意圖、分解示意圖(一)、分解示意圖(二)、端子示意圖、及插接端示意圖，由圖中可清楚看出本新型主要包括至少一屏蔽殼體1、至少一絕緣膠體組2、及至少一傳輸端子組3，於本實施例中以屏蔽殼體1、絕緣膠體組2、及傳輸端子組3符合通用序列匯流排Type-C公頭規格作為實施，故於本實施例中會有兩個傳輸端子組3。

絕緣膠體組2設於屏蔽殼體1內，而傳輸端子組3設於絕緣膠體組2上，且傳輸端子組3一端係供與至少一電路基板6連結設置，並電路基板6設於屏蔽殼體1及絕緣膠體組2側處。

而傳輸端子組3包含有並行排列之複數功能傳輸端子31、及複數分別並行排列設置於各功能傳輸端子31側處之訊號傳遞端子32，各訊號傳遞端子32之垂直高度係小於各功能傳輸端子31之垂直高度，且傳輸端子組3係利用表面安裝技術(Surface-Mount Technology，SMT)或是雙列直插封裝技術(Dual In-line Package，DIP)與電路基板6連結設置，於本實施例中以利用表面安裝技術作為實施。

各功能傳輸端子31之端處分別界定為一功能插接端310，且各訊號傳遞端子32之端處分別界定為一訊號插接端320，並各功能插接端310之垂直高度係等於各訊號插接端320之垂直高度以利插接。

各傳輸端子組3之間設有至少一分隔板4，而各訊號傳遞端子32分別界定為複數高速傳遞端子321、及複數低速傳遞端子322，且各高速傳遞端子321與各該低速傳遞端子322相分離設置，並分隔板4與各低速傳遞端子322位置對應處凹陷形成有至少一固定部41以供絕緣膠體組2插設固定，而絕緣膠體組2包含有一第一絕緣膠體21、及一與第一絕緣膠體21共同夾設分隔板4之第二絕緣膠體22，且第一絕緣膠體21一側與固定部41形狀對應形成有至少一第一插接部211，並第二絕緣膠體22一側與第一插接部211形狀對應形成有至少一第二插接部221以與固定部41插設固定；另，上述僅為本新型其中之一實施態樣，其態樣不設限於此。

請同時配合參閱第一圖至第六圖所示，係為本新型第一較佳實施例之實施示意圖、分解示意圖(一)、分解示意圖(二)、端子示意圖、插接端示意圖、及插接示意圖，由圖中可清楚看出將符合通用序列匯流排Type-C公頭規格之本新型與通用序列匯流排Type-C母座進行插接使傳輸端子組3接觸導通時，係因各功能插接端310之垂直高度與各訊號插接端320之垂直高度相等，所以各功能插接端310與各訊號插接端320之插拔應力相同，藉此避免插拔應力過強造成使用不便。

而插接傳輸過程中，因各訊號傳遞端子32之垂直高度小於各功能傳輸端子31之垂直高度，所以各功能傳輸端子31能屏蔽各功能傳輸端子31藉此提升橫向隔離效果，以降低橫向串音干擾使傳輸特性提升，且因各功能傳輸端子31之垂直高度較大的緣故，使各功能傳輸端子31之電流負載能力提升以利使用。

此外，係因分隔板4之固定部41與各低速傳遞端子322位置對應，所以雖然第一絕緣膠體21和第二絕緣膠體22能透過第一插接部211、第二插接部221、及固定部41相配合固定，但是分隔板4對應於各高速傳遞端子321之部分能夠保持完整的結構，以確保分隔板4之屏蔽效果來避免各高速傳遞端子321受到干擾影響傳輸特性。

請參閱第七圖至第十圖所示，係為本新型第二較佳實施例之實施示意圖、分解示意圖(一)、分解示意圖(二)、及遮蔽示意圖，由圖中可清楚看出本實施例與前述實施例大致相同，差異處在於本實施例中改以符合通用序列匯流排Type-C母座規格，且設置有至少一遮蔽膠體5a作為實施，係因符合通用序列匯流排Type-C母座規格時傳輸端子組3a會局部露出絕緣膠體組2a，所以將遮蔽膠體5a活動設置於絕緣膠體組2a鄰近電路基板6a側處，且由遮蔽膠體5a供遮蔽傳輸端子組3a來使傳輸端子組3a之阻抗變化更為穩定，藉此改善阻抗不匹配之情況以減少干擾及提升傳輸特性。

此外，傳輸端子組3a係利用表面安裝技術或是雙列直插封裝技術與電路基板6a連結設置，於本實施例中以利用表面安裝技術作為實施；而屏蔽殼體1a固定於電路基板6a上之態樣係為板上、板下、或沉板其中之一者，且於本實施例中以呈板上態樣作為實施。

請參閱第十一圖所示，係為本新型第三較佳實施例之剖面示意圖，由圖中可清楚看出本實施例與前述實施例大致相同，差異處在於本實施例中以傳輸端子組3b同時利用表面安裝技術、及雙列直插封裝技術與電路基板6b連結設置，且屏蔽殼體1b呈板上態樣，藉此以說明本新型之自由多樣。

請參閱第十二圖、及第十三圖所示，係為本新型第四較佳實施例之實施示意圖、及分解示意圖，由圖中可清楚看出本實施例與前述實施例大致相同，差異處在於本實施例中以屏蔽殼體1c呈沉板態樣固定於電路基板6c上作為實施，藉此以說明本新型之自由多樣。

請參閱第十四圖所示，係為本新型第五較佳實施例之剖面示意圖，由圖中可清楚看出本實施例與前述實施例大致相同，差異處在於本實施例中以屏蔽殼體1d呈沉板態樣固定於電路基板6d上，且傳輸端子組3d僅利用表面安裝技術與電路基板6d連結設置作為實施，藉此以說明本新型之自由多樣。

請參閱第十五圖所示，係為本新型第六較佳實施例之剖面示意圖，由圖中可清楚看出本實施例與前述實施例大致相同，差異處在於本實施例中以屏蔽殼體1e呈沉板態樣固定於電路基板6e上，且傳輸端子組3e同時利用表面安裝技術、及雙列直插封裝技術與電路基板6e連結設置作為實施，藉此以說明本新型之自由多樣。

是以，本新型之高速連接器之結構為可改善習用之技術關鍵在於：

一、透過各功能傳輸端子31之垂直高度大於各訊號傳遞端子32之垂直高度來提供屏蔽效果，令本新型達到減少干擾以提升傳輸特性之實用進步性。

二、藉由分隔板4之固定部41與各低速傳遞端子322位置對應，以確保分隔板4對應於各高速傳遞端子321之部分能夠保持完整的結構來提供完善的屏蔽效果，令本新型達到減少干擾以提升傳輸特性之實用進步性。

三、透過各功能插接端310之垂直高度與各訊號插接端320之垂直高度相等來控制插拔應力，令本新型達到使用方便之實用進步性。

四、經由各功能傳輸端子31之垂直高度較大的結構設計，令本新型達到提升電流負載能力之實用進步性。

五、藉由遮蔽膠體5a來遮蔽傳輸端子組3a局部露出絕緣膠體組2a之部分，令本新型達到減少干擾以提升傳輸特性之實用進步性。

惟，以上所述僅為本新型之較佳實施例而已，非因此即侷限本新型之專利範圍，故舉凡運用本新型說明書及圖式內容所為之簡易修飾及等效結構變化，均應同理包含於本新型之專利範圍內，合予陳明。

綜上所述，本新型之高速連接器之結構於使用時，為確實能達到其功效及目的，故本新型誠為一實用性優異之新型，為符合新型專利之申請要件，爰依法提出申請，盼 審委早日賜准本新型，以保障創作人之辛苦研發，倘若 鈞局審委有任何稽疑，請不吝來函指示，申請人定當竭力配合，實感公便。

3‧‧‧傳輸端子組

31‧‧‧功能傳輸端子

310‧‧‧功能插接端

320‧‧‧訊號插接端

321‧‧‧高速傳遞端子

322‧‧‧低速傳遞端子

Claims (10)

1. 一種高速連接器之結構，其包括：至少一屏蔽殼體；至少一絕緣膠體組，該絕緣膠體組設於該屏蔽殼體內；及至少一傳輸端子組，該傳輸端子組設於該絕緣膠體組上，且該傳輸端子組包含有並行排列之複數功能傳輸端子、及複數分別並行排列設置於各該功能傳輸端子側處之訊號傳遞端子，並各該訊號傳遞端子之垂直高度係小於各該功能傳輸端子之垂直高度。
2. 如申請專利範圍第1項所述之高速連接器之結構，其中各該訊號傳遞端子分別界定為複數高速傳遞端子、及複數低速傳遞端子，且各該高速傳遞端子與各該低速傳遞端子相分離設置。
3. 如申請專利範圍第2項所述之高速連接器之結構，其中該傳輸端子組為複數時，各該傳輸端子組之間設有至少一分隔板，且該分隔板與各該低速傳遞端子位置對應處凹陷形成有至少一固定部以供該絕緣膠體組插設固定。
4. 如申請專利範圍第3項所述之高速連接器之結構，其中該絕緣膠體組包含有一第一絕緣膠體及一與該第一絕緣膠體共同夾設該分隔板之第二絕緣膠體，且該第一絕緣膠體一側與該固定部形狀對應形成有至少一第一插接部，並該第二絕緣膠體一側與該第一插接部形狀對應形成有至少一第二插接部。
5. 如申請專利範圍第1項所述之高速連接器之結構，其中各該功能傳輸端子之端處分別界定為一功能插接端，且各該訊號傳遞端子之端處分別界定為一訊號插接端，並各該功能插接端之垂直高度係等於各該訊號插接端之垂直高度。
6. 如申請專利範圍第1項所述之高速連接器之結構，其中該傳輸端子組一端係供與至少一電路基板連結設置，且該電路基板設於該屏蔽殼體及該絕緣膠體組側處。
7. 如申請專利範圍第6項所述之高速連接器之結構，其中該絕緣膠體組鄰近該電路基板側處活動設置有至少一遮蔽膠體，且該遮蔽膠體係供遮蔽該傳輸端子組。
8. 如申請專利範圍第6項所述之高速連接器之結構，其中該傳輸端子組係利用表面安裝技術(Surface-mount technology，SMT)或是雙列直插封裝技術(dual in-line package，DIP)與該電路基板連結設置。
9. 如申請專利範圍第6項所述之高速連接器之結構，其中該屏蔽殼體固定於該電路基板上之態樣係為板上、板下、或沉板其中之一者。
10. 如申請專利範圍第1項所述之高速連接器之結構，其中該屏蔽殼體、該絕緣膠體組、及該傳輸端子組係符合通用序列匯流排(Universal Serial Bus，USB)Type-C規格。