TWM462860U - 提供圖形化接腳介面之調試系統與裝置 - Google Patents

提供圖形化接腳介面之調試系統與裝置 Download PDF

Info

Publication number
TWM462860U
TWM462860U TW101225131U TW101225131U TWM462860U TW M462860 U TWM462860 U TW M462860U TW 101225131 U TW101225131 U TW 101225131U TW 101225131 U TW101225131 U TW 101225131U TW M462860 U TWM462860 U TW M462860U
Authority
TW
Taiwan
Prior art keywords
pin
tested
wafer
debugging
debugging device
Prior art date
Application number
TW101225131U
Other languages
English (en)
Inventor
xiao-hui Chen
xiao-cheng Shen
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of TWM462860U publication Critical patent/TWM462860U/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)

Description

提供圖形化接腳介面之調試系統與裝置
本創作係關於一種調試系統，特別是有關於一種能顯示圖形化接腳介面之調試系統。
微控制器(MicroController Unit，MCU)或微處理器(Microprocessor)被廣泛應用在各種工業、家庭電器產品或設備之中。目前，微控制器/微處理器的程式開發必須使用到晶片模擬系統，並利用斷點(breakpoint)來監控程式的執行狀態，以便對程式進行偵錯與調試。
本創作實施例提供一種調試裝置，用以調試具有複數接腳之待測晶片。上述調試裝置包括一處理器，用以經由一橋接器而控制上述待測晶片。當上述處理器控制上述待測晶片時，上述處理器提供一圖形化資料來指示上述待測晶片之上述接腳的狀態。
再者，本創作實施例提供一種調試系統。上述調試系統包括：一待測晶片，具有複數接腳；一橋接器，耦接於上述待測晶片；以及一調試裝置，耦接於上述橋接器。上述調試裝置包括：一處理器，用以經由上述橋接器而控制上述待測晶片；以及一顯示單元，用以顯示一圖形化接腳介面。其中上述圖形化接腳介面係指示當上述處理器控制上述待測晶片時，上述待測晶片之上述接腳的狀態。
再者，本創作實施例提供一種調試裝置，用以調試具有複數接腳 之一待測晶片。上述調試裝置具有用以產生一圖形化資料之一圖形化資料產生裝置，其中上述圖形化資料係指示調試上述待測晶片時，上述待測晶片之上述接腳的狀態。
為讓本創作之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下：
實施例：
為對微控制器/微處理器進行偵錯與調試，可使用在線模擬器(In Circuit Emulator，ICE)。待測的微控制器/微處理器可設置在印刷電路板上的積體電路內，而在線模擬器可耦接於印刷電路板以及調試裝置之間。調試裝置可為個人電腦、平板或手機等電腦/電子裝置，且上述調試裝置具有整合型發展系統軟體(Integrated Development Environment，IDE)。因此，工程師可透過整合型發展系統軟體來模擬晶片上微控制器/微處理器的行為，以便縮短程式開發以及偵錯的時間。
第1圖係顯示根據本創作一實施例所述之調試系統100。調試系統100包括印刷電路板10、橋接器30以及調試裝置40，其中待測晶片20可設置於印刷電路板10上並具有複數接腳251-2516。在此實施例中，接腳251-2516的數量僅是個例子，並非用以限定本創作。調試裝置40可包括顯示單元50以及處理器60。在此實施例中，調試裝置40為具有整合型發展系統軟體(IDE)的個人電腦。橋接器(bridge)30是可在整合型發展系統軟體環境下使用的仿真器(emulator)，例如ULink、J-Link或是Nu-Link等。在此實施例中，藉由整合型發展系統軟體， 調試裝置40內的處理器60可透過橋接器30來存取待測晶片20內的暫存器以及記憶體，以便控制待測晶片20內的微控制器/微處理器來執行不同程式，並產生圖形化資料。同時地，在整合型發展系統軟體環境下，處理器60可在顯示單元50開啟圖形化接腳介面來顯示圖形化資料，於是使用者便能透過圖形化接腳介面來編輯以及診斷待測晶片20的接腳狀態。在一實施例中，調試裝置40可透過圖形化資料產生裝置(例如控制器、邏輯處理單元)來產生圖形化資料。在一實施例中，處理器60可透過不同傳輸介面，將圖形化資料傳送至外部顯示單元(例如顯示器)進行顯示。
第2圖係顯示根據本創作一實施例所述之包括圖形化資料的圖形化使用者介面(Graphical User Interface，GUI)，其可顯示於第1圖之顯示單元50或一外部顯示單元(例如顯示器)上。在第2圖中，標號210係表示整合型發展系統軟體的圖形化使用者介面(GUI)，而標號220係表示根據本創作一實施例所述之圖形化接腳介面(Pin Viewer)。同時參考第1圖與第2圖，當調試裝置40內的處理器60經由橋接器30對待測晶片20進行控制時，待測晶片20之接腳251-2516的狀態會動態地顯示在圖形化接腳介面220上。圖形化接腳介面220包括晶片物件230以及複數接腳物件2401-24016。晶片物件230具有對應於待測晶片20之外觀，而每一接腳物件係對應於待測晶片20之個別接腳。舉例來說，接腳物件2401係對應於待測晶片20中的接腳251，而接腳物件2402係對應於待測晶片20中的接腳252，以次類推。因此，接腳物件2401-24016的數量係相同於接腳251-2516的數量。根據本創作之實施例，處理器60可週期性地利用斷點(breakpoint)來監控待測晶片20之程式的執行狀態，其中使用者可根據實際應用而設定斷點的頻率，如 標號250所表示。此外，相應於每一次斷點，處理器60會顯示接腳251-2516的狀態於圖形化接腳介面220中對應之接腳物件2401-24016上。例如，接腳物件2401可透過指示信號例如雙箭頭符號來表示接腳251上信號的輸入輸出方向為雙向，透過指示信號例如H表示接腳251的信號為高邏輯位準，接腳物件2402可透過指示信號例如箭頭方向來表示接腳252上信號的輸入輸出方向為輸出，透過指示信號例如L來表示接腳252的信號為低邏輯位準。
第3圖係顯示根據本創作一實施例所述之包括圖形化資料的圖形化接腳介面300，其可顯示於第1圖之顯示單元50或一外部顯示單元上。圖形化接腳介面300包括晶片物件310、複數接腳物件3201-32016、複數功能模組物件3301-3304、儲存物件340以及開啟物件350。在第3圖中，每一功能模組物件3301-3304可透過指示信號(例如特定顏色)對應到一特定功能。在此實施例中，功能模組物件3301可具有第一顏色，且對應到序列周邊界面(Serial Peripheral Interface，SPI)功能。功能模組物件3302可具有第二顏色，且對應到第一通用異步接收發射器(Universal Asynchronous Receiver Transmitter，UART)功能。功能模組物件3303可具有第三顏色，且對應到第二通用異步接收發射器功能。功能模組物件3304可具有第四顏色，且對應到通用序列匯排流(Universal Serial Bus，USB)功能。因此，使用者可點選接腳物件3201-32016，以便分別將接腳物件3201-32016設定到所對應之功能模組。例如，當接腳物件3208被設定到功能模組物件3301時，接腳物件3208會具有相同於功能模組物件3301的顏色(即第一顏色)。換言之，待測晶片20之接腳258係對應於序列周邊界面(SPI)功能。此外，亦可透過接腳物件3201-32016對待測晶片20之接腳251-2516的接腳類型進 行設定，並顯示在對應之接腳物件3201-32016的周圍。例如，可透過接腳物件3208將待測晶片20之接腳258的接腳類型設定為比較器接腳CPP0、類比接腳AIN5或是通用輸入輸出(General Purpose Input/Output，GPIO)接腳P1.5。再者，使用者亦可透過接腳物件3201-32016來改變待測晶片20之接腳251-2516的輸入輸出狀態(例如輸入、輸出或是雙向)，如接腳物件3208上的箭頭所表示。在此實施例中，若無接腳被設定到一功能模組，則對應於該功能模組之功能模組物件可透過指示信號(例如特定顏色)來代表此接腳尚未被設定到一功能模組。此外，若一功能模組的全部接腳皆設定完成，則對應於該功能模組之功能模組物件會被標記，如功能模組物件3304所顯示(例如ˇ)。具體而言，使用者可透過圖形化接腳介面300對第1圖的待測晶片20的接腳251-2516進行設定。當完成設定之後，使用者可點選儲存物件340來儲存接腳物件3201-32016的設定值至處理器60或調試裝置中的儲存裝置(未繪示)。此外，使用者亦可點選開啟物件350來載入先前儲存在儲存裝置之接腳物件3201-32016的設定值，並透過整合型發展系統軟體將相關設定值寫入至待測晶片20。
第4圖係顯示根據本創作另一實施例所述之包括圖形化資料的圖形化接腳介面400，其可顯示於第1圖之顯示單元50或外部顯示單元上。同時參考第1圖與第4圖，當使用者將游標430移動到晶片物件410的接腳物件4205上時，顯示單元50或外部顯示單元顯示對應於接腳物件4205的訊息視窗440，其中訊息視窗440可由處理器60所提供，且訊息視窗440記載了對應於待測晶片20之接腳255的接腳資訊。接腳資訊包括接腳名稱、相關之暫存器的設定值以及對應之時脈頻率與來源等等。在第4圖中，標號450可表示接腳255的接腳名稱。若接 腳255為一多功能接腳，則標號460可表示其功能模組暫存器的設定。標號470可表示接腳255之時脈暫存器的設定。標號480可表示接腳255當作UART設備使用時的相關資訊，例如時脈頻率/來源、波特速率(baud rate)等等。此外，相較於僅使用整合型發展系統軟體來偵錯以及調試待測晶片20，第1圖的處理器60更可顯示異常訊息於訊息視窗440上。舉例來說，若設定為通用輸入輸出(GPIO)之接腳上的信號無法被切換(toggle)時，訊息視窗440可顯示該接腳漏電。此外，若一接腳之相關暫存器的設定值為未定義的值(即無效)時，處理器60可使用特定顏色來標記訊息視窗440上暫存器的設定值，以提醒使用者進行確認。例如，該接腳被當作UART設備使用時，時脈來源無效或是波特速率不在允許的範圍內。
第5圖係顯示根據本創作一實施例所述之調試方法，適用於一調試裝置。在此實施例中，調試裝置(例如第1圖的裝置40)可經由橋接器(例如第1圖的裝置30)而耦接於待測晶片(例如第1圖的裝置20)。待測晶片具有複數接腳。調試裝置包括處理器以及顯示單元。首先，在步驟S510，處理器透過整合型發展系統軟體對待測晶片進行控制。例如，經由整合型發展系統軟體對待測晶片的暫存器進行設定。接著，在步驟S520，調試裝置內的處理器會提供圖形化資料於顯示單元(設置於調試裝置中或與調試裝置連接的外部顯示單元)之圖形化接腳介面上，以動態地顯示待測晶片之接腳的狀態。如先前所描述，圖形化接腳介面包括對應於待測晶片之外觀的晶片物件以及對應於待測晶片之複數接腳的複數接腳物件。於是，使用者便可透過接腳物件對待測晶片之接腳進行設定，並透過接腳物件來顯示對應之接腳的相關資訊。
整合型發展系統軟體可控制微控制器/微處理器依照程式的順序 來執行指令，或是在指令中使用斷點來查看指令執行的結果，以進行晶片的偵錯。根據本創作之實施例，使用者可透過圖形化接腳介面來根據實際應用而週期性地使用斷點來查看指令執行的結果。此外，指令執行的結果可透過圖形化接腳介面而動態地顯示接腳上的狀態。再者，根據實際應用，使用者可透過圖形化接腳介面來立即地修改接腳的設定。因此，可簡化使用者偵錯晶片的複雜度，可加快了程式開發以及偵錯的時間。
本創作實施例之方法，或特定型態或其部份，可以以程式碼的型態包含於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本創作實施例之裝置。本創作實施例之方法與裝置也可以以程式碼型態透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本創作實施例之裝置。當在一般用途處理器實作時，程式碼結合處理器提供一操作類似於應用特定邏輯電路之獨特裝置。舉例來說，當調試裝置為一個人電腦時，前述之處理器可為電腦中的中央處理器(Central Processing Unit，CPU)，前述的程式碼可於中央處理器中執行並實施前述部份/全部實施例所述之創作。若調試裝置為一平板或手機時，前述之處理器可為平板/手機中原有的處理器。
雖然本創作已以實施例揭露如上，然其並非用以限定本創作，任何所屬技術領域中具有通常知識者，在不脫離本創作之精神和範圍內，當可作些許之更動與潤飾，因此本創作之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧印刷電路板
20‧‧‧待測晶片
251-2516‧‧‧接腳
30‧‧‧橋接器
40‧‧‧調試裝置
50‧‧‧顯示單元
60‧‧‧處理器
100‧‧‧調試系統
210‧‧‧圖形化使用者介面
220、300、400‧‧‧圖形化接腳介面
230、310、410‧‧‧晶片物件
2401-24016、3201-32016、4201-4205‧‧‧接腳物件
250‧‧‧斷點頻率
3301-3304‧‧‧功能模組物件
340‧‧‧儲存物件
350‧‧‧開啟物件
430‧‧‧游標
440‧‧‧訊息視窗
450‧‧‧接腳名稱
460‧‧‧功能模組暫存器設定
470‧‧‧時脈暫存器設定
480‧‧‧接腳資訊
S510-S520‧‧‧步驟
第1圖係顯示根據本創作一實施例所述之調試系統；第2圖係顯示根據本創作一實施例所述之圖形化使用者介面，其可顯示於調試裝置之顯示單元或外部顯示單元上；第3圖係顯示根據本創作一實施例所述之圖形化接腳介面，其可顯示於第1圖之顯示單元或外部顯示單元上；第4圖係顯示根據本創作另一實施例所述之圖形化接腳介面，其可顯示於第1圖之顯示單元或外部顯示單元上；以及第5圖係顯示根據本創作一實施例所述之調試方法，適用於一調試裝置。
10‧‧‧印刷電路板
20‧‧‧待測晶片
251-2516‧‧‧接腳
30‧‧‧橋接器
40‧‧‧調試裝置
50‧‧‧顯示單元
60‧‧‧處理器
100‧‧‧調試系統

Claims (12)

  1. 一種調試裝置，用以調試具有複數接腳之待測晶片，包括：一處理器，用以經由一橋接器而控制上述待測晶片，其中當上述處理器控制上述待測晶片時，上述處理器提供一圖形化資料來指示上述待測晶片之上述接腳的狀態。
  2. 如申請專利範圍第1項所述之調試裝置，更包括：一顯示單元，用以根據上述圖形化資料而顯示一圖形化接腳介面。
  3. 如申請專利範圍第1項所述之調試裝置，其中上述圖形化資料包括對應於上述待測晶片之外觀的一晶片物件以及複數接腳物件，其中每一接腳物件係對應於上述待測晶片之個別的上述接腳。
  4. 如申請專利範圍第3項所述之調試裝置，其中上述接腳物件具有一第一指示信號，用以顯示對應於上述接腳物件之上述接腳的功能模組。
  5. 如申請專利範圍第3項所述之調試裝置，其中上述接腳物件具有一第二指示信號，用以顯示對應於上述接腳物件之上述接腳的信號輸入輸出方向。
  6. 如申請專利範圍第3項所述之調試裝置，其中上述接腳物件具有一特定顏色，用以顯示對應於上述接腳物件之上述接腳的功能模組，或是具有一箭頭指示，用以顯示對應於上述接腳物件之上述接腳的信號輸入輸出方向。
  7. 如申請專利範圍第3項所述之調試裝置，更包括：一顯示單元；其中當上述顯示單元之一游標移動到上述接腳物件時，上述顯示單元顯示對應於上述接腳物件之上述接腳的一訊息視窗。
  8. 如申請專利範圍第7項所述之調試裝置，其中上述訊息視窗包括上述待測晶片的一接腳資訊，其中上述接腳資訊係關於對應於上述接腳物件之上述接腳的功能資訊、暫存器的設定值、信號的輸入輸出狀態或是時脈頻率與來源。
  9. 如申請專利範圍第8項所述之調試裝置，其中當上述接腳資訊不正確時，上述顯示單元顯示一異常訊息於上述訊息視窗內。
  10. 如申請專利範圍第3項所述之調試裝置，其中上述待測晶片之上述接腳的輸入輸出狀態或是上述接腳的功能模組係透過上述接腳物件所設定。
  11. 一種調試系統，包括：一待測晶片，具有複數接腳；一橋接器，耦接於上述待測晶片；以及一調試裝置，耦接於上述橋接器，包括：一處理器，用以經由上述橋接器而控制上述待測晶片；以及一顯示單元，用以顯示一圖形化接腳介面；其中上述圖形化接腳介面係指示當上述處理器控制上述待測晶片時，上述待測晶片之上述接腳的狀態。
  12. 一種調試裝置，用以調試具有複數接腳之一待測晶片，其特徵在於：上述調試裝置具有用以產生一圖形化資料之一圖形化資料產生裝置，其中上述圖形化資料產生裝置係經由一橋接器而耦接於上述待測晶片，以及上述圖形化資料係指示調試上述待測晶片時，上述待測晶片之上述接腳的狀態。
TW101225131U 2012-12-17 2012-12-26 提供圖形化接腳介面之調試系統與裝置 TWM462860U (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201220698610XU CN203117963U (zh) 2012-12-17 2012-12-17 提供图形化接脚接口的调试系统与装置

Publications (1)

Publication Number Publication Date
TWM462860U true TWM462860U (zh) 2013-10-01

Family

ID=48898289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101225131U TWM462860U (zh) 2012-12-17 2012-12-26 提供圖形化接腳介面之調試系統與裝置

Country Status (3)

Country Link
US (1) US9291672B2 (zh)
CN (1) CN203117963U (zh)
TW (1) TWM462860U (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6344913B2 (ja) * 2013-12-27 2018-06-20 キヤノン株式会社 印刷装置、画像読取装置及びそれらの制御方法
CN109710277B (zh) * 2018-12-21 2022-04-01 深圳开阳电子股份有限公司 一种板载SPI Flash存储器的烧写方法和系统

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811345A (en) * 1986-12-16 1989-03-07 Advanced Micro Devices, Inc. Methods and apparatus for providing a user oriented microprocessor test interface for a complex, single chip, general purpose central processing unit
US5546562A (en) * 1995-02-28 1996-08-13 Patel; Chandresh Method and apparatus to emulate VLSI circuits within a logic simulator
US6618686B2 (en) * 1999-05-14 2003-09-09 Xilinx, Inc. System and method for testing a circuit implemented on a programmable logic device
US6708290B2 (en) * 2000-03-02 2004-03-16 Texas Instruments Incorporated Configurable debug system with wire list walking
US7765095B1 (en) * 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
JP4574894B2 (ja) * 2001-05-10 2010-11-04 株式会社アドバンテスト 半導体試験用プログラムデバッグ装置
US7086014B1 (en) * 2001-11-19 2006-08-01 Cypress Semiconductor Corporation Automatic generation of application program interfaces, source code, interrupts, and datasheets for microcontroller programming
US7010773B1 (en) * 2001-11-19 2006-03-07 Cypress Semiconductor Corp. Method for designing a circuit for programmable microcontrollers
US6988229B1 (en) * 2002-02-11 2006-01-17 Folea Jr Richard Victor Method and apparatus for monitoring and controlling boundary scan enabled devices
US7150002B1 (en) * 2002-03-29 2006-12-12 Cypress Semiconductor Corp. Graphical user interface with logic unifying functions
WO2003085706A1 (en) * 2002-04-11 2003-10-16 Advantest Corporation Manufacturing method and apparatus to avoid prototype-hold in asic/soc manufacturing
US7231573B2 (en) * 2002-12-20 2007-06-12 Verigy Pte. Ltd. Delay management system
JPWO2005036402A1 (ja) * 2003-10-07 2007-11-22 株式会社アドバンテスト テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法
US7237161B2 (en) * 2005-03-30 2007-06-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Remote integrated circuit testing method and apparatus
KR100873956B1 (ko) * 2006-08-17 2008-12-15 삼성전자주식회사 에뮬레이션 시스템
US8407671B2 (en) * 2008-01-13 2013-03-26 Apple Inc. Accessory validation system
US7966345B1 (en) * 2008-03-28 2011-06-21 Cypress Semiconductor Corporation Method, system, and graphical user interface for generating firmware code for a programmable integrated circuit
DE102009012768B4 (de) * 2009-03-12 2021-12-30 Texas Instruments Deutschland Gmbh JTAG Nachrichtenbox
US9116785B2 (en) * 2013-01-22 2015-08-25 Teradyne, Inc. Embedded tester

Also Published As

Publication number Publication date
CN203117963U (zh) 2013-08-07
US9291672B2 (en) 2016-03-22
US20140173370A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
US20130326467A1 (en) Application quality parameter measurement-based development
CN110907882B (zh) 一种面向电能表的虚拟化的测试方法及系统
US20130326465A1 (en) Portable Device Application Quality Parameter Measurement-Based Ratings
US20070174037A1 (en) Multiple-microcontroller emulation system, multiple-microcontroller integrated development environment, and method for the same
Lacamera Embedded Systems Architecture: Explore architectural concepts, pragmatic design patterns, and best practices to produce robust systems
US7584381B2 (en) Semiconductor integrated circuit device, debug system, microcomputer, and electronic apparatus
CN102929688B (zh) 一种模拟触摸屏的模拟器实现方法及该模拟器
JP2007310714A (ja) 集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ及び電子機器
TWM462860U (zh) 提供圖形化接腳介面之調試系統與裝置
Ćika et al. Proteus Virtual System Modelling used for microcontroller education
Borycki Programming for the Internet of Things: Using Windows 10 IoT Core and Azure IoT Suite
JP2011221772A (ja) デバッグ支援装置、デバッグ支援方法及びデバッグ支援プログラム
TWI541646B (zh) 偵錯系統及其控制方法
CN112765018B (zh) 一种仪器仪表调试系统及方法
JP2016076106A (ja) 半導体装置及び電子機器
JP2012155519A (ja) シミュレーション装置、シミュレーション方法およびそのコンピュータ・プログラム
TWI317470B (zh)
Tajwer et al. Multifunctional Microcontroller Based PC and Smart Phone Operated Digital IC Companion
TWI773325B (zh) 積體電路、監測系統及其監測方法
CN212966152U (zh) 一种可实现一拖二烧写程序、以及仿真的线束
JP2000163280A (ja) マイクロプロセッサ、マイクロプログラムデバッグ方式及びマイクロプロセッサ組み込み機器
JP2887515B2 (ja) 記録装置のシミュレータ
Wang et al. Research of Mobile Applications Automated Testing Using Uiautomator
CN117631846A (zh) 一种适用于嵌入式系统调试的专业键盘
TW452683B (en) Circuit emulator adapter

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees