TWM420834U - Frame - Google Patents

Frame Download PDF

Info

Publication number
TWM420834U
TWM420834U TW100212540U TW100212540U TWM420834U TW M420834 U TWM420834 U TW M420834U TW 100212540 U TW100212540 U TW 100212540U TW 100212540 U TW100212540 U TW 100212540U TW M420834 U TWM420834 U TW M420834U
Authority
TW
Taiwan
Prior art keywords
electronic component
package
component carrier
opening
substrate
Prior art date
Application number
TW100212540U
Other languages
English (en)
Inventor
Kuei-Chang Ho
Chien-Chuan Wang
Original Assignee
Huang Fei Chi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huang Fei Chi filed Critical Huang Fei Chi
Priority to TW100212540U priority Critical patent/TWM420834U/zh
Publication of TWM420834U publication Critical patent/TWM420834U/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Description

友、新型說明: -· 【新型所屬之技術‘域】 本創作是有關於一種封農支架, 積體電路晶片的封裝支架。 /、且特別是有關於—種 【先前技術】 將積‘ 化 媸- 电硌晶月封裝成電子元件裴 ,散熱已變成是越來越重要的一個課,奴著體積小1 置的封裝結構中,封裝支架的作用在於S3:元件裝 熱’另外也作為將電子元件的内部接點加強葡 電路板。但習知封裝支架的結構複雜,如到夕τ卜部的 發光電子元件域的度與生產成本。0加了此類 【新型内容】 製造成本 ίί於此’摘作提供—種封裝轉,其具有較低之 本創作提出-種縣支架,制於—電 封裝’電子元輕财#—内連接 入之 一支架主體’其具有第-表面與第二表面包含: 第-表面和第二表面;一容置空間,連通至:4通 間用以容置電子分钍香础^ v 埂、至·開口 ’谷置空 讀細,g子元件賴之—承載表面透 過開口而露出於第一本. 至内連接導體。至少一外連接導體,電性連接 本創作提出-種封襄支 封裝’電子元件载體且有2.;:於g子轉載體之 至少一電路接點。封4加且承载表面上具有 -容置,口,連通第一表面和第二表面; 1連通至開口,容罾六門爾!^·^罢带 體,電子元件載H❹置★ 1 4置好元件载 之氧載表面透過開口而露出於第一砉
:’至少-透孔,連通第一表面和第二表面,電子U -之電路接點透過透孔而露出於第一表面。 f本創作之低功率電子元件載體,比起低電虔、高 的優:功LC體具有良率較高,使用壽命也較長 過透孔連接電路接點並和外界電性 連接,本創作也降低了製程上的複雜度。”卜界· 為讓本創作之上述和其他目的、特徵和優點能更明顯 明如/文特舉較佳實施例’並配合所附圖式,作詳細說 【實施方式】 ,110和封裝支架12。圖2和圖3為本創作中電子元件裝 =之示意圖。請參照圖2,其中,電子元件載 體110具有承載表面112,且承載表面112呈有一個甚或 路接點114。請參照圖3,封裂支架12具有支架主 π 123 ί 面121、第二表面122、容置空間124、開 £ ===¾ :電 载體削,承裁表面112/堂置々』124用以容置電子元件 和透孔,露出於第:==別透過開口⑵ 和複數個子元件載體110包含基板118 為材料為非晶石夕之石夕之一實施例中,基板118可 體晶片、積體電路0曰^/凡成’晶粒n6可為發光二極 Μ Λ^-J > 3月專,以下本創作皆以發光二極體晶 效果較佳,且躲極體W 116’祕板118熱傳導 體晶片116之表面夕基板118上配置發光二極 之間可以並聯或是串牌载表面112’發光二極體晶片116 電流之工作狀態的:耳:形式連接,形成操作於高電廢、低 件载體110比千兀件戴體110,此種低功率電子元 知低電堡、高電流的電子元件載體,因 產熱量降低’搭配上導紐佳之石夕基板118, 本創二ί件裂置1GG良率提高、使用壽命也較長。且因 步晉=1子元件載體110可適用高電壓,則在電子元件 、 +便無需配置電源調整器元件等降壓器,加上使 -杜之絲板118,如此—來大大降低了本創作電子 兀件裝置刚之生產成本。 ^ 4為本創作中電子元件裝置1㈨之元件之底部示意 :°月參照圖4 ’支架主體i20的容置空間124可位於第 二表面^122。圖5為本創作中電子元件裝置1〇〇之底部示 ,圖’ μ參照圖5,電子元件載體11()可經由支架主體⑽ 第一表面122之開口 123,配置於容置空間124中,組合 而成電子7G件裝置100。請再參照圖j,電子元件裝置1〇〇 利用接線130,通過透孔125連接至電子元件載體11〇之 電路接點114,因此電子元件載體11〇也可通過第一表面 121上之透孔125和外界電性連接。為了在容置空間124 承載電子元件載體11〇,開口 123於第二表面122之形狀 可適於容納電子元件載體110,此外,第一表面之開口 123 具有傾斜側壁127,傾斜侧壁127和第一表面121之開口 123的形狀,有利於反射出發光二極體晶片116所發出之 工作光線。 在本實施例中’請參照圖1,支架主體12〇上還具有 固定結構126 ’而電子元件裝置1〇〇藉由支架主體12〇的 固定結構126固定於燈泡基座(本圖未示出)上,如此便 可與現行之白熾燈泡或日光燈管相容。而將電子元件裳置 100封裝時,可於第一表面之開口 123處塗佈螢光粉來製 成發光二極體照明設備。而為了讓材料具有彈性且絕緣, 使得固定結構126更易於將電子元件裝置1〇〇固定,支架 主體120的材質可選用局分子材料’例如:工程塑膠和高 性能工程塑膠。工程塑膠包含聚醯胺(簡稱pA)'聚對苯 一曱酸丁酯(簡稱PBT)、聚碳酸酯(簡稱pc)、聚縮越(簡 稱POM)、聚氧化二曱笨(簡稱ppo)、聚對笨二曱酸乙酯 (簡稱PET)等,高性能工程塑膠則可能是結晶性之液晶 聚合物(簡稱LCP)、聚二醚酮(簡稱PEEK)、聚氧苯甲 酯(簡稱POB)、聚磷笨二甲醯胺(簡稱ppA.)、聚苯硫醚 (簡稱PPS)、聚四氟乙烯(簡稱PTFE)以及非結晶性之 聚芳香酯(簡稱PAR)、聚醯胺醯(簡稱pm)、聚醚(簡 稱PES)。 θ 圖6為本創作之另-實施例中電子元件裝置2〇〇的示 意圖。請參照® 6 ’電子元件裝置包含電子元件載體 210和封裝支架22。圖7、圖8為本創作中電子元件裝置 200之元件之示意圖。請參照圖7 , f子元件載體21〇具有 承載表面212,且承盤曰士尤」. .
〜極肢>! 216之間可以内連接導體2丨4互相並聯或是串 恥’形成尚電壓、.低電流的電子元件載體21〇,此種電子 凡件載體210比起習知低翅、高電流的電子元件載體, 因电流杈小’產熱量降低,搭配上導熱佳之石夕基板218, 使得電子兀件裝置2GG良率提高、使用壽命也較長。且因 本創作之電子元件載體210可適用高電壓,則在電子元件 襄置200中便無需配置電源調整器元件等降壓器,加上使 用非晶梦之々基板218 ’如此—來大大降低了本創作電子 几件裝置200之生產成本。 请參照圖8,封裝支架22具有支架主體22〇、第一表 面22卜第二表面222、容置空間224、開口 223和外連接 導體230 ’開口 223連通第一表面221和第二表面222,容 置空間224用以容置電子元件載體21〇,容置空間224位 於第二表面222。請參照圖6 ’電子元件載體21〇中之承載 表面212可透過開口 223露出於第一表面221,外連接導 體230電性連接内連接導體214,内連接導體214和外連 接導體230之材質係為鋁或銅。 圖9為圖6沿切線S之剖面圖,支架主體22〇中之外 連接導體230可沿支架主體220往下延伸,方便固定在額 外的裝置或基板上,例如燈泡基座(本圖未示出)上,如 此便可與現行之白熾燈泡或日光燈管相容。而將電子元件 裝置200封裝後,可於第一表面之開口 223處塗佈螢光粉 來製成發光二極體照明設備 圖10至12為本創作之其他實施例中電子元件裝置的 剖面示意圖,請參照圖10,外連接導體230也可沿支架主 體220往上延伸’或者,請參照圖u.,外連接導體23〇也 可沿支架主體220往上延伸後再覆蓋於支架主體220之表 面,以利於各種可能之使用需求。請參照圖12,支架主體 220除上述構造更包括透孔225,外連接導體23〇也填充於 透孔225令,以便和其他電子元件連接,此外也可在外連 接導體230上形成金屬接塾240,以增加電性連接面積。 本創作之電子元件裝置支架形狀並無限制,可為圓 形、多邊形或不規則形等。 綜上所述,習知的高功率發光二極體大多是使用單顆 的大尺寸(40-45mils)晶粒來封裝,因此熱源相當集中,而 傳統的小功率封裝普遍是使用耐熱性不好的樹脂 (epoxy)。因此兩種都會因為熱的問題而造成使用壽命變 短。本創作之電子元件載體可在矽基板上配置比習知電子 疋件載體數量更多的晶粒,將其分散在一個封裝體内,形 成之高功率電子元件载體,由於熱源分散,且電流較小, 產生熱能也較少,比起低電壓、高電流的高功率電子元件 載體具有良率較高,使用壽命也較長的優點。且因上述電 '^元件載體可適用高電壓,則在電路結構中便無需配置降 壓器’加上使用非晶矽之矽基板,如此一來大大降低了本 創作电子元件裝置之生產成本,此外石夕基板散熱也較好, 再以此封裝晶粒’·也可大幅減少因熱膨脹係數不同造成的 應力問題,使電子元件壽命大幅延長。此外,晶粒所在之 承載表面具有電路接點,可以配置電線經過透孔連接電路 M420834 ' 包丁及^千裒置 似和外界·連接.,本創作也降低了 上的複雜度。另外,本創作之支架形狀並無限制,-衣王 界電性連接’比起習知的電子元件裝置需在石夕 * 了製程 形、多邊形或不規卿等。 .....n可為圓 雖然本創作已以較佳實施例揭露如上,然其 ”本創作,任何熟習此技藝者,在不脫離:創作= =内’當可作些許之更動與称因此本創::: 祀圍虽視後附之ΐ料利顧所界找為準。 呆漠 【圖式簡單說明】 本案得藉由下列圖式及說明,俾得— 圖圖==:r中電子元件裝置=解: 固3為本創作t電子元件裝置之元杜 > -立 :=r電子元件裝置之元件圖。 ^本創作中電子树褒置之底部示意圖。 = =例中電子元件裝置的示意圖。 =林解t電子元件裝置之元叙 马圖6沿切線S之剖面圖。 口 圖至12為糊奴其他實關找子元縣置的剖面 【主要元件符號說明】 電子元件裝置 1 〇 〇本Λ圖式中所包含之各元件列示如下 110 :電子元件載體

Claims (1)

  1. M420834
    1. 一種封裝支架,應用於一電子元件載體之封裝,該電子 元件載體具有一内連接導體,而該封裝支架包含: 一支架主體,其具有一第一表面與一第二表面; 一開口,連通該第一表面和該第二表面; 一容置空間,連通至該開口,該容置空間用以容置該 電子元件載體,該電子元件載體之一承載表面透過該開口 而露出於該第一表面; 至少一外連接導體,電性連接至該内連接導體。 2. 如申請專利範圍第1項所述之封裝支架,其中該支架主 體之材質係為向分子材料。 3. 如申請專利範圍第1項所述之封裝支架,其所應用於上 之該電子元件載體包含: 一基板,其表面為該承載表面,該承載表面上形成有 該内連接導體;以及 至少一晶粒,設置於該基板之該承載表面上。 4. 如申請專利範圍第3項所述之封裝支架,其中該第一表 面之該開口具有一傾斜側壁,且該開口於該第二表面之形 狀適於容納該電子龙件載體。 5. 如申請專利範圍第3項所述之封裝支架,其中該晶粒為 一積體電路晶片。 6. 如申請專利範圍第3項所述之封裝支架,其中該晶粒為 一發光二極體晶片。 12 M420834 7·如申請專利範圍第3項所述之塊 一非晶矽基板。 違基板為 8.如申請專利範圍第丨項所述之封裴 間位於該第二表面。 ’、,、中5亥谷置空 9·如申請專利範圍第i項所述之域 導體和該外連接導體之材質係為銘或鋼内逹接 10.如申請專利範圍第i項所述之封裝 體更包含-透孔,該外連接導體配置於該=該支架主 :導體位置對應該透孔位置,且電性連接;該外中連接^ 元件;=架承ίΓ 一電子元物之封[該電“ 接點,而該封裝支架包含: 电 -支架主體,其具有―第—表面與—第二表面; 一開口,連通該第一表面和該第二表面; t置空間,連通至該開口,該容置空間心容置該 元件載體之該承載表面透過該開口 -至少一透孔,連通該第一表面和該第二表面,該 凡件载體之該電路接點透過該透孔而露出於該第—表面。 主21請專利範圍第11項所述之封裝支架,其中該支架 主體之材質係為高分子材料。 13·如申請專利範圍帛n帛所述之封裝支架 土之電子元件载體係包含: , 於 設置於該基板之該承載表面上 基板,其表面為該承載表面;以及 至少 晶粒 13 M420834 14. 如申請專利範圍第13項所述之封裝支架,其中該第一 表面之該開口具有一傾斜側壁,且談開口於該第二表面之 形狀適於容納該電子元件載體。 15. 如申請專利範圍第13項所述之封裝支架,其中該晶粒 為一積體電路晶片 16. 如申請專利範圍第13項所述之封裝支架,其中該晶粒 為一發光二極體晶片。 17. 如申請專利範圍第13項所述之封裝支架,其中該基板 為一非晶砍基板。 18. 如申請專利範圍第11項所述之封裝支架,其中該容置 空間位於該第二表面。 14 M420834
    100年10月13日替換頁 四、指定代表圖: (一) 本案指定代表圖為:圖1。 (二) 本代表圖之元件符號簡單說明: 100 :電子元件裝置 114 :電路接點 12 :封裝支架 125 :透孔 127 :傾斜侧壁 110 :電子元件載體 116 :晶粒或發光二極體晶片 120 :支架主體
    126 :固定結構 130 :接線
TW100212540U 2011-07-08 2011-07-08 Frame TWM420834U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100212540U TWM420834U (en) 2011-07-08 2011-07-08 Frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100212540U TWM420834U (en) 2011-07-08 2011-07-08 Frame

Publications (1)

Publication Number Publication Date
TWM420834U true TWM420834U (en) 2012-01-11

Family

ID=46452893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100212540U TWM420834U (en) 2011-07-08 2011-07-08 Frame

Country Status (1)

Country Link
TW (1) TWM420834U (zh)

Similar Documents

Publication Publication Date Title
JP6138700B2 (ja) 発光ダイオード電球及び白熱ランプ変換装置
US11466827B2 (en) Linear LED module
US8783911B2 (en) LED packaging structure having improved thermal dissipation and mechanical strength
JP6056213B2 (ja) 発光モジュール及び照明装置
US20090321766A1 (en) Led
CN103189681A (zh)
CN102881812B (zh) 发光二极管封装结构的制造方法
TW201203636A (en) Light emitting diode device and lighting device using the same
US20100044727A1 (en) Led package structure
CN203300702U (zh) 发光模块以及照明设备
JP5532231B2 (ja) 発光装置および照明装置
CN101900259A (zh) 发光二极管模块及其制造方法
US20130027921A1 (en) Led lighting assembly having electrically conductive heat sink for providing power directly to an led light source
US20100301356A1 (en) Light source having light emitting cells arranged to produce a spherical emission pattern
CN103700653B (zh) Led光源封装结构
CN101586795B (zh) 光源装置
US20160218263A1 (en) Package structure and method for manufacturing the same
TWM420834U (en) Frame
CN201439896U (zh) 发光二极管灯具
US20120267645A1 (en) Light emitting diode module package structure
TW200952134A (en) Light source apparatus
KR20120065827A (ko) 투명한 엘이디 칩패키지 및 이를 포함하는 엘이디 조명등
CN202172067U (zh) 电子照明装置
CN202183367U (zh) 封装支架
TWM423791U (en) Electronic lighting device

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees