TWI856843B - 半導體裝置 - Google Patents

Abstract

一種半導體裝置(1)，具備：電晶體(10)，在平面視角下形成在半導體層(40)的第1區域(A1)；電晶體(20)，形成在和半導體層(40)的第1區域(A1)相鄰之第2區域(A2)；及汲極墊(151)，形成在和第1區域(A1)與第2區域(A2)不重複之第3區域(A3)，在平面視角下，第1區域(A1)與第2區域(A2)是將在半導體層(40)當中除了第3區域(A3)以外的區域以面積來分成二等分之一者與另一者，在平面視角下，電晶體(10)與電晶體(20)是在第1方向上排列，第3區域(A3)的中心是在將半導體層(40)於前述第1方向上分成二等分，且正交於前述第1方向之一直線狀的中央線(90)上，在平面視角下，汲極墊(151)是包含在第3區域(A3)內。

Description

半導體裝置

本揭示是有關於一種半導體裝置，尤其是有關於一種晶片尺寸封裝型的半導體裝置。

在鋰離子電池到達過充電以及過放電之前停止導通之目的下使用之雙重構成的縱型MOS電晶體中，因為在充放電時導通之電流會相對較大，所以導通狀態下之導通電阻的減少特別受到重視。

另一方面，在自鋰離子電池已因自然的時間經過等而成為過放電的狀態時起所進行之充電中，在安全地使用電池方面，期望的是讓相對較小的電流流動來平緩地開始充電。因此，若在雙重構成的縱型MOS電晶體中附帶有使相對較小的電流流動之路徑，在電池保護電路中使用便利性即較佳。 先前技術文獻

專利文獻 專利文獻1：日本特開2021-005732A號公報

發明欲解決之課題

在雙重構成的縱型MOS電晶體中，若在有限的裝置面積之中以追加的方式設置附帶路徑，會有妨礙原本的充放電電流的導通之疑慮。 用以解決課題之手段

為了解決上述課題，本揭示的一個態樣之半導體裝置，是一種可倒裝組裝之晶片尺寸封裝型的半導體裝置，前述半導體裝置的特徵在於： 具備：半導體基板；低濃度不純物層，形成在前述半導體基板上；第1縱型MOS電晶體，當將前述半導體基板與前述低濃度不純物層合併來作為半導體層時，形成在前述半導體層的第1區域；第2縱型MOS電晶體，在前述半導體層的平面視角下，形成在和前述第1區域相鄰之第2區域；複數個第1源極墊，連接於前述第1縱型MOS電晶體的第1源極電極，且在前述平面視角下，形成在前述第1區域；第1閘極墊，連接於前述第1縱型MOS電晶體的第1閘極電極，且在前述平面視角下，形成在前述第1區域；複數個第2源極墊，連接於前述第2縱型MOS電晶體的第2源極電極，且在前述平面視角下，形成在前述第2區域；第2閘極墊，連接於前述第2縱型MOS電晶體的第2閘極電極，且在前述平面視角下，形成在前述第2區域；及金屬層，接觸於前述半導體基板的背面而形成， 前述半導體基板是前述第1縱型MOS電晶體以及前述第2縱型MOS電晶體的共通汲極區域，在前述平面視角下，前述半導體層為矩形狀，在前述平面視角下，前述第1縱型MOS電晶體與前述第2縱型MOS電晶體在第1方向上排列，在前述平面視角下，前述半導體層具有和前述第1區域以及前述第2區域不重複之第3區域，在前述平面視角下，前述第1區域與前述第2區域是將前述半導體層當中除了前述第3區域以外之區域以面積來分成二等分之一者與另一者，在前述平面視角下，前述第3區域的中心是在將前述半導體層於前述第1方向上分成二等分，而正交於前述第1方向之一直線狀的中央線上，在前述平面視角下，在前述半導體層具備和前述共通汲極區域連接之1個汲極墊，在前述平面視角下，前述汲極墊配置成包含在前述第3區域內。

為了解決上述課題，本揭示的一個態樣之半導體裝置，是一種可倒裝組裝之晶片尺寸封裝型的半導體裝置，前述半導體裝置的特徵在於： 具備：半導體基板；低濃度不純物層，形成在前述半導體基板上；第1縱型MOS電晶體，當將前述半導體基板與前述低濃度不純物層合併來作為半導體層時，形成在前述半導體層的第1區域；第2縱型MOS電晶體，在前述半導體層的平面視角下，形成在和前述第1區域相鄰之第2區域；複數個第1源極墊，連接於前述第1縱型MOS電晶體的第1源極電極，且在前述平面視角下，形成在前述第1區域；第1閘極墊，連接於前述第1縱型MOS電晶體的第1閘極電極，且在前述平面視角下，形成在前述第1區域；第1汲極墊，連接於前述第1縱型MOS電晶體的第1汲極電極，且在前述平面視角下，形成在前述第1區域；複數個第2源極墊，連接於前述第2縱型MOS電晶體的第2源極電極，且在前述平面視角下，形成在前述第2區域；第2閘極墊，連接於前述第2縱型MOS電晶體的第2閘極電極，且在前述平面視角下，形成在前述第2區域；第2汲極墊，連接於前述第2縱型MOS電晶體的第2汲極電極，且在前述平面視角下，形成在前述第2區域；及金屬層，接觸於前述半導體基板的背面而形成， 前述半導體基板是前述第1縱型MOS電晶體以及前述第2縱型MOS電晶體的共通汲極區域，在前述平面視角下，前述半導體層為矩形狀，在前述平面視角下，前述第1區域與前述第2區域是將前述半導體層以面積來分成二等分之一者與另一者，在前述平面視角下，連結前述第1閘極墊的中心與前述第2閘極墊的中心之線段的中點，是在前述第1區域與前述第2區域的交界線上，在前述平面視角下，連結前述第1汲極墊的中心與前述第2汲極墊的中心之線段的中點，是在前述交界線上，前述第1源極墊是連一部分都沒有被夾在前述第1閘極墊與前述第1汲極墊之間而配置，前述第2源極墊是連一部分都沒有被夾在前述第2閘極墊與前述第2汲極墊之間而配置。

為了解決上述課題，本揭示的一個態樣之半導體裝置，是一種可倒裝組裝之晶片尺寸封裝型的半導體裝置，前述半導體裝置的的特徵在於： 具備：半導體基板；低濃度不純物層，形成在前述半導體基板上；第1縱型MOS電晶體，當將前述半導體基板與前述低濃度不純物層合併來作為半導體層時，形成在前述半導體層的第1區域；第2縱型MOS電晶體，在前述半導體層的平面視角下，形成在和前述第1區域相鄰之第2區域；複數個第1源極墊，連接於前述第1縱型MOS電晶體的第1源極電極，且在前述平面視角下，形成在前述第1區域；第1閘極墊，連接於前述第1縱型MOS電晶體的第1閘極電極，且在前述平面視角下，形成在前述第1區域；第1汲極墊，連接於前述第1縱型MOS電晶體的第1汲極電極，且在前述平面視角下，形成在前述第1區域；複數個第2源極墊，連接於前述第2縱型MOS電晶體的第2源極電極，且在前述平面視角下，形成在前述第2區域；第2閘極墊，連接於前述第2縱型MOS電晶體的第2閘極電極，且在前述平面視角下，形成在前述第2區域；第2汲極墊，連接於前述第2縱型MOS電晶體的第2汲極電極，且在前述平面視角下，形成在前述第2區域；及金屬層，接觸於前述半導體基板的背面而形成， 前述半導體基板是前述第1縱型MOS電晶體以及前述第2縱型MOS電晶體的共通汲極區域，在前述平面視角下，前述半導體層為矩形狀，在前述平面視角下，前述第1區域與前述第2區域是將前述半導體層以面積來分成二等分之一者與另一者，在前述平面視角下，連結前述第1汲極墊的中心與前述第2汲極墊的中心之線段的中點，是在前述第1區域與前述第2區域的交界線上，在前述平面視角下，前述複數個第1源極墊也以一部分配置在前述第1汲極墊與前述交界線之間，在前述平面視角下，前述複數個第2源極墊也以一部分配置在前述第2汲極墊與前述交界線之間。 發明效果

根據上述構成，在可以控制雙向的導通之雙重構成的縱型MOS電晶體中，可以在儘可能地不會妨礙供相對較大的電流流動之主路徑的導通的情形下，使供相對較小的電流流動之副路徑附帶在1個裝置之中。

像這樣，根據本揭示，可以在儘可能地不會妨礙供相對較大的電流流動之主路徑的導通的情形下，使供相對較小的電流流動之副路徑附帶在1個裝置之中。

用以實施發明之形態

在以下所說明之實施形態皆為顯示本揭示之一具體例的實施形態。在以下的實施形態中所示的數值、形狀、材料、構成要素、構成要素的配置位置及連接形態等只是一個例子，要旨並非用於限定本揭示。

在本揭示中，所謂「A與B電連接」包含以下情況：將A與B透過配線來直接地連接之情況、將A與B在不透過配線的情形下直接地連接之情況、及將A與B透過電阻成分(電阻元件、電阻配線)來間接地連接之情況。 (實施形態1) [1.半導體裝置的構造]

以下，針對實施形態之半導體裝置的構造來說明。實施形態之半導體裝置是在半導體基板形成了2個縱型MOS(Metal Oxide Semiconductor)電晶體之可倒裝組裝之晶片尺寸封裝(Chip Size Package：CSP)型的半導體器件。上述2個縱型MOS電晶體是功率電晶體，且是所謂溝槽式MOS型FET(Field Effect Transistor，場效電晶體)。

圖1是顯示實施形態1之半導體裝置1的構造之一例的剖面圖。圖2A是顯示半導體裝置1的墊的配置之一例的平面圖，除了半導體裝置1為矩形狀以外，其大小或形狀只是一例。又，墊的大小或形狀以及配置也是一例。

圖1是顯示圖2A之I-I的剖面圖。

如圖1以及圖2A所示，半導體裝置1具有：半導體層40；金屬層41；第1縱型MOS電晶體10(以下也稱為電晶體10)，形成在半導體層40內的第1區域A1；第2縱型MOS電晶體20(以下也稱為電晶體20)，形成在半導體層40內的第2區域A2；及第3區域A3，為和第1區域A1與第2區域A2不重複之區域。

在本揭示中，是包含半導體基板32而將已形成在半導體基板32上之半導體層稱為半導體層40。半導體層40是積層半導體基板32與低濃度不純物層33而構成。半導體基板32配置於半導體層40的背面側，且是由包含第1導電型的不純物之矽所構成。低濃度不純物層33是第1導電型的不純物層，其配置在半導體層40的正面側，且形成為接觸半導體基板32，並包含濃度比半導體基板32的第1導電型的不純物的濃度更低之第1導電型的不純物。低濃度不純物層33亦可例如藉由磊晶成長而形成在半導體基板32上。

金屬層41是接觸半導體層40的背面側而形成，並由銀(Ag)或銅(Cu)所構成。再者，在金屬層41中亦可微量地包含有在金屬材料的製造步驟中作為不純物而混入之金屬以外的元素。又，金屬層41可形成在半導體層40的背面側的整面或是並非整面。

如圖1以及圖2A所示，在低濃度不純物層33的第1區域A1形成有第2導電型的第1本體區域18，前述第2導電型的第1本體區域18包含和第1導電型不同之第2導電型的不純物。在第1本體區域18形成有：包含第1導電型的不純物之第1導電型的第1源極區域14。於第1區域A1形成有複數個第1閘極溝槽17，前述第1閘極溝槽17是從半導體層40的上表面貫通第1源極區域14以及第1本體區域18並形成到低濃度不純物層33的一部分為止之深度，此外，第1閘極導體15是在第1閘極溝槽17的內部形成在第1閘極絕緣膜16上。

第1源極電極11是由部分12與部分13所構成，且部分12是隔著部分13而連接於第1源極區域14以及第1本體區域18。第1閘極導體15是埋入半導體層40的內部之埋入閘極電極，且和第1閘極墊119電連接。

第1源極電極11的部分12是在倒裝組裝中的回焊時和焊料接合之層，作為未受到限定之一例，亦可由包含鎳、鈦、鎢、鈀當中的任1種以上的金屬材料來構成。亦可在部分12的表面施加金等的鍍敷。

第1源極電極11的部分13是連接部分12與半導體層40的層，且作為未受到限定之一例，可用包含鋁、銅、金、銀當中任一種以上的金屬材料來構成。

在低濃度不純物層33的第2區域A2中，形成有包含第2導電型的不純物之第2導電型的第2本體區域28。在第2本體區域28形成有：包含第1導電型的不純物之第1導電型的第2源極區域24。於第2區域A2形成有複數個第2閘極溝槽27，前述第2閘極溝槽27是從半導體層40的上表面貫通第2源極區域24以及第2本體區域28並形成到低濃度不純物層33的一部分為止之深度，此外，第2閘極導體25是在第2閘極溝槽27的內部形成在第2閘極絕緣膜26上。

第2源極電極21是由部分22與部分23所構成，且部分22是隔著部分23而連接於第2源極區域24以及第2本體區域28。第2閘極導體25是埋入半導體層40的內部之埋入閘極電極，且和第2閘極墊129電連接。

第2源極電極21的部分22是在倒裝組裝中的回焊時和焊料接合之層，作為未受到限定之一例，亦可由包含鎳、鈦、鎢、鈀當中的任1種以上的金屬材料來構成。亦可在部分22的表面施加金等的鍍敷。

第2源極電極21的部分23是連接部分22與半導體層40的層，且作為未受到限定之一例，可用包含鋁、銅、金、銀當中任一種以上的金屬材料來構成。

藉由電晶體10以及電晶體20的上述構成，半導體基板32與低濃度不純物層33當中半導體基板32的正上方附近的範圍，會作為將電晶體10的第1汲極區域以及電晶體20的第2汲極區域共通化之共通汲極區域而發揮功能。又，金屬層41是作為將電晶體10的汲極電極以及電晶體20的汲極電極共通化之設置於半導體層40的背面側之共通汲極電極(以下，也稱為背面側汲極電極)而發揮功能。

如圖1所示，第1本體區域18被具有開口之層間絕緣層34所覆蓋，並且設置有通過層間絕緣層34的開口而連接於第1源極區域14之第1源極電極11的部分13。層間絕緣層34及第1源極電極的部分13被具有開口之鈍化層35所覆蓋，且設置有通過鈍化層35的開口而連接於第1源極電極的的部分13之部分12。

第2本體區域28被具有開口之層間絕緣層34所覆蓋，並且設置有通過層間絕緣層34的開口而連接於第2源極區域24之第2源極電極21的部分23。層間絕緣層34以及第2源極電極的部分23被具有開口之鈍化層35所覆蓋，且設置有通過鈍化層35的開口而連接於第2源極電極的的部分23之部分22。

從而，複數個第1源極墊111以及複數個第2源極墊121各自是指第1源極電極11以及第2源極電極21在半導體裝置1的表面局部地露出之區域，亦即所謂的端子的部分。同樣地，第1閘極墊119以及第2閘極墊129各自是指第1閘極電極19(在圖1、圖2A中未圖示)以及第2閘極電極29(在圖1、圖2A中未圖示)在半導體裝置1的表面局部地露出之區域，亦即所謂的端子的部分。

圖3A是顯示圖2A之II-II的剖面圖。如圖3A所示，在低濃度不純物層33的第3區域A3於低濃度不純物層33內形成有第1導電型的汲極上拉區域58，前述第1導電型的汲極上拉區域58包含濃度比低濃度不純物層33中的第1導電型的不純物的濃度更高之第1導電型的不純物。再者，汲極上拉區域58亦可在低濃度不純物層33內形成至到達半導體基板32之深度。

汲極電極(以下，也稱為正面側汲極電極)51是由部分52與部分53所構成，部分52是隔著部分53而連接於汲極上拉區域58。

汲極電極51的部分52是在倒裝組裝中的回焊時和焊料接合之層，作為未受到限定之一例，亦可由包含鎳、鈦、鎢、鈀當中的任1種以上的金屬材料來構成。亦可在部分52的表面施加金等的鍍敷。

汲極電極51的部分53是連接部分52與汲極上拉區域58之層。據此，汲極電極51具有電晶體10與電晶體20的共通之汲極電位。又，作為未受到限定之一例，亦可由包含鋁、銅、金、銀當中的任1種以上的金屬材料來構成。

如圖3A所示，低濃度不純物層33被具有開口之層間絕緣層34所覆蓋，並且設置有通過層間絕緣層34的開口而連接於汲極上拉區域58之汲極電極51的部分53。層間絕緣層34及汲極電極51的部分53是被具有開口的鈍化層35所覆蓋，且設置有通過鈍化層35的開口而連接於汲極電極51的部分53之部分52。

從而，汲極墊151是指汲極電極51在半導體裝置1的表面局部地露出之區域，亦即所謂的端子的部分。

半導體裝置1中的各構造體的標準的設計例是半導體層40的厚度為10-90μm，金屬層41的厚度為10-90μm，層間絕緣層34與鈍化層35的厚度之和為3-13μm。

如圖1以及圖2A所示，電晶體10在半導體層40的表面具有在倒裝組裝時透過接合材而接合於組裝基板之複數個第1源極墊111、與第1閘極墊119。又，電晶體20在半導體層40的表面具有在倒裝組裝時透過接合材而接合於組裝基板之複數個第2源極墊121、與第2閘極墊129。又，在第3區域A3中，在半導體層40的表面具有在倒裝組裝時透過接合材而接合於組裝基板之汲極墊151。

如圖1以及圖2A所示，在平面視角下，半導體裝置1以及半導體層40是矩形狀。再者，在圖2A中，雖然半導體裝置1以及半導體層40為長方形狀，但半導體裝置1與半導體層40亦可為正方形狀。

將在平面視角下與半導體裝置1的外周平行之方向當中，第1區域A1與第2區域A2所排列之方向設為第1方向。在平面視角下第1區域A1與第2區域A2在第1方向上排列是指：第1區域A1與第2區域A2在第1方向上最相向。

所謂的在第1方向上最相向是指：在平面視角下，後述之第1區域A1與第2區域A2的交界線90C，會具有最長的和第1方向正交之部分。例如在平面視角下，當交界線90C為曲柄狀的情況下，是將交界線90C分成構成之線段，和沿著相同方向的線段之和為最長之方向正交之方向即為第1方向。

如圖2A所示，在半導體層40的平面視角下，第1區域A1與第2區域A2是相互相鄰，且是將從半導體層40除了第3區域A3以外之面積分成二等分之一者與另一者。

如圖2A所示，中央線90是在半導體層40的平面視角下，將半導體層40在第1方向上分成二等分之線。中央線90是在半導體層40的平面視角下，和第1方向正交之方向的一直線狀之線。

順道一提，半導體層40的第3區域A3的中心在半導體層40的平面視角下，是位於半導體層40的中央線90上。中心在圖2A中，如汲極墊151地呈圓形狀者是指其中心，如第3區域A3地呈矩形狀者是指其對角線的交點，如例如橢圓形狀者是指其長軸與短軸的交點。

又，在圖2A中，是以虛線來顯示分別區別出半導體層40的第1區域A1、第2區域A2、以及第3區域A3之虛擬的交界線90C。在第1區域A1與第2區域A2相鄰之區域中的交界線90C亦可理解為沿著第1源極電極11的部分13、與第2源極電極21的部分23的間隔的中央位置之假想線。又，亦可形成為有限的寬度而理解為該間隔本身(即使在為該間隔的情況下，在肉眼或在低倍率下的外觀仍然可以辨識為線)。

第1區域A1與第3區域A3相鄰之區域中的交界線90C亦可理解為沿著第1源極電極11的部分13、與汲極電極51的部分53之間隔的中央位置之假想線。又，亦可形成為有限的寬度而理解為該間隔本身。

在第2區域A2與第3區域A3相鄰之區域中的交界線90C亦可理解為沿著第2源極電極21的部分23與汲極電極51的部分53之間隔的中央位置之假想線。又，亦可形成為有限的寬度而理解為該間隔本身。

再者，雖然交界線90C是在半導體層40的平面視角下，將從半導體層40除了第3區域A3以外之面積分成二等分，但並不一定需要是一直線。又，在半導體層40的平面視角下，中央線90與交界線90C亦可有在至少一部分一致之情況。

汲極墊151是配置成在半導體層40的平面視角下，在半導體層40的第3區域A3的內側而包含在第3區域A3內。在圖2A之例中，汲極墊151的中心與第3區域A3的中心是一致的。汲極墊151只要包含在第3區域A3內即可，亦可為汲極墊151的中心與第3區域A3的中心並非一致之情況。

在半導體層40的平面視角下，半導體層40的第3區域A3的面積宜形成為比第1區域A1的面積以及第2區域A2的面積更小。稍後將會敘述，這是由於以下緣故：為了可以減低主路徑的導通電阻，所要求的是讓第1區域A1與第2區域A2的面積儘可能地大。相對於此，半導體裝置1的副路徑只要可以使相對較小的電流流動即可，而毋須增大第3區域A3的面積。在典型上，平面視角下的第3區域A3的形狀，期望的是不論包含在內之汲極墊151的形狀如何，均為除了設置裕度((margin)以外而外接於汲極墊151之矩形狀。

又，汲極墊151並不一定需要限定為於圖2A所例示之形狀，可為如圖2A所例示地為大致圓形狀，為大致長方形亦無妨。

電晶體10的複數個第1源極墊111的數量以及電晶體20的複數個第2源極墊121的數量，並不一定需要分別限定為圖2A所例示之5個，為5個以外的複數個亦無妨。又，電晶體10的複數個第1源極墊111以及電晶體20的複數個第2源極墊121的形狀並毋須各自限定為圖2A所例示之大致長方形狀，可為圖2A所例示之大致長方形狀，亦可為大致圓形狀。又，電晶體10的複數個第1源極墊111、以及電晶體20的複數個第2源極墊121的配置並毋須各自限定為圖2A所例示之配置。

又，電晶體10的第1閘極墊119的數量以及電晶體20的第2閘極墊129的數量並不一定需要各自限定為圖2A所例示之1個，即便為2個以上的複數亦無妨。又，第1閘極墊119以及第2閘極墊129的各自的形狀亦可如圖2A所例示地為大致圓形狀，亦可並非為大致圓形狀。又，針對第1閘極墊119以及第2閘極墊129的各自的配置，也毋須限定為2A所例示之配置。

順道一提，雖然並未顯示在圖1、圖2A，但是在半導體層40的平面視角下，在第1區域A1的外周亦可設置有和電晶體10的汲極區域電連接之第1EQR(EQui potential Ring，等位環)。同樣地在半導體層40的平面視角下，在第2區域A2的外周亦可設置有和電晶體20的汲極區域電連接之第2EQR。第1EQR與第2EQR亦可在電晶體10與電晶體20相鄰而相向之部分中共通化。

第1EQR是對電晶體10期待以下功能而設置：停止漏電流在外部與第1本體區域18之間流動之情形。又，第2EQR是對電晶體20期待以下功能而設置：停止漏電流在外部與第2本體區域28之間流動之情形。

第1EQR以及第2EQR作為未受到限定之一例，亦可由包含鋁、銅、金、銀當中的任1種以上的金屬材料來構成。又，第1EQR以及第2EQR可和正面側汲極電極51電連接，亦可經由共通汲極區域即半導體基板32而和背面側汲極電極41電連接。 [2.半導體裝置的動作]

圖4A以及圖4B分別是在半導體裝置1的X方向以及Y方向上反覆形成之電晶體10或電晶體20的大致單位構成的平面圖以及立體圖。在圖4A以及圖4B中，為了容易了解而未圖示有半導體基板32與金屬層41，此外也未圖示有鈍化層35與第1源極電極11或第2源極電極21、層間絕緣層34。

再者，Y方向是指和半導體層40的上表面平行，且第1閘極溝槽17所延伸之方向。又，X方向是指和半導體層40的上表面平行且和Y方向正交之方向。Z方向是指和X方向正交且也和Y方向正交且表示半導體裝置的高度方向之方向。

在以下的說明中，雖然以上述定義來說明方向，但Y方向與X方向相反亦可。亦即，X方向亦可是和半導體層40的上表面平行，且第1閘極溝槽17所延伸之方向。此情況下的Y方向為和半導體層40的上表面平行，且和X方向正交之方向。

如圖4A以及圖4B所示，於電晶體10具備將第1本體區域18與第1源極電極11電連接之第1連接部18a。第1連接部18a是第1本體區域18當中未形成有第1源極區域14之區域，且包含和第1本體區域18相同的第2導電型的不純物。第1源極區域14與第1連接部18a是沿著Y方向交互地且週期性地反覆配置。關於電晶體20也是同樣。

在半導體裝置1中，例如，亦可將第1導電型設為N型，將第2導電型設為P型，且使第1源極區域14、第2源極區域24、汲極上拉區域58、半導體基板32以及低濃度不純物層33為N型半導體，使第1本體區域18、第1連接部18a、第2本體區域28以及第2連接部28a為P型半導體。

又，在半導體裝置1中，例如，亦可將第1導電型設為P型，將第2導電型設為N型，且使第1源極區域14、第2源極區域24、汲極上拉區域58、半導體基板32以及低濃度不純物層33為P型半導體，使第1本體區域18、第1連接部18a、第2本體區域28以及第2連接部28a為N型半導體。

在以下的說明中，是當作電晶體10與電晶體20將第1導電型設為N型，且將第2導電型設為P型之所謂的N通道型電晶體的情況，來針對圖2B所示之半導體裝置1的主電流所流動之雙向的導通路徑作說明。

若在半導體裝置1中，對第1源極電極11施加高電壓以及對第2源極電極21施加低電壓，且以第2源極電極21為基準而對第2閘極電極29(第2閘極導體25)施加閾值以上的電壓，會在第2本體區域28中的第2閘極絕緣膜26的附近形成導通通道。其結果，主電流會在如下之路徑中流動：第1源極電極11-第1連接部18a-第1本體區域18-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-低濃度不純物層33-形成在第2本體區域28之導通通道-第2源極區域24-第2源極電極21，而半導體裝置1會成為導通狀態。將此導通路徑在本揭示中稱為主路徑。此主路徑中的第1本體區域18與低濃度不純物層33的接觸面有PN接合，而作為本體二極體來發揮功能。

同樣地，若在半導體裝置1中，對第2源極電極21施加高電壓以及對第1源極電極11施加低電壓，並以第1源極電極11為基準對第1閘極電極19(第1閘極導體15)施加閾值以上的電壓，會在第1本體區域18中的第1閘極絕緣膜16的附近形成導通通道。其結果，主電流會在如下之路徑中流動：第2源極電極21-第2連接部28a-第2本體區域28-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-低濃度不純物層33-形成於第1本體區域18之導通通道-第1源極區域14-第1源極電極11，而半導體裝置1會成為導通狀態。此導通路徑在本揭示中也稱為主路徑。這些主路徑中的第2本體區域28與低濃度不純物層33的接觸面有PN接合，而作為本體二極體來發揮功能。

又，亦可在半導體裝置1中，對第1閘極電極19施加閾值以上的電壓，而在第1本體區域18中的第1閘極絕緣膜16的附近形成導通通道，同時對第2閘極電極29施加閾值以上的電壓，而在第2本體區域28中的第2閘極絕緣膜26的附近形成導通通道。其結果，亦可使主電流在如下之路徑或其相反的路徑中流動而使半導體裝置1導通：第1源極電極11-第1源極區域14-形成於第1本體區域18之導通通道-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-低濃度不純物層33-形成於第2本體區域28之導通通道-第2源極區域24-第2源極電極21。此雙向之導通路徑在本揭示中也稱為主路徑。

再者，本揭示中的主電流、主路徑是為了和之後說明之副電流、副路徑作區別之方便的稱呼。

圖3B是顯示流動於半導體裝置1之副電流的剖面圖。副電流是指以下之電流：藉由於圖3B未圖示之和半導體裝置1的汲極電極51串聯地連接之外部的開關元件(例如，單閘極(single)型的縱型MOS電晶體)來控制導通之電流，且為和主電流相比相對較小之電流。再者，在半導體裝置1中，將副電流所流動之導通路徑在本揭示中稱為副路徑。

在半導體裝置1中，在對第1源極電極11施加高電壓以及對汲極電極51施加低電壓，並將和汲極電極51串聯地連接之外部的開關元件設為導通狀態的情況下，副電流會在如下之路徑中流動：第1源極電極11-第1連接部18a-第1本體區域18-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-低濃度不純物層33-汲極上拉區域58-汲極電極51，而半導體裝置1會成為導通狀態。再者，在對第1源極電極11施加高電壓以及對汲極電極51施加低電壓、將外部的開關元件設為導通狀態、並以第1源極電極11當作基準來對第1閘極電極19施加閾值以上的電壓的情況下，會在第1本體區域18中的第1閘極絕緣膜16的附近形成導通通道，且副電流會在如下之路徑中流動：第1源極電極11-第1源極區域14-形成於第1本體區域18之導通通道-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-低濃度不純物層33-汲極上拉區域58-汲極電極51，而半導體裝置1會成為導通狀態。

同樣地，在對第2源極電極21施加高電壓以及對汲極電極51施加低電壓，並將和汲極電極51串聯地連接之外部的開關元件設為導通狀態的情況下，副電流會在如下之路徑中流動：第2源極電極21-第2連接部28a-第2本體區域28-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-低濃度不純物層33-汲極上拉區域58-汲極電極51，而半導體裝置1會成為導通狀態。再者，在對第2源極電極21施加高電壓以及對汲極電極51施加低電壓、將外部的開關元件設為導通狀態、並以第2源極電極21當作基準來對第2閘極電極29施加閾值以上的電壓的情況下，會在第2本體區域28中的第2閘極絕緣膜26的附近形成導通通道，且副電流會在如下之路徑中流動：第2源極電極21-第2源極區域24-形成於第2本體區域28之導通通道-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-低濃度不純物層33-汲極上拉區域58-汲極電極51，而半導體裝置1會成為導通狀態。

副電流所流動之這些導通路徑為副路徑。半導體裝置1的副路徑是以將和汲極電極51串聯地連接之外部的開關元件形成為導通狀態或形成為非導通狀態之方式來進行控制。在開關元件為導通狀態的情況下，半導體裝置1的副路徑會成為導通狀態。再者，在此副路徑中的第1本體區域18與低濃度不純物層33的接觸面、以及第2本體區域28與低濃度不純物層33的接觸面有PN接合，而作為本體二極體來發揮功能。

在將主路徑形成為導通狀態的情況下，由於和汲極電極51串聯地連接之外部的開關元件必定已被控制為非導通狀態，因此副路徑會成為非導通狀態，而只有主路徑成為導通狀態。

圖2C是顯示半導體裝置1的構成要素當中，第1本體區域18與第2本體區域28、第1活性區域112與第2活性區域122在半導體層40的平面視角下的形狀之一例的平面圖。在圖2C中，為了可以將實際上無法目視辨識之半導體層40的上表面的構造以易於明白的方式來圖示，鈍化層35、第1源極電極11、第1閘極電極19、第2源極電極21、第2閘極電極29、以及汲極電極51、層間絕緣層34是以彷彿透明的形式來省略顯示。又，也省略了第1源極區域14與第2源極區域24以及汲極上拉區域58之圖示。

為了減低半導體裝置1的主路徑的導通電阻，所要求的是將第1活性區域112以及第2活性區域122儘可能地確保得較大。第1活性區域112意指將已對電晶體10的第1閘極電極19(第1閘極導體15)施加閾值以上的電壓時可形成導通通道之部分全部包含在內之最小範圍。所謂可形成導通通道之部分，是複數個第1閘極溝槽17的各個與第1源極區域14相鄰之部分。如圖2C所示，在半導體層40的平面視角下，第1活性區域112被包含在第1本體區域18內。第2活性區域122意指將已對電晶體20的第2閘極電極29(第2閘極導體25)施加閾值以上的電壓時可形成導通通道之部分全部包含在內之最小範圍。所謂可形成導通通道之部分，是複數個第2閘極溝槽27的各個與第2源極區域24相鄰之部分。如圖2C所示，在半導體層40的平面視角下，第2活性區域122被包含在第2本體區域28內。

若第1活性區域112的面積以及第2活性區域122的面積較大，則半導體裝置1的主路徑的導通電阻會因為主路徑擴大而減低。

於圖2D顯示將圖2A的第1閘極墊119所配置之處放大的平面圖。圖2D是半導體裝置1的構成要素當中，第1源極電極11的部分13、與第1閘極電極19以及第1閘極墊119在半導體層40的平面視角下的形狀之一例。在圖2D中，為了可以將實際上無法目視辨識之半導體層40的上表面的構造以易於明白的方式來圖示，鈍化層35、層間絕緣層34是以彷彿透明的形式來省略顯示。又，也省略了第1源極區域14的圖示。

雖然省略圖示，但第2源極電極21的部分23、第2閘極電極29以及第2閘極墊129，是和圖2D所示之第1源極電極11的部分13、與第1閘極電極19以及第1閘極墊119，呈以中央線90作為對稱之軸的線對稱之形狀。

第1閘極電極19的正下方與其附近區域、以及第2閘極電極29的正下方與其附近區域是無助於主路徑的導通之區域。在此的附近區域亦可理解為是沿著第1閘極電極19以及第2閘極電極29的外周之區域，且為在圖2D中的位於第1閘極電極19與第1源極電極11的部分13之間的區域、以及雖然省略圖示，但位於第2閘極電極29與第2源極電極21的部分23之間的區域。

又，將汲極墊151包含在內之第3區域A3也是同樣地無助於主路徑的導通之區域。

亦即，第1閘極電極19的正下方與其附近區域、第2閘極電極29的正下方與其附近區域、以及第3區域A3，是在半導體裝置1中於半導體裝置1發揮功能上所需要的區域，但另一方面，是為了在有限的裝置面積中減低半導體裝置1的主路徑的導通電阻，而期望儘量縮小之區域。 [3.半導體裝置的應用例]

圖5A是顯示將本揭示中的半導體裝置1適用於鋰離子電池5的保護電路之應用例的電路圖。在此應用例中，半導體裝置1是因應從控制IC4賦予第1閘極電極19以及第2閘極電極29之控制訊號，來控制主路徑即雙向導通，並控制從電池5到負載6之放電動作或是從負載6到電池5之充電動作。此時，因為流動於半導體裝置1之充電電流C1或放電電流C2是相對較大的電流，所以不會使用副路徑。在將本揭示中的半導體裝置1適用到電池保護電路的情況下，使用主路徑來控制充電與放電之雙向的導通，可以說是半導體裝置1的主要功能。主路徑因為要供相對較大的電流流動，所以期望的是儘可能地減低導通電阻。

接著，使用圖5A來說明副路徑的利用。半導體裝置1除了主路徑之外，還具有利用汲極電極51的副路徑。對於副路徑，會在預充電時流動有充電電流C3。在電池5的電壓處於過放電狀態的情況下，與在一般的充電中使用之情形相同，若以相對較大的充電電流C1來進行充電動作是危險的。預充電是指以相對較小的充電電流C3來進行充電動作。

在圖5A中，因為半導體裝置1無法單獨地控制副路徑的導通，所以可以控制導通狀態與非導通狀態之外部的開關元件(例如，單閘極型的縱型MOS電晶體)S1和半導體裝置1的汲極電極51串聯地連接。外部的開關元件S1是藉由從控制IC4所給出之控制訊號，而控制導通狀態與非導通狀態，並形成為在開關元件S1為導通狀態時，半導體裝置1的副路徑會成為導通狀態，在開關元件S1為非導通狀態時，半導體裝置1的副路徑會成為非導通狀態，來控制在從負載6到電池5之以相對較小的充電電流C3充電的充電動作。再者，在使半導體裝置1的主路徑導通時，則必須將外部的開關元件S1控制為非導通狀態。

在預充電中，使用相對較小的充電電流C3來開始充電，並於電池5已充電至一定的水準後，切換為由相對較大的充電電流C1充電的充電動作。在副路徑中，由於所要求的是僅讓相對較小的充電電流C3流動，因此不會注重導通電阻的減低。

圖5B是半導體裝置1的應用例，且與圖5A同樣地，是顯示對在鋰離子電池包使用之鋰離子電池5的保護電路之應用例的電路圖。在圖5B中，半導體裝置1的主功能也是和圖5A所說明之功能相同，為控制充電電流C1與放電電流C2。另一方面，副路徑的利用的方式是不同的。半導體裝置1的汲極電極51是和控制IC4連接，且可作為在電晶體10、電晶體20共通之汲極電壓的監控端子來利用。在圖5B中，因為半導體裝置1的副路徑是和控制IC4連接，且藉由控制IC4而被控制為非導通狀態，所以副電流不會流動。控制IC4在對電池5的充電電流C1以及放電電流C2進行控制時，是利用副路徑來監控汲極電極51的電壓，當汲極電極51的電壓超出電池5的正常電壓範圍時，會判斷為異常狀態並停止充放電動作。藉此，可以防止電池5的過放電以及過充電。 [4.實施形態1之半導體裝置1的效果]

以上，已說明之本揭示中的半導體裝置1的特徵為如下之構成。

本揭示的一個態樣之半導體裝置1，是可倒裝組裝之晶片尺寸封裝型的半導體裝置1，前述半導體裝置1具備：半導體基板32；低濃度不純物層33，形成在半導體基板32上；第1縱型MOS電晶體10，當將半導體基板32與低濃度不純物層33合併來作為半導體層40時，形成在半導體層40的第1區域A1；第2縱型MOS電晶體20，在半導體層40的平面視角下，形成在和第1區域A1相鄰之第2區域A2；複數個第1源極墊111，連接於第1縱型MOS電晶體10的第1源極電極11，且在平面視角下，形成在第1區域A1；第1閘極墊119，連接於第1縱型MOS電晶體10的第1閘極電極19，且在平面視角下，形成在第1區域A1；複數個第2源極墊121，連接於前述第2縱型MOS電晶體20的第2源極電極21，且在平面視角下，形成在前述第2區域A2；第2閘極墊129，連接於第2縱型MOS電晶體20的第2閘極電極29，且在平面視角下，形成在前述第2區域A2；及金屬層41，接觸於半導體基板32的背面而形成， 半導體基板32是第1縱型MOS電晶體10以及第2縱型MOS電晶體20的共通汲極區域，在平面視角下，半導體層40為矩形狀，在平面視角下，第1縱型MOS電晶體10與第2縱型MOS電晶體20在第1方向上排列，在平面視角下，半導體層40具有和前述第1區域A1以及第2區域A2不重複之第3區域A3，在平面視角下，第1區域A1與第2區域A2是將半導體層40當中除了第3區域A3以外之區域以面積來分成二等分之一者與另一者，在平面視角下，第3區域A3的中心是在將半導體層40於第1方向上分成二等分，而正交於第1方向之一直線狀的中央線90上，在平面視角下，在半導體層40具備和共通汲極區域連接之1個汲極墊151，在平面視角下，汲極墊151配置成包含在第3區域A3內。

根據上述構成，和具備複數個汲極墊的情況相較之下，藉由僅具備必要最低限度數量即1個在構成副路徑上所需要之汲極墊151，可以縮小第3區域A3的面積，且可以儘量地抑制因為具備副路徑所造成之在主路徑上的導通電阻的增加。

又，因為在半導體層40的平面視角下，可以將半導體層40的第3區域A3配置於半導體層40的中央線90上，而可以將原本無助於主路徑的導通之區域作為配置汲極墊151之區域來進行部分活用，所以和在半導體層40的平面視角下，將第3區域A3配置於中央線90上以外的場所之情況相較之下，可以抑制主路徑的導通電阻的增加。

又，因為在半導體層40的平面視角下，是將第3區域A3的中心配置在半導體層40的中央線90上，所以即使設置有第3區域A3(汲極墊151)，仍然難以妨礙到將第1活性區域112與第2活性區域122在面積與形狀上形成為相同之情形。從而，在電晶體10與電晶體20之間的雙向導通的電特性及散熱性產生偏差之情形會較少。

因為半導體裝置1的主電流是在雙向上導通，所以如上述的構成，期望的是電晶體10與電晶體20為以交界線90C作為對稱之軸的線對稱、或者為以半導體層40的中心作為對稱的中心的點對稱之墊配置。此時，變得難以產生在主電流方向的不同上的電特性以及散熱性之偏差。例如在智慧型手機、平板電腦等之鋰離子電池包中，只要構成利用了半導體裝置1之保護電路，則在充電、放電的任一者中，都會變得毋須特別地設置和半導體裝置1中的導通的方向有關之差異。

使用圖6A以及圖6B來說明實施形態1之比較例的半導體裝置2。關於比較例之半導體裝置2，針對和半導體裝置1同樣的構成要素，是視為已經說明完畢，並分派相同的符號而省略其詳細的說明。

在半導體裝置2中，在半導體層40的平面視角下的第3區域A3具備第3縱型MOS電晶體(以下，也稱為電晶體30)。從而，半導體裝置2是在1個裝置內具備各自個別地具有控制功能之3個縱型MOS電晶體(電晶體10、電晶體20、電晶體30)之三重(triple)構成的半導體裝置2。

電晶體30是和電晶體10或電晶體20同樣的構成，半導體裝置2不具有實施形態1之半導體裝置1所具有之汲極墊151以及汲極上拉區域58。

電晶體30在半導體層40的表面(第3區域A3)具有第3源極墊131與第3閘極墊139。電晶體30的汲極區域已和電晶體10以及電晶體20的汲極區域共通化。

圖6B是顯示將比較例之半導體裝置2和圖5A所示者相同地，適用到鋰離子電池5的保護電路之應用例的電路圖。在圖6B中，半導體裝置2的主功能，和實施形態1(圖5A)之半導體裝置1的主功能是相同的。另一方面，比較例之半導體裝置2的副路徑成為從電晶體10的第1源極電極11起，在半導體裝置2的內部通電，而到達電晶體30的第3源極電極31之路徑。或者，成為從電晶體20的第2源極電極21起，通過半導體裝置2的內部，而到達電晶體30的第3源極電極31之路徑。

在圖6B中，半導體裝置2的副路徑的導通控制是藉由從控制IC4賦予到電晶體30的第3閘極電極39之控制訊號來控制。亦即，在比較例之半導體裝置2，有控制副路徑的導通之功能。因此，原本在實施形態1(圖5A)中為需要之外部的開關元件S1即不需要。

若比較於實施形態1之半導體裝置1中的副路徑、與比較例之半導體裝置2中的副路徑，則在實施形態1之半導體裝置1中，可以將半導體裝置1的面積縮小相當於不具有副路徑中的控制功能的部分之份量。或者，由於可以讓作為主路徑而利用之面積加大該部分之份量，因此可以減低主路徑的導通電阻。

圖7A~圖7D、圖8A~圖8D、圖9A、圖9B、圖10A~圖10C是顯示滿足實施形態1之半導體裝置1的條件之墊的配置例的平面圖。

如圖7A~圖7D所示，亦可為：在半導體層40的平面視角下，第3區域A3的中心是位於半導體層40的中央線90上，第3區域A3是配置成：在第3區域A3、與在半導體層40的外周邊且平行於第1方向之邊當中和第3區域A3最接近的邊之間，沒有第1區域A1以及第2區域A2夾在中間，且汲極墊151是配置成包含在第3區域A3內。

根據上述的構成，在半導體層40的平面視角下，可以將汲極墊151儘可能地接近於半導體層40的外周邊來配置。因此，和將汲極墊151配置在半導體層40的中心之情況相較之下，可以減低因為在半導體裝置1產生之翹曲所造成之和焊料的接合不良發生之可能性。

以下，針對半導體層1的翹曲進行說明。作為半導體裝置1之導通電阻減低的手段，在圖2B中的垂直方向上流動之主電流的電阻成分即半導體層40(主要是半導體基板32)的薄膜化是有效的。又，將金屬層41厚膜化之作法對於減低導通電阻也是有用的。亦即，在半導體裝置1中將半導體層40薄膜化並將金屬層41厚膜化，對於減低導通電阻是有效的。然而，若半導體層40與金屬層41各自之厚度接近，則起因於半導體與金屬之熱膨脹係數、楊氏模數等之物性值的差異，在高溫時產生於半導體裝置1之翹曲便會增大。

產生於半導體裝置1之翹曲主要是在倒裝組裝中的回焊時，在進行250℃左右之熱處理時的高溫環境下發生。在倒裝組裝中，在高溫時，會因為金屬層41比半導體層40更加膨脹，而朝向遠離組裝基板之方向產生凸起的翹曲。

如圖11所示，一旦半導體裝置1翹曲，進行半導體裝置1的組裝時便會不方便。在相當於凸部之半導體裝置1的中央附近，會有焊料不足而產生接合不良(焊料擴散不足)之可能性，但另一方面，在半導體裝置1的外周區域中，會因為藉由翹曲而增強往組裝基板方向壓附之力，而隨處可見焊料從本來所應容納之區域溢出之現象(焊料溢出)。

在半導體層40為長方形狀的情況下，雖然在半導體裝置1產生之翹曲會讓半導體層40在和長邊平行的方向上彎曲得最大，但是在和短邊平行的方向上也會有一些彎曲。

在回焊組裝中的高溫時所產生之半導體裝置1的翹曲，是半導體層40的中央部分朝向遠離組裝基板的方向產生凸起的翹曲。雖然在相當於凸部之半導體裝置1的中央附近會有焊料不足而產生接合不良之可能性，但藉由形成為如圖7A~圖7D所示之構成，因為汲極墊151是配置在半導體層40的外周部分，所以和將汲極墊151配置在半導體層40的中央部分之情況相較之下，可以減低因為半導體裝置1的翹曲所造成之焊料的接合不良產生之可能性。

尤其是如圖7B、圖7C、圖7D所示，在半導體層40為以和第1方向正交之方向作為長邊之矩形狀的情況下，對於防止焊接接合不良是有效的。

如圖8A~圖8D所示，亦可為：在半導體層40的平面視角下，第3區域A3的中心是配置成：在半導體層40的中央線上以及和半導體層40的2條對角線的交點一致，且汲極墊151是配置成包含在第3區域A3內。

根據上述的構成，和圖7A~圖7D所示之墊配置相較之下，可以抑制因為在回焊組裝中的高溫時產生之半導體裝置1的翹曲所造成之焊料溢出的組裝不良狀況。

在回焊組裝中的高溫時產生之半導體裝置1的翹曲會成為在和半導體層40的長邊平行的方向上彎曲之翹曲，藉此，焊料在接近於半導體層40的一個短邊之區域以及接近於另一個短邊之區域中，會比半導體裝置1的中央部分更強力地被朝組裝基板側壓入，而產生焊料溢出之組裝不良狀況。

但是，因為是將半導體裝置1形成為如圖8A~圖8D所示之構成，藉此將汲極墊151配置在半導體層40的中央部分，所以和將汲極墊151配置在半導體層40的外周部分的情況相較之下，可以抑制因為半導體裝置1的翹曲所造成之焊料溢出的組裝不良狀況。

特別是如圖8D所示，在半導體層40為以和第1方向正交之方向作為長邊之矩形狀的情況下，和讓汲極墊151最接近於半導體層40的外周邊來配置的情況相較之下，對焊料溢出組裝不良狀況的防止是有效的。

再者，除了上述的構成之外，亦可為：在半導體層40的平面視角下，第1閘極墊119與第2閘極墊129以及汲極墊151是設為直徑相同之圓形，且在半導體層40所具備的墊之中為最小的面積。

根據上述的構成，在半導體層40的平面視角下，可以將半導體裝置1的無助於主路徑的導通之區域的面積設為最小限度。因此，可以抑制因為具備副路徑所造成之主路徑的導通電阻的增加。

再者，汲極墊151並不受限於如在圖7A~圖7D以及圖8A~圖8D所示之圓形的汲極墊。亦可如圖9A以及圖9B所示，為大致長方形狀。大致長方形狀是以下之統稱：不僅包含長方形中的端部形狀為矩形之形狀，還包含為半圓形或為多角形者。

在圖9A、圖9B中，在半導體層40的平面視角下，第1閘極墊119與第2閘極墊129是將直徑設為相同之圓形，第1閘極墊119與第2閘極墊129以及汲極墊151是包含在相同的帶狀區域內之配置。

根據如圖9A的配置，由於可以沿著第1方向，將會阻礙在平面視角下朝沿著第1方向的雙向流動的主電流之第1閘極墊119、第2閘極墊129、汲極墊151設置在相同的寬度內，因此可以防止成為個別地阻礙主電流的流動之主要原因。又，根據如圖9B的配置，由於可以將第1閘極墊119、第2閘極墊129、汲極墊151設置在原本即無助於主路徑的導通之區域，因此可以防止成為增大主電流的導通電阻之主要原因。

又，如圖10A~圖10C所示，亦可為：除了圖7A~圖7D的實施例之外，在半導體層40的平面視角下半導體層40為長方形狀，且汲極墊151為大致長方形狀，汲極墊151的長邊方向與半導體裝置1的中央線90、以及半導體層40的長邊方向為平行的關係。

由於在半導體層40的平面視角下，中央線90與交界線90C大多在幾乎大部分的部分中為一致，因此只要根據如上述的構成，即可以將半導體層40的第3區域A3作為配置汲極墊151之區域，來活用原本無助於主路徑的導通之區域，而可以抑制主路徑的導通電阻的增加。

又，可以抑制因為在回焊組裝中的高溫時產生之半導體裝置1的翹曲所造成之焊料溢出的組裝不良狀況。在半導體層40為將和第1方向正交之方向設為長邊之長方形狀的情況下，若汲極墊151為在和半導體層40的長邊方向平行的方向上具有長邊方向之大致長方形狀，則汲極墊151的長邊方向會成為和因為在回焊組裝下的高溫時所產生之半導體裝置1的翹曲而被推出之焊料的方向平行的關係。因此，可以抑制焊料溢出，而可以減輕在回焊組裝下的高溫時所產生之半導體裝置1的翹曲對組裝不良狀況所帶來的影響。 (實施形態2)

以下，針對從實施形態1之半導體裝置1變更了一部分而構成之實施形態2之半導體裝置1A進行說明。關於本實施形態2之半導體裝置1A，針對和半導體裝置1同樣的構成要素，是視為已說明完畢，並分派相同的符號而省略其詳細的說明，且以和半導體裝置1的相異點為中心來說明。

圖12A是顯示實施形態2之半導體裝置1A的墊的配置之一例的平面圖，除了半導體裝置1A為矩形狀以外，其大小或形狀只是一例。又，墊的大小或形狀以及配置也是一例。圖12A的I-I中的剖面，和顯示實施形態1之半導體裝置1的墊的配置例之圖2A中的顯示I-I中的剖面之圖1同等。

在圖1中，實施形態1之半導體裝置1的電晶體10，和圖12B所示之實施形態2之半導體裝置1A中的第1縱型MOS電晶體10A(以下也稱為電晶體10A)對應。

同樣地，在圖1中，實施形態1之半導體裝置1的電晶體20，和圖12B所示的實施形態2之半導體裝置1A中的第2縱型MOS電晶體20A(以下也稱為電晶體20A))對應。

在圖2A中，實施形態1之半導體裝置1的第1區域A1與第2區域A2，分別對應於圖12A所示之實施形態2之半導體裝置1A中的第1區域A1A與第2區域A2A。

又，在圖2A中，實施形態1之半導體裝置1的複數個第1源極墊111、與第1閘極墊119，分別對應於圖12A所示之實施形態2之半導體裝置1A中的複數個第1源極墊111A、與第1閘極墊119A。

同樣地，在圖2A中，實施形態1之半導體裝置1的複數個第2源極墊121與第2閘極墊129，分別對應於圖12A所示之實施形態2之半導體裝置1A中的複數個第2源極墊121A、與第2閘極墊129A。

如圖12A以及圖1所示，半導體裝置1A具有：半導體層40；金屬層41；電晶體10A，形成在半導體層40內的第1區域A1A；及電晶體20A，形成在半導體層40內的第2區域A2A。本實施形態2之半導體裝置1A相較於實施形態1之半導體裝置1，不具有第3區域A3。

如圖12A、圖12B以及圖1所示，在實施形態2之半導體裝置1A的第1區域A1A中，除了實施形態1之半導體裝置1的第1區域A1的構成要素之外，還具備第1汲極電極51A。

同樣地，在半導體裝置1A的第2區域A2A中，除了實施形態1之半導體裝置1的第2區域A2的構成要素之外，還具備第2汲極電極61A。

在圖12A中，II-II中的剖面，亦即第1汲極電極51A的剖面是和圖3A同等。再者，第2汲極電極61A的剖面也是同樣。

在圖3A中，實施形態1之半導體裝置1的部分52是對應於實施形態2之半導體裝置1A中的部分52A以及部分62A。

又，在圖3A中，實施形態1之半導體裝置1的部分53是對應於實施形態2之半導體裝置1A中的部分53A以及部分63A。

同樣地，在圖3A中，由實施形態1之半導體裝置1的部分52與部分53所構成之汲極電極51，是對應於實施形態2之半導體裝置1A中的部分52A與部分53A所構成之第1汲極電極51A、以及由部分62A與部分63A所構成之第2汲極電極61A。

又，在圖3A中，實施形態1之半導體裝置1的汲極上拉區域58在實施形態2之半導體裝置1A中，是對應於第1汲極上拉區域58A以及第2汲極上拉區域68A。

可在第1區域A1A的低濃度不純物層33內形成第1導電型的第1汲極上拉區域58A，前述第1導電型的第1汲極上拉區域58A包含濃度比低濃度不純物層33中的第1導電型的不純物的濃度更高的第1導電型的不純物。再者，第1汲極上拉區域58A亦可在低濃度不純物層33內形成至到達半導體基板32的深度。

第1汲極電極51A是由部分52A與部分53A所構成，部分52A是隔著部分53A而連接於第1汲極上拉區域58A。

第1汲極電極51A的部分52A是在倒裝組裝中的回焊時和焊料接合之層，作為未受到限定之一例，亦可由包含鎳、鈦、鎢、鈀當中的任1種以上的金屬材料來構成。亦可在部分52A的表面施加金等的鍍敷。

第1汲極電極51A的部分53A是連接部分52A與第1汲極上拉區域58A之層。據此，第1汲極電極51A是和電晶體10A與電晶體20A的共通汲極區域為相同電位。又，作為未受到限定之一例，亦可由包含鋁、銅、金、銀當中的任1種以上的金屬材料來構成。

如圖3A以及圖12B所示，低濃度不純物層33被具有開口之層間絕緣層34所覆蓋，且設置有通過層間絕緣層34的開口而連接於第1汲極上拉區域58A之第1汲極電極51A的部分53A。層間絕緣層34以及第1汲極電極51A的部分53A是被具有開口之鈍化層35所覆蓋，且設置有通過鈍化層35的開口而連接於第1汲極電極51A的部分53A之部分52A。

從而，第1汲極墊151A是指第1汲極電極51A在半導體裝置1A的表面局部地露出之區域，即所謂的端子的部分。

同樣地，可在第2區域A2A的低濃度不純物層33內形成第1導電型的第2汲極上拉區域68A，前述第1導電型的第2汲極上拉區域68A包含濃度比低濃度不純物層33中的第1導電型的不純物的濃度更高的第1導電型的不純物。再者，第2汲極上拉區域68A亦可在低濃度不純物層33內形成至到達半導體基板32的深度。

第2汲極電極61A是由部分62A與部分63A所構成，部分62A是隔著部分63A而連接於第2汲極上拉區域68A。

第2汲極電極61A的部分62A是在倒裝組裝中的回焊時和焊料接合之層，作為未受到限定之一例，亦可由包含鎳、鈦、鎢、鈀當中的任1種以上的金屬材料來構成。亦可在部分62A的表面施加金等的鍍敷。

第2汲極電極61A的部分63A是連接部分62A與第2汲極上拉區域68A之層。據此，第2汲極電極61A是和電晶體10A與電晶體20A的共通汲極區域為相同電位。又，作為未受到限定之一例，亦可由包含鋁、銅、金、銀當中的任1種以上的金屬材料來構成。

如圖3A以及圖12B所示，低濃度不純物層33被具有開口之層間絕緣層34所覆蓋，且設置有通過層間絕緣層34的開口而連接於第2汲極上拉區域68A之第2汲極電極61A的部分63A。層間絕緣層34以及第2汲極電極61A的部分63A是被具有開口之鈍化層35所覆蓋，且設置有通過鈍化層35的開口而連接於第2汲極電極61A的部分63A之部分62A。

從而，第2汲極墊161A是指第2汲極電極61A在半導體裝置1A的表面局部地露出之區域，即所謂的端子的部分。

如圖1、圖3A、圖12A所示，電晶體10A在半導體層40的表面具有在倒裝組裝時透過接合材而接合於組裝基板之複數個第1源極墊111A、第1閘極墊119A、與第1汲極墊151A。又，電晶體20A在半導體層40的表面具有在倒裝組裝時透過接合材而接合於組裝基板之複數個第2源極墊121A、第2閘極墊129A、與第2汲極墊161A。

如圖1以及圖12A所示，在平面視角下，半導體裝置1A以及半導體層40是矩形狀。再者，在圖12A中，雖然半導體裝置1A以及半導體層40為長方形狀，但半導體裝置1A與半導體層40亦可為正方形狀。

將在平面視角下與半導體裝置1A的外周平行之方向當中，第1區域A1A與第2區域A2A所排列之方向設為第1方向。在平面視角下第1區域A1A與第2區域A2A在第1方向上排列是指：第1區域A1A與第2區域A2A在第1方向上最相向。

所謂在第1方向上最相向是指：在平面視角下，後述之第1區域A1A與第2區域A2A的交界線90C，具有最長的和第1方向正交之部分。例如在平面視角下，當交界線90C為曲柄狀的情況下，是將交界線90C分成構成之線段，和沿著相同方向的線段之和為最長之方向正交之方向即為第1方向。

如圖12A所示，在半導體層40的平面視角下，第1區域A1A與第2區域A2A是相互相鄰，且是將半導體層40以面積來分成二等分之一者與另一者。

如圖12A所示，中央線90是在半導體層40的平面視角下，將半導體層40在第1方向上分成二等分之線。從而，中央線90是在半導體層40的平面視角下，和第1方向正交之方向的一直線狀之線。

又，在半導體層40的平面視角下，連結電晶體10A的第1閘極墊119A的中心與電晶體20A的第2閘極墊129A的中心之線段的中點，是配置在半導體裝置1A的交界線90C的線上。

又，在半導體層40的平面視角下，連結電晶體10A的第1汲極墊151A的中心與電晶體20A的第2汲極墊161A的中心之線段的中點，是配置在半導體裝置1A的交界線90C的線上。

又，如圖12A所示，配置成：第1源極墊111A連一部分都沒有被夾在第1閘極墊119A與第1汲極墊151A之間。從而，配置成第1閘極墊119A與第1汲極墊151A相鄰。

同樣地，配置成：第2源極墊121A連一部分都沒有被夾在第2閘極墊129A與第2汲極墊161A之間。從而，配置成第2閘極墊129A與第2汲極墊161A相鄰。

如圖12A所示，在半導體層40的平面視角下，半導體裝置1A的第1閘極墊119A與第2閘極墊129A為相同形狀以及相同面積。又，第1汲極墊151A與第2汲極墊161A為相同形狀以及相同面積。

再者，如圖12A所示，第1閘極墊119A、第2閘極墊129A、第1汲極墊151A以及第2汲極墊161A亦可為相同形狀以及相同面積。

實施形態2之半導體裝置1A的主電流以及主路徑，與實施形態1之半導體裝置1的主電流以及主路徑同樣。

圖12B是顯示流動於半導體裝置1A之副電流的剖面圖。半導體裝置1A之副電流是和實施形態1之半導體裝置1之副電流同樣，而為以下之電流：藉由和半導體裝置1A的第1汲極電極51A以及第2汲極電極61A串聯地連接之外部的開關元件來控制導通之電流，且為和主電流相比相對較小之電流。以下，針對半導體裝置1A之副電流的導通路徑來說明。

在半導體裝置1A中，對第1源極電極11施加高電壓、以及對第1汲極電極51A與第2汲極電極61A施加低電壓，而將和第1汲極電極51A、第2汲極電極61A串聯地連接之外部的開關元件設為導通狀態的情況下，副電流會在如下之路徑中流動：第1源極電極11-第1連接部18a-第1本體區域18-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-低濃度不純物層33-第1汲極上拉區域58A-第1汲極電極51A，而半導體裝置1A會成為導通狀態。再者，此時，副電流亦可在如下之路徑流動：第1源極電極11-第1連接部18a-第1本體區域18-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-低濃度不純物層33-第2汲極上拉區域68A-第2汲極電極61A。

又，在對第1源極電極11施加高電壓、以及對第1汲極電極51A與第2汲極電極61A施加低電壓，而將外部的開關元件設為導通狀態，並以第1源極電極11當作基準來對第1閘極電極19施加閾值以上的電壓的情況下，會在第1本體區域18中的第1閘極絕緣膜16的附近形成導通通道，且副電流會在從第1源極電極11-第1源極區域14-形成於第1本體區域18之導通通道-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-到低濃度不純物層33為止之路徑起，流到第1汲極上拉區域58A-第1汲極電極51A之路徑、或流到第2汲極上拉區域68A-第2汲極電極61A之路徑上流動，而半導體裝置1A會成為導通狀態。

同樣地，在對第2源極電極21施加高電壓、以及對第1汲極電極51A與第2汲極電極61A施加低電壓，而將和第1汲極電極51A、第2汲極電極61A串聯地連接之外部的開關元件設成導通狀態的情況下，副電流會在如下之路徑中流動：第2源極電極21-第2連接部28a-第2本體區域28-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-低濃度不純物層33-第2汲極上拉區域68A-第2汲極電極61A，而半導體裝置1A會成為導通狀態。再者，此時，副電流亦可在如下之路徑流動：第2源極電極21-第2連接部28a-第2本體區域28-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-低濃度不純物層33-第1汲極上拉區域58A-第1汲極電極51A。

又，在對第2源極電極21施加高電壓、以及對第1汲極電極51A與第2汲極電極61A施加低電壓，而將外部的開關元件設為導通狀態，並以第2源極電極21當作基準來對第2閘極電極29施加閾值以上的電壓的情況下，會在第2本體區域28中的第2閘極絕緣膜26的附近形成導通通道，且副電流會在從第2源極電極21-第2源極區域24-形成於第2本體區域28之導通通道-低濃度不純物層33-半導體基板32-金屬層41-半導體基板32-到低濃度不純物層33為止之路徑起，流到第2汲極上拉區域68A-第2汲極電極61A之路徑、或流到第1汲極上拉區域58A-第1汲極電極51A之路徑上流動，而半導體裝置1A會成為導通狀態。

副電流所流動之這些導通路徑是半導體裝置1A的副路徑。半導體裝置1A的副路徑是以將和第1汲極電極51A以及第2汲極電極61A串聯地連接之外部的開關元件形成為導通狀態或形成為非導通狀態之方式來進行控制。在開關元件為導通狀態的情況下，半導體裝置1A的副路徑會成為導通狀態。

在將主路徑形成為導通狀態的情況下，由於和第1汲極電極51A以及第2汲極電極61A串聯地連接之外部的開關元件必定已被控制為非導通狀態，因此副路徑會成為非導通狀態，而只有主路徑成為導通狀態。

順道一提，在圖12C是顯示將圖12A的第1汲極墊151A、以及第1閘極墊119A所配置之處放大的平面圖。圖12C是在半導體裝置1A的構成要素當中，第1源極電極11的部分13、第1汲極電極51A的部分53A、第1汲極墊151A、第1閘極電極19、第1閘極墊119A、第1EQR以及第1閘極電阻元件，在半導體層40的平面視角下的形狀之一例。

閘極電阻元件是和閘極電極電連接，並期待以下之保護功能而設置：在對閘極電極施加過剩的電壓時，防止電晶體被破壞。亦即，是為了提高ESD(Electro Static Discharge，靜電放電)耐受性而設置之元件。

再者，在本揭示的半導體裝置中，閘極電阻元件以及EQR不一定需要設置，設置或不設置皆可。

在圖12C中，為了可以將實際上無法目視辨識之半導體層40的上表面的構造以易於明白的方式來圖示，鈍化層35、層間絕緣層34是以彷彿透明的形式來省略顯示。又，也省略了第1源極區域14與第1汲極上拉區域58A之圖示。

雖然省略圖示，但第2源極電極21的部分23、第2汲極電極61A的部分63A、第2汲極墊161A、第2閘極電極29、第2閘極墊129A、第2EQR以及第2閘極電阻元件，是和圖12C所示之第1源極電極11的部分13、第1汲極電極51A的部分53A、第1汲極墊151A、第1閘極電極19、第1閘極墊119A、第1EQR以及第1閘極電阻元件，呈以中央線90作為對稱之軸的線對稱之形狀。

第1汲極電極51A的正下方與其附近區域、以及第2汲極電極61A的正下方與其附近區域，是無助於主路徑的導通之區域。在此的附近區域亦可理解為以下區域：沿著第1汲極電極51A、以及第2汲極電極61A的外周之區域，且為在圖12C中的位於第1汲極電極51A的部分53A與第1源極電極11的部分13之間的區域、以及雖然省略圖示，但位於第2汲極電極61A的部分63A與第2源極電極21的部分23之間的區域。

亦即，第1閘極電極19的正下方與其附近區域、第1汲極電極51A的正下方與其附近區域、第2閘極電極29的正下方與其附近區域、以及第2汲極電極61A的正下方與其附近區域，都是在半導體裝置1A中於半導體裝置1A發揮功能上所需要之區域，但另一方面，也是為了在有限的裝置面積中減低半導體裝置1A的主路徑的導通電阻，而期望儘量縮小之區域。

再者，如圖12C所示，在半導體層40的平面視角下，亦可在被第1閘極墊119A與第1汲極墊151A所夾持之位置，配置有第1閘極電阻元件。又，第1汲極電極51A的部分53A與第1EQR亦可直接連接。

同樣地，雖然省略圖示，但在半導體層40的平面視角下，亦可在被第2閘極墊129A與第2汲極墊161A所夾持之位置，配置有第2閘極電阻元件。又，第2汲極電極61A的部分63A與第2EQR亦可直接連接。

以上，已說明之本揭示中的半導體裝置1A的特徵為如下之構成。

本揭示的一個態樣之半導體裝置1A，是一種可倒裝組裝之晶片尺寸封裝型的半導體裝置1A，前述半導體裝置1A具備：半導體基板32；低濃度不純物層33，形成在半導體基板32上；第1縱型MOS電晶體10A，當將半導體基板32與低濃度不純物層33合併來作為半導體層40時，形成在半導體層40的第1區域A1A；第2縱型MOS電晶體20A，在半導體層40的平面視角下，形成在和第1區域A1A相鄰之第2區域A2A；複數個第1源極墊111A，連接於第1縱型MOS電晶體10A的第1源極電極11，且在平面視角下，形成在第1區域A1A；第1閘極墊119A，連接於第1縱型MOS電晶體10A的第1閘極電極19，且在平面視角下，形成在第1區域A1A；第1汲極墊151A，連接於第1縱型MOS電晶體10A的第1汲極電極51A，且在平面視角下，形成在第1區域A1A；複數個第2源極墊121A，連接於第2縱型MOS電晶體20A的第2源極電極21，且在平面視角下，形成在第2區域A2A；第2閘極墊129A，連接於第2縱型MOS電晶體20A的第2閘極電極29，且在平面視角下，形成在第2區域A2A；第2汲極墊161A，連接於第2縱型MOS電晶體20A的第2汲極電極61A，且在平面視角下，形成在第2區域A2A；及金屬層41，接觸於半導體基板32的背面而形成， 半導體基板32是第1縱型MOS電晶體10A以及第2縱型MOS電晶體20A的共通汲極區域，在平面視角下，半導體層40為矩形狀，在平面視角下，第1區域A1A與第2區域A2A是將半導體層40以面積來分成二等分之一者與另一者，在平面視角下，連結第1閘極墊119A的中心與第2閘極墊129A的中心之線段的中點，是在第1區域A1A與第2區域A2A的交界線90C上，在平面視角下，連結第1汲極墊151A的中心與第2汲極墊161A的中心之線段的中點，是在交界線90C上，第1源極墊111A是連一部分都沒有被夾在第1閘極墊119A與第1汲極墊151A之間而配置，第2源極墊121A是連一部分都沒有被夾在第2閘極墊129A與第2汲極墊161A之間而配置。

圖13A~圖13C、圖14A~圖14D、圖15A、圖15B、圖16A~圖16D是顯示滿足實施形態2之半導體裝置1A的條件之墊的配置例的平面圖。

根據上述之構成，而配置成：在半導體層40的平面視角下，讓第1閘極墊119A與第1汲極墊151A相鄰、以及讓第2閘極墊129A與第2汲極墊161A相鄰。因為原本第1閘極墊119A的周圍與第1汲極墊151A的周圍，就算是第1活性區域112，仍然相對地難以讓主電流的電流密度變高，所以只要可以將第1閘極墊119A與第1汲極墊151A相鄰而配置，就可以比將兩者個別地遠離而配置，來更加擴大第1活性區域112可以有效地利用之範圍。同樣地，只要可以將第2閘極墊129A與第2汲極墊161A相鄰而配置，就可以比將兩者個別地遠離而配置，來更加擴大第2活性區域122可以有效地利用之範圍。從而，可以儘可能地抑制因為具備副路徑所造成之主路徑的導通電阻的增加。

又，因為在半導體層40的平面視角下，可以將第1閘極墊119A、第1汲極墊151A、第2閘極墊129A以及與第2汲極墊161A配置成：第1閘極墊119A與第2閘極墊129A、以及第1汲極墊151A與第2汲極墊161A，呈以交界線90C作為對稱之軸的線對稱、或呈以半導體層40的中心作為對稱的中心的點對稱，所以即使具備副路徑，也難以妨礙到將第1活性區域112與第2活性區域122在面積與形狀上形成為相同之情形。從而，在電晶體10A與電晶體20A之間的雙向導通的電特性以及散熱性產生偏差之情形會較少。

如圖14A~圖14D所示，亦可為：第1汲極墊151A與第1閘極墊119A在和交界線90C平行的方向上排列，且第1汲極墊151A是配置成其他的墊連一部分都沒有被夾在第1汲極墊151A、與半導體層40的外周邊當中和第1汲極墊151A最接近的邊之間。

同樣地，亦可為：第2汲極墊161A與第2閘極墊129A在和交界線90C平行的方向上排列，且第2汲極墊161A是配置成其他的墊連一部分都沒有被夾在第2汲極墊161A、與半導體層40的外周側邊當中和第2汲極墊161A最接近的邊之間。

根據上述之構成，因為在半導體層40的平面視角下，第1汲極墊151A、第1閘極墊119A、第2汲極墊161A以及第2閘極墊129A可以接近於半導體層40的外周邊來配置，所以和將第1汲極墊151A、第1閘極墊119A、第2汲極墊161A以及第2閘極墊129A配置在半導體層40的中心之情況相較之下，可以減少因為在半導體裝置1A產生之翹曲所造成之引起和焊料的接合不良之可能性。

如圖14A所示，例如第1汲極墊151A與第1閘極墊119A之排列、及第2汲極墊161A與第2閘極墊129A之排列亦可是相反的。在此情況下，雖然第1閘極墊119A與第2閘極墊129A、以及第1汲極墊151A與第2汲極墊161A並不是成為以交界線90C作為對稱之軸的線對稱之配置，但是可以形成為以半導體層40的中心作為對稱的中心的點對稱之配置。

再者，第1汲極墊151A與第2汲極墊161A並不受限於如圖14A~圖14D所示之圓形的汲極墊。亦可如圖15A所示，為大致長方形狀。

如圖15A以及圖15B所示，亦可將第1汲極墊151A與第1閘極墊119A配置成在和交界線90C正交之方向上排列，將第2汲極墊161A與第2閘極墊129A配置成在和交界線90C正交的方向上排列，且配置成：將第1汲極墊151A的中心與第2汲極墊161A的中心連結之線段的中點和半導體層40的中心一致。

根據上述之構成，因為可以配置成第1汲極墊151A與第2汲極墊161A成為以半導體層40的中心作為對稱之軸的線對稱，所以在電晶體10A與電晶體20A之間的雙向導通的電特性以及散熱性產生偏差之情形會較少。又，第1汲極墊151A與第1閘極墊119A，由於相較於在和交界線90C平行之方向上排列之情況，是在主電流所流動之第1方向上也以一部分來重複配置，因此可以減輕各自成為阻礙主電流的主要原因之情形。

再者，如圖16A~圖16D所示，亦可為：第1汲極墊151A是呈和複數個第1源極墊111A等間隔的第1條狀地配置，且在構成第1條狀之方向上，第1汲極墊151A與複數個第1源極墊111A具有相同的寬度；第2汲極墊161A是呈和複數個第2源極墊121A等間隔的第2條狀地配置，且在構成第2條狀之方向上，第2汲極墊161A與複數個第2源極墊121A具有相同的寬度。又，第1條狀與第2條狀亦可是相同的條狀。

在如上述的配置的情況下，變得可將複數個第1源極墊111A的1個置換為第1汲極墊151A，將複數個第2源極墊121A的1個置換為第2汲極墊161A。從而，從不需要副路徑之用法，變更至需要副路徑之用法時，可以在不用大幅地變更組裝基板的配線的配置之情形下，使用半導體裝置1A。 (實施形態3)

以下，針對從實施形態2之半導體裝置1A變更了一部分的構成而構成之實施形態3之半導體裝置1B進行說明。關於本實施形態3之半導體裝置1B，針對和半導體裝置1A同樣的構成要素，是視為已說明完畢，並分派相同的符號而省略其詳細的說明，且以和半導體裝置1A的相異點為中心來說明。

圖17A是顯示實施形態3之半導體裝置1B的墊的配置之一例的平面圖，除了半導體裝置1B為矩形狀以外，其大小或形狀只是一例。又，墊的大小或形狀以及配置也是一例。圖17A的I-I中的剖面是和圖1同等。又，圖17A的II-II中的剖面是和圖3A同等，實施形態3之半導體裝置1B的構成要素是和實施形態2之半導體裝置1A同樣。

如圖17A以及圖1所示，半導體裝置1B具有：半導體層40；金屬層41；電晶體10A，形成在半導體層40內的第1區域A1A；及電晶體20A，形成在半導體層40內的第2區域A2A。

實施形態3之半導體裝置1B的電晶體10A以及電晶體20A的構成要素，和在實施形態2之半導體裝置1A所說明之電晶體10A與電晶體20A的構成要素為同等。

如圖17A所示，在半導體層40的平面視角下，第1區域A1A與第2區域A2A是相互相鄰，且是將半導體層40以面積來分成二等分之一者與另一者。

又，在圖17A中是以虛線來顯示分別區別出半導體層40的第1區域A1A、與第2區域A2A之虛擬的交界線90C。

如圖17A所示，在半導體層40的平面視角下，連結第1汲極墊151A的中心與第2汲極墊161A的中心之線段的中點是配置在半導體裝置1B的交界線90C的線上。

再者，如顯示半導體裝置1B之一例的圖17A，連結第1閘極墊119A的中心與第2閘極墊129A的中心之線段的中點亦可配置在半導體裝置1B的交界線90C的線上。

又，在半導體層40的平面視角下，複數個第1源極墊111A也以一部分配置在第1汲極墊151A與交界線90C之間。

同樣地，在半導體層40的平面視角下，複數個第2源極墊121A也以一部分配置在第2汲極墊161A與交界線90C之間。

實施形態3之半導體裝置1B的主電流以及主路徑，與實施形態1之半導體裝置1的主電流以及主路徑同樣。

又，實施形態3之半導體裝置1B的副電流以及副路徑，與實施形態2之半導體裝置1A的副電流以及副路徑同樣。

以上，已說明之本揭示中的半導體裝置1B的特徵為如下之構成。

本揭示的一個態樣之半導體裝置1B，是一種可倒裝組裝之晶片尺寸封裝型的半導體裝置1B，前述半導體裝置1B具備：半導體基板32；低濃度不純物層33，形成在半導體基板32上；第1縱型MOS電晶體10A，當將半導體基板32與低濃度不純物層33合併來作為半導體層40時，形成在半導體層40的第1區域A1A；第2縱型MOS電晶體20A，在半導體層40的平面視角下，形成在和第1區域A1A相鄰之第2區域A2A；複數個第1源極墊111A，連接於第1縱型MOS電晶體10A的第1源極電極11，且在平面視角下，形成在第1區域A1A；第1閘極墊119A，連接於第1縱型MOS電晶體10A的第1閘極電極19，且在平面視角下，形成在第1區域A1A；第1汲極墊151A，連接於第1縱型MOS電晶體10A的第1汲極電極51A，且在平面視角下，形成在第1區域A1A；複數個第2源極墊121A，連接於第2縱型MOS電晶體20A的第2源極電極21，且在平面視角下，形成在第2區域A2A；第2閘極墊129A，連接於第2縱型MOS電晶體20A的第2閘極電極29，且在平面視角下，形成在第2區域A2A；第2汲極墊161A，連接於第2縱型MOS電晶體20A的第2汲極電極61A，且在平面視角下，形成在第2區域A2A；及金屬層41，接觸於半導體基板32的背面而形成， 半導體基板32是第1縱型MOS電晶體10A以及第2縱型MOS電晶體20A的共通汲極區域，在平面視角下，半導體層40為矩形狀，在平面視角下，第1區域A1A與第2區域A2A是將半導體層40以面積來分成二等分之一者與另一者，在平面視角下，連結第1汲極墊151A的中心與第2汲極墊161A的中心之線段的中點，是在第1區域A1A與第2區域A2A的交界線90C上，在平面視角下，複數個第1源極墊111A也以一部分配置在第1汲極墊151A與交界線90C之間，在平面視角下，複數個第2源極墊121A也以一部分配置在第2汲極墊161A與交界線90C之間。

圖17B~圖17D、圖18A以及圖18B是顯示滿足實施形態3之半導體裝置1B的條件之墊的配置例的平面圖。

根據上述之構成，在半導體層40的平面視角下，複數個第1源極墊111A的至少一部分、以及複數個第2源極墊121A的至少一部分是配置成：第1汲極墊151A以及第2汲極墊161A沒有被夾在複數個第1源極墊111A以及複數個第2源極墊121A、與交界線90C之間。從而，因為第1汲極墊151A以及第2汲極墊161A是配置成不會有以下情形：在主電流的電流密度最高的交界線90C的附近而阻礙主電流的流動，所以可以儘可能地抑制因為具備副路徑所造成之在主路徑的導通電阻的增加。

尤其是，在圖17A、圖17C中，因為第1源極墊111A與第2源極墊121A彼此會涵蓋交界線90C的全長而以沒有任何其他的墊夾在其間的方式相向設置，因此對主路徑之導通電阻的減低是有效的。

如圖18A以及圖18B所示，亦可為：在半導體層40的平面視角下，第1汲極墊151A是最接近於構成半導體層40的外周邊的4邊當中以交叉之2邊所形成之角部而配置，第2汲極墊161A是最接近於和配置有第1汲極墊151A之半導體層40的角部在對角線上相向之其他的角部而配置。

根據上述之構成，因為可以讓第1汲極墊151A以及第2汲極墊161A最接近於半導體層40的外周部分來配置，所以和將第1汲極墊151A以及第2汲極墊161A配置在半導體層40的中心部分之情況相較之下，可以減低因為半導體裝置1B的翹曲所造成之產生焊料的接合不良之可能性。 產業上之可利用性

本案發明之具備縱型MOS電晶體之半導體裝置可以作為控制電流路徑的導通狀態之裝置來廣泛地利用。

1,1A,1B,2:半導體裝置 4:控制IC 5:鋰離子電池(電池) 6:負載 10,10A:電晶體(第1縱型MOS電晶體) 11:第1源極電極 12,13,22,23:部分 14:第1源極區域 15:第1閘極導體 16:第1閘極絕緣膜 17:第1閘極溝槽 18:第1本體區域 18a:第1連接部 19:第1閘極電極 20,20A:電晶體(第2縱型MOS電晶體) 21:第2源極電極 24:第2源極區域 25:第2閘極導體 26:第2閘極絕緣膜 27:第2閘極溝槽 28:第2本體區域 28a:第2連接部 29:第2閘極電極 30:電晶體(第3縱型MOS電晶體) 31:第3源極電極 32:半導體基板 33:低濃度不純物層 34:層間絕緣層 35:鈍化層 39:第3閘極電極 40:半導體層 41:金屬層(背面側汲極電極) 51:汲極電極 52,53:部分 58:汲極上拉區域 51A:第1汲極電極 52A,53A:部分 58A:第1汲極上拉區域 61A:第2汲極電極 62A,63A:部分 68A:第2汲極上拉區域 90:中央線 90C:交界線 111,111A,111a,111b,111c,111d,111e,111f:第1源極墊 112:第1活性區域 119,119A:第1閘極墊 121,121A,121a,121b,121c,121d,121e,121f:第2源極墊 122:第2活性區域 129,129A:第2閘極墊 131:第3源極墊 139:第3閘極墊 151:汲極墊 151A:第1汲極墊 161A:第2汲極墊 A1,A1A:第1區域 A2,A2A:第2區域 A3:第3區域 C1:充電電流 C2:放電電流 C3:相對較小的充電電流(充電電流) I-I,II-II:線 S1:外部的開關元件(開關元件) X,Y,Z:方向

圖1是顯示實施形態1之半導體裝置的構造之一例的剖面圖。

圖2A是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖2B是顯示於實施形態1之半導體裝置流動之主電流的剖面圖。

圖2C是顯示實施形態1之半導體裝置的本體區域與活性區域的形狀之一例的平面圖。

圖2D是顯示將實施形態1之半導體裝置的閘極電極部放大之一例的平面圖。

圖3A是顯示實施形態1之半導體裝置的構造之一例的剖面圖。

圖3B是顯示流動於實施形態1之半導體裝置之副電流的剖面圖。

圖4A是實施形態1之第1電晶體的大致單位構成的平面圖。

圖4B是實施形態1之第1電晶體的大致單位構成的立體圖。

圖5A是顯示實施形態1之半導體裝置的應用到充放電電路之應用例的電路圖。

圖5B是顯示實施形態1之半導體裝置的應用到充放電電路之應用例的電路圖。

圖6A是顯示實施形態1之半導體裝置的比較例的墊的配置之一例的平面圖。

圖6B是顯示實施形態1之半導體裝置的比較例的應用到充放電電路之應用例的電路圖。

圖7A是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖7B是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖7C是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖7D是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖8A是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖8B是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖8C是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖8D是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖9A是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖9B是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖10A是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖10B是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖10C是顯示實施形態1之半導體裝置的墊的配置之一例的平面圖。

圖11是顯示實施形態1之半導體裝置呈翹曲之情形的剖面圖。

圖12A是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖12B是顯示流動於實施形態2與實施形態3之半導體裝置之副電流的剖面圖。

圖12C是顯示將實施形態2之半導體裝置的汲極電極部以及閘極電極部放大之一例的平面圖。

圖13A是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖13B是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖13C是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖14A是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖14B是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖14C是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖14D是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖15A是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖15B是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖16A是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖16B是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖16C是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖16D是顯示實施形態2之半導體裝置的墊的配置之一例的平面圖。

圖17A是顯示實施形態3之半導體裝置的墊的配置之一例的平面圖。

圖17B是顯示實施形態3之半導體裝置的墊的配置之一例的平面圖。

圖17C是顯示實施形態3之半導體裝置的墊的配置之一例的平面圖。

圖17D是顯示實施形態3之半導體裝置的墊的配置之一例的平面圖。

圖18A是顯示實施形態3之半導體裝置的墊的配置之一例的平面圖。

圖18B是顯示實施形態3之半導體裝置的墊的配置之一例的平面圖。

1:半導體裝置 90:中央線 90C:交界線 111,111a,111b,111c,111d,111e:第1源極墊 119:第1閘極墊 121,121a,121b,121c,121d,121e:第2源極墊 129:第2閘極墊 151:汲極墊 A1:第1區域 A2:第2區域 A3:第3區域 X,Y,Z:方向

Claims (12)

1. 一種半導體裝置，是可倒裝組裝之晶片尺寸封裝型的半導體裝置，具備： 半導體基板； 低濃度不純物層，形成在前述半導體基板上； 第1縱型MOS電晶體，當將前述半導體基板與前述低濃度不純物層合併來作為半導體層時，形成在前述半導體層的第1區域； 第2縱型MOS電晶體，在前述半導體層的平面視角下，形成在和前述第1區域相鄰之第2區域； 複數個第1源極墊，連接於前述第1縱型MOS電晶體的第1源極電極，且在前述平面視角下，形成在前述第1區域； 第1閘極墊，連接於前述第1縱型MOS電晶體的第1閘極電極，且在前述平面視角下，形成在前述第1區域； 複數個第2源極墊，連接於前述第2縱型MOS電晶體的第2源極電極，且在前述平面視角下，形成在前述第2區域； 第2閘極墊，連接於前述第2縱型MOS電晶體的第2閘極電極，且在前述平面視角下，形成在前述第2區域；及 金屬層，接觸於前述半導體基板的背面而形成， 前述半導體基板是前述第1縱型MOS電晶體以及前述第2縱型MOS電晶體的共通汲極區域， 在前述平面視角下，前述半導體層為矩形狀， 在前述平面視角下，前述第1縱型MOS電晶體與前述第2縱型MOS電晶體在第1方向上排列， 在前述平面視角下，前述半導體層具有和前述第1區域以及前述第2區域不重複之第3區域， 在前述平面視角下，前述第1區域與前述第2區域是將前述半導體層當中除了前述第3區域以外之區域以面積來分成二等分之一者與另一者， 在前述平面視角下，前述第3區域的中心是在將前述半導體層於前述第1方向上分成二等分，而正交於前述第1方向之一直線狀的中央線上， 在前述平面視角下，在前述半導體層具備和前述共通汲極區域連接之1個汲極墊， 在前述平面視角下，前述汲極墊配置成包含在前述第3區域內。
2. 如請求項1之半導體裝置，其中在前述平面視角下，前述第3區域是配置成：在前述第3區域、與在前述半導體層的外周平行於前述第1方向的邊當中和前述第3區域最接近的邊之間，未夾持前述第1區域與前述第2區域。
3. 如請求項1之半導體裝置，其中在前述平面視角下，前述第3區域的中心是和前述半導體層的中心一致。
4. 如請求項3之半導體裝置，其中在前述平面視角下，前述第1閘極墊、前述第2閘極墊與前述汲極墊是將直徑設為相同之圓形，且在前述半導體層所具備的墊之中為最小的面積。
5. 如請求項3之半導體裝置，其中在前述平面視角下，前述第1閘極墊與前述第2閘極墊是將直徑設為相同之圓形，且前述第1閘極墊、前述第2閘極墊與前述汲極墊是包含在相同的帶狀區域內。
6. 如請求項3之半導體裝置，其中在前述平面視角下，前述汲極墊為大致長方形狀，前述汲極墊的長邊方向與前述中央線為平行的關係，前述汲極墊的長邊方向與前述半導體層的長邊方向為平行的關係。
7. 一種半導體裝置，是可倒裝組裝之晶片尺寸封裝型的半導體裝置，具備： 半導體基板； 低濃度不純物層，形成在前述半導體基板上； 第1縱型MOS電晶體，當將前述半導體基板與前述低濃度不純物層合併來作為半導體層時，形成在前述半導體層的第1區域； 第2縱型MOS電晶體，在前述半導體層的平面視角下，形成在和前述第1區域相鄰之第2區域； 複數個第1源極墊，連接於前述第1縱型MOS電晶體的第1源極電極，且在前述平面視角下，形成在前述第1區域； 第1閘極墊，連接於前述第1縱型MOS電晶體的第1閘極電極，且在前述平面視角下，形成在前述第1區域； 第1汲極墊，連接於前述第1縱型MOS電晶體的第1汲極電極，且在前述平面視角下，形成在前述第1區域； 複數個第2源極墊，連接於前述第2縱型MOS電晶體的第2源極電極，且在前述平面視角下，形成在前述第2區域； 第2閘極墊，連接於前述第2縱型MOS電晶體的第2閘極電極，且在前述平面視角下，形成在前述第2區域； 第2汲極墊，連接於前述第2縱型MOS電晶體的第2汲極電極，且在前述平面視角下，形成在前述第2區域；及 金屬層，接觸於前述半導體基板的背面而形成， 前述半導體基板是前述第1縱型MOS電晶體以及前述第2縱型MOS電晶體的共通汲極區域， 在前述平面視角下，前述半導體層為矩形狀， 在前述平面視角下，前述第1區域與前述第2區域是將前述半導體層以面積來分成二等分之一者與另一者， 在前述平面視角下，連結前述第1閘極墊的中心與前述第2閘極墊的中心之線段的中點，是在前述第1區域與前述第2區域的交界線上， 在前述平面視角下，連結前述第1汲極墊的中心與前述第2汲極墊的中心之線段的中點，是在前述交界線上， 前述第1源極墊是連一部分都沒有被夾在前述第1閘極墊與前述第1汲極墊之間而配置， 前述第2源極墊是連一部分都沒有被夾在前述第2閘極墊與前述第2汲極墊之間而配置。
8. 如請求項7之半導體裝置，其中在前述平面視角下，前述第1閘極墊與前述第1汲極墊是在和前述交界線平行的方向上排列，且前述第1汲極墊是其他的墊連一部分都沒有被夾在前述第1汲極墊、與前述半導體層的外周邊當中與前述第1汲極墊最接近的邊之間而配置， 在前述平面視角下，前述第2閘極墊與前述第2汲極墊是在和前述交界線平行的方向上排列，且前述第2汲極墊是其他的墊連一部分都沒有被夾在前述第2汲極墊、與前述半導體層的外周邊當中與前述第1汲極墊最接近的邊之間而配置。
9. 如請求項7之半導體裝置，其中在前述平面視角下，前述第1閘極墊與前述第1汲極墊是在和前述交界線正交的方向上排列， 在前述平面視角下，前述第2閘極墊與前述第2汲極墊是在和前述交界線正交的方向上排列， 在前述平面視角下，連結前述第1汲極墊的中心與前述第2汲極墊的中心之線段的中點，是和前述半導體層的中心一致。
10. 如請求項7之半導體裝置，其中在前述平面視角下，前述第1汲極墊是呈和前述複數個第1源極墊等間隔的第1條狀地配置， 且在構成前述第1條狀之方向上，前述第1汲極墊與前述複數個第1源極墊具有相同的寬度， 在前述平面視角下，前述第2汲極墊是呈和前述複數個第2源極墊等間隔的第2條狀地配置， 且在構成前述第2條狀之方向上，前述第2汲極墊與前述複數個第2源極墊具有相同的寬度。
11. 一種半導體裝置，是可倒裝組裝之晶片尺寸封裝型的半導體裝置，具備： 半導體基板； 低濃度不純物層，形成在前述半導體基板上； 第1縱型MOS電晶體，當將前述半導體基板與前述低濃度不純物層合併來作為半導體層時，形成在前述半導體層的第1區域； 第2縱型MOS電晶體，在前述半導體層的平面視角下，形成在和前述第1區域相鄰之第2區域； 複數個第1源極墊，連接於前述第1縱型MOS電晶體的第1源極電極，且在前述平面視角下，形成在前述第1區域； 第1閘極墊，連接於前述第1縱型MOS電晶體的第1閘極電極，且在前述平面視角下，形成在前述第1區域； 第1汲極墊，連接於前述第1縱型MOS電晶體的第1汲極電極，且在前述平面視角下，形成在前述第1區域； 複數個第2源極墊，連接於前述第2縱型MOS電晶體的第2源極電極，且在前述平面視角下，形成在前述第2區域； 第2閘極墊，連接於前述第2縱型MOS電晶體的第2閘極電極，且在前述平面視角下，形成在前述第2區域； 第2汲極墊，連接於前述第2縱型MOS電晶體的第2汲極電極，且在前述平面視角下，形成在前述第2區域；及 金屬層，接觸於前述半導體基板的背面而形成， 前述半導體基板是前述第1縱型MOS電晶體以及前述第2縱型MOS電晶體的共通汲極區域， 在前述平面視角下，前述半導體層為矩形狀， 在前述平面視角下，前述第1區域與前述第2區域是將前述半導體層以面積來分成二等分之一者與另一者， 在前述平面視角下，連結前述第1汲極墊的中心與前述第2汲極墊的中心之線段的中點，是在前述第1區域與前述第2區域的交界線上， 在前述平面視角下，前述複數個第1源極墊也以一部分夾持在前述第1汲極墊與前述交界線之間而配置， 在前述平面視角下，前述複數個第2源極墊也以一部分夾持在前述第2汲極墊與前述交界線之間而配置。
12. 如請求項11之半導體裝置，其中在前述平面視角下，前述第1汲極墊是最接近於構成前述半導體層的外周邊的4邊當中以交叉之2邊所形成之角部而配置， 在前述平面視角下，前述第2汲極墊是最接近於和配置有前述第1汲極墊之前述半導體層的前述角部在對角線上相向之其他的角部而配置。

Images