TWI850681B

TWI850681B - 感測電路

Info

Publication number: TWI850681B
Application number: TW111123163A
Authority: TW
Inventors: 蔡亞歷; 楊蕙菁; 黃暘瑞; 李淂裕
Original assignee: 群創光電股份有限公司
Priority date: 2021-12-27
Filing date: 2022-06-22
Publication date: 2024-08-01

Abstract

本揭露提出一種感測電路，包括第一電晶體、第二電晶體、第三電晶體、光感測器、電容以及第四電晶體。第一電晶體具有控制端、第一端與第二端。第二電晶體耦接至控制端。第三電晶體耦接至控制端與第二端。光感測器耦接至控制端。電容耦接至控制端。第四電晶體耦接至第二端。

Description

感測電路

本揭露係有關於一種感測電路，特別係有關於一種改善像素電路內之放大倍率以及降低臨限電壓之飄移的影響之感測電路。

影像感測器主要以主動式像素感測器(Active Pixel Sensor，APS)做為光感元件與後端讀取系統之溝通介面，其中像素電路常以源極隨耦器(source follower)將光感元件因照光所產生之訊號變化傳送至後端讀取系統。倘若將影像感測器放置於亮度較低的環境下，後端讀取系統所讀取之訊號會相當微弱，勢必得增加曝光時間才能將資料處理完成，非常不利於使用者體驗(user experience)。

此外，由於薄膜電晶體(thin film transistor)的製程會受到環境、機台或是非理想效應的影響，造成薄膜電晶體之臨限電壓(Threshold Voltage)產生漂移，使得不同像素接收相同光強度的訊號時，會對應到不同的輸出電壓，進而影響後端讀取系統在影像上判定錯誤。因此，有必要針對感測信號的放大倍率以及降低臨限電壓的漂移所造成之影響進行優化。

有鑑於此，本發明提出一種感測電路，包括一第一電晶體、一第二電晶體、一第三電晶體、一光感測器、一電容以及一第四電晶體。上述第一電晶體具有一控制端、一第一端與一第二端。上述第二電晶體耦接至所述控制端。上述第三電晶體耦接至所述控制端與所述第二端。上述光感測器耦接至所述控制端。上述電容耦接至所述控制端。上述第四電晶體耦接至所述第二端。

以下說明為本揭露的實施例。其目的是要舉例說明本揭露一般性的原則，不應視為本揭露之限制，本揭露之範圍當以申請專利範圍所界定者為準。

能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。

值得注意的是，以下所揭露的內容可提供多個用以實踐本揭露之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本揭露之精神，並非用以限定本揭露之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。

在本揭露一些實施例中，關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。此外，用語「耦接」包含任何直接及間接的電性連接手段。

本揭露中所敘述的電性連接或耦接，皆可以指直接連接或間接連接，於直接連接的情況下，兩電路上組件的端點直接連接或以一導體線段互相連接，而於間接連接的情況下，兩電路上組件的端點之間具有開關、二極體、電容、電感、電阻、其他適合的組件或上述組件的組合，但不限於此。

第1圖係顯示根據本揭露之一實施例所述之偵測電路之電路圖。如第1圖所示，偵測電路100包括電容CAP、第一電晶體M1、補償電路110、第二電晶體M2、第三電晶體M3、光感測器LS、第四電晶體M4以及電流源IS。電容CAP係耦接於第一節點NA以及第二節點NB之間。

第一電晶體M1包括控制端TC、第一端T1以及第二端T2，其中控制端TC係耦接至第二節點NB，第一端T1接收第一供應電壓VCC1。根據本揭露之一實施例，第一電晶體M1係為P型電晶體。補償電路110係耦接於參考電壓VREF以及第二供應電壓VCC2之間，且補償電路110係由補償信號COMP所控制。根據本揭露之一實施例，補償電路110用以根據補償信號COMP，而將參考電壓VREF以及第二供應電壓VCC2之一者提供至第一節點NA。

第二電晶體M2係耦接至第二節點NB以及第三供應電壓VCC3之間，且第二電晶體M2係由重置信號RST所控制。根據本揭露之一實施例，第二電晶體M2係為N型電晶體。根據本揭露之一實施例，第一供應電壓VCC1大於第二供應電壓VCC2，第二供應電壓VCC2大於第三供應電壓VCC3。

第三電晶體M3係耦接於第一電晶體M1之控制端TC以及第二端T2之間，且第三電晶體M3係由補償信號COMP所控制。光感測器LS係耦接於第三供應電壓VCC3以及第二節點NB之間。根據本揭露之一實施例，第三電晶體M3係為N型電晶體。

第四電晶體M4係耦接於第一電晶體M1之第二端T2以及電流源IS之間，並且第四電晶體M4係由開關信號SW所控制，其中第四電晶體M4以及電流源IS之間產生輸出電壓VOUT。根據本揭露之一實施例，第四電晶體M4係為N型電晶體。

如第1圖所示，補償電路110包括第五電晶體M5以及第六電晶體M6。第五電晶體M5係耦接於第二供應電壓VCC2以及第一節點NA之間，且第五電晶體M5係由補償信號COMP所控制。第六電晶體M6係耦接於參考電壓VREF以及第一節點NA之間，且第六電晶體M6係由補償信號COMP所控制。根據本揭露之一實施例，第五電晶體M5係為N型電晶體，第六電晶體M6係為P型電晶體。

根據本揭露之一實施例，偵測電路100係位於一電子裝置中。電子裝置可包括顯示裝置、背光裝置、天線裝置、感測裝置或拼接裝置，但不以此為限。電子裝置可為可彎折或可撓式電子裝置。顯示裝置可為非自發光型顯示裝置或自發光型顯示裝置。天線裝置可為液晶型態的天線裝置或非液晶型態的天線裝置，感測裝置可為感測電容、光線、熱能或超聲波的感測裝置，但不以此為限。電子元件可包括被動元件與主動元件，例如電容、電阻、電感、二極體、電晶體等。二極體可包括發光二極體或光電二極體。發光二極體可例如包括有機發光二極體(organic light emitting diode，OLED)、次毫米發光二極體(mini LED)、微發光二極體(micro LED)或量子點發光二極體(quantum dot LED)，但不以此為限。拼接裝置可例如是顯示器拼接裝置或天線拼接裝置，但不以此為限。需注意的是，電子裝置可為前述之任意排列組合，但不以此為限。下文將以顯示裝置做為電子裝置或拼接裝置以說明本揭露內容，但本揭露不以此為限。

第2圖係顯示根據本揭露之一實施例所述之第1圖之偵測電路之波形圖。以下針對第2圖之波形圖200之敘述，將搭配第1圖之偵測電路100，以利詳細說明。

根據本揭露之一實施例，偵測電路100係操作於重置時間PRST、補償時間PCOMP、曝光時間PEXP以及讀取時間PSCN。在偵測電路100操作於重置時間PRST之前，重置信號RST、補償信號COMP、開關信號SW皆為低邏輯位準，使得第一節點NA係為參考電壓VREF，且無法確定第二節點NB之電壓位準。

根據本揭露之一實施例，當偵測電路100係操作於重置時間PRST時，重置信號RST係為高邏輯位準而導通第二電晶體M2，使得第二電晶體M2將第三供應電壓VCC3提供至第二節點NB。

根據本揭露之另一實施例，當偵測電路100係操作於補償時間PCOMP時，重置信號RST回到低邏輯位準而補償信號COMP係為高邏輯位準。因此，第三電晶體M3以及第五電晶體M5根據高邏輯位準之補償信號COMP而導通，第六電晶體M6根據高邏輯位準之補償信號COMP而不導通。

當偵測電路100係操作於補償時間PCOMP時，第三電晶體M3將第一電晶體M1之第二端T2以及控制端TC耦接在一起，使得第二節點NB之電壓係為VCC1-VTH，其中VTH係為第一電晶體M1之臨限電壓。第五電晶體M5則將第二供應電壓VCC2提供至第一節點NA，使得第一節點NA之電壓係為第二供應電壓VCC2。根據本揭露之一實施例，第一電晶體M1之臨限電壓VTH係於補償時間PCOMP儲存於電容CAP中。

根據本揭露之另一實施例，當偵測電路100係操作於曝光時間PEXP時，補償信號COMP回到低邏輯位準，使得第三電晶體M3以及第五電晶體M5不導通，且第六電晶體M6導通。第六電晶體M6將參考電壓VREF提供至第一節點NA，使得第一節點NA之電壓係為參考電壓VREF。由於電容CAP係於補償時間PCOMP儲存了電壓，使得第二節點VB之電壓如公式1所示：VCC1-VTH-VCC2+VREF (公式1)

此時，流經第一電晶體M1之電流ID係如公式2所示：ID=k(VCC1-(VCC1-VTH-VCC2+VREF)-VTH)² (公式2)

公式2整理後，流經第一電晶體M1之電流ID係如公式3所示： ID=k(VCC2-VREF)² (公式3)

如公式3所示，經補償時間PCOMP將第一電晶體M1之臨限電壓VTH儲存於電容CAP後，流經第一電晶體M1之電流ID不再與臨限電壓VTH有關，因此臨限電壓VTH的漂移不再影響流經第一電晶體M1之電流ID。

假設第一電晶體M1係為理想元件，第一電晶體M1之第二端T2具有輸出阻抗RL，第一電晶體M1的轉導g_m以及輸出阻抗係為第一電晶體M1之交流電壓增益A_V，其中交流電壓增益A_V係如公式4所示：A_V=g_m×RL (公式4)

根據本揭露之一實施例，由於第一電晶體M1之轉導g_m係與流經第一電晶體M1之電流ID(如公式3所示)成正相關，加上流經第一電晶體M1之電流ID不再受到臨限電壓VTH之影響，因此交流電壓增益A_V不受第一電晶體M1之臨限電壓VTH的影響，並且交流電壓增益A_V遠大於1。

根據本揭露之一實施例，在曝光時間PEXP中，光感測器LS感測光線後，於第二節點NB產生感測信號-v(t)，使得流經第一電晶體M1之電流ID如公式5所示： ID=k(VCC2-VREF-v(t))² (公式5)

根據本揭露之另一實施例，當偵測電路100係操作於讀取時間PSCN時，開關信號SW係為高邏輯位準，使得第四電晶體M4導通。接著，第四電晶體M4將光感測器LS感測之感測信號-v(t)經交流電壓增益A_V放大，而輸出為輸出電壓VOUT。

第3圖係顯示根據本揭露之另一實施例所述之偵測電路之電路圖。將第3圖之偵測電路300與第2圖之偵測電路200相比，偵測電路300之第三電晶體M3係為P型電晶體，第五電晶體M5係耦接於參考電壓VREF以及第一節點NA之間，第六電晶體M6係耦接於第一節點NA以及第二供應電壓VCC2之間。

第4圖係顯示根據本揭露之一實施例所述之第3圖之偵測電路之波形圖。將第4圖之波形圖400與第2圖之波形圖200相比，由於偵測電路300之第三電晶體M3係為P型電晶體，因此補償信號COMP在補償時間PCOMP係為低邏輯位準，在其他時間時係為高邏輯位準。

第5圖係顯示根據本揭露之另一實施例所述之偵測電路之電路圖。將第5圖之偵測電路500與第2圖之偵測電路200相比，偵測電路500之第四電晶體M4係耦接至接地端，且偵測電路500更包括第一電流鏡510，其中第一電流鏡510係耦接至第一電晶體M1之第一端T1。

如第5圖所示，第一電流鏡510包括第七電晶體M7以及第八電晶體M8，其中第七電晶體M7以及第八電晶體M8係為P型電晶體。第七電晶體M7耦接為二極體形式，且耦接於第一供應電壓VCC1以及第一電晶體M1之第一端T1之間。第八電晶體M8之控制端耦接至第一電晶體M1之第一端T1以及第七電晶體M7之控制端，第八電晶體M8之第一端耦接至第一供應電壓VCC1，第八電晶體M8之第二端產生輸出信號SOUT。

根據本揭露之一實施例，第八電晶體M8之長寬比係為第七電晶體M7之長寬比的N倍，因此流經第八電晶體M8之第二電流ID2係為流經第七電晶體M7之第一電流ID1的N倍。換句話說，第一電晶體M1所產生之第一電流ID1可透過第一電流鏡510產生放大N倍之第二電流ID2，而輸出為輸出信號SOUT。

第6圖係顯示根據本揭露之一實施例所述之第5圖之偵測電路之波形圖。將第6圖之波形圖600與第2圖之波形圖200相比，由於波形圖600係與波形圖200相同，在此不再重複贅述。

第7圖係顯示根據本揭露之另一實施例所述之偵測電路之電路圖。將第7圖之偵測電路700與第2圖之偵測電路200相比，第一電晶體M1之第一端T1接收第一供應電壓VCC1，且偵測電路700更包括第二電流鏡710以及第十一電晶體M11，其中第四電晶體M4係耦接至第二電流鏡710。

如第7圖所示，第二電流鏡710包括第九電晶體M9以及第十電晶體M10，其中第九電晶體M9以及第十電晶體M10係為N 型電晶體。第九電晶體M9耦接為二極體形式，且耦接於第四電晶體M4以及接地端之間。第十電晶體M10之控制端耦接至第四電晶體M4以及第九電晶體M9之控制端，第十電晶體M10之第一端耦接至第一供應電壓VCC1，第十電晶體M10之第二端產生輸出電壓VOUT。

第十一電晶體M11係耦接為二極體形式，且耦接於輸出電壓VOUT以及接地端之間。根據本揭露之一實施例，第十一電晶體M11係為N型電晶體。根據本揭露之一實施例，第九電晶體M9之長寬比係為第十電晶體M10之長寬比的M倍，因此流經第九電晶體M9之第三電流ID3係為流經第十電晶體M10之第四電流ID4的M倍。換句話說，第一電晶體M1所產生之第三電流ID3，可透過第二電流鏡710產生放大M倍之第四電流ID4流經第十一電晶體M11，而產生為輸出電壓VOUT。

第8圖係顯示根據本揭露之一實施例所述之第7圖之偵測電路之波形圖。將第8圖之波形圖800與第2圖之波形圖200相比，由於波形圖800係與波形圖200相同，在此不再重複贅述。

第9圖係顯示根據本揭露之另一實施例所述之偵測電路之電路圖。如第9圖所示，偵測電路900包括電容CAP、第一電晶體M1、第二電晶體M2、第三電晶體M3、光感測器LS、第四電晶體M4以及第一電流鏡510。電容CAP係耦接於第三節點NC以及控制信號SC之間。根據本揭露之一實施例，控制信號SC係切換於第三供應電壓VCC3以及參考電壓VREF之間。根據本揭露之一實施例，參考電壓VREF係大於第三供應電壓VCC3。

第一電晶體M1包括控制端TC、第一端T1以及第二端T2，其中控制端TC係耦接至第三節點NC。根據本揭露之一實施例，第一電晶體M1係為P型電晶體。第二電晶體M2係耦接於第二供應電壓VCC2以及第三節點NC之間，且第二電晶體M2係由重置信號RST所控制。根據本揭露之一實施例，第二電晶體M2係為N型電晶體。

第三電晶體M3係耦接於第一電晶體M1之控制端TC以及第二端T2之間，且第三電晶體M3係由補償信號COMP所控制。光感測器LS係耦接於第三供應電壓VCC3以及第三節點NC之間。根據本揭露之一實施例，第三電晶體M3係為N型電晶體。第四電晶體M4係耦接於第一電晶體M1之第二端T2以及接地端之間，並且第四電晶體M4係由開關信號SW所控制。根據本揭露之一實施例，第四電晶體M4係為N型電晶體。

第一電流鏡510係耦接於第一供應電壓VCC1以及第一電晶體M1之第一端T1之間，用以將流經第一電晶體M1之第一電流ID1放大N倍而為第二電流ID2，並將第二電流ID2輸出為輸出信號SOUT。第一電流鏡510係於第5圖之敘述中詳細說明，在此不再重複贅述。根據本揭露之一實施例，第一供應電壓VCC1大於第二供應電壓VCC2，第二供應電壓VCC2大於第三供應電壓VCC3。

第10圖係顯示根據本揭露之一實施例所述之第9圖之偵測電路之波形圖。以下針對第10圖之波形圖1000之敘述，將搭配第9圖之偵測電路900，以利詳細說明。

根據本揭露之一實施例，當偵測電路900進行操作之前，重置信號RST、補償信號COMP以及開關信號SW係為低邏輯位準，並且控制信號SC係為第三供應電壓VCC3。因此，第二電晶體M2、第三電晶體M3以及第四電晶體M4皆不導通，且無法確定第三節點NC之電壓位準。

根據本揭露之一實施例，當偵測電路900係操作於重置時間PRST時，重置信號RST係為高邏輯位準而導通第二電晶體M2，使得第二電晶體M2將第二供應電壓VCC2提供至第三節點NC。換句話說，在重置時間PRST時，第三節點NC之電壓係為第二供應電壓VCC2。

根據本揭露之另一實施例，當偵測電路900係操作於補償時間PCOMP時，重置信號RST回到低邏輯位準而補償信號COMP係為高邏輯位準。因此，第三電晶體M3根據為高邏輯位準之補償信號COMP而導通。第三電晶體M3將第一電晶體M1之第二端T2以及控制端TC耦接在一起，使得第三節點NC之電壓係為VCC1-VTH，其中VTH係為第一電晶體M1之臨限電壓。根據本揭露之一實施例，第一電晶體M1之臨限電壓VTH係於補償時間PCOMP儲存於電容CAP中。

根據本揭露之另一實施例，當偵測電路900係操作於曝光時間PEXP時，補償信號COMP回到低邏輯位準而使第三電晶體M3不導通，且控制信號SC自第三供應電壓VCC3轉換為參考電壓VREF。由於電容CAP係於補償時間PCOMP儲存了電壓，使得在曝光時間PEXP中第三節點VC之電壓如公式6所示：VCC1-VTH-VCC3+VREF (公式6)

此時，流經第一電晶體M1之第一電流ID1經整理後如公式7所示：ID1=k(VCC3-VREF)² (公式7)

如公式7所示，經補償時間PCOMP將第一電晶體M1之臨限電壓VTH儲存於電容CAP後，流經第一電晶體M1之第一電流ID1不再與臨限電壓VTH有關，因此臨限電壓VTH的漂移不再影響流經第一電晶體M1之第一電流ID1。

根據本揭露之一實施例，在曝光時間PEXP中，光感測器LS感測光線後，於第三節點NC產生感測信號-v(t)，使得流經第一電晶體M1之第一電流ID1如公式8所示：ID1=k(VCC3-VREF-v(t))² (公式8)

根據本揭露之另一實施例，當偵測電路900係操作於讀取時間PSCN時，開關信號SW係為高邏輯位準，使得第四電晶體M4導通。接著，第一電流鏡510將第一電流ID1放大N倍而為第二電流ID2，且將第二電流ID2輸出為輸出信號SOUT。因此，產生於第三節點NC之亦隨之放大。

根據本揭露之一實施例，由於偵測電路900具有較少的電晶體數目，因此可提升像素電路之像素密度，亦即每英吋像素(Pixels Per Inch，PPI)。

第11圖係顯示根據本揭露之另一實施例所述之偵測電路之電路圖。將第11圖之偵測電路1100與第9圖之偵測電路900相比，偵測電路900之第一電流鏡510係由第二電流鏡710所替代，且第二電流鏡710係耦接至第四電晶體M4，第一電晶體M1之第一端T1係耦接至第一供應電壓VCC1。第二電流鏡710係於第7圖之敘述中詳細說明，在此不再重複贅述。

如第11圖所示，第二電流鏡710將流經第一電晶體M1之第三電流ID3放大M倍而為第四電流ID4，並將第四電流ID4輸出為輸出信號SOUT。

第12圖係顯示根據本揭露之一實施例所述之第11圖之偵測電路之波形圖。將第12圖之波形圖1200與第10圖之波形圖1000相比，由於波形圖1200係與波形圖1000相同，在此不再重複贅述。

本發明在此提出偵測電路，透過電容儲存電晶體之臨限電壓以消除臨限電壓對流經電晶體之電流以及交流電壓增益的影響。此外，本發明更透過偵測電路之電晶體優化以降低偵測電路之電晶體數目，並且有助於提升像素密度。

雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。

100,300,500,700,900,1100:偵測電路

200,400,600,800,1000,1200:波形圖

110:補償電路

510:第一電流鏡

710:第二電流鏡

CAP:電容

M1:第一電晶體

M2:第二電晶體

M3:第三電晶體

M4:第四電晶體

M5:第五電晶體

M6:第六電晶體

M7:第七電晶體

M8:第八電晶體

M9:第九電晶體

M10:第十電晶體

M11:第十一電晶體

LS:光感測器

IS:電流源

NA:第一節點

NB:第二節點

TC:控制端

T1:第一端

T2:第二端

VCC1:第一供應電壓

VCC2:第二供應電壓

VCC3:第三供應電壓

VREF:參考電壓

COMP:補償信號

RST:重置信號

RL:輸出阻抗

SW:開關信號

VOUT:輸出電壓

SOUT:輸出信號

ID:電流

ID1:第一電流

ID2:第二電流

ID3:第三電流

ID4:第四電流

-v(t):感測信號

PRST:重置時間

PCOMP:補償時間

PEXP:曝光時間

PSCN:讀取時間

第1圖係顯示根據本揭露之一實施例所述之偵測電路之電路圖；第2圖係顯示根據本揭露之一實施例所述之第1圖之偵測電路之波形圖；第3圖係顯示根據本揭露之另一實施例所述之偵測電路之電路圖；第4圖係顯示根據本揭露之一實施例所述之第3圖之偵測電路之波形圖；第5圖係顯示根據本揭露之另一實施例所述之偵測電路之電路圖；第6圖係顯示根據本揭露之一實施例所述之第5圖之偵測電路之波形圖；第7圖係顯示根據本揭露之另一實施例所述之偵測電路之電路圖；第8圖係顯示根據本揭露之一實施例所述之第7圖之偵測電路之波形圖；第9圖係顯示根據本揭露之另一實施例所述之偵測電路之電路圖；第10圖係顯示根據本揭露之一實施例所述之第9圖之偵測電路之波形圖；第11圖係顯示根據本揭露之另一實施例所述之偵測電路之電路圖；以及第12圖係顯示根據本揭露之一實施例所述之第11圖之偵測電路之波形圖。

100:偵測電路