TWI844801B - 封裝載板及其製作方法與晶片封裝結構 - Google Patents
封裝載板及其製作方法與晶片封裝結構 Download PDFInfo
- Publication number
- TWI844801B TWI844801B TW110138515A TW110138515A TWI844801B TW I844801 B TWI844801 B TW I844801B TW 110138515 A TW110138515 A TW 110138515A TW 110138515 A TW110138515 A TW 110138515A TW I844801 B TWI844801 B TW I844801B
- Authority
- TW
- Taiwan
- Prior art keywords
- structure layer
- conductive
- redistributed
- layer
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 230000003014 reinforcing effect Effects 0.000 claims description 82
- 238000004806 packaging method and process Methods 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 51
- 239000000084 colloidal system Substances 0.000 claims description 32
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 239000003566 sealing material Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 239000003365 glass fiber Substances 0.000 claims description 6
- 229910000831 Steel Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000010959 steel Substances 0.000 claims description 5
- 230000002787 reinforcement Effects 0.000 claims description 3
- 239000003351 stiffener Substances 0.000 abstract 3
- 150000001875 compounds Chemical class 0.000 abstract 2
- 238000000465 moulding Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 17
- 239000003292 glue Substances 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 7
- 238000004381 surface treatment Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
一種封裝載板，包括第一重分佈線路結構層、多個導電連接件、連接結構層、至少一加強筋以及封裝膠體。導電連接件配置於第一重分佈線路結構層的第一表面上且與第一重分佈線路結構層電性連接。連接結構層配置於第一重分佈線路結構層的第二表面上且包括基材與多個接墊。每一接墊的頂表面與底表面分別暴露於基材的上表面與下表面。接墊與第一重分佈線路結構層電性連接。加強筋配置於第一重分佈線路結構層的第一表面上且至少位於導電連接件之間。封裝膠體配置於第一重分佈線路結構層的第一表面上，且覆蓋導電連接件與加強筋。
Description
本發明是有關於一種封裝載板及其製作方法與採用此封裝載板的晶片封裝結構。
現有技術中，因二維半積體電路(two and a half dimension integrated circuit stacking，2.5D IC)堆疊需使用到矽中介層，因而使得封裝成本居高不下。為了有效地降低封裝成本，目前以有機中介層來取代矽中介層。然而，有機中介層在組裝的過程中，常因組裝面受熱翹曲，使得載板的表面共平面性不佳，進而導致晶片無法順利組裝於載板上。
本發明提供一種封裝載板，其表面共平面性佳，且具有較佳的結構可靠度。
本發明提供一種封裝載板的製作方法，用以製作上述的封裝載板，可有效地降低製作成本。
本發明提供一種晶片封裝結構，包括上述的封裝載板，可具有較佳的封裝良率。
本發明的封裝載板，其包括第一重分佈線路結構層、多個導電連接件、連接結構層、至少一加強筋以及封裝膠體。第一重分佈線路結構層具有彼此相對的第一表面與第二表面。導電連接件配置於第一重分佈線路結構層的第一表面上，且與第一重分佈線路結構層電性連接。連接結構層配置於第一重分佈線路結構層的第二表面上。連接結構層包括基材與多個接墊。每一接墊的頂表面與底表面分別暴露於基材的上表面與下表面。接墊與第一重分佈線路結構層電性連接。加強筋配置於第一重分佈線路結構層的第一表面上，且至少位於導電連接件之間。封裝膠體配置於第一重分佈線路結構層的第一表面上，且覆蓋導電連接件與加強筋。
本發明的封裝載板的製作方法，其包括以下步驟。提供基底與多個導電條。導電條內嵌於基底內，且每一導電條的一端暴露於基底的一側。形成第一重分佈線路結構層於基底的該側上。形成多個導電連接件以及至少一加強筋於第一重分佈線路結構層上，其中加強筋至少位於導電連接件之間。形成封裝膠體於第一重分佈線路結構層上，以覆蓋導電連接件與加強筋。於形成封裝膠體後，移除部分基底與部分導電條，而形成連接結構層。連接結構層包括基材與多個接墊。每一接墊的頂表面與底表面分別暴露於基材的上表面與下表面。
本發明的晶片封裝結構，包括封裝載板與至少晶片。封裝載板包括第一重分佈線路結構層、多個導電連接件、連接結構層、至少一加強筋以及封裝膠體。第一重分佈線路結構層具有彼此相對的第一表面與第二表面。導電連接件配置於第一重分佈線路結構層的第一表面上，且與第一重分佈線路結構層電性連接。連接結構層配置於第一重分佈線路結構層的第二表面上。連接結構層包括基材與多個接墊。每一接墊的頂表面與底表面分別暴露於基材的上表面與下表面。接墊與第一重分佈線路結構層電性連接。加強筋配置於第一重分佈線路結構層的第一表面上，且至少位於導電連接件之間。封裝膠體配置於第一重分佈線路結構層的第一表面上，且覆蓋導電連接件與加強筋。晶片配置於封裝載板上，且與連接結構層的接墊電性連接。
基於上述，在本發明的封裝載板的設計中，導電連接件與加強筋是配置於第一重分佈線路結構層的同一表面上，且封裝膠體覆蓋導電連接件與加強筋，藉此可抑制且降低封裝載板產生翹曲，進而使本發明的封裝載板具有較佳的平整性與結構可靠度。再者，在本發明的封裝載板的製作過程中，無須使用暫時基板，因而也不用進行雷射解離(laser debond)製程，可有效地降低製作成本。此外，在本發明的封裝載板的製作過程中，封裝膠體覆蓋導電連接件與加強筋，而使得封裝載板的背面變成平整，有利於後續將晶片組裝於封裝載板的正面上。另外，由於本發明的封裝載板具有較佳的平整性，因而採用本發明的封裝載板的晶
片封裝結構，則可具有較佳的封裝良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10a、10b、10c、10d、10e:晶片封裝結構
20:驅動基板
22:接墊
30:銲球
100a、100b、100c、100e、100f、100g、100h、100i:封裝載板
110:連接結構層
112:基材
112a:基底
113:一側
114:接墊
114a:導電條
115:一端
120:第一重分佈線路結構層
121、123:介電層
122、124:重分佈線路層
125、127:導電通孔
126:連接墊
130、130a、130b、130c、130e:導電連接件
132a、132b、132c:第一底面
140a、140b、140c、140f、140g、140h、140i、240:加強筋
142a:第二底面
144i:第一加強筋
146i:第二加強筋
150:封裝膠體
160、170:第二重分佈線路結構層
161、163、171、173:介電層
162、172:重分佈線路層
164:連接墊
165、167、175、177:導電通孔
180:增層結構層
182:玻纖基板
183:第一導通孔
184:第一圖案化導電層
185:第二導通孔
186:第二圖案化導電層
187:第三導通孔
200、250:晶片
201:周圍表面
203:背面
210:微焊錫接點
220:底膠
230:密封材料
231:表面
H、H’、H”:長度
L:切割線
F1:第一表面
F2:第二表面
S1:頂表面
S2:底表面
S3:上表面
S4:下表面
T:厚度
圖1A至圖1E是依照本發明的一實施例的一種封裝載板的製作方法的剖面示意圖。
圖1F至圖1J繪示將晶片配置於圖1E的封裝載板上而形成晶片封裝結構的製作方法的剖面示意圖。
圖2A至圖2D是依照本發明的另一實施例的一種封裝載板的製作方法的剖面示意圖。
圖2E至圖2I繪示將晶片配置於圖2D的封裝載板上而形成晶片封裝結構的製作方法的剖面示意圖。
圖3A至圖3C是依照本發明的另一實施例的一種封裝載板的製作方法的剖面示意圖。
圖3D至圖3H繪示將晶片配置於圖3C的封裝載板上而形成晶片封裝結構的製作方法的剖面示意圖。
圖4A是依照本發明的一實施例的一種晶片封裝結構的剖面示意圖。
圖4B是依照本發明的一實施例的一種晶片封裝結構的剖面示意圖。
圖5A至圖5D是依照本發明的多個實施例的多種封裝載板的仰視示意圖。
圖1A至圖1E是依照本發明的一實施例的一種封裝載板的製作方法的剖面示意圖。關於本實施例的封裝載板的製作方法，首先，請參考圖1A，提供基底112a與多個導電條114a。導電條114a內嵌於基底112a內，且每一導電條114a的一端115暴露於基底112a的一側113。此處，基底112a的材質例如是玻璃、矽或其他介電材料。
接著，請參考圖1B，形成第一重分佈線路結構層120於基底112a的一側113上。詳細來說，第一重分佈線路結構層120包括多個介電層121、123、多個重分佈線路層122、124、多個導電通孔125、127以及多個連接墊126。重分佈線路層122、124與介電層121、123交替堆疊於基底112a的一側113上，而連接墊126位於介電層123上。重分佈線路層122直接接觸且電性連接每一導電條114a的一端115，且透過導電通孔125與重分佈線路層124電性連接。重分佈線路層124透過導電通孔127與連接墊126電性連接。
接著，請參考圖1C，形成多個導電連接件130a以及至少一加強筋(示意地繪示多個加強筋140a)於第一重分佈線路結構層120上，其中加強筋140a至少位於導電連接件130a之間。更
進一步來說，本實施例的導電連接件130a例如是銲球，其中導電連接件130a直接位於第一重分佈線路結構層120的連接墊126上。加強筋140a直接位於介電層123上且不接觸連接墊126，其中加強筋140a的材質例如是鋼、鋁、銅、矽或玻璃，但不以此為限。須說明的是，本實施例沒有限制形成導電連接件130a與加強筋140a的順序，可依據需求而自行決定形成導電連接件130a與加強筋140a的先後順序。
之後，請參考圖1D，形成封裝膠體150於第一重分佈線路結構層120上，以覆蓋導電連接件130a與加強筋140a。此處，封裝膠體150完全包覆導電連接件130a與加強筋140a。若有需要，可選擇性地加入研磨(grinding)程序，來研磨過厚的封裝膠體150。
最後，請同時參考圖1D與圖1E，於形成封裝膠體150後，進行薄化(thinning)程序，以移除部分基底112a與部分導電條114a，而形成連接結構層110。此處，連接結構層110包括基材112與多個接墊114，其中基材112實質上為基底112a的一部分，而接墊114實質上為導電條114a的一部分。每一接墊114的頂表面S1與底表面S2分別暴露於基材112的上表面S3與下表面S4。在一實施例中，每一接墊114的頂表面S1與底表面S2分別切齊於基材112的上表面S3與下表面S4。此外，須說明的是，在此可依據後續晶片接合的需求，而選擇性地對連接結構層110進行表面處理程序。舉例來說，若基材112的材質為矽時，需增加
介電材料層；若基材112的材質為玻璃時，則無需增加介電材料層。此外，依據後續採用的接合方式(如微焊錫接點接合或混合鍵結接合)，須對接墊114進行不同的表面處理程序。至此，已完成封裝載板100a的製作。
在結構上，請再參考圖1E，封裝載板100a包括第一重分佈線路結構層120、導電連接件130a、連接結構層110、加強筋140a以及封裝膠體150。第一重分佈線路結構層120具有彼此相對的第一表面F1與第二表面F2。導電連接件130a配置於第一重分佈線路結構層120的第一表面F1上，且與第一重分佈線路結構層120電性連接。連接結構層110配置於第一重分佈線路結構層120的第二表面F2上。連接結構層110包括基材112與接墊114。每一接墊114的頂表面S1與底表面S2分別暴露於基材112的上表面S3與下表面S4。接墊114與第一重分佈線路結構層120電性連接。加強筋140a配置於第一重分佈線路結構層120的第一表面F1上，且至少位於導電連接件130a之間。封裝膠體150配置於第一重分佈線路結構層120的第一表面F1上，且覆蓋導電連接件130a與加強筋140。
簡言之，本實施例的封裝載板100a是透過設置加強筋140a來抑制及降低載板的翹曲。再者，本實施例的封裝載板100a內整合有電路板的增層製程，意即第一重分佈線路結構層120。導電連接件130a與加強筋140a是配置於第一重分佈線路結構層120的同一表面上，且封裝膠體150覆蓋導電連接件130a與加強筋
140a，藉此可抑制且降低封裝載板100a產生翹曲，進而使本實施例的封裝載板100a具有較佳的平整性與結構可靠度。此外，在本實施例的封裝載板100a的製作過程中，無須使用暫時基板，因而也不用進行雷射解離(laser debond)製程，可有效地降低製作成本。
圖1F至圖1J繪示將晶片配置於圖1E的封裝載板上而形成晶片封裝結構的製作方法的剖面示意圖。
接著，請參考圖1F，配置至少一晶片(示意地繪示二個晶片200)於封裝載板100a上，其中晶片200可透過微焊錫接點(micro bump)接合或混合鍵結(hybrid bond)接合而與連接結構層110的接墊114電性連接。此處，如圖1F，晶片200是透過微焊錫接點210與接墊114電性連接，且之後於封裝載板100a與晶片200之間會填充底膠220，以使底膠220來包覆微焊錫接點210。在一實施例中，晶片200的接點間距為10微米至80微米。
接著，請參考圖1G，形成密封材料230於封裝載板100a的連接結構層110上，且覆蓋晶片200的周圍表面201，以增加結構強度與可靠度。可選擇性地，對密封材料230進行研磨程序，以使晶片200的背面203暴露於密封材料230的表面231，可具有較佳的散熱效果。
之後，請同時參考圖1G與圖1H，進行乾蝕刻(dry etching)程序，以移除部分封裝膠體150，而至少暴露出每一導電連接件130a的第一底面132a。此處，封裝膠體150亦同時暴露出
每一加強筋140a的第二底面142a。加強筋140a具有長度H，而封裝膠體150具有厚度T，且長度H等於厚度T。於另一未繪示的實施例中，加強筋的長度亦可小於封裝膠體的厚度，意即加強筋可以不要露出於封裝膠體。
最後，請同時參考圖1I與圖1J，進行單體化程序，以沿著切割線L切割密封材料230與封裝載板100a，而形成晶片封裝結構10a的製作。
在結構上，請再參考圖1J，本實施例的晶片封裝結構10a包括上述圖1E的封裝載板100a與晶片200，其中晶片200配置於封裝載板100a上，且與連接結構層110的接墊114電性連接。進一步來說，晶片200可透過微焊錫接點(micro bump)接合或混合鍵結(hybrid bond)接合而與連接結構層110的接墊114電性連接。再者，本實施例的晶片封裝結構10a還包括密封材料230，配置於封裝載板100a的連接結構層110上，且覆蓋晶片210的周圍表面201，且晶片200的背面203暴露於密封材料230的表面231。此處，密封材料230的邊緣暴露封裝載板100a的邊緣，且封裝膠體150暴露出每一導電連接件130a的第一底面132a與加強筋140a的第二底面142a。
在應用上，如圖1J所示，晶片封裝結構10a可透過導電連接件130a與驅動基板20上的接墊22電性連接，而電性連接至驅動基板20上。此處，驅動基板20可例如是印刷電路板，但不以此為限。
在本實施例的封裝載板100a的製作過程中，由於封裝膠體150覆蓋導電連接件130a與加強筋140a，因而使得封裝載板100a的背面變成平整。故，後續進行晶片封裝結構10a的製作時，由於封裝載板100a具有較佳的平整性，因而有利於晶片200設置於封裝載板100a的正面上，且適於採用微焊錫接點(micro bump)接合或混合鍵結(hybrid bond)接合來實現晶片200與接墊114的電性連接，可具有較佳的封裝良率。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，下述實施例不再重複贅述。
圖2A至圖2D是依照本發明的另一實施例的一種封裝載板的製作方法的剖面示意圖。本實施例的封裝載板的製作方法與上述的封裝載板的製作方法相似，兩者差異在於：在圖1B的步驟之後，即形成第一重分佈線路結構層120於基底112a的一側113上之後，請參考圖2A，形成第二重分佈線路結構層160於第一重分佈線路結構層120上。詳細來說，第二重分佈線路結構層160包括多個介電層161、163、重分佈線路層162、多個導電通孔165、167以及多個連接墊164。重分佈線路層162與介電層161、163交替堆疊於第一重分佈線路結構層120上，而連接墊164位於介電層163上。重分佈線路層162透過導電通孔165與第一重分佈線路結構層120電性連接。連接墊164透過導電通孔167與重分
佈線路層162電性連接。此處，第二重分佈線路結構層160的線寬與線距大於第一重分佈線路結構層120的線寬與線距。
接著，請參考圖2B，形成多個導電連接件130b以及至少一加強筋(示意地繪示多個加強筋140b)於第二重分佈線路結構層160上，其中加強筋140b至少位於導電連接件130b之間。更進一步來說，本實施例的導電連接件130b例如是銲球，其中導電連接件130b直接位於第二重分佈線路結構層160的連接墊164上。加強筋140b直接位於介電層163上且不接觸連接墊164，其中加強筋140b的材質例如是鋼、鋁、銅、矽或玻璃，但不以此為限。須說明的是，本實施例沒有限制形成導電連接件130b與加強筋140b的順序，可依據需求而自行決定形成導電連接件130b與加強筋140b的先後順序。
之後，請參考圖2C，形成封裝膠體150於第二重分佈線路結構層160上，以覆蓋導電連接件130b與加強筋140b。此處，封裝膠體150完全包覆導電連接件130b與加強筋140b。若有需要，可選擇性地加入研磨(grinding)程序，來研磨過厚的封裝膠體150。
最後，請同時參考圖2C與圖2D，於形成封裝膠體150後，進行薄化(thinning)程序，以移除部分基底112a與部分導電條114a，而形成連接結構層110。連接結構層110包括基材112與多個接墊114，其中基材112實質上為基底112a的一部分，而接墊114實質上為導電條114a的一部分。每一接墊114的頂表面
S1與底表面S2分別暴露於基材112的上表面S3與下表面S4。此外，須說明的是，在此可依據後續晶片接合的需求，而選擇性地對連接結構層110進行表面處理程序。舉例來說，若基材112的材質為矽時，需增加介電材料層；若基材112的材質為玻璃時，則無需增加介電材料層。此外，依據後續採用的接合方式(如微焊錫接點接合或混合鍵結接合)，須對接墊114進行不同的表面處理程序。至此，已完成封裝載板100b的製作。
圖2E至圖2I繪示將晶片配置於圖2D的封裝載板上而形成晶片封裝結構的製作方法的剖面示意圖。
接著，請參考圖2E，配置至少一晶片(示意地繪示二個晶片200)於封裝載板100b上，其中晶片200可透過微焊錫接點(micro bump)接合或混合鍵結(hybrid bond)接合而與連接結構層110的接墊114電性連接。此處，如圖2E，晶片200是透過微焊錫接點210與接墊114電性連接，且之後於封裝載板100b與晶片200之間會填充底膠220，以使底膠220來包覆微焊錫接點210。在一實施例中，晶片200的接點間距為10微米至80微米。
接著，請參考圖2F，形成密封材料230於封裝載板100b的連接結構層110上，且覆蓋晶片200的周圍表面201，以增加結構強度與可靠度。選擇性地，對密封材料230進行研磨程序，以使晶片200的背面203暴露於密封材料230的表面231，可具有較佳的散熱效果。
之後，請同時參考圖2F與圖2G，進行乾蝕刻(dry etching)
程序，以移除部分封裝膠體150，而至少暴露出每一導電連接件130b的第一底面132b。此處，加強筋140b具有長度H’，而封裝膠體150具有厚度T，且長度H’小於厚度T。
最後，請同時參考圖2H與圖2I，進行單體化程序，以沿著切割線L切割密封材料230與封裝載板100b，而形成晶片封裝結構10b的製作。
在應用上，如圖2I所示，晶片封裝結構10b可透過導電連接件130b與驅動基板20上的接墊22電性連接，而電性連接至驅動基板20上。此處，驅動基板20可例如是印刷電路板，但不以此為限。
圖3A至圖3C是依照本發明的另一實施例的一種封裝載板的製作方法的剖面示意圖。本實施例的封裝載板的製作方法與上述的封裝載板的製作方法相似，兩者差異在於：在圖1B的步驟之後，即形成第一重分佈線路結構層120於基底112a的一側113上之後，請參考圖3A，形成第二重分佈線路結構層170於第一重分佈線路結構層120上。詳細來說，第二重分佈線路結構層170包括多個介電層171、173、重分佈線路層172以及多個導電通孔175、177。重分佈線路層172與介電層171、173交替堆疊於第一重分佈線路結構層120上。重分佈線路層172透過導電通孔175與第一重分佈線路結構層120電性連接。此處，第二重分佈線路結構層170的線寬與線距大於第一重分佈線路結構層120的線寬與線距。
接著，請再參考圖3A，形成多個導電連接件130c以及至少一加強筋(示意地繪示多個加強筋140c)於第二重分佈線路結構層170上，其中加強筋140c至少位於導電連接件130c之間。更進一步來說，本實施例的導電連接件130c例如是銅柱，其中導電連接件130c直接位於第二重分佈線路結構層170的導電通孔177上。加強筋140c直接位於介電層173上且不接觸導電通孔177，其中加強筋140c的材質例如是鋼、鋁、銅、矽或玻璃，但不以此為限。須說明的是，本實施例沒有限制形成導電連接件130c與加強筋140c的順序，可依據需求而自行決定形成導電連接件130c與加強筋140c的先後順序。
之後，請參考圖3B，形成封裝膠體150於第二重分佈線路結構層170上，以覆蓋導電連接件130c與加強筋140c。此處，封裝膠體150完全包覆導電連接件130c與加強筋140c。若有需要，可選擇性地加入研磨(grinding)程序，來研磨過厚的封裝膠體150。
最後，請同時參考圖3B與圖3C，於形成封裝膠體150後，進行薄化(thinning)程序，以移除部分基底112a與部分導電條114a，而形成連接結構層110。連接結構層110包括基材112與多個接墊114，其中基材112實質上為基底112a的一部分，而接墊114實質上為導電條114a的一部分。每一接墊114的頂表面S1與底表面S2分別暴露於基材112的上表面S3與下表面S4。此外，須說明的是，在此可依據後續晶片接合的需求，而選擇性地
對連接結構層110進行表面處理程序。舉例來說，若基材112的材質為矽時，需增加介電材料層；若基材112的材質為玻璃時，則無需增加介電材料層。此外，依據後續採用的接合方式(如微焊錫接點接合或混合鍵結接合)，須對接墊114進行不同的表面處理程序。至此，已完成封裝載板100c的製作。
圖3D至圖3H繪示將晶片配置於圖3C的封裝載板上而形成晶片封裝結構的製作方法的剖面示意圖。
接著，請參考圖3D，配置至少一晶片(示意地繪示二個晶片200)於封裝載板100c上，其中晶片200可透過微焊錫接點(micro bump)接合或混合鍵結(hybrid bond)接合而與連接結構層110的接墊114電性連接。此處，如圖3D，晶片200是透過微焊錫接點210與接墊114電性連接，且之後於封裝載板100c與晶片200之間會填充底膠220，以使底膠220來包覆微焊錫接點210。在一實施例中，晶片200的接點間距為10微米至80微米。
接著，請參考圖3E，形成密封材料230於封裝載板100c的連接結構層110上，且覆蓋晶片200的周圍表面201，以增加結構強度與可靠度。可選擇性地，對密封材料230進行研磨程序，以使晶片200的背面203暴露於密封材料230的表面231，可具有較佳的散熱效果。
之後，請同時參考圖3E與圖3F，進行乾蝕刻(dry etching)程序，以移除部分封裝膠體150，而至少暴露出每一導電連接件130c的第一底面132c。此處，加強筋140c具有長度H”，而封裝
膠體150具有厚度T，且長度H”小於厚度T。
最後，請同時參考圖3G與圖3H，進行單體化程序，以沿著切割線L切割密封材料230與封裝載板100c，而形成晶片封裝結構10c的製作。
在應用上，如圖3H所示，晶片封裝結構10c可透過導電連接件130c與銲球30電性連接，並藉由銲球30與驅動基板20上的接墊22電性連接，而使晶片封裝結構10c電性連接至驅動基板20上。此處，驅動基板20可例如是印刷電路板，但不以此為限。
圖4A是依照本發明的一實施例的一種晶片封裝結構的剖面示意圖。請同時參考圖1J與圖4A，本實施例的晶片封裝結構10d與圖1J的晶片封裝結構10a相似，兩者差異在於：在本實施例中，晶片封裝結構10d包括晶片200與晶片250，其中晶片200的性質不同於晶片250的性質，且晶片200的尺寸也不同於晶片250的尺寸。意即，本實施例的晶片封裝結構10d異質整合了不同的晶片200、250。此外，在本實施例的晶片封裝結構10d中，還包括加強筋240，其中配置於晶片200與晶片250之間，且直接位於連接結構層110的基材112上且不接觸接墊114，藉此增加整體晶片封裝結構10d的結構強度。
圖4B是依照本發明的一實施例的一種晶片封裝結構的剖面示意圖。請同時參考圖1J與圖4B，本實施例的晶片封裝結構10e與圖1J的晶片封裝結構10a相似，兩者差異在於：在本實施
例中，封裝載板100e還包括增層結構層180，配置於第一重分佈線路結構層120的第一表面F1上，且位於導電連接件130e與第一重分佈線路結構層120之間。詳細來說，增層結構層180包括玻纖基板182、第一圖案化導電層184、第二圖案化導電層186、至少一第一導通孔(示意地繪示二個第一導通孔183)、至少一第二導通孔(示意地繪示二個第二導通孔185)及至少一第三導通孔(示意地繪示三個第三導通孔187)。第一圖案化導電層184與第二圖案化導電層186分別位於玻纖基板182的相對兩側。第三導通孔187貫穿玻纖基板182且電性連接第一圖案化導電層184與第二導通孔185。第一圖案化導電層184透過第一導通孔183與第一重分佈線路結構層120電性連接。第二圖案化導電層186透過第二導通孔185與第三導通孔187電性連接。導電連接件130e連接第二圖案化導電層186且透過增層結構層180與第一重分佈線路結構層120電性連接。
圖5A至圖5D是依照本發明的多個實施例的多種封裝載板的仰視示意圖。請同時參考圖5A、5C及圖5D，在封裝載板100f、100h、100i中，加強筋140f、140h、140i為連續性的結構層，透過其材料性質(即剛性)，可增加整體封裝載板100f、100h、100i的結構強度，可抑制及降低封裝載板100f、100h、100i產生翹曲。詳細來說，在圖5A的封裝載板100f中，多個加強筋140f排列成網格狀而形成連續性結構層，而導電連接件130(例如是焊球)則位於網格狀內；在圖5C的封裝載板100h中，加強筋140h
為單一連續結構層，且環繞導電連接件130的周圍；在圖5D的封裝載板100i中，加強筋140i包括第一加強筋144i以及多個第二加強筋146i，其中第一加強筋144i為單一連續結構層，環繞在導電連接件130分佈的外圍，而第二加強筋146i彼此分散排列，分佈在導電連接件130之間。此外，請參考圖5B，在封裝載板100g中，由於封裝載板100g其本身具有一定的結構強度，因此可透過彼此分散排列的多個加強筋140g來增加硬度，藉此提升封裝載板100g的結構強度及進一步抑制及降低封裝載板100g產生翹曲。
綜上所述，在本發明的封裝載板的設計中，導電連接件與加強筋是配置於第一重分佈線路結構層的同一表面上，且封裝膠體覆蓋導電連接件與加強筋，藉此可抑制且降低封裝載板產生翹曲，進而使本發明的封裝載板具有較佳的平整性與結構可靠度。再者，在本發明的封裝載板的製作過程中，無須使用暫時基板，因而也不用進行雷射解離(laser debond)製程，可有效地降低製作成本。此外，在本發明的封裝載板的製作過程中，封裝膠體覆蓋導電連接件與加強筋，而使得封裝載板的背面變成平整，有利於後續將晶片組裝於封裝載板的正面上。另外，由於本發明的封裝載板具有較佳的平整性，因而採用本發明的封裝載板的晶片封裝結構，則可具有較佳的封裝良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍
當視後附的申請專利範圍所界定者為準。
100a:封裝載板
110:連接結構層
112:基材
114:接墊
120:第一重分佈線路結構層
130a:導電連接件
140a:加強筋
150:封裝膠體
F1:第一表面
F2:第二表面
S1:頂表面
S2:底表面
S3:上表面
S4:下表面
Claims (20)
- 一種封裝載板，包括：第一重分佈線路結構層，具有彼此相對的第一表面與第二表面；多個導電連接件，配置於該第一重分佈線路結構層的該第一表面上，且與該第一重分佈線路結構層電性連接；連接結構層，配置於該第一重分佈線路結構層的該第二表面上，該連接結構層包括基材與多個接墊，各該接墊的頂表面與底表面分別切齊於該基材的上表面與下表面，且該些接墊與該第一重分佈線路結構層電性連接；至少一加強筋，配置於該第一重分佈線路結構層的該第一表面上，且至少位於該些導電連接件之間；以及封裝膠體，配置於該第一重分佈線路結構層的該第一表面上，且覆蓋該些導電連接件與該至少一加強筋。
- 如請求項1所述的封裝載板，其中各該導電連接件包括銲球或銅柱。
- 如請求項1所述的封裝載板，更包括：第二重分佈線路結構層，配置於該第一重分佈線路結構層的該第一表面上，且位於該些導電連接件與該第一重分佈線路結構層之間，其中該些導電連接件透過該第二重分佈線路結構層與該第一重分佈線路結構層電性連接。
- 如請求項3所述的封裝載板，其中該第二重分佈線路結構層的線寬與線距大於該第一重分佈線路結構層的線寬與線距。
- 如請求項1所述的封裝載板，更包括：增層結構層，配置於該第一重分佈線路結構層的該第一表面上，且位於該些導電連接件與該第一重分佈線路結構層之間，該增層結構層包括玻纖基板、第一圖案化導電層、第二圖案化導電層、至少一第一導通孔、至少一第二導通孔及至少一第三導通孔，該第一圖案化導電層與該第二圖案化導電層分別位於該玻纖基板的相對兩側，該至少一第三導通孔貫穿該玻纖基板且電性連接該第一圖案化導電層與該至少一第二導通孔，而該第一圖案化導電層透過該至少一第一導通孔與該第一重分佈線路結構層電性連接，該第二圖案化導電層透過該至少一第二導通孔與該至少一第一導通孔電性連接，該些導電連接件連接該第二圖案化導電層且透過該增層結構層與該第一重分佈線路結構層電性連接。
- 如請求項1所述的封裝載板，其中該至少一加強筋具有長度，而該封裝膠體具有厚度，該長度小於或等於該厚度。
- 如請求項1所述的封裝載板，其中該連接結構層的該基材的材質包括玻璃或矽。
- 如請求項1所述的封裝載板，其中該至少一加強筋的材質包括鋼、鋁、銅、矽或玻璃。
- 如請求項1所述的封裝載板，其中該至少一加強筋為多個加強筋，且該些加強筋彼此分散排列或排列成網格狀。
- 如請求項1所述的封裝載板，其中該至少一加強筋為連續結構層。
- 一種封裝載板的製作方法，包括：提供基底與多個導電條，該些導電條內嵌於該基底內，且各該導電條的一端暴露於該基底的一側；形成第一重分佈線路結構層於該基底的該側上；形成多個導電連接件以及至少一加強筋於該第一重分佈線路結構層上，其中該至少一加強筋至少位於該些導電連接件之間；形成封裝膠體於該第一重分佈線路結構層上，以覆蓋該些導電連接件與該至少一加強筋；以及移除部分該基底與部分該些導電條，而形成連接結構層，該連接結構層包括基材與多個接墊，且各該接墊的頂表面與底表面分別暴露於該基材的上表面與下表面。
- 如請求項11所述的封裝載板的製作方法，更包括：於形成該些導電連接件以及該至少一加強筋於該第一重分佈線路結構層上之前，形成第二重分佈線路結構層於該第一重分佈線路結構層上，其中該第二重分佈線路結構層的線寬與線距大於該第一重分佈線路結構層的線寬與線距。
- 如請求項11所述的封裝載板的製作方法，其中各該導電連接件包括銲球或銅柱。
- 如請求項11所述的封裝載板的製作方法，其中該至少一加強筋的材質包括鋼、鋁、銅、矽或玻璃。
- 如請求項11所述的封裝載板的製作方法，其中該至少一加強筋具有長度，而該封裝膠體具有厚度，該長度小於或等於該厚度。
- 一種晶片封裝結構，包括：封裝載板，包括：第一重分佈線路結構層，具有彼此相對的第一表面與第二表面；多個導電連接件，配置於該第一重分佈線路結構層的該第一表面上，且與該第一重分佈線路結構層電性連接；連接結構層，配置於該第一重分佈線路結構層的該第二表面上，且包括基材與多個接墊，各該接墊的頂表面與底表面分別切齊於該基材的上表面與下表面，且該些接墊與該第一重分佈線路結構層電性連接；至少一加強筋，配置於該第一重分佈線路結構層的該第一表面上，且至少位於該些導電連接件之間；以及封裝膠體，配置於該第一重分佈線路結構層的該第一表面上，且覆蓋該些導電連接件與該至少一加強筋；以及至少一晶片，配置於該封裝載板上，且與該連接結構層的該些接墊電性連接。
- 如請求項16所述的晶片封裝結構，更包括： 密封材料，配置於該封裝載板的該連接結構層上，且覆蓋至少一晶片的周圍表面，其中該至少一晶片的背面暴露於該密封材料的表面。
- 如請求項16所述的晶片封裝結構，其中該至少一晶片透過微焊錫接點接合或混合鍵結接合而與該些接墊電性連接。
- 如請求項16所述的晶片封裝結構，其中該封裝膠體至少暴露出各該導電連接件的第一底面。
- 如請求項19所述的晶片封裝結構，其中該封裝膠體還暴露出各該加強筋的第二底面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111391873.6A CN115332213A (zh) | 2021-05-11 | 2021-11-23 | 封装载板及其制作方法与芯片封装结构 |
| US17/547,200 US12027470B2 (en) | 2021-05-11 | 2021-12-09 | Package carrier having a stiffener between solder bumps |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163186810P | 2021-05-11 | 2021-05-11 | |
| US63/186,810 | 2021-05-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202245160A TW202245160A (zh) | 2022-11-16 |
| TWI844801B true TWI844801B (zh) | 2024-06-11 |
Family
ID=85793087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110138515A TWI844801B (zh) | 2021-05-11 | 2021-10-18 | 封裝載板及其製作方法與晶片封裝結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI844801B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201826418A (zh) * | 2016-08-29 | 2018-07-16 | 上海兆芯集成電路有限公司 | 晶片封裝製程 |
| TW201839931A (zh) * | 2017-04-28 | 2018-11-01 | 台灣積體電路製造股份有限公司 | 半導體封裝結構 |
| TW202117869A (zh) * | 2019-10-16 | 2021-05-01 | 台灣積體電路製造股份有限公司 | 封裝結構及其形成方法 |
-
2021
- 2021-10-18 TW TW110138515A patent/TWI844801B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201826418A (zh) * | 2016-08-29 | 2018-07-16 | 上海兆芯集成電路有限公司 | 晶片封裝製程 |
| TW201839931A (zh) * | 2017-04-28 | 2018-11-01 | 台灣積體電路製造股份有限公司 | 半導體封裝結構 |
| TW202117869A (zh) * | 2019-10-16 | 2021-05-01 | 台灣積體電路製造股份有限公司 | 封裝結構及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202245160A (zh) | 2022-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10008480B2 (en) | Package-on-package structure with through molding via | |
| US10431556B2 (en) | Semiconductor device including semiconductor chips mounted over both surfaces of substrate | |
| US7829987B2 (en) | Carrier structure embedded with semiconductor chips and method for manufacturing the same | |
| US20190043819A1 (en) | Electronic package having redistribution structure | |
| US9345143B2 (en) | Method of fabricating a wiring board | |
| US20080128865A1 (en) | Carrier structure embedded with semiconductor chip and method for fabricating thereof | |
| US10504847B2 (en) | Chip package structure and chip package structure array | |
| TWI715970B (zh) | 低翹曲扇出型封裝結構 | |
| US8061024B2 (en) | Method of fabricating a circuit board and semiconductor package. | |
| KR20210157787A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| US10756077B2 (en) | Chip packaging method | |
| US7541217B1 (en) | Stacked chip structure and fabrication method thereof | |
| US10575397B1 (en) | Circuit carrier structure, manufacturing method thereof and chip package structure | |
| TWI585919B (zh) | 晶片封裝基板、晶片封裝結構及二者之製作方法 | |
| TWI844801B (zh) | 封裝載板及其製作方法與晶片封裝結構 | |
| JPH11260960A (ja) | 半導体パッケージおよびその製造方法 | |
| US9196553B2 (en) | Semiconductor package structure and manufacturing method thereof | |
| US8164200B2 (en) | Stack semiconductor package and method for manufacturing the same | |
| US12027470B2 (en) | Package carrier having a stiffener between solder bumps | |
| US10818584B2 (en) | Package substrate and package structure | |
| CN108633175B (zh) | 线路板堆叠结构及其制作方法 | |
| TWI740625B (zh) | 封裝結構及其製造方法 | |
| TWI730843B (zh) | 封裝載板及其製作方法 | |
| TWI512921B (zh) | 載板結構與晶片封裝結構及其製作方法 | |
| US20230268197A1 (en) | Substrate structure, and fabrication and packaging methods thereof |