TWI843176B - 半導體封裝組件 - Google Patents

半導體封裝組件 Download PDF

Info

Publication number
TWI843176B
TWI843176B TW111130356A TW111130356A TWI843176B TW I843176 B TWI843176 B TW I843176B TW 111130356 A TW111130356 A TW 111130356A TW 111130356 A TW111130356 A TW 111130356A TW I843176 B TWI843176 B TW I843176B
Authority
TW
Taiwan
Prior art keywords
package
heat sink
memory
substrate
logic die
Prior art date
Application number
TW111130356A
Other languages
English (en)
Other versions
TW202308068A (zh
Inventor
陳泰宇
陳進來
陳筱芸
許文松
蘇浩坤
何敦逸
楊柏俊
于達人
馬伯豪
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202308068A publication Critical patent/TW202308068A/zh
Application granted granted Critical
Publication of TWI843176B publication Critical patent/TWI843176B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明公開一種半導體封裝組件，包括：系統單晶片封裝，包括：邏輯晶粒，具有焊盤；以及第一基板，透過該焊盤電連接到該邏輯晶粒；記憶體封裝，堆疊在該系統單晶片封裝上，包括：第二基板，具有上表面和底表面；以及記憶體晶粒，安裝在該第二基板的該上表面上並使用接合引線電連接到該第二基板；以及散熱器，位於該系統單晶片封裝和該記憶體封裝之間，其中該散熱器與遠離該焊盤的該邏輯晶粒的背表面接觸。

Description

半導體封裝組件
本發明涉及半導體技術領域，尤其涉及一種半導體封裝組件。
封裝上封裝(Package-on-package，PoP)封裝組件是一種積體電路封裝方法，用於組合垂直分立的系統單晶片(system-on-chip，SOC)和記憶體封裝。兩個或複數個封裝相互疊置安裝，即堆疊，具有標準介面(standard interface)以在它們之間路由訊號。這允許在行動電話、個人數位助理(personal digital assistant，PDA)和數碼相機等設備中實現更高的部件密度(component density)。
高頻帶封裝疊層封裝(High band package on package，HBPOP)通常用作高端智慧手機SOC的封裝候選，並且具有高頻寬和訊號傳輸路徑短的優點。然而，HBPOP仍然面臨著散熱和封裝高度收縮(shrinkage)的挑戰。
因此，需要一種新穎的半導體封裝組件。
有鑑於此，本發明提供一種半導體封裝組件，以解決上述問題。
根據本發明的第一方面，公開一種半導體封裝組件，包括：系統單晶片封裝，包括：邏輯晶粒，具有焊盤；以及第一基板，透過該焊盤電連接到該邏輯晶粒； 記憶體封裝，堆疊在該系統單晶片封裝上，包括：第二基板，具有上表面和底表面；以及記憶體晶粒，安裝在該第二基板的該上表面上並使用接合引線電連接到該第二基板；以及散熱器，位於該系統單晶片封裝和該記憶體封裝之間，其中該散熱器與遠離該焊盤的該邏輯晶粒的背表面接觸。
根據本發明的第二方面，公開一種半導體封裝組件，包括：系統單晶片封裝，包括：邏輯晶粒，其中該邏輯晶粒的背表面從該系統單晶片封裝的上表面暴露；以及第一基板，電連接到該邏輯晶粒；記憶體封裝，堆疊在該系統單晶片封裝上，包括：第二基板，具有上表面和底表面；以及記憶體晶粒，安裝在該第二基板的該上表面上並使用接合引線電連接到該第二基板；以及散熱器，與該第二基板的該底表面部分重疊，與該邏輯晶粒的背表面接觸。
根據本發明的第三方面，公開一種半導體封裝組件，包括：系統單晶片封裝，包括：邏輯晶片；以及第一基板，電連接到該邏輯晶粒；記憶體封裝，堆疊在該系統單晶片封裝上，該記憶體封裝與該系統單晶片封裝之間無間隙，該記憶體封裝包括：第二基板，具有上表面和底表面；以及記憶體晶粒，安裝在該第二基板的該上表面上並使用接合引線電連接到該第二基板；以及散熱器，位於該系統單晶片封裝和該記憶體封裝之間，並與該邏輯晶粒接觸。
本發明的半導體封裝組件由於包括：系統單晶片封裝，包括：邏輯晶粒，具有焊盤；以及第一基板，透過該焊盤電連接到該邏輯晶粒；記憶體封裝，堆疊在該系統單晶片封裝上，包括：第二基板，具有上表面和底表面；以及記憶體晶粒，安裝在該第二基板的該上表面上並使用接合引線電連接到該 第二基板；以及散熱器，位於該系統單晶片封裝和該記憶體封裝之間，其中該散熱器與遠離該焊盤的該邏輯晶粒的背表面接觸。本發明採用套筒式的散熱器將記憶體封裝的四周全部圍繞，使得熱量可以從記憶體封裝四周散發，大幅提高了散熱的面積，從而大大提高了散熱效率。
500a,500b,500c,500d:半導體封裝組件
200:基座
202,326,327:表面
300a:SOC封裝
302:邏輯晶粒
303:背表面
304,310,315,332,408,410,424,426,430:焊盤
306:前表面
312,412:模塑料
313:阻焊層
314a,314b,314b1,314b2:導電結構
316,418:基板
317:IMD層
318:導電跡線
322:導電結構
320:接觸焊盤
324,413,420:上表面
325,415:側表面
330:電子元件
400a:記憶體封裝
402,404:記憶體晶粒
414,416:接合引線
422:底表面
428:電路
432:導電結構
450:底部填充物
600a,600b,600c,600d:散熱器
602:粘合劑
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中：圖1是根據本發明的一些實施例的半導體封裝組件的橫截面；圖2A是示出根據本發明的一些實施例的圖1所示的半導體封裝組件的散熱器和記憶體封裝的佈置的俯視圖；圖2B是示出根據本發明的一些實施例的圖1所示的半導體封裝組件的散熱器和記憶體封裝的佈置的側視圖；圖2C是示出根據本發明的一些實施例的圖1所示的半導體封裝組件的散熱器和記憶體封裝的佈置的仰視圖(bottom view)；圖3是根據本發明的一些實施例的半導體封裝組件的橫截面；圖4A是示出根據本發明的一些實施例的圖3所示的半導體封裝組件的散熱器和記憶體封裝的佈置的俯視圖；圖4B是示出根據本發明的一些實施例的圖3所示的半導體封裝組件的散熱器和記憶體封裝的佈置的側視圖；圖4C是示出根據本發明的一些實施例的圖3所示的半導體封裝組件的散熱器和記憶體封裝的佈置的仰視圖；圖5是根據本發明的一些實施例的半導體封裝組件的橫截面；圖6A是示出根據本發明的一些實施例的圖5所示的半導體封裝組件的散熱器和 系統單晶片(SOC)封裝的佈置的俯視圖；圖6B是示出根據本發明的一些實施例的圖5所示的半導體封裝組件的散熱器和系統單晶片(SOC)封裝的佈置的側視圖；以及圖7是根據本發明的一些實施例的半導體封裝組件的橫截面。
在下面對本發明的實施例的詳細描述中，參考了附圖，這些附圖構成了本發明的一部分，並且在附圖中透過圖示的方式示出了可以實踐本發明的特定的優選實施例。對這些實施例進行了足夠詳細的描述，以使所屬技術領域具有通常知識者能夠實踐它們，並且應當理解，在不脫離本發明的精神和範圍的情況下，可以利用其他實施例，並且可以進行機械，結構和程式上的改變。本發明。因此，以下詳細描述不應被理解為限制性的，並且本發明的實施例的範圍僅由所附申請專利範圍限定。
將理解的是，儘管術語“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用於描述各種元件、元件、區域、層和/或部分，但是這些元件、元件、區域、這些層和/或部分不應受到這些術語的限制。這些術語僅用於區分一個元件、元件、區域、層或部分與另一區域、層或部分。因此，在不脫離本發明構思的教導的情況下，下面討論的第一或主要元件、元件、區域、層或部分可以稱為第二或次要元件、元件、區域、層或部分。
此外，為了便於描述，本文中可以使用諸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之類的空間相對術語，以便於描述一個元件或特徵與之的關係。如圖所示的另一元件或特徵。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋設備在使用或運行中的不同方位。該設備可以以其他方式定向(旋轉90度或以其他定向)，並且在此使用的空間 相對描述語可以同樣地被相應地解釋。另外，還將理解的是，當“層”被稱為在兩層“之間”時，它可以是兩層之間的唯一層，或者也可以存在一個或複數個中間層。
術語“大約”、“大致”和“約”通常表示規定值的±20%、或所述規定值的±10%、或所述規定值的±5%、或所述規定值的±3%、或規定值的±2%、或規定值的±1%、或規定值的±0.5%的範圍內。本發明的規定值是近似值。當沒有具體描述時，所述規定值包括“大約”、“大致”和“約”的含義。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明。如本文所使用的，單數術語“一”，“一個”和“該”也旨在包括複數形式，除非上下文另外明確指出。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明構思。如本文所使用的，單數形式“一個”、“一種”和“該”也旨在包括複數形式，除非上下文另外明確指出。
將理解的是，當將“元件”或“層”稱為在另一元件或層“上”、“連接至”、“耦接至”或“鄰近”時，它可以直接在其他元件或層上、與其連接、耦接或相鄰、或者可以存在中間元件或層。相反，當元件稱為“直接在”另一元件或層“上”、“直接連接至”、“直接耦接至”或“緊鄰”另一元件或層時，則不存在中間元件或層。
注意：(i)在整個附圖中相同的特徵將由相同的附圖標記表示，並且不一定在它們出現的每個附圖中都進行詳細描述，並且(ii)一系列附圖可能顯示單個專案的不同方面，每個方面都與各種參考標籤相關聯，這些參考標籤可能會出現在整個序列中，或者可能只出現在序列的選定圖中。
本發明實施例提供了一種半導體封裝組件。半導體封裝組件提供系統單晶片(system-on-chip，SOC)封裝和堆疊在其上並集成為三維(three-dimensional，3D)高頻帶封裝(high band package in package，HBPIP) 半導體封裝組件的記憶體封裝。半導體封裝組件使用底部填充材料(底部填充物)填充上部記憶體封裝和下部SOC封裝之間的間隙，以提高熱性能(例如，從SOC封裝到記憶體封裝的熱阻(thermal resistance))。此外，在製造SOC封裝時沒有提供用於SOC封裝和記憶體封裝之間的電連接的中介層。因此，可以進一步降低半導體封裝組件的高度。此外，半導體封裝組件還包括位於記憶體封裝的底表面和SOC封裝的上表面之間的散熱器，以直接散發來自SOC封裝的熱量。因此，可以進一步提高半導體封裝組件的散熱能力。
圖1是根據本發明的一些實施例的半導體封裝組件500a的橫截面。圖2A是示出根據本發明的一些實施例的圖1所示的半導體封裝組件500a的散熱器600a和記憶體封裝400a的佈置的俯視圖。圖2B是顯示根據本發明的一些實施例的圖1所示的半導體封裝組件500a的散熱器600a和記憶體封裝400a的佈置的側視圖。圖2C是顯示根據本發明的一些實施例的圖1所示的半導體封裝組件500a的散熱器600a和記憶體封裝400a的佈置的仰視圖。在一些實施例中，半導體封裝組件500a是三維(three-dimensional，3D)封裝中封裝(package-in-package，PIP)半導體封裝組件。半導體封裝組件500a可以包括安裝在基座200上的至少兩個垂直堆疊的晶圓級(wafer-level)半導體封裝。如圖1所示，在一些實施例中，半導體封裝組件500a包括系統單晶片(SOC)封裝300a、垂直堆疊在SOC封裝300a上的記憶體封裝400a，環繞或包裹(wrapping around)記憶體封裝400a的散熱器600a。其中，散熱器600a可以環繞(或包裹)記憶體封裝400a的一周設置，也即散熱器600a整個套在記憶體封裝400a上。
如圖1所示，例如印刷電路板(printed circuit board，PCB)的基座(base)200可由聚丙烯(polypropylene，PP)形成。還應注意，基底200可以是單層或多層結構。複數個焊盤(未示出)和/或導電跡線(未示出)設置在基底200的晶粒附接(die-attach)表面202上。在一個實施例中，導電跡線可以包括訊號 跡線段(trace segment)或接地跡線段，它們是用於SOC封裝300a和記憶體封裝400a的輸入/輸出(input/output，I/O)連接。此外，SOC封裝300a直接安裝在導電跡線上。在一些其他實施例中，焊盤設置在晶粒附著(附接)表面202上，焊盤連接到導電跡線的不同端子。焊盤用於直接安裝在其上的SOC封裝300a(SOC封裝300a直接連接到焊盤上，焊盤可以是導電跡線的部分)。
如圖1所示，SOC封裝300a透過接合製程安裝在基底200的晶粒附接表面202上。SOC封裝300a使用導電結構322安裝在基座200上。SOC封裝300a是包括邏輯晶粒302和基板(substrate)316的三維(3D)半導體封裝。例如，邏輯晶粒302可以包括中央處理單元(central processing unit，CPU)、圖形處理單元(graphic processing unit，GPU)、動態隨機存取記憶體(dynamic random access memory，DRAM)控制器或其任意組合。
如圖1所示，邏輯晶粒302設置在基板316遠離導電結構322的表面327上。邏輯晶粒302具有背表面(back surface)303和前表面(front surface)306。邏輯晶粒302是採用倒裝晶片(flip-chip)技術製造。邏輯晶粒302的背表面303與SOC封裝300a的上表面324對齊。換言之，邏輯晶粒302的背表面303從SOC封裝300a的上表面324暴露(邏輯晶粒302的背表面303從模塑料312露出)。邏輯晶粒302的焊盤304設置在前表面306上以電連接到邏輯晶粒302的電路(未示出)。在一些實施例中，焊盤304屬於互連結構的最上層金屬層(未示出)。邏輯晶粒302的焊盤304與靠近基板316的表面327的對應焊盤310接觸。在一些實施例中，將底部填充物307引入到邏輯晶粒302和基板316兩者之間的間隙中。
如圖1所示，提供基板316以供邏輯晶粒302設置在其(基板316)上。基板316透過邏輯晶粒302的焊盤304電連接到邏輯晶粒302。在一些實施例中，基板316包括具有設置在一個或複數個金屬間介電(intermetal dielectric，IMD)層317中的一個或複數個導電跡線318的重分佈層(redistribution layer， RDL)結構。導電跡線318電連接到對應的接觸焊盤320。接觸焊盤320暴露於阻焊層的開口(未顯示)。此外，導電結構322設置在基板316的遠離邏輯晶粒302的表面326上並與對應的接觸墊320接觸。基板316的表面326可以用作SOC封裝300a的底表面。然而，需要注意的是，圖1所示的導電跡線318的數量、IMD層317的數量以及接觸墊320的數量僅為示例，並非對本發明的限制。
如圖1所示，SOC封裝300a還包括模塑料312，模塑料312設置在基板316的表面327上並圍繞邏輯晶粒302。模塑料312與基板316和邏輯晶粒302接觸。邏輯晶粒302的背表面303從模塑料312暴露。在一些實施例中，模塑料312可以由諸如環氧樹脂、樹脂、可模塑聚合物等的非導電材料形成。模塑料312可以在基本上呈液態時被施加，然後可以透過化學反應固化，例如在環氧樹脂或樹脂中。在一些其他實施例中，模塑料312可以是紫外線(ultraviolet，UV)或熱固化聚合物，其作為能夠設置在邏輯晶粒302周圍的凝膠或可延展固體施加，然後可以使用UV或熱固化製程來固化。模塑料312可以用模具固化。
如圖1所示，SOC封裝300a還包括阻焊層(solder mask layer)313和焊盤315，該焊盤315被設置為覆蓋與基板316相對的模塑料312的表面(即，阻焊層313和模塑料312之間的界面)。此外，焊盤315和阻焊層313靠近SOC封裝300a的上表面324設置。焊盤315和邏輯晶粒302的背表面303暴露於阻焊層313的開口。在一些實施例中，焊盤315提供SOC封裝300a和記憶體封裝400a之間的電連接。
如圖1所示，SOC封裝300a還包括導電結構314a，導電結構314a穿過模塑料312並電連接到基板316以及SOC封裝300a和記憶體封裝400a的焊盤315。導電結構314a設置在記憶體封裝400a和SOC封裝300a的基板316之間。導電結構314a和邏輯晶粒302可以並排設置並且設置在與導電結構322相對的基板316的表面327上。此外，導電結構314a可以沿著靠近SOC封裝300a的一對平行側 表面325的SOC封裝300a的平行邊緣(未示出)設置為陣列。。因此，邏輯晶粒302設置在導電結構314a之間。在一些實施例中，導電結構314a可以包括諸如銅球的導電球結構、諸如銅凸塊或焊料凸塊結構的導電凸塊結構、或諸如銅柱結構的導電柱結構。
如圖1所示，SOC封裝300a還包括電子元件330，該電子元件330安裝在與邏輯晶粒302相對的基板316的表面326上。在一些實施例中，電子元件330在其上具有焊盤332並且焊盤332電連接到基板316的導電跡線318(雖然圖中未直接示出)。在一些實施例中，電子元件330佈置在導電結構322之間。電子元件330可以不被模塑料覆蓋。在一些實施例中，電子元件330包括集成無源裝置(integrated passive device，IPD)，其包括電容器、電感器、電阻器或其組合。在一些實施例中，電子元件330包括DRAM晶粒。因此電子元件330可以是有源裝置或無源裝置。
如圖1所示，記憶體封裝400a透過接合製程堆疊在SOC封裝300a上。在一些實施例中，記憶體封裝400a包括動態隨機存取記憶體(dynamic random access memory，DRAM)封裝或另一適用的記憶體封裝。在一些實施例中，記憶體封裝400a包括基板418和至少一個記憶體晶粒，至少一個記憶體晶粒例如包括堆疊在基板418上的兩個記憶體晶粒402和404。在一些實施例中，記憶體晶粒402包括動態隨機存取記憶體(DRAM)晶片或其他適用的記憶體晶片。基板418具有上表面420和底表面422。例如，上表面420可以用作晶粒附接表面420，而底表面422可以用作與晶粒相對的凸塊附接(bump-attach)表面422。在這個實施例中，如圖1所示，有兩個記憶體晶粒402和404安裝在基板418的上表面(晶粒連接表面)420上。記憶體晶粒404使用膏劑(paste)(未示出)堆疊在記憶體晶粒402上，並且記憶體晶粒402透過膏劑(未示出)安裝在基板418的晶粒附接表面420上。記憶體晶粒402和404可以使用接合引線414和416電連接到基板418，例如接 合引線414連接記憶體晶粒402的焊盤408與基板418的焊盤424，接合引線416連接記憶體晶粒404的焊盤410與基板418的焊盤426。然而，堆疊的記憶體晶粒的數量不限於本實施例所公開的。或者，如圖1所示的記憶體晶粒402和404可以並排佈置。因此，記憶體晶粒402和404透過膏劑安裝在基板418的上表面(晶粒附接表面)420上。
如圖1所示，基板418可以包括電路428和金屬焊盤(焊盤)424、426和430。金屬焊盤424和426設置在電路428的頂部，靠近頂部表面(晶粒附接表面)420。金屬焊盤(焊盤)430設置在電路428的底部，靠近基板418的底表面(凸塊連接表面)422。記憶體封裝400a的電路428透過設置在基板418的底表面(凸塊附接表面)422上的導電結構432互連到基板316的導電跡線318。在一些實施例中，記憶體封裝400a透過導電結構314穿過記憶體封裝400a和SOC封裝300a的基板316之間的模塑料312而電耦接到基板316的導電跡線318。此外，導電結構432透過SOC封裝300a的焊盤315電連接至導電結構314a。在一些實施例中，導電結構432可以包括導電凸塊結構，例如銅凸塊或焊料凸塊結構、導電柱結構或導電膏結構。
在一些實施例中，如圖1所示，記憶體封裝400a還包括模制材料(或模塑料)412，其覆蓋基板418的上表面420，包封(encapsulating)記憶體晶粒402和404以及接合引線414和416。模制材料(或模塑料)312和412可以包括相同或相似的材料和製造製程。
如圖1所示，半導體封裝組件500a還包括底部填充物450，其填充SOC封裝300a和記憶體封裝400a之間的間隙，使得記憶體封裝400a可以堆疊在SOC封裝300a上而它們之間沒有間隙。記憶體封裝400a的導電結構432被底部填充物450包圍。在一些實施例中，如圖1所示，底部填充物450與導電結構432和記憶體封裝400a的基板418的底表面422(也用作記憶體封裝400a的底表面)、SOC 封裝300a的上表面324接觸。因此，SOC封裝300a的模塑料312透過底部填充物450與記憶體封裝400a的基板418分離(或分隔開)。在一些實施例中，底部填充物450包括毛細管底部填充物(capillary underfill，CUF)、模制底部填充物(molded underfill，MUF)或它們的組合。
如圖1所示，散熱器600a設置在SOC封裝300a和記憶體封裝400a之間。在一些實施例中，散熱器600a與底部填充物450和邏輯晶粒302相鄰並接觸。此外，散熱器600a與遠離焊盤304的邏輯晶粒302的背表面303接觸。在一個實施例中，散熱器600a可以與邏輯晶粒302的背表面303直接接觸，以直接的接觸高效散熱。在另一個實施例中，散熱器600a可以與邏輯晶粒302的背表面303未接觸，例如兩者之間設有散熱材料或者設有底部填充物450，這樣也可以高效散熱，並且更加方便生產製造。此外，散熱器600a完全覆蓋邏輯晶粒302的背表面303。如圖1和2A-2C所示，散熱器600a環繞(或包裹)在記憶體封裝400a周圍並且覆蓋整個記憶體晶粒402和404。參考圖1和2A-2C，散熱器600a覆蓋記憶體封裝400a的上表面413和側表面415的部分並且部分重疊記憶體封裝400a的基板418的底表面422。如圖1和2A-2C所示，散熱器600a形成為不覆蓋靠近和/或被導電結構432覆蓋的基板418的底表面422的一部分。在一個實施例中，散熱器600a包括覆蓋記憶體封裝400a的上表面413的頂部部分、覆蓋基板418的底表面422的底部部分和覆蓋記憶體封裝400a兩個側面的兩個側面部分，圖1中顯示的是其中的一個側面部分，底部部分可以與邏輯晶粒302的背表面303直接接觸或未直接接觸。如圖1和2A-2C所示，SOC封裝300a的導電結構314a和記憶體封裝400a的導電結構432與散熱器600a分離(或分隔開)。因此，可以避免導電結構432和/或導電結構314a與散熱器600a之間的短路。在一些實施例中，散熱器600a包括導電材料，例如包括銅、金、銀或其他適用金屬的金屬。例如，散熱器600a可以包括銅箔。在一些實施例中，半導體封裝組件500a還包括粘合劑602以將散熱器 600a(例如，銅箔)粘附到記憶體封裝400a。粘合劑602設置在散熱器600a和記憶體封裝400a之間。在一些實施例中，粘合劑602包括導電銀漿(膏)、丙烯酸粘合劑、導電陶瓷粘合劑或其他適用的粘合劑。本發明實施例中，採用套筒式的散熱器600a將記憶體封裝400a的四周全部圍繞，使得熱量可以從記憶體封裝400a四周散發，大幅提高了散熱的面積，從而大大提高了散熱效率。本發明實施例中，散熱器600a的頂部部分可以全部或部分覆蓋記憶體封裝400a的上表面413，散熱器600a的底部部分可以全部或部分覆蓋基板418的底表面422，散熱器600a的側面部分可以全部或部分覆蓋記憶體封裝400a的側面(圖1中前側面和後側面)。此外，散熱器600a還可以具有覆蓋記憶體封裝400a其餘兩個側面(圖1中左右兩端未示出的側面(其中一個為側面415))的部分，並且也可以是設計為全部或部分覆蓋這些側面。另外，本實施例中也可以對SOC封裝300a採用與散熱器600a相類似的設計，也即採用套筒式的散熱器安裝在SOC封裝300a上，以圍繞SOC封裝300a的四周(或五個面、六個面)。本實施例中可以針對記憶體封裝400a和SOC封裝300a中的至少一個設置套筒式的散熱器，每個套筒式的散熱器的每個覆蓋面都可以各自自由的設置為全部或部分覆蓋所對應的封裝的側面(上下左右前後面中的至少四個側面)。本發明另一個實施例中，套筒式的散熱器可以將記憶體封裝400a和SOC封裝300a同時圍繞，也即用一個散熱器圍繞記憶體封裝400a和SOC封裝300a，以高效散熱，並且提高封裝結構的穩定性。本發明實施例中，套筒式的散熱器600a的特點在於，散熱器600a為連續的結構並且連續的覆蓋半導體封裝(記憶體封裝400a或/和SOC封裝300a)的至少四個側面(上表面(頂表面)、下表面(底表面)、左側面、右側面、前表面、後表面中的至少四個側面)。散熱器600a可以是一體的結構，以提高半導體封裝組件的機械強度，並提高散熱效率。
圖3是根據本發明的一些實施例的半導體封裝組件500b的橫截 面。圖4A是示出根據本發明的一些實施例的圖3所示的半導體封裝組件500b的散熱器600b和記憶體封裝400a的佈置的俯視圖。圖4B是顯示根據本發明的一些實施例的圖3所示的半導體封裝組件500b的散熱器600b和記憶體封裝400a的佈置的側視圖。圖4C是顯示根據本發明的一些實施例的圖3所示的半導體封裝組件500b的散熱器600b和記憶體封裝400a的佈置的仰視圖。為簡潔起見，下文實施例的與先前參照圖1和2A-2C描述的那些相同或相似的元件不再重複。
半導體封裝組件500a和半導體封裝組件500b之間的區別在於，半導體封裝組件500b包括環繞(或包裹)記憶體封裝400a並完全覆蓋記憶體封裝400a的頂表面413和側表面415的散熱器600b，也即散熱器600b覆蓋記憶體封裝400a的所有的六個面(上表面(頂表面)、下表面(底表面)、左側面、右側面、前表面、後表面)。在一些實施例中，散熱器600b透過諸如濺射製程的塗覆製程形成。因此，散熱器600b可以共形地(conformally)形成，覆蓋整個上表面413和整個側面415以及基板418的一部分底表面422。如圖3和4A-4C所示，散熱器600b形成為不覆蓋靠近和/或被導電結構432覆蓋的基板418的底表面422的剩餘部分。因此，導電結構432和/或導電結構314a與散熱器600b分開以避免導電結構432和/或導電結構314a與散熱器600b之間的短路。此外，散熱器600b可以形成為與模塑料412和記憶體封裝400a的基板418接觸。在一些實施例中，散熱器600a和600b可以由相同或相似的材料形成。在一些實施例中，散熱器600b的厚度可以比散熱器600a的厚度薄。
圖5是根據本發明的一些實施例的半導體封裝組件500c的橫截面。圖6A是示出根據本發明的一些實施例的圖5所示的半導體封裝組件500c的散熱器600c和系統單晶片(SOC)封裝300a的佈置的俯視圖。圖6B是顯示根據本發明的一些實施例的圖5所示的半導體封裝組件500c的散熱器600c和系統單晶片(SOC)封裝300a的佈置的側視圖。為簡潔起見，以下實施例的與先前參照圖1、 2A-2C、3和4A-4C描述的那些相同或相似的元件不再重複。
半導體封裝組件500a和半導體封裝組件500c之間的區別在於半導體封裝組件500c包括環繞(或包裹)SOC封裝300a的散熱器600c。在一些實施例中，散熱器600c設置在底部填充物450和SOC封裝300a的邏輯晶粒302的背表面303之間。此外，散熱器600c環繞(或包裹)在SOC封裝300a的側表面325周圍並且部分覆蓋SOC封裝300a的上表面324。與圖1中散熱器600a圍繞記憶體封裝400a的方式相類似，散熱器600c也是以套筒式的方式安裝在SOC封裝300a上，散熱器600c圍繞SOC封裝300a的方式可以與散熱器600a圍繞記憶體封裝400a的方式相似，可以參考上面對散熱器600a的描述，在此不再贅述。
在一些實施例中，散熱器600c透過諸如濺射製程的塗覆製程形成。因此，散熱器600c可以共形地形成，覆蓋SOC封裝300a的上表面324的一部分和側面(側表面)325的一部分。在一些實施例中，如圖5、6A和6B所示，散熱器600c形成為不覆蓋SOC封裝300a的頂表面(上表面)324的與導電結構314a重疊的剩餘部分。導電結構314a和/或導電結構432與散熱器600c分開以避免導電結構314a和/或導電結構432與散熱器600c之間的短路。此外，散熱器600c可以形成為與SOC封裝300a的模塑料312接觸。此外，散熱器600c可以形成為不覆蓋SOC封裝300a的基板316的側表面(側表面325的一部分)和底表面326，因為邏輯晶粒302產生的熱量主要傳遞到記憶體封裝400a的上層。在一些實施例中，散熱器600a、600b和600c可以由相同或相似的材料形成。在一些實施例中，散熱器600c的厚度可以比散熱器600a的厚度薄，並且散熱器600c的厚度可以與散熱器600b的厚度相同。
在一些實施例中，半導體封裝組件500a、500b和500c使用填充在上部記憶體封裝400a和下部SOC封裝300a之間的間隙的底部填充物450來降低從SOC封裝300a到記憶體封裝400a的熱阻。此外，記憶體封裝400a和SOC封裝300a 可以具有靠近封裝邊緣的合適引腳分配。因此，可以在沒有為SOC封裝300a和記憶體封裝400a之間的電連接提供中介層的情況下製造SOC封裝300a。因此，可以進一步降低半導體封裝組件500a、500b和500c的高度。在一些實施例中，半導體封裝組件500a、500b和500c還包括設置在記憶體封裝400a的底表面422和SOC封裝300a的上表面324之間的散熱器600a、600b和600c。散熱器600a、600b和600c與邏輯晶粒302的背表面303接觸，從而提供了附加的散熱路徑，除了原來的散熱路徑(例如，從下SOC封裝300a到上記憶體封裝400a的導電路徑)外，還直接將來自SOC封裝300a的熱量散發到外部環境。因此，可以進一步提高半導體封裝組件500a、500b和500c的散熱能力。
圖7是根據本發明的一些實施例的半導體封裝組件500d的橫截面。為簡潔起見，下文實施例的與先前參照圖1、2A-2C、3、4A-4C、5、6A和6B描述的那些相同或相似的元件(或部件、組件)不再重複。
在一些實施例中，半導體封裝組件500d是三維(3D)封裝中封裝(PIP)半導體封裝組件。半導體封裝組件500b可以包括安裝在基座200上的至少兩個垂直堆疊的晶片級半導體封裝。如圖7所示，在一些實施例中，半導體封裝組件500d包括系統單晶片(SOC)封裝300b，記憶體封裝400b垂直堆疊在SOC封裝300b上。
如圖7所示，SOC封裝300b透過接合製程安裝在基底200的晶粒附接表面202上。SOC封裝300a和SOC封裝300b之間的區別之一在於SOC封裝300b包括設置在基板316的表面327上的導電結構314b，其中邏輯晶粒302設置在基板316上並且電連接到基板316。在一些實施例中，導電結構314b包括單一結構或複合結構。例如，導電結構314b可以包括與導電結構314a相同或相似的單個結構。例如，導電結構314b可以包括複合結構，該複合結構包括彼此連接的導電結構314b1和導電結構314b2。在一些實施例中，導電結構314b1包括與導電結構 314a相同或相似的結構。在一些實施例中，導電結構314b2包括預焊(pre-solder)結構。
SOC封裝300a和SOC封裝300b之間的另一個區別在於，圍繞邏輯晶粒302的SOC封裝300b的模塑料312與背表面303(邏輯晶粒302的背表面303)和邏輯晶粒302接觸。此外，模塑料化合物(模塑料)312覆蓋邏輯晶粒302的整個背表面303。模塑料312覆蓋邏輯晶粒302的背表面303，使得邏輯晶粒302的背表面303未從模塑料312露出。
在一些實施例中，在製造SOC封裝300b時沒有阻焊層313和焊盤315覆蓋與基板316相對的模塑料312的上表面。因此，模塑料312的上表面可以用作SOC封裝300b的上表面324。導電結構314b穿過模塑料312並從模塑料312的上表面暴露出遠離基板316(即，SOC封裝300b的上表面324)。
如圖7所示，記憶體封裝400b透過接合製程堆疊在SOC封裝300b上。記憶體封裝400a和記憶體封裝400b之間的區別之一在於記憶體封裝400b在製造時沒有如圖1所示的導電結構432。在一些實施例中，記憶體封裝400b堆疊在SOC封裝300b上，它們之間沒有間隙。也即基板418的底表面422與SOC封裝300b的上表面324直接接觸，因此相較於圖1的實施例，圖7的實施例中無需設置底部填充物450，從而可以更高效的散熱(例如無需設置散熱器600a也可以高效散熱)。此外，底部記憶體封裝400b的基板418的表面422可以與SOC封裝300b的上表面324接觸，而在它們之間沒有間隙。如圖7所示，靠近記憶體封裝400b的基板418的底表面422的金屬焊盤430可以與SOC封裝300b的對應導電結構314b接觸。在一些實施例中，模塑料312與記憶體封裝400b的基板418的底表面422接觸。
在一些實施例中，半導體封裝組件500d被設計成將記憶體封裝400b堆疊在SOC封裝300b上，以使記憶體封裝400b的基板418的底表面422與SOC 封裝300b的導電結構314b接觸而在它們之間不存在間隙的方式。因此，可以降低從SOC封裝300b到記憶體封裝400b的熱阻。此外，可以進一步提高半導體封裝組件500d的散熱能力。此外，記憶體封裝400b和SOC封裝300b可以具有靠近封裝邊緣的合適引腳分配。因此，SOC封裝300b可以在沒有中介層、阻焊層和靠近上表面324的對應焊盤的情況下製造，以提供SOC封裝300b和記憶體封裝400b之間的電連接。此外，記憶體封裝400b可以在記憶體封裝400b的底表面422和SOC封裝300b的上表面324之間沒有導電結構(例如圖1所示的導電結構432)的情況下製造。因此，可以進一步降低半導體封裝組件500d的高度。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
500a:半導體封裝組件
200:基座
202,326,327:表面
300a:SOC封裝
302:邏輯晶粒
303:背表面
304,310,315,332,408,410,424,426,430:焊盤
306:前表面
312,412:模塑料
313:阻焊層
314a:導電結構
316,418:基板
317:IMD層
318:導電跡線
322:導電結構
320:接觸焊盤
324,413,420:上表面
325,415:側表面
330:電子元件
400a:記憶體封裝
402,404:記憶體晶粒
414,416:接合引線
422:底表面
428:電路
432:導電結構
450:底部填充物
600a:散熱器
602:粘合劑

Claims (26)

  1. 一種半導體封裝組件，包括：系統單晶片封裝，包括：邏輯晶粒，具有焊盤；以及第一基板，透過該焊盤電連接到該邏輯晶粒；記憶體封裝，堆疊在該系統單晶片封裝上，包括：第二基板，具有上表面和底表面；以及記憶體晶粒，安裝在該第二基板的該上表面上並使用接合引線電連接到該第二基板；以及散熱器，位於該系統單晶片封裝和該記憶體封裝之間，其中該散熱器與遠離該焊盤的該邏輯晶粒的背表面接觸，其中該散熱器為一體結構。
  2. 如請求項1之半導體封裝組件，還包括：底部填充物，填充該系統單晶片封裝和該記憶體封裝之間的間隙，其中該底部填充物與該散熱器接觸。
  3. 如請求項2之半導體封裝組件，其中，該散熱器位於該底部填充物和該邏輯晶粒的背表面之間。
  4. 如請求項1之半導體封裝組件，其中，該散熱器與該第二基板的底表面部分重疊。
  5. 如請求項4之半導體封裝組件，其中，該散熱器覆蓋整個該記憶體晶粒。
  6. 如請求項4之半導體封裝組件，其中，該散熱器覆蓋該記憶體封裝的上表面；或者，該散熱器覆蓋該第一基板的上表面。
  7. 如請求項4之半導體封裝組件，其中，該散熱器環繞該記憶體封裝並且完全或部分地覆蓋該記憶體封裝的上表面和側表面。
  8. 如請求項4之半導體封裝組件，其中，該散熱器環繞該系統單晶片封裝的側表面並且部分地覆蓋該系統單晶片封裝的上表面。
  9. 如請求項1之半導體封裝組件，其中，該系統單晶片封裝包括：模塑料，圍繞該邏輯晶粒，與該第一基板和該邏輯晶粒接觸；以及第一導電結構，穿過該模塑料並電連接到該記憶體封裝，其中該系統單晶片封裝的該第一導電結構與該散熱器分離。
  10. 如請求項9之半導體封裝組件，其中該記憶體封裝包括：第二導電結構，設置在該第二基板的該底表面上並電連接到該系統單晶片封裝的該第一導電結構，其中該記憶體封裝的該第二導電結構與該散熱器分離。
  11. 如請求項10之半導體封裝組件，其中，該第二導電結構由該系統單晶片封裝和該記憶體封裝之間的底部填充物包圍。
  12. 如請求項1之半導體封裝組件，其中，該散熱器包括導電材料。
  13. 如請求項1之半導體封裝組件，還包括：粘合劑，位於該散熱器和該記憶體封裝之間。
  14. 一種半導體封裝組件，包括：系統單晶片封裝，包括：邏輯晶粒，其中該邏輯晶粒的背表面從該系統單晶片封裝的上表面暴露；以及第一基板，電連接到該邏輯晶粒；記憶體封裝，堆疊在該系統單晶片封裝上，包括：第二基板，具有上表面和底表面；以及記憶體晶粒，安裝在該第二基板的該上表面上並使用接合引線電連接到該第二基板；以及散熱器，與該第二基板的該底表面部分重疊，與該邏輯晶粒的背表面接觸，其中該散熱器為一體結構，其中，該散熱器設置在該系統單晶片封裝和該記憶體封裝之間。
  15. 如請求項14之半導體封裝組件，其中，該散熱器完全覆蓋該 邏輯晶粒的背表面。
  16. 如請求項14之半導體封裝組件，其中，該散熱器環繞在該系統單晶片封裝或該記憶體封裝周圍。
  17. 如請求項16之半導體封裝組件，其中，該散熱器圍繞該記憶體封裝並且覆蓋該記憶體封裝的上表面和側表面的部分。
  18. 如請求項16之半導體封裝組件，其中，該散熱器環繞該記憶體封裝並完全覆蓋該記憶體封裝的上表面和側表面。
  19. 如請求項16之半導體封裝組件，其中，該散熱器環繞該系統單晶片封裝的側表面並且部分地覆蓋該系統單晶片封裝的上表面。
  20. 如請求項14之半導體封裝組件，還包括：底部填充物，填充該系統單晶片封裝和該記憶體封裝之間的間隙，其中該散熱器與該底部填充物相鄰。
  21. 如請求項20之半導體封裝組件，其中，該散熱器在該底部填充物和該邏輯晶粒的背表面之間。
  22. 如請求項20之半導體封裝組件，其中，該系統單晶片封裝包括：模塑料，圍繞該邏輯晶粒，與該第一基板和該邏輯晶粒接觸；以及第一導電結構，穿過該模塑料並電連接到該記憶體封裝，其中該系統單晶片封裝的該第一導電結構與該散熱器分離。
  23. 如請求項22之半導體封裝組件，其中該記憶體封裝包括：第二導電結構，設置在該第二基板的底表面上，由該底部填充物包圍並且電連接到該系統單晶片封裝的該第一導電結構，其中該第二導電結構與該散熱器分離。
  24. 一種半導體封裝組件，包括： 系統單晶片封裝，包括：邏輯晶粒；以及第一基板，電連接到該邏輯晶粒；記憶體封裝，堆疊在該系統單晶片封裝上，該記憶體封裝與該系統單晶片封裝之間無間隙，該記憶體封裝包括：第二基板，具有上表面和底表面；以及記憶體晶粒，安裝在該第二基板的該上表面上並使用接合引線電連接到該第二基板；以及散熱器，位於該系統單晶片封裝和該記憶體封裝之間，並與該邏輯晶粒接觸，其中該散熱器為一體結構。
  25. 如請求項24之半導體封裝組件，其中該邏輯晶粒的背表面與該系統單晶片封裝的上表面對齊，其中散熱器與該邏輯晶粒的背表面接觸。
  26. 如請求項24之半導體封裝組件，還包括：底部填充物，填充該系統單晶片封裝和該記憶體封裝之間的間隙，其中該散熱器與該底部填充物和該邏輯晶粒的背表面接觸。
TW111130356A 2021-08-13 2022-08-12 半導體封裝組件 TWI843176B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163232704P 2021-08-13 2021-08-13
US63/232,704 2021-08-13
US17/812,786 2022-07-15
US17/812,786 US20230046413A1 (en) 2021-08-13 2022-07-15 Semiconductor package assembly

Publications (2)

Publication Number Publication Date
TW202308068A TW202308068A (zh) 2023-02-16
TWI843176B true TWI843176B (zh) 2024-05-21

Family

ID=85039846

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130356A TWI843176B (zh) 2021-08-13 2022-08-12 半導體封裝組件

Country Status (4)

Country Link
US (1) US20230046413A1 (zh)
CN (1) CN115706060A (zh)
DE (1) DE102022119185A1 (zh)
TW (1) TWI843176B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200611389A (en) * 2004-09-17 2006-04-01 Taiwan Semiconductor Mfg Co Ltd Integrated circuit package device and method for manufacturing the same
US20120007229A1 (en) * 2010-07-08 2012-01-12 International Business Machines Corporation Enhanced thermal management of 3-d stacked die packaging
TW201624641A (zh) * 2014-12-16 2016-07-01 聯發科技股份有限公司 半導體封裝體
US9673175B1 (en) * 2015-08-25 2017-06-06 Freescale Semiconductor,Inc. Heat spreader for package-on-package (PoP) type packages
EP3651194A1 (en) * 2010-07-20 2020-05-13 LSI Corporation Heat spreader for attaching to a substrate in an electronic device forming a stacked interconnect heat sink
CN111312698A (zh) * 2020-02-26 2020-06-19 通富微电子股份有限公司 一种堆叠式封装器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200611389A (en) * 2004-09-17 2006-04-01 Taiwan Semiconductor Mfg Co Ltd Integrated circuit package device and method for manufacturing the same
US20120007229A1 (en) * 2010-07-08 2012-01-12 International Business Machines Corporation Enhanced thermal management of 3-d stacked die packaging
EP3651194A1 (en) * 2010-07-20 2020-05-13 LSI Corporation Heat spreader for attaching to a substrate in an electronic device forming a stacked interconnect heat sink
TW201624641A (zh) * 2014-12-16 2016-07-01 聯發科技股份有限公司 半導體封裝體
US9673175B1 (en) * 2015-08-25 2017-06-06 Freescale Semiconductor,Inc. Heat spreader for package-on-package (PoP) type packages
CN111312698A (zh) * 2020-02-26 2020-06-19 通富微电子股份有限公司 一种堆叠式封装器件

Also Published As

Publication number Publication date
US20230046413A1 (en) 2023-02-16
DE102022119185A1 (de) 2023-02-16
CN115706060A (zh) 2023-02-17
TW202308068A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
TWI689055B (zh) 半導體封裝
EP2996146B1 (en) Semiconductor package assembly
US10468341B2 (en) Semiconductor package assembly
US9978729B2 (en) Semiconductor package assembly
US20170250165A1 (en) Semiconductor package assembly
US9941260B2 (en) Fan-out package structure having embedded package substrate
US10410969B2 (en) Semiconductor package assembly
US20160079205A1 (en) Semiconductor package assembly
TW201640599A (zh) 半導體封裝及其製作方法
US11908759B2 (en) Semiconductor device
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
TW201901908A (zh) 電子封裝件及其製法
TW202123394A (zh) 半導體封裝
TW202230711A (zh) 半導體封裝
US10147674B2 (en) Semiconductor package assembly
CN109411418B (zh) 电子封装件及其制法
TWI823618B (zh) 電子封裝件
TWI843176B (zh) 半導體封裝組件
CN106469706B (zh) 电子封装件及其制法
US20230253389A1 (en) Semiconductor package assembly
TWI856575B (zh) 裸晶封裝、積體電路封裝及其製造方法
US20240290701A1 (en) Electronic package and manufacturing method thereof
TWI447869B (zh) 晶片堆疊封裝結構及其應用
US20230317693A1 (en) Die package, ic package and manufacturing process thereof
TWI585924B (zh) 隨機動態記憶體晶片封裝結構