TWI841473B - 借助電子熔絲資料準備來進行預定通訊架構中的記憶體裝置的配置管理的方法、記憶體裝置的記憶體控制器、記憶體裝置、電子裝置、主機裝置以及電腦可讀介質 - Google Patents

借助電子熔絲資料準備來進行預定通訊架構中的記憶體裝置的配置管理的方法、記憶體裝置的記憶體控制器、記憶體裝置、電子裝置、主機裝置以及電腦可讀介質 Download PDF

Info

Publication number
TWI841473B
TWI841473B TW112130327A TW112130327A TWI841473B TW I841473 B TWI841473 B TW I841473B TW 112130327 A TW112130327 A TW 112130327A TW 112130327 A TW112130327 A TW 112130327A TW I841473 B TWI841473 B TW I841473B
Authority
TW
Taiwan
Prior art keywords
memory
electronic fuse
memory controller
memory device
host device
Prior art date
Application number
TW112130327A
Other languages
English (en)
Other versions
TW202429326A (zh
Inventor
方苰任
洪國章
吳律廷
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Application granted granted Critical
Publication of TWI841473B publication Critical patent/TWI841473B/zh
Publication of TW202429326A publication Critical patent/TW202429326A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一種借助電子熔絲資料準備來進行預定通訊架構中的記憶體裝置的配置管理的方法包含：利用一記憶體控制器來透過記憶體控制器的一傳輸介面電路以自一主機裝置接收一第一命令；利用記憶體控制器來執行針對記憶體裝置之大量生產初始化的至少一程序，例如，至少一程序之中一第一程序的操作包含自電子熔絲電路取得電子熔絲資訊，根據電子熔絲資訊來準備受保護電子熔絲資料，與將受保護電子熔絲資料儲存至一非揮發性記憶體中；以及利用記憶體控制器來透過傳輸介面電路以將一第一回應傳送至主機裝置，其中第一回應係因應第一命令來傳送至主機裝置。

Description

借助電子熔絲資料準備來進行預定通訊架構中的記憶體裝置的配置管理的方法、記憶體裝置的記憶體控制器、記憶體裝置、電子裝置、主機裝置以及電腦可讀介質
本發明係有關於記憶體控制，且尤指一種借助電子熔絲(electronic fuse, eFuse)資料準備來進行預定通訊架構中的記憶體裝置的配置管理的方法、相關裝置以及相關電腦可讀介質，其中裝置的範例可包含有記憶體裝置、記憶體裝置的記憶體控制器、包含有記憶體裝置的電子裝置等等。
記憶體裝置可包含有快閃記憶體以供儲存資料，而針對快閃記憶體的存取管理相當複雜，舉例來說，記憶體裝置可以是一記憶卡、一固態硬碟(solid state drive, SSD)或一嵌入式儲存裝置（例如符合通用快閃儲存規範(universal flash storage, UFS)的嵌入式儲存裝置）。此外，多個一次性編程位元可用以分別定義記憶體裝置的不同硬體配置，當記憶體裝置的製造商嘗試根據通用快閃儲存規範來實現記憶體裝置時，可能會發生某些問題，尤其是，在記憶體裝置的大量生產(mass production, MP)階段之前的初步階段（例如設計階段）中，控制器積體電路(integrated circuit, IC)供應商可能原本提供具有多個一次性編程單元（例如多個電子熔絲單元）的一控制器積體電路以供儲存多個一次性編程位元，由於自一次性編程單元（例如電子熔絲單元）加載一次性編程位元相當耗時，因此當一次性編程位元的總位元數增加時，操作於記憶體裝置之使用者階段的記憶體裝置的性能可能會相對應地下降。舉例來說，於硬體重製或店員開啟之後的初始化的期間，記憶體裝置可能會消耗太多時間在讀取電子熔絲單元，其導致具備有該記憶體裝置之任一個裝置的整體性能下降。此外，在一次性編程位元的讀取次數不超過某一數值（例如2000萬）的情況下一次性編程位元可被正確地自電子熔單元讀取，但對於更大的讀取次數來說，電子熔絲單元的可靠性可能需要進一步的驗證，亦即，在長時間使用後一次性編程位元可能無法被正確地自電子熔單元讀取。先前技術嘗試解決此問題，然而，可能引入了更多問題（例如某些副作用），因此，需要一種創新的方法以及相關架構來在不引入副作用的情況下或藉由不太可能引入副作用的方式解決該些問題。
因此，本發明的目的之一在於提供一種借助電子熔絲資料準備來進行預定通訊架構（例如通用快閃儲存通訊架構）中的記憶體裝置的配置管理的方法、相關裝置以及相關電腦可讀介質，以解決上述問題。
本發明之至少一實施例提供了一種借助電子熔絲資料準備來進行一預定通訊架構中的一記憶體裝置的配置管理的方法，其中該方法可應用於記憶體裝置的一記憶體控制器。記憶體裝置可包含有記憶體控制器以及一非揮發性記憶體，以及非揮發性記憶體可包含有至少一非揮發性記憶體元件（例如一個或多個非揮發性記憶體元件）。該方法可包含有：於記憶體裝置的一大量生產階段的期間，利用記憶體控制器來透過記憶體控制器的一傳輸介面電路以自一主機裝置接收一第一命令；於記憶體裝置的大量生產階段的期間，在自主機裝置接收第一命令之後，利用記憶體控制器來執行針對記憶體裝置之大量生產初始化的至少一程序，其中至少一程序之中的一第一程序的操作包含有：自記憶體控制器內的一電子熔絲電路取得電子熔絲資訊；根據電子熔絲資訊來準備記憶體控制器內的一隨機存取記憶體中的受保護電子熔絲資料；以及將受保護電子熔絲資料儲存至非揮發性記憶體中以作為在記憶體裝置之一使用者階段中的電子熔絲資訊的代替；以及於記憶體裝置的大量生產階段的期間，在執行至少一程序之後，利用記憶體控制器來透過傳輸介面電路以將一第一回應傳送至主機裝置，其中第一回應係因應第一命令來傳送至主機裝置。
除了上述方法之外，本發明亦提供了一種記憶體裝置的記憶體控制器，其中記憶體裝置包含有記憶體控制器以及一非揮發性記憶體。非揮發性記憶體可包含有至少一非揮發性記憶體元件（例如一個或多個非揮發性記憶體元件），此外，記憶體控制器包含有一處理電路，其中處理電路係用以根據來自一主機裝置的複數個主機命令來控制記憶體控制器，以允許主機裝置透過記憶體控制器來存取非揮發性記憶體，並且借助電子熔絲資料準備來進行一預定通訊架構中的記憶體裝置的配置管理。記憶體控制器另包含有一傳輸介面電路，並且傳輸介面電路係用以與主機裝置進行通訊，舉例來說，於記憶體裝置的一大量生產階段的期間，記憶體控制器透過記憶體控制器的傳輸介面電路以自主機裝置接收一第一命令；於記憶體裝置的大量生產階段的期間，在自主機裝置接收第一命令之後，記憶體控制器執行針對記憶體裝置之大量生產初始化的至少一程序，其中至少一程序之中的一第一程序的操作包含有：自記憶體控制器內的一電子熔絲電路取得電子熔絲資訊；根據電子熔絲資訊來準備記憶體控制器內的一隨機存取記憶體中的受保護電子熔絲資料；以及將受保護電子熔絲資料儲存至非揮發性記憶體中以作為在記憶體裝置之一使用者階段中的電子熔絲資訊的代替；以及於記憶體裝置的大量生產階段的期間，在執行至少一程序之後，記憶體控制器透過傳輸介面電路以將一第一回應傳送至主機裝置，其中第一回應係因應第一命令來傳送至主機裝置。
除了上述方法外，本發明亦提供了一種包含有上述記憶體控制器的記憶體裝置，其中記憶體裝置包含有：非揮發性記憶體，用以儲存資訊；以及記憶體控制器，耦接於非揮發性記憶體，並用以控制記憶體裝置的操作。
除了上述方法外，本發明亦提供了一種包含有上述記憶體裝置的電子裝置，其中電子裝置另包含有耦接於記憶體裝置的主機裝置。主機裝置可包含有：至少一處理器，用以控制主機裝置的操作；以及一電源供應電路，耦接於至少一處理器，並用以提供電源給至少一處理器以及記憶體裝置。此外，記憶體裝置提供儲存空間給主機裝置。
本發明之至少一實施例提供了一種借助電子熔絲資料準備來進行一預定通訊架構中的一記憶體裝置的配置管理的方法，其中該方法可應用於耦接至記憶體裝置的一主機裝置，記憶體裝置可包含有一記憶體控制器以及一非揮發性記憶體，以及非揮發性記憶體可包含有至少一非揮發性記憶體元件（例如一個或多個非揮發性記憶體元件）。該方法可包含有：於記憶體裝置的一大量生產階段的期間，透過主機裝置的一傳輸介面電路來將一第一命令自主機裝置傳送至記憶體控制器，以觸發記憶體控制器來執行針對記憶體裝置之大量生產初始化的至少一程序，其中至少一程序之中的一第一程序的操作包含有：自記憶體控制器內的一電子熔絲電路取得電子熔絲資訊；根據電子熔絲資訊來準備記憶體控制器內的一隨機存取記憶體中的受保護電子熔絲資料；以及將受保護電子熔絲資料儲存至非揮發性記憶體中以作為記憶體裝置之一使用者階段中的電子熔絲資訊的代替；於記憶體裝置的大量生產階段的期間，在傳送第一命令來觸發記憶體控制器以執行至少一程序之後，等待來自記憶體控制器的一第一回應；以及於記憶體裝置的大量生產階段的期間，透過傳輸介面電路以自記憶體控制器接收第一回應，其中第一回應係因應第一命令來自記憶體控制器傳送至主機裝置。
除了上述方法之外，本發明亦提供了一種根據該方法來操作的主機裝置，並亦提供了一種電腦可讀介質，其中電腦可讀介質儲存著一程式碼，以及當藉由主機裝置執行程式碼時，主機裝置係根據該方法來操作。舉例來說，程式碼可代表一主機端程式碼（例如一大量生產工具），根據某些實施例，運行著主機端程式碼（例如大量生產工具）的主機裝置可將第一命令（例如供應商特定命令(vendor specific command)，諸如供應商定義命令(vendor-defined command)）傳送至記憶體裝置來開始針對記憶體裝置的大量生產初始化運行上述至少一程序（例如一大量生產初始化程序以及一電子熔絲處置程序(eFuse handling procedure)），以進行配置管理。
根據某些實施例，該裝置可包含有電子裝置的至少一部分（例如一部分或全部），舉例來說，該裝置可包含有記憶體裝置內的記憶體控制器，又例如，該裝置可包含有記憶體裝置，又例如，該裝置可包含有主機裝置，在某些範例中，該裝置可包含有電子裝置。
本發明的方法以及相關裝置可保證在不同情況中適當地操作記憶體裝置，舉例來說，於記憶體裝置的大量生產階段的期間，受保護電子熔絲資料已經完善地準備於非揮發性記憶體中。於使用者階段初始化（例如在記憶體裝置之使用者階段中硬體重製或電源啟動之後的初始化）的期間，記憶體控制器可快速地將受保護電子熔絲資料自非揮發性記憶體加載至記憶體控制器內的隨機存取記憶體而無需自記憶體控制器內的電子熔絲電路加載任一電子熔絲資訊，以即時地完成使用者階段初始化，並因此可保證記憶體裝置在一預定使用者階段初始化時間中準備好被主機裝置所使用。此外，本發明的方法以及相關裝置可在不引入副作用的情況下或藉由不太可能引入副作用的方式解決先前技術所遇到的問題。
第1圖為依據本發明一實施例之電子裝置10的示意圖，其中電子裝置10可包含有主機裝置50以及記憶體裝置100。主機裝置50可包含有至少一處理器（例如一個或多個處理器；其可被統稱為處理器52）、儲存著程式碼52C的電腦可讀介質(computer-readable medium)52M、電源供應電路54以及傳輸介面電路58，其中處理器52與傳輸介面電路58可透過匯流排而彼此耦接，並且可耦接於電源供應電路54來取得電源。處理器52可用以控制主機裝置50的操作，以及電源供應電路54係用以提供電源至處理器52、傳輸介面電路58以及記憶體裝置100，並輸出一個或多個驅動電壓至記憶體裝置100。記憶體裝置100可用以提供儲存空間給主機裝置50，並且可自主機裝置50取得一個或多個驅動電壓以作為記憶體裝置100的電源。主機裝置50的範例可包含有但不限於：多功能手機、平板電腦、可穿戴裝置以及個人電腦，例如桌上型電腦以及筆記型電腦，記憶體裝置100的範例可包含有但不限於：可攜式記憶體裝置（例如符合SD / MMC、CF、MS或XD規範的記憶卡、固態硬碟(solid state drive, SSD)以及不同類型的嵌入式記憶體裝置（例如符合通用快閃儲存(universal flash storage, UFS)規範或嵌入式多媒體卡(embedded multi media card, eMMC)規範的嵌入式記憶體裝置）。此外，電腦可讀介質52M可藉由一個或多個硬碟(hard disk drive, HDD)、一個或多個固態硬碟等等來實現。根據本實施例，記憶體裝置100可包含有一控制器，諸如記憶體控制器110，並且可另包含有非揮發性記憶體120（為簡潔起見，在第1圖中標記為“NV記憶體”），其中記憶體控制器110係用以存取非揮發性記憶體120，以及非揮發性記憶體120係用以儲存資訊。非揮發性記憶體120可包含有至少一非揮發性記憶體元件（例如一個或多個非揮發性記憶體元件），諸如複數個非揮發性記憶體元件122-1、122-2、…、以及122-N（為簡潔起見，在第1圖中分別標記為“NV記憶體元件”），其中“N”可以代表大於1的正整數。舉例來說，非揮發性記憶體120可以是快閃記憶體，並且複數個非揮發性記憶體元件122-1、122-2、…、以及122-N可以是複數個快閃記憶體晶片或複數個快閃記憶體裸晶(die)，但是本發明不限於此。
如第1圖所示，記憶體控制器110可包含有一處理電路（例如微處理器112）、一儲存單元（例如唯讀記憶體(read-only memory, ROM)112M；為簡潔起見，標記為“ROM”）、控制邏輯電路114、隨機存取記憶體116（random access memory, RAM；為簡潔起見，標記為“RAM”，舉例來說，其可以藉由靜態隨機存取記憶體(static random access memory, SRAM)來實現）、包含有多個電子熔絲(electronic fuse, eFuse)單元117F的電子熔絲電路117以及傳輸介面電路118，其中上述元件之至少一部分（例如一部分或全部）可通過匯流排彼此耦接。隨機存取記憶體116可用以提供內部儲存空間給記憶體控制器110（例如可暫時地儲存資訊），但是本發明不限於此，此外，本實施例之唯讀記憶體112M係用以儲存程式碼112C，並且微處理器112係用以執行程式碼112C以控制非揮發性記憶體120的存取，要注意的是，程式碼112C也可被儲存於隨機存取記憶體116或任一類型的記憶體，此外，控制邏輯電路114可用以控制非揮發性記憶體120，並包含有一錯誤校正碼(error correction code, ECC)電路（未顯示於第1圖），其中錯誤校正碼電路可進行錯誤校正碼編碼以及錯誤校正碼解碼以保護資料及/或進行錯誤校正。傳輸介面電路118可包含有多個子電路，並且該多個子電路可彼此互動以進行通訊，傳輸介面電路118可符合不同通訊規範（例如序列先進技術附件(Serial Advanced Technology Attachment, SATA)規範、通用序列匯流排(Universal Serial Bus, USB)規範、快捷外部連接標準(Peripheral Component Interconnect Express, PCIe)規範、嵌入式多媒體卡規範或通用快閃儲存規範）之中的一個或多個通訊規範，並可為記憶體裝置100來根據該一個或多個通訊規範與主機裝置50（例如傳輸介面電路58）進行通訊。類似地，傳輸介面電路58可符合該一個或多個通訊規範，並可為主機裝置50來根據該一個或多個通訊規範與記憶體裝置100（例如傳輸介面電路118）進行通訊。舉例來說，傳輸介面電路118的該多個子電路可包含有通用快閃儲存控制器118C（為簡潔起見，標記為“UFS控制器”）、標準化通訊協定(Unified Protocol，通常稱為UniPro)電路118U（為簡潔起見，標記為“UniPro電路”）以及一實體層(physical layer, PHY)電路（例如符合MIPI聯盟相關規格之M實體層(M-PHY)電路118M），並且傳輸介面電路58可被實現為具有與傳輸介面電路118之電路架構類似或相同的電路架構（例如多個相對應的子電路），但是本發明不限於此。
在本實施例中，主機裝置50可以藉由將複數個主機命令以及相對應的邏輯位址傳送至記憶體控制器110來間接地存取記憶體裝置100內的非揮發性記憶體120。記憶體控制器110接收複數個主機命令以及相對應的邏輯位址，並且分別將複數個機命令轉換成複數個記憶體操作命令（其可簡稱為操作命令），再利用複數個操作命令來控制非揮發性記憶體120，以對非揮發性記憶體120內相對應的實體位址的記憶體單元或資料頁面(data page)進行讀取或寫入/編程等等，其中實體位址可以與邏輯位址相關。舉例來說，記憶體控制器110可產生或更新至少一邏輯至實體(logical-to-physical, L2P)位址映射表來管理實體位址與邏輯位址之間的關係，其中非揮發性記憶體120可儲存全域(global)邏輯至實體位址映射表120T以供記憶體控制器110控制記憶體裝置100來存取非揮發性記憶體120中的資料，但是本發明不限於此。舉例來說，非揮發性記憶體120可儲存多個系統內編程碼(in-system programming code, ISP code)以分別提供記憶體裝置100（例如記憶體控制器110）不同功能，記憶體控制器110可將該多個系統內編程碼之中的任一系統內編程碼自非揮發性記憶體120加載至記憶體控制器110內的至少一儲存區域（例如隨機存取記憶體116中的一程式碼區域），而處理電路（例如微處理器112）可運行上述任一系統內編程碼以使得記憶體裝置100（例如記憶體控制器110）具備有對應於上述不同功能之中對應於上述任一系統內編程碼的功能。
為了更好的理解，全域邏輯至實體位址映射表120T可位於非揮發性記憶體122-1元件內的一預定區域（例如一系統區域）中，其中該多個系統內編程碼之中的一個或多個系統內編程碼可位於非揮發性記憶體122-1元件內的一個或多個預定區域（例如一個或多個程式碼區域）中，但是本發明不限於此。舉例來說，全域邏輯至實體位址映射表120T可被劃分成複數個區域(local)邏輯至實體位址映射表，並且該複數個區域邏輯至實體位址映射表可儲存於非揮發性記憶體元件122-1、122-2以及122-N的一個或多個非揮發性記憶體元件中，尤其是，可分別儲存於非揮發性記憶體元件122-1、122-2以及122-N中。當需要時，記憶體控制器110可將全域邏輯至實體位址映射表120T的至少一部分（例如一部分或全部）加載至隨機存取記憶體116或其它記憶體中。舉例來說，記憶體控制器110可將該複數個區域邏輯至實體位址映射表之中的一區域邏輯至實體位址映射表加載至隨機存取記憶體116以作為一暫時邏輯至實體位址映射表116T，以供根據儲存為暫時邏輯至實體位址映射表116T的該區域邏輯至實體位址映射表來存取非揮發性記憶體120中的資料，但是本發明不限於此。
此外，上述至少一非揮發性記憶體元件（例如一個或多個非揮發性記憶體元件，諸如{122-1, 122-2, …, 122-N }）可包含有複數個區塊，其中記憶體控制器110可對非揮發性記憶體120進行資料抹除操作的最小單位為一區塊，並且記憶體控制器110可對非揮發性記憶體120進行資料寫入操作的最小單位為一頁面，但是本發明不限於此。舉例來說，非揮發性記憶體元件122-1、122-2、…以及122-N之中的任一個非揮發性記憶體元件122-n（符號“n”可代表在區間[1，N]中的任一整數）可包含有多個區塊，並且該多個區塊內的一區塊可包含並記錄一特定頁面數量，其中記憶體控制器110可根據一區塊位址以及一頁面位址來存取該多個區塊內某個區塊的某個頁面。
基於第1圖所示之架構，記憶體裝置100（例如記憶體控制器110）可用以進行記憶體裝置100的配置管理。為了更好的理解，主機裝置50以及記憶體裝置100可藉由各自的連接器（未顯示於第1圖）來彼此耦接，並且記憶體裝置100可自主機裝置50分離出來。舉例來說，一第一主機裝置可用以作為在記憶體裝置100之一大量生產(mass production, MP)階段中的主機裝置50，其中該第一主機裝置可代表運行著一主機端程式碼（例如一大量生產工具）的一主機裝置。又例如，一第二主機裝置可用以作為在記憶體裝置100之一使用者階段的主機裝置50，其中該第二主機裝置可代表具備有記憶體裝置100的一主機裝置以供記憶體裝置100之使用者的日常使用。
第2圖繪示依據本發明一實施例之借助電子熔絲資料準備來進行預定通訊架構（例如通用快閃儲存通訊架構）中的記憶體裝置（例如第1圖所示之記憶體裝置100）的配置管理之方法的大量生產初始化控制方案。該方法可應用於第1圖所示之架構，舉例來說，電子裝置10、主機裝置50、記憶體裝置100以及記憶體控制器110，尤其是，記憶體控制器110內的元件。
在記憶體裝置100的大量生產階段中，主機裝置50（例如該第一主機裝置）可運行程式碼52C（例如大量生產工具）以控制記憶體裝置100的大量生產初始化。於大量生產初始化的期間，記憶體裝置100（例如記憶體控制器110）可用以進行配置管理，尤其是，根據多個電子熔絲單元117F中的電子熔絲資訊EFI來產生隨機存取記憶體116中的受保護電子熔絲資料116eF，並將受保護電子熔絲資料116eF寫入至非揮發性記憶體120中以產生受保護電子熔絲資料120eF，其中受保護電子熔絲資料120eF可儲存於預定區域（例如系統區域）中，並且可視為受保護電子熔絲資料116eF的備份，但是本發明不限於此。要注意的是，當將受保護電子熔絲資料116eF寫入至非揮發性記憶體120中時，記憶體控制器110可對受保護電子熔絲資料116eF進行資料處理（例如錯誤校正碼編碼以及隨機化）以產生受保護電子熔絲資料116eF的一資料處理結果（例如一錯誤校正碼編碼與隨機化結果，諸如受保護電子熔絲資料116eF的一錯誤校正碼編程與隨機化版本），以作為受保護電子熔絲資料120eF。當需要時，舉例來說，在記憶體裝置100的使用者階段中，記憶體控制器110可對受保護電子熔絲資料120eF進行逆資料處理（例如錯誤校正碼解碼以及去隨機化）來產生受保護電子熔絲資料120eF的一逆資料處理結果（例如一錯誤校正碼解碼與去隨機化結果，諸如受保護電子熔絲資料120eF的一錯誤校正碼解碼與去隨機化版本），以作為受保護電子熔絲資料116eF。
如第2圖所示，在主機裝置40的主機端，主機裝置50（例如運行著程式碼52C（例如大量生產工具）的處理器52）可處於一閒置狀態，接著離開該閒置狀態以進行步驟S11、S12與S13的操作，並接著再次進入該閒置狀態。在記憶體裝置100的裝置端，記憶體裝置100（例如記憶體控制器110）可處於一閒置狀態，接著離開該閒置狀態以進行步驟S21、S22、S23與S24的操作，並接著再次進入該閒置狀態。
在步驟S11中，於記憶體裝置100的大量生產階段的期間，主機裝置50（例如運行著程式碼52C（例如大量生產工具）的處理器52）可準備一第一命令（為簡潔起見，在第2圖中標記為“準備命令”），尤其是，透過傳輸介面電路58來將該第一命令自主機裝置50傳送至記憶體裝置100（例如記憶體控制器110），以觸發記憶體控制器110來執行針對記憶體裝置100之大量生產初始化的至少一程序（例如一個或多個程序）。舉例來說，該第一命令可代表一供應商特定命令（例如一供應商定義命令(vendor-defined command)，其可被記憶體控制器100的供應商所定義），供應商特定命令可用以開始在記憶體裝置100上運行上述至少一程序，其中供應商特定命令可藉由通用快閃儲存規範的一寫入緩衝命令(write buffer command)來實現，但是本發明不限於此。
舉例來說，上述至少一程序之中的一第一程序的操作可包含有： (1)自記憶體控制器110內的電子熔絲電路117取得電子熔絲資訊EFI； (2)根據電子熔絲資訊EFI來準備記憶體控制器110內的隨機存取記憶體116中的受保護電子熔絲資料116eF，其中受保護電子熔絲資料116eF可包含有電子熔絲資訊EFI的一加密結果，舉例來說，記憶體控制器110可根據一預定加密方法來對電子熔絲資訊EFI進行加密以產生電子熔絲資訊EFI的該加密結果來作為受保護電子熔絲資料116eF；以及 (3)將受保護電子熔絲資料116eF儲存至非揮發性記憶體120中以產生受保護電子熔絲資料120eF，以作為在記憶體裝置100之使用者階段中的電子熔絲資訊EFI的代替，其中受保護電子熔絲資料120eF可包含有電子熔絲資訊EFI的加密結果； 其中該第一程序可代表一電子熔絲處置程序以供準備受保護電子熔絲資料120eF並儲存受保護電子熔絲資料120eF來產生受保護電子熔絲資料120eF，但是本發明不限於此。除了第一程序（例如電子熔絲處置程序）之外，上述至少一程序可另包含有另一程序，舉例來說，上述至少一程序之中的該另一程序的操作可包含有： (1)將至少一系統內編程碼（in-system programming code, ISP code；諸如多個系統內編程碼）自主機裝置50儲存至非揮發性記憶體120中，以供在記憶體裝置100的使用者階段中加載至隨機存取記憶體116上來提供記憶體裝置100的至少一相對應功能（例如上述不同功能）； 其中該另一程序可代表一大量生產初始化程序以供控制記憶體裝置100的大量生產初始化。
在步驟S12中，於記憶體裝置100的大量生產階段的期間，在傳送第一命令以觸發記憶體控制器110來執行上述至少一程序之後，主機裝置50（例如運行著程式碼52C（例如大量生產工具）的處理器52）可等待因應第一命令而藉由記憶體裝置100（例如記憶體控制器100）所傳送的一第一回應（為簡潔起見，在第2圖中標記為“等待回應”）。
在步驟S13中，於記憶體裝置100的大量生產階段的期間，主機裝置50（例如運行著程式碼52C（例如大量生產工具）的處理器52）可透過傳輸介面電路58來自記憶體裝置100（例如記憶體控制器100）接收第一回應（為簡潔起見，在第2圖中標記為“取得回應”）。舉例來說，第一命令可代表供應商特定命令（例如供應商定義命令），並且第一回應可代表對應於供應商特定命令（例如供應商定義命令）的一供應商特定回應（例如一供應商定義回應），以供指示記憶體裝置100（例如記憶體控制器100）所進行之大量生產初始化的一處理結果。
在步驟S21中，於記憶體裝置100的大量生產階段的期間，記憶體裝置100（例如記憶體控制器100）可透過傳輸介面電路118來自主機裝置50接收第一命令（為簡潔起見，在第2圖中標記為“接收命令”）。
在接收到來自主機裝置50的第一命令之後，記憶體裝置100（例如記憶體控制器100）可執行針對記憶體裝置100之大量生產初始化的上述至少一程序，其中上述至少一程序可包含有大量生產初始化程序以及電子熔絲處置程序。
在步驟S22中，於記憶體裝置100的大量生產階段的期間，記憶體裝置100（例如記憶體控制器100）可執行大量生產初始化程序。
在步驟S23中，於記憶體裝置100的大量生產階段的期間，記憶體裝置100（例如記憶體控制器100）可執行電子熔絲處置程序。
在步驟S24中，於記憶體裝置100的大量生產階段的期間，在執行上述至少一程序（例如大量生產初始化程序以及電子熔絲處置程序）之後，記憶體裝置100（例如記憶體控制器100）可透過傳輸介面電路118來將第一回應傳送至主機裝置50（為簡潔起見，標記為“傳送回應”）。
為了更好的理解，該方法可藉由第2圖所示之主機裝置50與記憶體裝置100之各自的工作流程來闡明，但是本發明不限於此，根據某些實施例，一個或多個步驟可於第2圖所示之主機裝置50與記憶體裝置100之各自的工作流程的任一個工作流程中增加、刪除或修改，舉例來說，記憶體裝置100（例如記憶體控制器100）可用以先執行大量生產初始化程序的至少一操作（例如一個或多個操作），接著執行電子熔絲處置程序，再回到大量生產初始化程序。
根據某些實施例，在記憶體裝置100的大量生產階段之後，記憶體裝置100（例如記憶體控制器110）的韌體碼以及受保護電子熔絲資料120eF（例如記憶體控制器110的每一裸晶配置資訊(per-die configuration information)）已經被完善地準備於非揮發性記憶體120中，其中該韌體碼可包含有上述至少一系統內編程碼（例如多個系統內編程碼），但是本發明不限於此。為簡潔起見，對於該些實施例的類似內容在此不再重複詳細描述。
根據某些實施例，主機裝置50（例如第一主機裝置）可用以將針對記憶體裝置100之大量生產初始化的一裝置端程式碼傳送至記憶體控制器110，以供加載至記憶體控制器110內的隨機存取記憶體116上，其中該裝置端程式碼可包含有上述至少一程序（例如大量生產初始化程序以及電子熔絲處置程序），但是本發明不限於此。為簡潔起見，對於該些實施例的類似內容在此不再重複詳細描述。
第3圖繪示依據本發明一實施例之涉及第2圖所示之大量生產初始化控制方案的電子熔絲處置程序的工作流程，其中第2圖所示之步驟S23可包含有多個子步驟（例如第3圖所示之步驟），但是本發明不限於此。
在步驟S30中，記憶體裝置100（例如記憶體控制器110）可開始執行電子熔絲處置程序。
如第3圖上半部所示，記憶體裝置100（例如記憶體控制器110）可進行電子熔絲存取控制，其中電子熔絲存取控制可包含有步驟S31~步驟S33的操作。
在步驟S31中，記憶體裝置100（例如記憶體控制器110）可觸發電子熔絲電路117以自多個電子熔絲單元117F讀取電子熔絲資訊EFI。舉例來說，記憶體裝置100（例如記憶體控制器110）可根據一預定電子熔絲位址來讀取電子熔絲資訊EFI以觸發電子熔絲電路117來回傳自多個電子熔絲單元117F取得的電子熔絲資訊EFI。
在步驟S32中，記憶體裝置100（例如記憶體控制器110）可自電子熔絲電路117取得電子熔絲資訊EFI。
在步驟S33中，記憶體裝置100（例如記憶體控制器110）可對電子熔絲資訊EFI進行解碼。舉例來說，電子熔絲資訊EFI可包含有原始電子熔絲資訊(raw eFuse information)，並另包含有原始電子熔絲資訊的正確檢查資訊（例如原始電子熔絲資訊的哈希值(hash value)、循環冗餘校驗(Cyclic Redundancy Check, CRC)碼等等），其中記憶體控制器110可根據嵌入至電子熔絲資訊EFI中的正確檢查資訊來檢查電子熔絲資訊EFI是否有效，但是本發明不限於此，根據某些實施例，正確檢查資訊的實現可以變化。此外，記憶體控制器110可對電子熔絲資訊EFI進行解碼以產生原始電子熔絲資訊的計算後正確檢查資訊，以供與自電子熔絲電路117所取得之嵌入至電子熔絲資訊EFI中的正確檢查資訊進行比較，以對電子熔絲資訊EFI進行完整性檢查(integrity check)。
在步驟S34中，記憶體裝置100（例如記憶體控制器110）可檢查電子熔絲資訊EFI是否有效，如果是，進入步驟S35；如果否，進入步驟S38。記憶體控制器110可對電子熔絲資訊EFI進行整合檢查，尤其是，參考原始電子熔絲資訊來根據一預定計算規則進行計算以產生上述計算後正確檢查資訊（例如原始電子熔絲資訊的計算後哈希值、計算後循環冗餘校驗碼等等），並且可另將計算後正確檢查資訊（例如計算後哈希值或計算後循環冗餘校驗碼）與自電子熔絲電路117所取得之嵌入於電子熔絲資訊EFI中的正確檢查資訊（例如哈希值或循環冗餘校驗碼）進行比較，以判斷電子熔絲資訊EFI的有效性。舉例來說，記憶體控制器110可以以下方式來判斷電子熔絲資訊EFI是否有效： (1)當計算後正確檢查資訊（例如計算後哈希值或計算後循環冗餘校驗碼）等於嵌入於電子熔絲資訊EFI中的正確檢查資訊（例如哈希值或循環冗餘校驗碼）時，記憶體控制器110可判斷電子熔絲資訊EFI為有效（例如進入步驟S35）；以及 (2)當計算後正確檢查資訊（例如計算後哈希值或計算後循環冗餘校驗碼）不等於嵌入於電子熔絲資訊EFI中的正確檢查資訊（例如哈希值或循環冗餘校驗碼）時，記憶體控制器110可判斷電子熔絲資訊EFI為無效（例如進入步驟S38）。
在步驟S35中，記憶體裝置100（例如記憶體控制器110）可利用處理電路（例如微處理器112）來準備受保護電子熔絲資料116eF。
在步驟S36中，記憶體裝置100（例如記憶體控制器110）可將受保護電子熔絲資料116eF儲存至隨機存取記憶體116中。
在步驟S37中，記憶體裝置100（例如記憶體控制器110）可將受保護電子熔絲資料116eF寫入至非揮發性記憶體120內的至少一非揮發性記憶體區塊（例如一個或多個非揮發性記憶體區塊），以產生受保護電子熔絲資料120 eF。
在步驟S38中，記憶體裝置100（例如記憶體控制器110）可進行錯誤處理，尤其是，校正一個或多個錯誤及/或產生一錯誤訊息以供回傳至主機裝置50。
在步驟S39中，記憶體裝置100（例如記憶體控制器110）可回到大量生產初始化程序。
為了更好的理解，該方法可藉由第3圖所示之工作流程來闡明，但是本發明不限於此，根據某些實施例，一個或多個步驟可於第3圖所示之工作流程中增加、刪除或修改。
第4圖繪示依據本發明一實施例之第一控制方案的使用者階段啟動流程。為了更好的理解，假設第2圖所示之大量生產初始化控制方案的電子熔絲處置程序（例如第3圖所示之電子熔絲處置程序的工作流程）可以被暫時地停用(disabled)，但是本發明不限於此。
在步驟S41中，在記憶體裝置100之使用者階段中的一硬體重置或電源開啟之後，記憶體裝置（例如記憶體控制器110）可進行唯讀記憶體啟動，尤其是，利用處理電路（例如微處理器112）來運行唯讀記憶體112M的程式碼112C以進行一啟動程序，其中程式碼112C可包含有該啟動程序。
在步驟S42中，記憶體裝置（例如記憶體控制器110）可自非揮發性記憶體120來將上述至少一系統內編程碼（例如多個系統內編程碼）加載至隨機存取記憶體116中。
在步驟S43中，記憶體裝置（例如記憶體控制器110）可跳躍(jump)至上述至少一系統內編程碼（例如多個系統內編程碼），尤其是，利用處理電路（例如微處理器112）來運行上述至少一系統內編程碼（例如多個系統內編程碼），以提供記憶體裝置100的上述至少一相對應功能（例如上述不同功能）。
如第4圖下半部所示，記憶體裝置100（例如記憶體控制器110）可進行電子熔絲存取控制，其中本實施例的電子熔絲存取控制可包含有步驟S44~S46的操作。舉例來說，第4圖下半部所示的電子熔絲存取控制（例如步驟S44~S46的操作）可類似於或相同於第3圖上半部所示的電子熔絲存取控制（例如步驟S31~S33的操作），但是本發明不限於此。
在步驟S44中，記憶體裝置100（例如記憶體控制器110）可觸發電子熔絲電路117以自多個電子熔絲單元117F讀取電子熔絲資訊EFI。
在步驟S45中，記憶體裝置100（例如記憶體控制器110）可自電子熔絲電路117取得電子熔絲資訊EFI。
在步驟S46中，記憶體裝置100（例如記憶體控制器110）可對電子熔絲資訊EFI進行解碼。
在步驟S47中，記憶體裝置100（例如記憶體控制器110）可根據電子熔絲資訊EFI（例如原始電子熔絲資訊）來將多個電子熔絲選項(eFuse option)應用於記憶體裝置100（例如記憶體控制器110）的硬體架構，尤其是，根據電子熔絲資訊EFI來進行記憶體控制器110的相關硬體設置（為簡潔起見，在第4圖中標記為“將電子熔絲選項應用於硬體”）。
第5圖繪示依據本發明一實施例之該方法的使用者階段啟動流程。與第4圖所示之第一控制方案相比，在本實施例中第2圖所示之大量生產初始化控制方案的電子熔絲處置程序（例如第3圖所示之電子熔絲處置程序的工作流程）被停用。
在步驟S51中，在記憶體裝置100之使用者階段中的一硬體重置或電源開啟之後，記憶體裝置100（例如記憶體控制器110）可進行唯讀記憶體啟動，尤其是，利用處理電路（例如微處理器112）來運行唯讀記憶體112M的程式碼112C以進行一啟動程序，其中程式碼112C可包含有該啟動程序。
在步驟S52中，記憶體裝置（例如記憶體控制器110）可自非揮發性記憶體120來將上述至少一系統內編程碼（例如多個系統內編程碼）以及受保護電子熔絲資料120eF加載至隨機存取記憶體116中，尤其是，自非揮發性記憶體120來將受保護電子熔絲資料120eF加載至隨機存取記憶體116中以作為受保護電子熔絲資料116eF，其中受保護電子熔絲資料120eF與116eF皆可攜帶有原始電子熔絲資訊。
在步驟S53中，記憶體裝置（例如記憶體控制器110）可跳躍至上述至少一系統內編程碼（例如多個系統內編程碼），尤其是，利用處理電路（例如微處理器112）來運行上述至少一系統內編程碼（例如多個系統內編程碼），以提供記憶體裝置100的上述至少一相對應功能（例如上述不同功能）。
在步驟S54中，記憶體裝置（例如記憶體控制器110）可自隨機存取記憶體116取得受保護電子熔絲資料116eF，而不是進行第4圖所示的任一個電子熔絲存取控制。
在步驟S55中，記憶體裝置（例如記憶體控制器110）可根據受保護電子熔絲資料116eF（受保護電子熔絲資料116eF所攜帶的原始電子熔絲資訊）來將多個電子熔絲選項應用於記憶體裝置100（例如記憶體控制器110）的硬體架構，尤其是，根據受保護電子熔絲資料116eF來進行記憶體控制器110的相關硬體設置（為簡潔起見，在第5圖中標記為“將電子熔絲選項應用於硬體”）。
為了更好的理解，該方法可藉由第5圖所示之工作流程來闡明，但是本發明不限於此，根據某些實施例，一個或多個步驟可於第5圖所示之工作流程中增加、刪除或修改。
根據某些實施例，於記憶體裝置100的大量生產階段的期間，當執行第一程序（例如電子熔絲處置程序）時，記憶體控制器110可能已經根據預定加密方法來對電子熔絲資訊EFI進行加密以產生電子熔絲資訊EFI的加密結果來作為受保護電子熔絲資料116eF，以使得受保護電子熔絲資料120eF與116eF皆包含有記憶體裝置100之大量生產階段中電子熔絲資訊EFI的加密結果。因此，於記憶體裝置100的使用者階段的期間，當執行步驟S52時受保護電子熔絲資料120eF已經完善地準備於非揮發性記憶體120中，以使得受保護電子熔絲資料120eF與116eF皆包含有電子熔絲資訊EFI的加密結果，其中由於電子熔絲資訊EFI包含有原始電子熔絲資訊，因此受保護電子熔絲資料120eF與116eF皆可攜帶有原始電子熔絲資訊。為簡潔起見，對於該些實施例的類似內容在此不再重複詳細描述。
根據某些實施例，於記憶體裝置100的大量生產階段的期間，當執行第一程序（例如電子熔絲處置程序）時，記憶體控制器110可利用另一種保護方法（例如藉由配置預定區域（例如系統區域）以作為無法被記憶體裝置100之使用者階段中的第二主機裝置所存取的一受保護及/或隱藏區域）來保護受保護電子熔絲資料120eF與116eF，而無需對電子熔絲資訊EFI進行加密以產生電子熔絲資訊EFI的加密結果來作為受保護電子熔絲資料116eF，其中受保護電子熔絲資料120eF與116eF皆可包含有記憶體裝置100的大量生產階段中的電子熔絲資訊EFI。因此，於記憶體裝置100的使用者階段的期間，當執行步驟S52時受保護電子熔絲資料120eF已經完善地準備於非揮發性記憶體120中，以使得受保護電子熔絲資料120eF與116eF皆包含有電子熔絲資訊EFI，其中由於電子熔絲資訊EFI包含有原始電子熔絲資訊，因此受保護電子熔絲資料120eF與116eF皆可攜帶有原始電子熔絲資訊。為簡潔起見，對於該些實施例的類似內容在此不再重複詳細描述。
第6圖繪示依據本發明一實施例之該方法的電子熔絲資料準備與使用者階段配置控制方案。由於記憶體裝置100可耦接於主機裝置50（例如以供記憶體裝置100之使用者日常使用的第二主機裝置），因此記憶體裝置100的使用者可視為電子裝置10（例如第1圖所示之架構中的主機裝置50（諸如第二主機裝置）以及記憶體裝置100）的使用者，其中記憶體裝置100的使用者階段可視為電子裝置10的使用者階段（為簡潔起見，在第6圖中標記為“電子裝置/記憶體裝置的使用者階段”）。
根據本實施例，在記憶體裝置100的大量生產階段之前，電子熔絲資訊EFI可於記憶體控制器100的大量生產階段的期間已經被完善地準備於電子熔絲電路117的多個電子熔絲單元117F中，其中電子熔絲資訊EFI（例如上述原始電子熔絲資訊）可包含有記憶體控制器110的每一裸晶配置資訊，諸如記憶體控制器110之傳輸介面電路118內的實體層電路118M的每一裸晶實體層配置資訊（例如一組M實體層參數）、記憶體控制器110內的至少一熱傳感器(thermal sensor)（例如一個或多個熱傳感器）的每一裸晶熱傳感器配置資訊（例如一組熱傳感器參數）、記憶體控制器110（例如處理電路，諸如微處理器112）的每一裸晶核心電壓資訊（例如每一裸晶的核心電壓）等等。此外，由於在記憶體裝置100的大量生產階段中記憶體控制器110可根據電子熔絲資訊EFI來產生受保護電子熔絲資料160eF與120eF，因此受保護電子熔絲資料160eF與120eF皆可包含有記憶體控制器110的每一裸晶配置資訊（例如實體層電路118M的每一裸晶實體層配置資訊，諸如該組M實體層參數）、上述至少一熱傳感器的每一裸晶熱傳感器配置資訊（例如該組熱傳感器參數）、記憶體控制器110的每一裸晶核心電壓資訊（例如每一裸晶的核心電壓）等等。因此，在記憶體裝置100的大量生產階段之後，受保護電子熔絲資料120eF（例如記憶體控制器110的每一裸晶配置資訊）已經完善地準備於非揮發性記憶體120中。
在記憶體裝置100的使用者階段中，主機裝置50（例如第二主機裝置）可運行程式碼112C（例如一操作系統(operating system, OS)）來存取記憶體裝置100，尤其是，將系統資料、使用者資料等等寫入至記憶體裝置100中（例如透過記憶體控制器100而寫入至非揮發性記憶體120中），並自記憶體裝置100讀取系統資料、使用者資料等等（例如透過記憶體控制器100而自非揮發性記憶體120讀取）。於使用者階段初始化（例如記憶體裝置100之使用者階段中的一硬體重置或電源開始之後的初始化）的期間，記憶體控制器110可迅速地將受保護電子熔絲資料120eF自非揮發性記憶體120加載至記憶體控制器110內的隨機存取記憶體116中，而不用自記憶體控制器110內的電子熔絲電路117加載電子熔絲資訊EFI之中的任一個電子熔絲位元資訊（例如儲存於多個電子熔絲單元117F中的多個電子熔絲位元的任一個位元），以即時地完成使用者階段初始化。舉例來說，使用者階段初始化的操作可包含有： (1)記憶體控制器110可與主機裝置50交換(exchange)M實體層參數以允許主機裝置50將每一裸晶實體層配置資訊（諸如該組M實體層參數）儲存至主機裝置50內的某一個記憶體中來作為裝置端M實體層參數50P，以供為主機裝置50來根據一個或多個通訊規範與記憶體裝置50（例如傳輸介面電路118）進行通訊，其中主機裝置50（例如傳輸介面電路58）可參考裝置端M實體層參數50P來與記憶體裝置50（例如傳輸介面電路118）進行通訊；以及 (2)記憶體控制器110可根據每一裸晶熱傳感器配置資訊（例如該組熱傳感器參數）來設置上述至少一熱傳感器； 但是本發明不限於此。由於記憶體控制器110即時地完成使用者階段初始化而無需被自電子熔絲電路117加載電子熔絲資訊EFI之中任一個電子熔絲位元資訊（例如儲存於多個電子熔絲單元117F中的多個電子熔絲位元的任一個位元）的操作所延遲，因此記憶體控制器110可保證記憶體裝置100在一預定使用者階段初始化時間中準備好被主機裝置50所使用。為簡潔起見，對於該實施例的類似內容在此不再重複詳細描述。
根據某些實施例，當需要時，記憶體裝置100（例如記憶體控制器110）可用以進行使用者階段中的配置管理，尤其是，根據多個電子熔絲單元117F中的電子熔絲資訊EFI來產生隨機存取記憶體116中的受保護電子熔絲資料116eF，並將受保護電子熔絲資料116eF寫入至非揮發性記憶體120中以產生受保護電子熔絲資料1120eF。舉例來說，在與大量生產初始化之方法相同或類似的方法中，可以週期性地或間歇地進行配置管理。根據一預定電子熔絲資料檢查時間表，記憶體控制器110可週期性地或非週期性地檢查受保護電子熔絲資料1120eF是否健康（例如正確），舉例來說，藉由進行錯誤校正碼處理以取得一錯誤位元計數並將該錯誤位元計數與一預定錯誤位元計數門檻進行比較。當錯誤位元計數達到（例如大於或等於）預定錯誤位元計數門檻時，記憶體控制器110可判斷受保護電子熔絲資料1120eF不健康（例如不正確），並因此可開始進行配置管理以恢復受保護電子熔絲資料1120eF，但是本發明不限於此。舉例來說，當無法自非揮發性記憶體120取得不具任一個錯誤位元的受保護電子熔絲資料1120eF時，記憶體控制器110可開始進行配置管理以恢復受保護電子熔絲資料1120eF。為簡潔起見，對於該些實施例的類似內容在此不再重複詳細描述。
本發明所提供的方法與相關裝置可保證在不同情況下可適當地操作記憶體裝置100。舉例來說，於記憶體裝置100的大量生產階段的期間，受保護電子熔絲資料1120eF已經完善地準備於非揮發性記憶體120中。於使用者階段初始化（例如在記憶體裝置100之使用者階段中的一硬體重置或電源開啟（例如每一個硬體重置或電源開啟）之後的初始化）的期間，記憶體控制器110可迅速地將受保護電子熔絲資料1120eF自非揮發性記憶體120加載至記憶體控制器110內的隨機存取記憶體116中以即時地完成使用者階段初始化，並因此可保證記憶體裝置100在預定使用者階段初始化時間中準備好被主機裝置50所使用。此外，與相關技術相比，本發明所提供之方法與相關裝置可大幅地減少記憶體裝置100之使用者階段中的電子熔絲單元117F的讀取次數以相對應地增加電子熔絲單元117F的可靠性，尤其是，在受保護電子熔絲資料1120eF於記憶體裝置100的壽命期間皆保持健康的情況下可將記憶體裝置100之使用者階段中的電子熔絲單元117F的讀取次數減少為0。因此，本發明的方法以及相關裝置可在不引入副作用的情況下或藉由不太可能引入副作用的方式解決先前技術所遇到的問題。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:電子裝置 50:主機裝置 52:處理器 52C:程式碼 52M:電腦可讀介質 54:電源供應電路 58, 118:傳輸介面電路 100:記憶體裝置 110:記憶體控制器 112:微處理器 112C:程式碼 112M:唯讀記憶體 114:控制邏輯電路 116:隨機存取記憶體 116eF, 120eF:受保護電子熔絲資料 116T:暫時邏輯至實體位址映射表 117:電子熔絲電路 117F:電子熔絲單元 118C:通用快閃儲存控制器 118U:標準化通訊協定電路 118M:M實體層電路 120:非揮發性記憶體 120T:全域邏輯至實體位址映射表 122-1~122-N:非揮發性記憶體元件 EFI:電子熔絲資訊 S11~S13、S21~S24、S30~S39、S41~47、S51~S55:步驟 50P:裝置端M實體層參數
第1圖為依據本發明一實施例之電子裝置的示意圖。 第2圖繪示依據本發明一實施例之借助電子熔絲資料準備來進行預定通訊架構中的記憶體裝置（例如第1圖所示之記憶體裝置）的配置管理之方法的大量生產初始化控制方案。 第3圖繪示依據本發明一實施例之涉及第2圖所示之大量生產初始化控制方案的電子熔絲處置程序的工作流程。 第4圖繪示依據本發明一實施例之第一控制方案的使用者階段啟動流程。 第5圖繪示依據本發明一實施例之該方法的使用者階段啟動流程。 第6圖繪示依據本發明一實施例之該方法的電子熔絲資料準備與使用者階段配置控制方案。
S11~S13、S21~24:步驟

Claims (20)

  1. 一種借助電子熔絲資料準備來進行一預定通訊架構中的一記憶體裝置的配置管理的方法，該方法係應用於該記憶體裝置的一記憶體控制器，該記憶體裝置包含有該記憶體控制器以及一非揮發性記憶體，該非揮發性記憶體包含有至少一非揮發性記憶體元件，該方法包含有： 於該記憶體裝置的一大量生產階段的期間，利用該記憶體控制器來透過該記憶體控制器的一傳輸介面電路以自一主機裝置接收一第一命令； 於該記憶體裝置的該大量生產階段的期間，在自該主機裝置接收該第一命令之後，利用該記憶體控制器來執行針對該記憶體裝置之大量生產初始化的至少一程序，其中該至少一程序之中的一第一程序的操作包含有： 自該記憶體控制器內的一電子熔絲電路取得電子熔絲資訊； 根據該電子熔絲資訊來準備該記憶體控制器內的一隨機存取記憶體中的受保護電子熔絲資料；以及 將該受保護電子熔絲資料儲存至該非揮發性記憶體中以作為在該記憶體裝置之一使用者階段中的該電子熔絲資訊的代替；以及 於該記憶體裝置的該大量生產階段的期間，在執行該至少一程序之後，利用該記憶體控制器來透過該傳輸介面電路以將一第一回應傳送至該主機裝置，其中該第一回應係因應該第一命令來傳送至該主機裝置。
  2. 如申請專利範圍第1項所述之方法，其中該第一命令代表一供應商特定命令，以及該供應商特定命令係用以開始在該記憶體裝置上運行該至少一程序。
  3. 如申請專利範圍第1項所述之方法，其中該主機裝置係用以將針對該記憶體裝置之該大量生產初始化的一裝置端程式碼傳送至該記憶體控制器，以供加載至該記憶體控制器內的該隨機存取記憶體上，其中該裝置端程式碼包含有該至少一程序。
  4. 如申請專利範圍第1項所述之方法，其中該第一程序代表一電子熔絲處置程序以供準備與儲存該受保護電子熔絲資料。
  5. 如申請專利範圍第4項所述之方法，其中除了該電子熔絲處置程序外，該至少一程序另包含有一大量生產初始化程序以供控制該記憶體裝置的該大量生產初始化。
  6. 如申請專利範圍第5項所述之方法，其中該記憶體控制器係用以先執行該大量生產初始化程序的至少一操作，再執行該電子熔絲處置程序並接著回到該大量生產初始化程序。
  7. 如申請專利範圍第1項所述之方法，其中該至少一程序之中的另一程序的操作包含有： 將來自該主機裝置的至少一系統內編程碼儲存至該非揮發性記憶體中，以供在該記憶體裝置的該使用者階段中加載至該隨機存取記憶體上，以提供該記憶體裝置的至少一相對應功能。
  8. 如申請專利範圍第1項所述之方法，其中該受保護電子熔絲資料包含有該電子熔絲資訊的一加密結果。
  9. 如申請專利範圍第1項所述之方法，其中該受保護電子熔絲資料包含有該記憶體控制器的每一裸晶配置資訊。
  10. 如申請專利範圍第9項所述之方法，其中該每一裸晶配置資訊包含有該記憶體控制器之該傳輸介面電路內一實體層電路的每一裸晶實體層配置資訊、該記憶體控制器內的至少一熱傳感器的每一裸晶熱傳感器配置資訊以及該記憶體控制器的每一裸晶核心電壓資訊的其一或一組合。
  11. 一種記憶體裝置的記憶體控制器，該記憶體裝置包含有該記憶體控制器以及一非揮發性記憶體，該非揮發性記憶體包含有至少一非揮發性記憶體元件，該記憶體控制器包含有： 一處理電路，用以根據來自一主機裝置的複數個主機命令來控制該記憶體控制器，以允許該主機裝置透過該記憶體控制器存取該非揮發性記憶體，其中該處理電路係用以借助電子熔絲資料準備來進行一預定通訊架構中的該記憶體裝置的配置管理；以及 一傳輸介面電路，用以與該主機裝置進行通訊； 其中： 於該記憶體裝置的一大量生產階段的期間，該記憶體控制器透過該記憶體控制器的該傳輸介面電路以自該主機裝置接收一第一命令； 於該記憶體裝置的該大量生產階段的期間，在自該主機裝置接收該第一命令之後，該記憶體控制器執行針對該記憶體裝置之大量生產初始化的至少一程序，其中該至少一程序之中的一第一程序的操作包含有： 自該記憶體控制器內的一電子熔絲電路取得電子熔絲資訊； 根據該電子熔絲資訊來準備該記憶體控制器內的一隨機存取記憶體中的受保護電子熔絲資料；以及 將該受保護電子熔絲資料儲存至該非揮發性記憶體中以作為在該記憶體裝置之一使用者階段中的該電子熔絲資訊的代替；以及 於該記憶體裝置的該大量生產階段的期間，在執行該至少一程序之後，該記憶體控制器透過該傳輸介面電路以將一第一回應傳送至該主機裝置，其中該第一回應係因應該第一命令來傳送至該主機裝置。
  12. 一種記憶體裝置，其包含有申請專利範圍第11項所述之記憶體控制器，並且包含有： 該非揮發性記憶體，用以儲存資訊；以及 該記憶體控制器，耦接於該非揮發性記憶體，並用以控制該記憶體裝置的操作。
  13. 一種電子裝置，其包含有申請專利範圍第12項所述之記憶體裝置，並且另包含有： 該主機裝置，耦接於該記憶體裝置，其中該主機裝置包含有： 至少一處理器，用以控制該主機裝置的操作；以及 一電源供應電路，耦接於該至少一處理器，並且用以提供電源給該至少一處理器以及該記憶體裝置； 其中該記憶體裝置提供儲存空間給該主機裝置。
  14. 一種借助電子熔絲資料準備來進行一預定通訊架構中的一記憶體裝置的配置管理的方法，該方法係應用於耦接至該記憶體裝置的一主機裝置，該記憶體裝置包含有一記憶體控制器以及一非揮發性記憶體，該非揮發性記憶體包含有至少一非揮發性記憶體元件，該方法包含有： 於該記憶體裝置的一大量生產階段的期間，透過該主機裝置的一傳輸介面電路來將一第一命令自該主機裝置傳送至該記憶體控制器，以觸發該記憶體控制器來執行針對該記憶體裝置之大量生產初始化的至少一程序，其中該至少一程序之中的一第一程序的操作包含有： 自該記憶體控制器內的一電子熔絲電路取得電子熔絲資訊； 根據該電子熔絲資訊來準備該記憶體控制器內的一隨機存取記憶體中的受保護電子熔絲資料；以及 將該受保護電子熔絲資料儲存至該非揮發性記憶體中以作為該記憶體裝置之一使用者階段中的該電子熔絲資訊的代替； 於該記憶體裝置的該大量生產階段的期間，在傳送該第一命令來觸發該記憶體控制器以執行該至少一程序之後，等待來自該記憶體控制器的一第一回應；以及 於該記憶體裝置的該大量生產階段的期間，透過該傳輸介面電路以自該記憶體控制器接收該第一回應，其中該第一回應係因應該第一命令來自該記憶體控制器傳送至該主機裝置。
  15. 如申請專利範圍第14項所述之方法，其中該第一命令代表一供應商特定命令，以及該供應商特定命令係用以開始在該記憶體裝置上運行該至少一程序。
  16. 如申請專利範圍第14項所述之方法，其中該主機裝置係用以將針對該記憶體裝置之該大量生產初始化的一裝置端程式碼傳送至該記憶體控制器，以供加載至該記憶體控制器內的該隨機存取記憶體上，其中該裝置端程式碼包含有該至少一程序。
  17. 如申請專利範圍第14項所述之方法，其中該第一程序代表一電子熔絲處置程序以供準備與儲存該受保護電子熔絲資料。
  18. 如申請專利範圍第14項所述之方法，其中該至少一程序之中的另一程序的操作包含有： 將來自該主機裝置的至少一系統內編程碼儲存至該非揮發性記憶體中，以供在該記憶體裝置的該使用者階段中加載至該隨機存取記憶體上，以提供該記憶體裝置的至少一相對應功能。
  19. 一種根據申請專利範圍第14項所述之方法來操作的主機裝置。
  20. 一種電腦可讀介質，其中該電腦可讀介質儲存著一程式碼，以及當藉由該主機裝置執行該程式碼時，該主機裝置係根據申請專利範圍第14項所述之方法來操作。
TW112130327A 2023-01-03 2023-08-11 借助電子熔絲資料準備來進行預定通訊架構中的記憶體裝置的配置管理的方法、記憶體裝置的記憶體控制器、記憶體裝置、電子裝置、主機裝置以及電腦可讀介質 TWI841473B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/092,451 US12026403B1 (en) 2023-01-03 2023-01-03 Method and apparatus for performing configuration management of memory device in predetermined communications architecture with aid of electronic fuse data preparation, and associated computer-readable medium
US18/092,451 2023-01-03

Publications (2)

Publication Number Publication Date
TWI841473B true TWI841473B (zh) 2024-05-01
TW202429326A TW202429326A (zh) 2024-07-16

Family

ID=91666529

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112130327A TWI841473B (zh) 2023-01-03 2023-08-11 借助電子熔絲資料準備來進行預定通訊架構中的記憶體裝置的配置管理的方法、記憶體裝置的記憶體控制器、記憶體裝置、電子裝置、主機裝置以及電腦可讀介質

Country Status (3)

Country Link
US (1) US12026403B1 (zh)
CN (1) CN118295583A (zh)
TW (1) TWI841473B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743715B (zh) * 2020-03-24 2021-10-21 瑞昱半導體股份有限公司 用來針對非揮發性記憶體進行資訊保護的方法及設備
TW202209118A (zh) * 2020-08-27 2022-03-01 新唐科技股份有限公司 晶片及其設計方法與故障分析方法
CN114761893A (zh) * 2019-12-20 2022-07-15 罗伯特·博世有限公司 具有接口的设备和用于运行具有接口的设备的方法
CN115019874A (zh) * 2016-12-30 2022-09-06 谷歌有限责任公司 安全器件状态设备和方法
US20220317901A1 (en) * 2021-03-31 2022-10-06 Lenovo (Singapore) Pte. Ltd. Smart inclusion of technology at time of build

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220094990A (ko) * 2020-12-29 2022-07-06 삼성전자주식회사 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115019874A (zh) * 2016-12-30 2022-09-06 谷歌有限责任公司 安全器件状态设备和方法
CN114761893A (zh) * 2019-12-20 2022-07-15 罗伯特·博世有限公司 具有接口的设备和用于运行具有接口的设备的方法
TWI743715B (zh) * 2020-03-24 2021-10-21 瑞昱半導體股份有限公司 用來針對非揮發性記憶體進行資訊保護的方法及設備
TW202209118A (zh) * 2020-08-27 2022-03-01 新唐科技股份有限公司 晶片及其設計方法與故障分析方法
US20220317901A1 (en) * 2021-03-31 2022-10-06 Lenovo (Singapore) Pte. Ltd. Smart inclusion of technology at time of build

Also Published As

Publication number Publication date
CN118295583A (zh) 2024-07-05
US12026403B1 (en) 2024-07-02
US20240220159A1 (en) 2024-07-04
TW202429326A (zh) 2024-07-16

Similar Documents

Publication Publication Date Title
US9037778B2 (en) Method and apparatus to interface semiconductor storage device and host to provide performance throttling of semiconductor storage device
US9467288B2 (en) Encryption key destruction for secure data erasure
TWI455126B (zh) 固態裝置中物件導向記憶體
US8954705B2 (en) Memory space management method and memory controller and memory storage device and memory storage using the same
US8996933B2 (en) Memory management method, controller, and storage system
TWI451248B (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
TWI489466B (zh) 記憶體抹除方法、記憶體控制器與記憶體儲存裝置
TWI486766B (zh) 資料處理方法、記憶體控制器與記憶體儲存裝置
KR20080084082A (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
CN110825315B (zh) 存储器系统、数据处理系统及其操作方法
TW201445313A (zh) 記憶體儲存裝置及其還原方法與記憶體控制器
US11216217B2 (en) Data transfer method after data encryption function is disabled and memory storage device
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
TWI493341B (zh) 記憶體儲存裝置及其修復方法
CN103377132B (zh) 管理存储器空间的方法、存储器控制器与存储器储存装置
TWI841473B (zh) 借助電子熔絲資料準備來進行預定通訊架構中的記憶體裝置的配置管理的方法、記憶體裝置的記憶體控制器、記憶體裝置、電子裝置、主機裝置以及電腦可讀介質
CN108664350B (zh) 数据保护方法、存储器存储装置及存储器控制电路单元
CN111124035B (zh) 基于实时时钟管理空闲页面的存储器系统及其操作方法
US20210049278A1 (en) Scheme of using electronic device to activate mass production software tool to initialize memory device including flash memory controller and flash memory
KR20160017583A (ko) 인증 프로그램을 갖는 메모리 카드, 그것을 포함하는 스토리지 시스템, 및 그것의 동작 방법
TWI857926B (zh) 借助系統區域垃圾回收來進行預定通訊架構中的記憶體裝置的表管理的方法、記憶體裝置的記憶體控制器、記憶體裝置以及電子裝置
CN113448488B (zh) 数据转移方法与存储器存储装置
TWI696113B (zh) 用來進行組態管理之方法以及資料儲存裝置及其控制器
TWI747270B (zh) 用來進行組態管理之方法以及資料儲存裝置及其控制器
US20230035137A1 (en) Idle power mode for external storage device