TWI839804B - Usb積體電路、測試平台以及usb積體電路的操作方法 - Google Patents
Usb積體電路、測試平台以及usb積體電路的操作方法 Download PDFInfo
- Publication number
- TWI839804B TWI839804B TW111129477A TW111129477A TWI839804B TW I839804 B TWI839804 B TW I839804B TW 111129477 A TW111129477 A TW 111129477A TW 111129477 A TW111129477 A TW 111129477A TW I839804 B TWI839804 B TW I839804B
- Authority
- TW
- Taiwan
- Prior art keywords
- usb
- integrated circuit
- circuit
- channel adapter
- physical layer
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 125
- 238000011017 operating method Methods 0.000 title claims abstract description 12
- 230000005540 biological transmission Effects 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 18
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 4
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Abstract
本發明提供一種USB積體電路、測試平台以及USB積體電路的操作方法。USB積體電路包括USB埠實體層電路、第一通道配接器、第二通道配接器、路由電路以及USB傳輸層電路。USB埠實體層電路用以傳輸在USB積體電路與外部裝置之間的差動訊號。當USB積體電路操作於測試模式時,路由電路將第一通道配接器電性連接至USB埠實體層電路。當USB積體電路操作於工作模式時,路由電路將第二通道配接器電性連接至USB埠實體層電路。USB傳輸層電路耦接第一通道配接器以及第二通道配接器。
Description
本發明是有關於一種電子電路,且特別是有關於一種通用串列匯流排(Universal Serial Bus,以下稱為USB)積體電路、測試平台以及USB積體電路的操作方法。
USB是連接電腦系統和外部裝置的一種標準。USB依據傳輸速度以及連接方式分為多種規範。對於USB4 V2 Gen4規範而言,訊號是以脈波振福調變(Pulse-amplitude modulation,PAM)的方式來進行編碼。
在另一方面,在電子裝置的研發階段,應用了USB4 V2 Gen4規範的電子裝置可以透過可程式化邏輯裝置(Programmable Logic Device,PLD)來執行測試。然而,現行的可程式化邏輯裝置可支援的傳輸標準有限,而無法對符合USB4 V2 Gen4規範的訊號來執行測試。
須注意的是,「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容(或全部內容)可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容,不代表該內容在本發明申請前已被所屬技術領域中具有通常知識者所知悉。
本發明實施例提供一種USB積體電路,能夠對應用了USB4 V2 Gen4規範的待測裝置來執行測試。
本發明實施例的USB積體電路包括第一USB埠實體層電路、第一通道配接器、第二通道配接器、路由電路以及USB傳輸層電路。第一USB埠實體層電路用以傳輸在USB積體電路與外部裝置之間的差動訊號。路由電路耦接第一USB埠實體層電路、第一通道配接器以及第二通道配接器。當USB積體電路操作於測試模式時,路由電路將第一通道配接器電性連接至第一USB埠實體層電路。當USB積體電路操作於工作模式時,路由電路將第二通道配接器電性連接至第一USB埠實體層電路。USB傳輸層電路耦接第一通道配接器以及第二通道配接器。
本發明實施例還提供一種測試平台。測試平台用以測試待測USB積體電路。測試平台包括測試機台以及USB積體電路。測試機台用以產生測試樣式。USB積體電路耦接至測試機台以接收符合USB4 V2規範的第一下行訊號。第一下行訊號包括測試樣式。USB積體電路還耦接至待測USB積體電路以提供符合USB4 V1規範的第二下行訊號。測試機台所產生的測試樣式透過USB積體電路被傳輸至待測USB積體電路。USB積體電路包括第一USB埠實體層電路、第一通道配接器、路由電路以及USB傳輸層電路。第一USB埠實體層電路用以傳輸在USB積體電路與測試機台之間的差動訊號。路由電路耦接第一USB埠實體層電路以及第一通道配接器。當USB積體電路操作於測試模式時,路由電路將第一通道配接器電性連接至第一USB埠實體層電路。USB傳輸層電路耦接第一通道配接器。
本發明實施例還提供一種USB積體電路的操作方法。USB積體電路的操作方法包括以下的操作:透過USB積體電路的第一USB埠實體層電路傳輸在USB積體電路與外部裝置之間的差動訊號;當USB積體電路操作於測試模式時,透過USB積體電路的路由電路將USB積體電路的第一通道配接器電性連接至第一USB埠實體層電路,其中路由電路耦接第一USB埠實體層電路與第一通道配接器,以及USB積體電路的USB傳輸層電路耦接第一通道配接器;以及當USB積體電路操作於工作模式時,透過路由電路將USB積體電路的第二通道配接器電性連接至第一USB埠實體層電路,其中路由電路以及USB傳輸層電路耦接第二通道配接器。
基於上述,本發明實施例的USB積體電路、測試平台以及USB積體電路的操作方法可以透過USB埠實體層電路以及通道配接器來傳輸符合USB4 V2 Gen4規範的應用特定資料,以對待測USB積體電路執行測試。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本發明的部份實施例接下來將會配合附圖來詳細描述,以下的描述所引用的元件符號,當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份,並未揭示所有本發明的可實施方式。更確切的說,這些實施例只是本發明的專利申請範圍中的範例。
圖1是根據本發明實施例所繪示的USB積體電路的電路方塊圖。在一些實施例中,USB積體電路100可以應用在USB集線器(hub)的上行串流埠(Upstream-Facing Port,UFP)電路中,以連接USB主機(USB host)。在又一些實施例中,USB積體電路100可以應用在USB裝置(USB device)的UFP電路中,以連接USB主機或是USB集線器。在另一些實施例中,USB積體電路100可以應用在USB主機的下行串流埠(Downstream-Facing Port,DFP)電路中,以連接USB裝置或是USB集線器。在又一些實施例中,USB積體電路100可以應用在USB集線器的DFP電路中,以連接USB裝置。或者,在一些實施例中,USB積體電路100可以應用在測試平台,以與可程式化邏輯裝置(Programmable Logic Device,PLD)協同執行測試。在一些實施例中,USB積體電路100也可以應用在其他電子裝置中,以獨立執行測試與(或)其他操作。
在圖1所示實施例中,USB積體電路100包括USB埠實體層(Port Physical Layer)電路110、路由電路120、通道配接器(Lane Adapter)131~132以及USB傳輸層電路140。路由電路120耦接USB埠實體層電路110。路由電路120還耦接通道配接器131與132。通道配接器131耦接USB傳輸層電路140的多個傳輸端中的一者。通道配接器132耦接USB傳輸層電路140的多個傳輸端中的另一者。
在本實施例中,USB埠實體層電路110為符合USB4 V2規範的埠實體層電路。USB4 V2規範包括USB4 V2 Gen2規範、USB4 V2 Gen3規範以及USB4 V2 Gen4規範。在本實施例中,USB埠實體層電路110適於通過USB連接器耦接外部裝置(未繪示於圖1)。依照實際設計,所述USB連接器(未繪示於圖1)可以是USB Type-C(又稱USB-C)連接器。USB埠實體層電路110可以相容於早於USB4 V2規範的其他USB規範的外部裝置。前述的其他USB規範(以下稱為相容的USB規範)例如是USB4 V1規範以及USB3規範,其中USB3規範包括USB3 Gen1規範以及USB3 Gen2規範。
在本實施例中,通道配接器131為符合USB4 V2規範的「廠商特定配接器(Vendor Specific Adapter)」。通道配接器131可以處理在路由電路120與USB傳輸層電路140之間傳輸應用特定資料(Application Specific Data),以實現製造商所需的特定應用(例如是執行測試)。應用特定資料符合USB4 V2規範或者相容的USB規範。
在本實施例中,通道配接器132為符合USB4 V2規範的通道配接器。通道配接器132可以是標準規範配接器,以處理在路由電路120與USB傳輸層電路140之間傳輸符合USB4 V2規範或者相容的USB規範的資料。
圖2是根據本發明實施例所繪示的USB積體電路的操作方法流程示意圖。圖2所示操作方法適用於圖1所示USB積體電路100。以下將參考圖1實施例的各項元件來詳細說明圖2所示操作方法。圖2所示操作方法的相關說明亦可以被類推而適用於圖3所示USB積體電路300、圖4所示USB積體電路400_1~400_2與(或)圖5所示測試平台50中的USB積體電路500。
請參考圖1與圖2。在步驟S210中,USB埠實體層電路110可以傳輸在USB積體電路100與外部裝置(未繪示於圖1)之間的差動訊號S11~S12。在本實施例中,差動訊號S11~S12可以是符合USB4 V2規範的脈波振福調變(Pulse-amplitude modulation,PAM)訊號。在一些實施例中,差動訊號S11~S12符合相容的USB規範。
舉例來說,差動訊號S11與S12可以是符合USB4 V2規範的三位階PAM訊號(即,PAM3訊號)。在每一個時間點上的PAM3訊號可以呈現三個訊號態中的任一個。相較於具有二種位階狀態(例如是0或1)的不歸零(Non Return Zero,NRZ)訊號,屬於PAM3訊號的差動訊號S11(S12)需要1.5個位元(bit)去表示單個時間點的原始資料(Raw Data)。
在本實施例中,USB埠實體層電路110可以將差動訊號S11轉換為三進位制(ternary)數位訊號T00、T01、T02、…。具體來說,USB埠實體層電路110可以對差動訊號S11進行格式化,以將差動訊號S11由類比訊號(PAM3訊號)轉換為數位訊號(ternary訊號)。差動訊號S12可以參照差動訊號S11的相關說明並且加以類推,故在此不另重述。
在本實施例中,USB積體電路100可以選擇性地操作於測試模式或者工作模式。具體來說,路由電路120受控於USB積體電路100的處理器(未繪示於圖1)來切換USB積體電路100的操作模式。
當USB積體電路100操作於測試模式時(步驟S220的判斷結果為「測試模式」),USB積體電路100可以進行步驟S230。在步驟S230中,路由電路120可以將通道配接器131電性連接至USB埠實體層電路110。此時,路由電路120可以在通道配接器131與USB埠實體層電路110之間傳輸三進位制數位訊號T00、T01、T02、…。在本實施例中,操作於測試模式的USB積體電路100可以執行至少一種功能。例如當USB積體電路100操作於測試模式時,與USB積體電路100所連接的測試機台(USB主機或測試模式判斷裝置)或者USB積體電路100可以對耦接USB積體電路100的待測裝置進行測試,以判斷待測裝置的功能是否異常。
舉例來說,在一些實施例中,在測試模式的類比測試中,測試模式判斷裝置可以依據待測裝置與USB埠實體層電路110之間所傳輸的差動訊號S11或(與)S12(例如是PAM3訊號)來判斷待測裝置的差動訊號S11或(與)S12是否符合所需的傳輸規範(例如是USB4 V2 Gen4規範)。在一些實施例中,在測試模式的邏輯測試中,測試模式判斷裝置可以依據回傳自待測裝置的三進位制數位訊號T00、T01、T02、…來判斷待測裝置是否可以正常操作。
當USB積體電路100操作於工作模式時(步驟S220的判斷結果為「工作模式」),USB積體電路100可以進行步驟S240。在步驟S240中,路由電路120可以將通道配接器132電性連接至USB埠實體層電路110。此時,路由電路120可以在通道配接器132與USB埠實體層電路110之間傳輸三進位制數位訊號T00、T01、T02、…。在本實施例中,操作於工作模式的USB積體電路100可以執行至少一種功能,以將此至少一種功能應用於耦接USB積體電路100的電子裝置。
在此值得一提的是,即使耦接於USB積體電路100的待測裝置(例如是可程式化邏輯裝置)未支援USB4 V2 Gen4規範的傳輸標準,USB積體電路100能夠透過USB埠實體層電路110將符合USB4 V2 Gen4規範的差動訊號格式化成三進位制數位訊號,並且USB積體電路100能夠透過通道配接器131來傳輸符合USB4 V2 Gen4規範且經格式化的應用特定資料,以執行測試。
圖3是根據本發明另一實施例所繪示的USB積體電路的電路方塊示意圖。請參考圖3,在本實施例中,圖3所示USB積體電路300可以參照圖1所示USB積體電路100的相關說明來類推。
圖3的USB積體電路300與圖1的USB積體電路100不同之處在於,USB積體電路300還包括USB4 V1通道配接器351~352以及USB4 V1埠實體層電路361~362。在另一方面,為了方便說明本案內容,圖1的USB埠實體層電路110在圖3中改稱為USB4 V2埠實體層電路310,圖1的通道配接器131~132在圖3中分別改稱為USB4 V2通道配接器331~332,並且圖1的USB傳輸層電路140在圖3中改稱為USB4 V2傳輸層電路340。
在本實施例中,USB積體電路300的路由電路320包括多工器321以及解多工器322。在本實施例中,解多工器322的輸入端耦接USB4 V2埠實體層電路310的輸出端。解多工器322的第一輸出端耦接USB4 V2通道配接器331的輸入端。解多工器322的第二輸出端耦接USB4 V2通道配接器332的輸入端。在本實施例中,多工器321的輸出端耦接USB4 V2埠實體層電路310的輸入端。多工器321的第一輸入端耦接USB4 V2通道配接器331的輸出端。多工器321的第二輸入端耦接USB4 V2通道配接器332的輸出端。
在本實施例中,當USB積體電路300操作於測試模式時,解多工器322受控於USB積體電路300的處理器(未繪示於圖3)來將USB4 V2埠實體層電路310的輸出端耦接至USB4 V2通道配接器331的輸入端。在另一方面,當USB積體電路300操作於測試模式時,多工器321也受控於處理器來將USB4 V2埠實體層電路310的輸入端耦接至USB4 V2通道配接器331的輸出端。應注意的是,當USB積體電路300操作於測試模式時,透過解多工器322以及多工器321能夠選擇性地將USB4 V2埠實體層電路310電性連接於USB4 V2通道配接器331,以傳輸測試用的應用特定資料。
在本實施例中,當USB積體電路300操作於工作模式時,解多工器322受控於USB積體電路300的處理器來將USB4 V2埠實體層電路310的輸出端耦接至USB4 V2通道配接器332的輸入端。在另一方面,當USB積體電路300操作於工作模式時,多工器321也受控於處理器來將USB4 V2埠實體層電路310的輸入端耦接至USB4 V2通道配接器332的輸出端。應注意的是,當USB積體電路300操作於工作模式時,透過解多工器322以及多工器321能夠選擇性地將USB4 V2埠實體層電路310電性連接於USB4 V2通道配接器332,以傳輸工作用的資料。
在本實施例中,USB4 V2傳輸層電路340耦接在USB4 V2通道配接器331~332與USB4 V1通道配接器351~352之間。具體來說,USB4 V2傳輸層電路340的第一輸入端耦接USB4 V2通道配接器331的輸出端。USB4 V2傳輸層電路340的第二輸入端耦接USB4 V2通道配接器332的輸出端。在另一方面,USB4 V2傳輸層電路340的第一輸出端耦接USB4 V1通道配接器351的輸入端。USB4 V2傳輸層電路340的第二輸出端耦接USB4 V1通道配接器352的輸入端。
在本實施例中,當USB積體電路300操作於測試模式時,USB4 V2傳輸層電路340受控於USB積體電路300的處理器來將USB4 V2通道配接器331耦接至USB4 V1通道配接器351或352。在本實施例中,當USB積體電路300操作於工作模式時,USB4 V2傳輸層電路340受控於處理器來將USB4 V2通道配接器332耦接至USB4 V1通道配接器351或352。
在本實施例中,USB4 V1通道配接器351~352還一對一地耦接USB4 V1埠實體層電路361~362。具體來說,USB4 V1通道配接器351的輸出端耦接USB4 V1埠實體層電路361的輸入端。USB4 V1通道配接器352的輸出端耦接USB4 V1埠實體層電路362的輸入端。
在本實施例中,USB4 V1通道配接器351為符合USB4 V1規範的通道配接器。在本實施例中,USB4 V1通道配接器351可以是標準規範配接器,以處理在USB4 V1通道配接器351與USB4 V2傳輸層電路340之間傳輸符合USB4 V1規範的資料。USB4 V1通道配接器352可以參照USB4 V1通道配接器351的相關說明並且加以類推,故在此不另重述。
在本實施例中,USB積體電路300還可以透過USB4 V1埠實體層電路361~362傳輸在USB積體電路300與另一個外部裝置(未繪示於圖3)之間的差動訊號S21~S22。在本實施例中,USB4 V1埠實體層電路361可以相容於早於USB4 V1規範的其他規範(例如是USB3規範)的另一個外部裝置。在本實施例中,差動訊號S21~S22符合USB4 V1規範。在一些實施例中,差動訊號S21~S22符合相容的USB3規範。USB4 V1埠實體層電路362可以參照USB4 V1埠實體層電路361的相關說明並且加以類推,故在此不另重述。
在本實施例中,USB4 V2通道配接器331~332、USB4 V2傳輸層電路340以及USB4 V1通道配接器351~352可以被整合成資料轉換器(Data Converter)330。
如上述的各種實施例所示,當USB積體電路300操作於測試模式時,資料轉換器330可以透過USB4 V2通道配接器331處理符合USB4 V2規範的應用特定資料,並且透過USB4 V2傳輸層電路340將此應用特定資料分配給USB4 V1通道配接器351或352。假設USB4 V1通道配接器351被選擇,資料轉換器330可以透過USB4 V1通道配接器351將此應用特定資料轉換成符合USB4 V1規範的應用特定資料,以傳輸至USB4 V1埠實體層電路361。資料轉換器330也可以反向操作,以將符合USB4 V1規範的應用特定資料轉換成符合USB4 V2規範的應用特定資料,如前述的相關說明並且加以類推,故在此不另重述。
在另一方面,如上述的各種實施例所示,當USB積體電路300操作於工作模式時,資料轉換器330也可以透過USB4 V2通道配接器332以及上述的相關元件來將資料在USB4 V2規範與USB4 V1規範之間轉換,可以參照上述關於資料轉換器330以及USB4 V2通道配接器332的相關說明並且加以類推,故在此不另重述。
圖4是根據本發明另一實施例所繪示的USB積體電路的電路方塊。請參考圖4,在本實施例中,USB積體電路400_1與400_2相互耦接,並且具有相同的電路配置。圖4所示USB積體電路400_1或(與)400_2可以參照圖1所示USB積體電路100以及圖3所示USB積體電路300的相關說明來類推。在另一方面,為了方便說明本案內容,在圖4所示USB積體電路400_1~400_2的部分元件與(或)元件標號被省略。
圖4的USB積體電路400_1與圖3的USB積體電路300不同之處在於,當USB積體電路400_1操作於測試模式時,由於僅有USB4 V2通道配接器431_1被致能,並且USB4 V2通道配接器432_1被禁能,因此USB積體電路400_1可以透過USB4 V2埠實體層電路410_1傳輸在USB積體電路400_1與外部裝置(即,測試機台470)之間的一對差動訊號S11,而不包括另一對差動訊號S12。USB積體電路400_2透過USB4 V2埠實體層電路410_2傳輸在USB積體電路400_1與測試機台470之間的另一對差動訊號S14。
在本實施例中,當USB積體電路400_1操作於測試模式時,USB積體電路400_1的USB4 V2通道配接器431_1耦接USB積體電路400_2的USB4 V2通道配接器431_2,並且一起受控於各自USB積體電路400_1~400_2中的處理器(未繪示於圖4)來同步地操作,如關於圖3的USB4 V2通道配接器331的相關說明,故在此不另重述。
應注意的是,當USB積體電路400_1操作於測試模式時,USB積體電路400_1可以透過USB4 V2埠實體層電路410_1處理USB積體電路400_1與測試機台470之間的差動訊號S11,並且USB積體電路400_2也可以透過USB4 V2埠實體層電路410_2處理USB積體電路400_2與測試機台470之間的差動訊號S14。在另一方面,當USB積體電路400_1操作於測試模式時,USB積體電路400_1可以透過資料轉換器430_1的USB4 V2通道配接器431_1處理經格式化的差動訊號S11,並且USB積體電路400_2也可以同時地透過資料轉換器430_2的USB4 V2通道配接器431_2處理經格式化的差動訊號S14。
如此一來,在測試模式時,即使在資料轉換器430_1與USB4 V2埠實體層電路410_1之間僅有一條傳輸通道被致能,透過同步操作二個USB4 V2通道配接器431_1~431_2,USB積體電路400_1~400_2可以傳輸在USB積體電路400_1~400_2與另一個外部裝置(即,待測USB積體電路480)之間符合USB4 V1規範的四個差動訊號S21~S24。
圖5是根據本發明實施例所繪示的測試平台的電路方塊示意圖。請參考圖5,在本實施例中,測試平台50包括測試機台570以及USB積體電路500,並且測試平台50可以測試待測USB積體電路580。在本實施例中,測試機台570可以是USB主機。測試機台570可以產生至少一測試樣式。測試樣式可以是硬體描述語言(Hardware Description Language,HDL)。測試樣式可以描述邏輯電路的功能,以使待測USB積體電路580依據測試樣式來執行特定的操作,以測試待測USB積體電路580所對應的功能是否發生異常。
在本實施例中,USB積體電路500耦接在測試機台570與待測USB積體電路580之間。具體來說,USB積體電路500的輸入端耦接測試機台570以接收下行訊號S11~S12。在本實施例中,下行訊號S11與(或)S12可以是符合USB4 V2規範的差動訊號(例如是符合USB4 V2 Gen4規範的PAM3訊號),並且包括測試樣式。在另一方面,USB積體電路500的輸出端耦接待測USB積體電路580以提供下行訊號S21~S24。在本實施例中,下行訊號S21、S22、S23與(或)S24可以是符合USB4 V1規範的差動訊號(例如是符合USB4 V1規範的三元訊號),並且包括測試樣式。因此,測試機台570所產生的測試樣式透過USB積體電路500被傳輸至待測USB積體電路580。
在本實施例中,圖5所示USB積體電路500可以參照圖1所示USB積體電路100、圖3所示USB積體電路300以及圖4所示USB積體電路400_1~400_2的相關說明來類推。在另一方面,為了方便說明本案內容,在圖5所示USB積體電路500的部分元件與(或)元件標號被省略(例如是路由電路未繪示於圖5)。
圖5的USB積體電路500與圖3的USB積體電路300不同之處在於,USB積體電路500還包括USB4 V1通道配接器553~554以及USB4 V1埠實體層電路563~564,以增設另外二個通道來在USB積體電路500與另一個外部裝置(即,待測USB積體電路580)之間傳輸另外二個下行訊號S23~S24。USB4 V1通道配接器553~554可以參照USB4 V1通道配接器351的相關說明並且加以類推,故在此不另重述。USB4 V1埠實體層電路563~564可以參照USB4 V1埠實體層電路361的相關說明並且加以類推,故在此不另重述。
應注意的是,在本實施例中,USB積體電路500可以是測試專用的積體電路,因此USB積體電路500可以僅包括USB4 V2通道配接器531,並且忽略符合USB4 V2規範的標準規範配接器(例如是圖3的通道配接器332)。
在本實施例中,資料轉換器530可以將三進位制數位訊號T00、T01、T02、…進行封裝,以減少三進位制數位訊號T00、T01、T02、…在USB積體電路500內部傳輸及(與)在USB積體電路500與待測USB積體電路580之間傳輸的延遲。
具體來說,請一併參考圖6。圖6是根據本發明實施例所繪示的傳輸層封包的示意圖。在本實施例中,通道配接器531將三進位制數位訊號T00、T01、T02、…封裝成與USB4 V1通道配接器551~554一對一對應的多個傳輸層封包(Transport Layer Package)TLP。在本實施例中,每個傳輸層封包TLP的標頭欄位(Header)包括批次資訊,以指示所對應的USB4 V1通道配接器551~554的位址。每個傳輸層封包TLP的酬載欄位(Payload)包括多個列,以攜帶對應的資料。
舉例來說,通道配接器531將三進位制數位訊號t0~t384依序填入每個傳輸層封包TLP的此些列中的第一列。在此些第一列被填滿後,通道配接器531將三進位制數位訊號t512~t896依序填入每個傳輸層封包TLP的此些列中的第二列,以此類推。
在本實施例中,通道配接器531將經封裝的此些傳輸層封包TLP傳輸至USB4 V2傳輸層電路540。USB4 V2傳輸層電路540依據每個傳輸層封包TLP的標頭欄位將每個傳輸層封包TLP傳輸至對應的USB4 V1通道配接器551~554。應注意的是,在本實施例中,USB4 V2傳輸層電路540可以對齊具有相同標頭欄位的傳輸層封包TLP,並且將此些傳輸層封包TLP的每一個同時地且一對一地傳輸至USB4 V1通道配接器551~554。上述的各種實施例的通道配接器131、331、431_1與(或)431_2也可以實現本實施例的內容,故在此不另重述。
在本實施例中,待測USB積體電路580可以是可程式化邏輯裝置,例如是現場可程式化邏輯閘陣列(Field Programmable Gate Array,FPGA)。在本實施例中,待測USB積體電路580包括USB4 V1埠實體層電路611~614、資料轉換器630以及可程式化邏輯電路640。
在本實施例中,USB4 V1埠實體層電路611的輸入端耦接USB4 V1埠實體層電路561的輸出端。USB4 V1埠實體層電路611的輸出端耦接資料轉換器630的多個輸入端中的一者。在本實施例中,USB4 V1埠實體層電路611為符合USB4 V1規範的埠實體層電路。在本實施例中,待測USB積體電路580可以透過USB4 V1埠實體層電路611傳輸在待測USB積體電路580與USB積體電路500之間的下行訊號S21。USB4 V1埠實體層電路611還可以將下行訊號S21傳輸至資料轉換器630。USB4 V1埠實體層電路612~614可以參照USB4 V1埠實體層電路611的相關說明並且加以類推,故在此不另重述。
在本實施例中,資料轉換器630還耦接可程式化邏輯電路640。資料轉換器630可以將經封裝成傳輸層封包TLP的三進位制數位訊號T00、T01、T02、…進行解封裝(還原),並且將經解封裝的三進位制數位訊號T00、T01、T02、…傳輸至可程式化邏輯電路640。資料轉換器630與資料轉換器530互為反向操作,可以參照上述關於資料轉換器530的相關說明並且加以類推,故在此不另重述。
應注意的是,如圖5的線L1~L2之間的傳輸路徑所示,測試平台50可以傳輸在USB4 V2埠實體層電路510與可程式化邏輯電路640之間的三進位制數位訊號T00、T01、T02、…。
在本實施例中,可程式化邏輯電路640還耦接多個電子裝置D1~D4。此些電子裝置D1~D4例如是相容於USB4 V1規範與(或)USB4 V2規範的USB4裝置D1、相容於USB3規範的USB3裝置D2、相容於高速週邊元件交互連接(PCI Express,PCIe)規範的PCIe裝置D3以及相容於顯示埠(DisplayPort,DP)規範的DP裝置D4。本實施例的電子裝置D1~D4的數量以及傳輸規範僅為範例,並不以此為限。
在本實施例中,待測USB積體電路580可以透過可程式化邏輯電路640依據三進位制數位訊號T00、T01、T02、…來執行所需的測試操作。因此,待測USB積體電路580可以在可程式化邏輯電路640與前述的電子裝置D1~D4之間傳輸符合不同傳輸規範的差動訊號S31~S34,並且待測USB積體電路580還可以透過USB積體電路500回傳測試後的三進位制數位訊號T00、T01、T02、…至測試機台570。
應注意的是,在本實施例中,當USB積體電路500操作於測試模式時(例如是類比測試),測試機台570可以依據待測USB積體電路580與電子裝置D1~D4之間所傳輸的差動訊號S21~S24(例如是PAM3訊號或者為符合其他傳輸規範的編碼訊號)來判斷待測USB積體電路580的類比功能是否發生異常。在另一方面,當USB積體電路500操作於測試模式時(例如是邏輯測試),測試機台570還可以依據回傳自待測USB積體電路580三進位制數位訊號T00、T01、T02、…來判斷待測USB積體電路580的邏輯功能是否發生異常。
綜上所述,本發明實施例的USB積體電路、測試平台以及USB積體電路的操作方法可以透過USB埠實體層電路以及通道配接器來傳輸符合USB4 V2 Gen4規範的應用特定資料,以對待測USB積體電路執行測試。在部分實施例中,USB積體電路、測試平台以及USB積體電路的操作方法還可以將三進位制數位訊號封裝成多個傳輸層封包,以減少訊號傳輸的延遲。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、300、400_1~400_2、500:USB積體電路
110:USB埠實體層電路
120、320:路由電路
131~132:通道配接器
140:USB傳輸層電路
310、410_1~410_2、510:USB4 V2埠實體層電路
321:多工器
322:解多工器
331~332、431_1~431_2、432_1~432_2、531:USB4 V2通道配接器
330、430_1~430_2、530、630:資料轉換器
340、540:USB4 V2傳輸層電路
351~352、551~554:USB4 V1通道配接器
361~362、561~564:USB4 V1埠實體層電路
470、570:測試機台
480、580:待測USB積體電路
50:測試平台
611~614:USB4 V1埠實體層電路
640:可程式化邏輯電路
D1~D4:電子裝置
HD:標頭欄位
L1~L2:線
PL:酬載欄位
S11~S12、S14、S21~S24、S31~S34:差動訊號
S210~S240:步驟
T00、T01、T02:三進位制數位訊號
TLP:傳輸層封包
圖1是根據本發明實施例所繪示的USB積體電路的電路方塊(circuit block)圖。
圖2是根據本發明實施例所繪示的USB積體電路的操作方法流程示意圖。
圖3是根據本發明另一實施例所繪示的USB積體電路的電路方塊示意圖。
圖4是根據本發明另一實施例所繪示的USB積體電路的電路方塊。
圖5是根據本發明實施例所繪示的測試平台的電路方塊示意圖。
圖6是根據本發明實施例所繪示的傳輸層封包的示意圖。
100:USB積體電路
110:USB埠實體層電路
120:路由電路
131~132:通道配接器
140:USB傳輸層電路
S11~S12:差動訊號
Claims (21)
- 一種USB積體電路,包括:一第一USB埠實體層電路,用以傳輸在該USB積體電路與一外部裝置之間的一差動訊號;一第一通道配接器;一第二通道配接器;一USB傳輸層電路,耦接該第一通道配接器以及該第二通道配接器;以及一路由電路,耦接該第一USB埠實體層電路、該第一通道配接器以及該第二通道配接器,其中當該USB積體電路操作於一測試模式時,該路由電路將該第一通道配接器電性連接至該第一USB埠實體層電路,且該路由電路使該第二通道配接器不電性連接該第一USB埠實體層電路;以及當該USB積體電路操作於一工作模式時,該路由電路將該第二通道配接器電性連接至該第一USB埠實體層電路,且該路由電路使該第一通道配接器不電性連接該第一USB埠實體層電路。
- 如請求項1所述的USB積體電路,其中該第一通道配接器為符合USB4 V2規範的一廠商特定配接器,並且該第二通道配接器為符合USB4 V2規範的一通道配接器。
- 如請求項1所述的USB積體電路,更包括:多個第三通道配接器,耦接該USB傳輸層電路;以及 多個第二USB埠實體層電路,一對一地耦接該些第三通道配接器。
- 如請求項1所述的USB積體電路,其中當該USB積體電路操作於該測試模式時,該第二通道配接器被禁能,並且該第一通道配接器耦接一第三通道配接器以與該第三通道配接器同步地操作。
- 如請求項1所述的USB積體電路,其中該差動訊號包括具有三種位階狀態的一脈波振福調變訊號,以及該第一USB埠實體層電路用以將該差動訊號轉換為一三進位制數位訊號。
- 如請求項1所述的USB積體電路,更包括:多個第三通道配接器,耦接該USB傳輸層電路,其中該第一USB埠實體層電路用以將在該USB積體電路與該外部裝置之間的多個差動訊號轉換為多個三進位制數位訊號,該第一通道配接器將該些三進位制數位訊號封裝成與該些第三通道配接器一對一對應的多個傳輸層封包,並且該USB傳輸層電路將該些傳輸層封包的每一個傳輸至該些第三通道配接器中的一對應者。
- 如請求項6所述的USB積體電路,其中該些傳輸層封包的一標頭欄位包括一批次資訊,該些傳輸層封包的每一個的一酬載欄位包括多個列,該第一通道配接器將該些三進位制數位訊號依序填入該些傳輸層封包的每一個的該些列中的一第一列,以及在該些第一列被填滿後該第一通道配接器將該些三進位制數位訊號依序填入該些傳輸層封包的每一個的該些列中的一第二列。
- 如請求項1所述的USB積體電路,其中該路由電路包括:一解多工器,具有一輸入端耦接該第一USB埠實體層電路的一輸出端,其中該解多工器的一第一輸出端耦接該第一通道配接器的一輸入端,該解多工器的一第二輸出端耦接該第二通道配接器的一輸入端,當該USB積體電路操作於該測試模式時該解多工器將該第一USB埠實體層電路的該輸出端耦接至該第一通道配接器的該輸入端,以及當該USB積體電路操作於該工作模式時該解多工器將該第一USB埠實體層電路的該輸出端耦接至該第二通道配接器的該輸入端;以及一多工器,具有一輸出端耦接該第一USB埠實體層電路的一輸入端,其中該多工器的一第一輸入端耦接該第一通道配接器的一輸出端,該多工器的一第二輸入端耦接該第二通道配接器的一輸出端,當該USB積體電路操作於該測試模式時該多工器將該第一USB埠實體層電路的該輸入端耦接至該第一通道配接器的該輸出端,以及當該USB積體電路操作於該工作模式時該多工器將該第一USB埠實體層電路的該輸入端耦接至該第二通道配接器的該輸出端。
- 一種測試平台,用以測試一待測USB積體電路,該測試平台包括:一測試機台,用以產生至少一測試樣式;以及一USB積體電路,耦接至該測試機台以接收符合USB4 V2 規範的一第一下行訊號,其中該第一下行訊號包括該測試樣式,該USB積體電路還耦接至該待測USB積體電路以提供符合USB4 V1規範的一第二下行訊號,該測試機台所產生的該測試樣式透過該USB積體電路被傳輸至該待測USB積體電路,以及該USB積體電路包括:一第一USB埠實體層電路,用以傳輸在該USB積體電路與該測試機台之間的一差動訊號;一第一通道配接器;一路由電路,耦接該第一USB埠實體層電路以及該第一通道配接器,其中該USB積體電路操作於一測試模式,且該路由電路將該第一通道配接器電性連接至該第一USB埠實體層電路;以及一USB傳輸層電路,耦接該第一通道配接器。
- 如請求項9所述的測試平台,其中該第一通道配接器為符合USB4 V2規範的一廠商特定配接器。
- 如請求項9所述的測試平台,其中該USB積體電路更包括:多個第三通道配接器,耦接該USB傳輸層電路;以及多個第二USB埠實體層電路,一對一地耦接該些第三通道配接器。
- 如請求項11所述的測試平台,其中該些第二USB埠實體層電路用以耦接至該待測USB積體電路。
- 如請求項9所述的測試平台,其中該第一USB埠實體層電路用以耦接至該測試機台。
- 如請求項9所述的測試平台,其中該差動訊號包括具有三種位階狀態的一脈波振福調變訊號,以及該第一USB埠實體層電路用以將該差動訊號轉換為一三進位制數位訊號。
- 如請求項9所述的測試平台,其中該USB積體電路更包括多個第三通道配接器,該些第三通道配接器耦接該USB傳輸層電路,該第一USB埠實體層電路用以將在該USB積體電路與該測試機台之間的多個差動訊號轉換為多個三進位制數位訊號,該第一通道配接器將該些三進位制數位訊號封裝成與該些第三通道配接器一對一對應的多個傳輸層封包,並且該USB傳輸層電路將該些傳輸層封包的每一個傳輸至該些第三通道配接器中的一對應者。
- 如請求項15所述的測試平台,其中該些傳輸層封包的標頭欄位包括一批次資訊,該些傳輸層封包的每一個的一酬載欄位包括多個列,該第一通道配接器將該些三進位制數位訊號依序填入該些傳輸層封包的每一個的該些列中的一第一列,以及在該些第一列被填滿後該第一通道配接器將該些三進位制數位訊號依序填入該些傳輸層封包的每一個的該些列中的一第二列。
- 一種USB積體電路的操作方法,包括:透過該USB積體電路的一第一USB埠實體層電路傳輸在該USB積體電路與一外部裝置之間的一差動訊號; 當該USB積體電路操作於一測試模式時,透過該USB積體電路的一路由電路將該USB積體電路的一第一通道配接器電性連接至該第一USB埠實體層電路,且透過該路由電路使該USB積體電路的一第二通道配接器不電性連接該第一USB埠實體層電路,其中該路由電路耦接該第一USB埠實體層電路、該第一通道配接器以及該第二通道配接器,以及該USB積體電路的一USB傳輸層電路耦接該第一通道配接器以及該第二通道配接器;以及當該USB積體電路操作於一工作模式時,透過該路由電路將該第二通道配接器電性連接至該第一USB埠實體層電路,且透過該路由電路使該第一通道配接器不電性連接該第一USB埠實體層電路。
- 如請求項17所述的操作方法,其中該第一通道配接器為符合USB4 V2規範的一廠商特定配接器(Vendor Specific Adapter),並且該第二通道配接器為符合USB4 V2規範的一通道配接器。
- 如請求項17所述的操作方法,其中該差動訊號包括具有三種位階狀態的一脈波振福調變訊號,以及該操作方法更包括:透過該第一USB埠實體層電路將該差動訊號轉換為一三進位制數位訊號。
- 如請求項17所述的操作方法,其中該USB積體電路更包括多個第三通道配接器,該些第三通道配接器耦接該USB傳輸層電路,以及該操作方法更包括:由該第一USB埠實體層電路將在該USB積體電路與該外部裝置之間的多個差動訊號轉換為多個三進位制數位訊號;透過該第一通道配接器將該些三進位制數位訊號封裝成與該些第三通道配接器一對一對應的多個傳輸層封包;以及由該USB傳輸層電路將該些傳輸層封包的每一個傳輸至該些第三通道配接器中的一對應者。
- 如請求項20所述的操作方法,其中該些傳輸層封包的一標頭欄位包括一批次資訊,該些傳輸層封包的每一個的一酬載欄位包括多個列,以及該操作方法更包括:由該第一通道配接器將該些三進位制數位訊號依序填入該些傳輸層封包的每一個的該些列中的一第一列;以及在該些第一列被填滿後,由該第一通道配接器將該些三進位制數位訊號依序填入該些傳輸層封包的每一個的該些列中的一第二列。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211030865.3A CN115391252A (zh) | 2021-12-08 | 2022-08-26 | Usb集成电路、测试平台及usb集成电路的操作方法 |
US17/985,920 US11914491B2 (en) | 2021-12-08 | 2022-11-14 | USB integrated circuit, testing platform and operating method for USB integrated circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163287088P | 2021-12-08 | 2021-12-08 | |
US63/287,088 | 2021-12-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202324102A TW202324102A (zh) | 2023-06-16 |
TWI839804B true TWI839804B (zh) | 2024-04-21 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190317774A1 (en) | 2019-06-28 | 2019-10-17 | Vinay Raghav | Automatic switching and deployment of software or firmware based usb4 connection managers |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190317774A1 (en) | 2019-06-28 | 2019-10-17 | Vinay Raghav | Automatic switching and deployment of software or firmware based usb4 connection managers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7756123B1 (en) | Apparatus, system, and method for swizzling of a PCIe link | |
US7293127B2 (en) | Method and device for transmitting data using a PCI express port | |
US8615611B2 (en) | Devices and methods for transmitting USB data over DisplayPort transmission media | |
US20160110305A1 (en) | Devices and methods for providing concurrent superspeed communication and four-lane displayport communication via a usb type-c receptacle | |
US7962808B2 (en) | Method and system for testing the compliance of PCIE expansion systems | |
US10114790B2 (en) | Port mirroring for peripheral component interconnect express devices | |
CN113498596B (zh) | 一种基于PCIe的数据传输方法及装置 | |
US7627806B1 (en) | Integrated hard-wired or partly hard-wired CRC generation and/or checking architecture for a physical coding sublayer in a programmable logic device | |
US10474604B2 (en) | Transmitting universal serial bus (USB) data over alternate mode connection | |
TWI839804B (zh) | Usb積體電路、測試平台以及usb積體電路的操作方法 | |
WO2021147048A1 (zh) | 一种基于PCIe的数据传输方法、装置及系统 | |
JP2003078020A (ja) | 試験回路および半導体集積回路装置 | |
CN112395143B (zh) | 运用于i3c总线的开始与结束检测装置与方法 | |
US11914491B2 (en) | USB integrated circuit, testing platform and operating method for USB integrated circuit | |
TW202324102A (zh) | Usb積體電路、測試平台以及usb積體電路的操作方法 | |
WO2022266959A1 (zh) | 一种芯片测试电路和方法 | |
US7165196B1 (en) | Method for testing serializers/de-serializers | |
US7657804B2 (en) | Plesiochronous transmit pin with synchronous mode for testing on ATE | |
US8149862B1 (en) | Multi-protocol communication circuit | |
JP4736135B2 (ja) | カード間通信を行う内部バス解析システム、その方法及びそのプログラム | |
CN105740186A (zh) | 高速数据转接板电路 | |
TWI774295B (zh) | 用於跨場域可編程邏輯閘陣列之資料傳輸控制的方法及相關設備 | |
US20210303496A1 (en) | Actuation of data transmission lanes between states | |
TWI820993B (zh) | 介面轉換裝置 | |
US20240118983A1 (en) | Method for facilitating testing for an interconnection protocol, a controller, and an electronic device |