TWI836894B - 音訊放大器 - Google Patents

Abstract

一種音訊放大器包含複數個功率級、一驅動電路以及一功率級控制電路。驅動電路用以驅動複數個功率級。功率級控制電路包含一回授電路以及一控制電路。回授電路耦接於複數個功率級，並且用以根據至少一偵測輸入來產生一回授訊號，其中至少一偵測輸入包含有第一參考電壓的一功率、對應於該複數個功率級之一開關時間的一電壓訊號與對應於該複數個功率級之一開關頻率的一電壓訊號的至少其一。控制電路耦接於回授電路與複數個功率級之間，並且用以根據回授訊號來產生一控制訊號，其中控制訊號用以動態地控制複數個功率級中被開啟的功率級的數量。

Description

音訊放大器

本發明係有關於音訊放大器，且尤指具有功率級控制電路的音訊放大器，其利用回授機制來動態地控制被開啟的功率級的數量。

對於D類放大器來說，會有彼此並聯的複數個功率級存在於其中，其中複數個功率級可用以接收自一輸入訊號(例如一音訊訊號)取得的一驅動訊號(例如一脈衝寬度調變(pulse width modulation,PWM)訊號)以供驅動該複數個功率級，並且複數個功率級可用以驅動一揚聲器。對於現有的功率級控制電路來說，例如，可能會根據輸入訊號來決定並控制被開啟的功率級的數量，又例如，可能僅根據位於功率級之輸出端的電壓來決定並控制被開啟的功率級的數量，然而，可能會發生某些問題。在供應至功率級的供應電壓變化的情況下，現有的功率級控制電路可能無法動態地追蹤供應電壓來優化功率級，此外，現有的功率級控制電路可能會有較大的功率損失。因此，極需一種具有功率級控制電路的新穎音訊放大器，其利用回授機制來動態地控制被開啟的功率級的數量，以增加放大器的效率並最小化功率損失。

因此，本發明的目的之一在於提供一種具有功率級控制電路的音訊 放大器，其利用回授機制來動態地控制被開啟的功率級的數量，以解決上述問題。

根據本發明之一實施例，提供了一種音訊放大器。該音訊放大器包含有複數個功率級、一驅動電路以及一功率級控制電路，其中複數個功率級彼此並聯，複數個功率級的每一個功率級包含有一第一開關以及一第二開關，第一開關與第二開關串聯於一第一參考電壓與一第二參考電壓之間，以及第一參考電壓高於第二參考電壓。驅動電路耦接於複數個功率級，並且用以接收一輸入訊號並根據輸入訊號來產生一驅動訊號至複數個功率級，以供驅動複數個功率級。功率級控制電路包含有一回授電路以及一控制電路。回授電路耦接於複數個功率級，並且用以根據至少一偵測輸入來產生一回授訊號，其中至少一偵測輸入包含有第一參考電壓的一功率、對應於複數個功率級之一開關時間的一電壓訊號以及對應於複數個功率級之一開關頻率的一電壓訊號的至少其一。控制電路耦接於回授電路與複數個功率級之間，並且用以根據回授訊號來產生一控制訊號，其中控制訊號係用以動態地控制複數個功率級中被開啟的功率級的數量。

根據本發明之一實施例，提供了一種音訊放大器。該音訊放大器包含有複數個功率級、一驅動電路以及一功率級控制電路，其中複數個功率級彼此並聯，複數個功率級的每一個功率級包含有一第一開關以及一第二開關，第一開關與第二開關串聯於一第一參考電壓與一第二參考電壓之間，以及第一參考電壓高於第二參考電壓。驅動電路耦接於複數個功率級，並且用以接收一輸入訊號並根據輸入訊號來產生一驅動訊號至複數個功率級，以供驅動複數個功率級。功率級控制電路包含有一回授電路以及一控制電路。回授電路耦接於複 數個功率級，並且用以根據至少一偵測輸入來產生一回授訊號，其中至少一偵測輸入包含有對應於複數個功率級之一輸出電流的一電壓訊號，以及輸出電流係自複數個功率級之每一個功率級中耦接於第二參考電壓的一端所取得。控制電路耦接於回授電路與複數個功率級之間，並且用以根據回授訊號來產生一控制訊號，其中控制訊號係用以動態地控制複數個功率級中被開啟的功率級的數量。

本發明的好處之一在於，藉由本發明的D類放大器，在供應至功率級的供應電壓變化的情況下，本發明之D類放大器中的功率級控制電路能夠動態地追蹤供應電壓來優化功率級，此外，本發明之D類放大器中的功率級控制電路可以在功率級具有最小值之功率損失的情況下產生控制訊號，以供動態地控制被開啟的功率級的數量，其可以增加放大器的效率。

10,80,1000:D類放大器

12:揚聲器

100:驅動電路

102_1~102_N:功率級

103,709,711,713,715,729,731,749,751:P型電晶體

104:功率級控制電路

105,705,707,727,747:N型電晶體

106:回授電路

107,20,807,90,1007,1100:電流感測電路

108:控制電路

109,300:開關時間擷取電路

111,400:開關頻率擷取電路

A_IN:音訊訊號

DRV:驅動訊號

V_DD:供應電壓

OT:輸出端

GND:接地電壓

PV_DD:功率

V_CS,V_SW,V_FREQ:電壓訊號

FS:回授訊號

CS,ST,SR:控制訊號

21,302,304,402,701,703,723,725,745,91,1101:運算放大器

22:負載

I_SEN:感測電流

R1,R2,R3,R4,R_SEN,322,324,326,717,719,721,733,755:電阻

VREF,V_REF1,V_REF9,V_REFFREQ:參考電壓

306:及閘

308,406,408:電流源

310,312,314,410,737,739,757,759:開關電路

316,741,761:反相器

318,320,412,735,753:電容

ST’,SR’:反相後控制訊號

I_C,I_UP,I_DN,I_i,I_V,I_n:電流

404:脈衝產生器

V_O:輸出電壓

FREQ_SW:方波

FREQCTL:脈衝訊號

T_PS,T_P:時間間隔

60:數位控制電路

600:輸入介面電路

602:計算電路

604:加法電路

606:優化電路

608_1~608_4,706:類比至數位轉換器

D_CS,D_SW,D_FREQ,D_PVDD:數位訊號

P_{LOSS_CON}:傳導損失

P_{LOSS_SW}:開關損失

P_{LOSS_SW_GATE}:閘極開關損失

PL:功率損失

70:類比控制電路

700:加法器電路

702:乘法器電路

704:根號電路

743:SR正反器電路

763:取樣保持電路

V_i,V_iv,V_v,V_n:電壓

RE:重置訊號

LT:低端

HT:高端

第1圖為依據本發明一實施例之音訊放大器的示意圖。

第2圖為依據本發明一實施例之電流感測電路的示意圖。

第3圖為依據本發明一實施例之開關時間擷取電路的示意圖。

第4圖為依據本發明一實施例之開關頻率擷取電路的示意圖。

第5圖為依據本發明一實施例之第4圖所示之開關頻率擷取電路的相關訊號示意圖。

第6圖為依據本發明一實施例之數位控制電路的示意圖。

第7圖為依據本發明一實施例之類比控制電路的示意圖。

第8圖為依據本發明另一實施例之音訊放大器的示意圖。

第9圖為依據本發明另一實施例之電流感測電路的示意圖。

第10圖為依據本發明再另一實施例之音訊放大器的示意圖。

第11圖為依據本發明再另一實施例之電流感測電路的示意圖。

第1圖為依據本發明一實施例之音訊放大器(例如D類放大器10)的示意圖。如第1圖所示，D類放大器10可包含有驅動電路100、複數個功率級102_2~102_N以及功率級控制電路104，其中功率級控制電路104可包含有回授電路106以及控制電路108。驅動電路100可耦接於功率級102_2~102_N，並且可用以接收一輸入訊號(例如一音訊訊號A_IN)，以及根據音訊訊號A_IN產生並傳送一驅動訊號DRV至功率級102_2~102_N，以供驅動功率級102_2~102_N，舉例來說，可以根據對應至音訊訊號A_IN的一脈衝寬度調變(pulse width modulation,PWM)訊號來產生驅動訊號DRV。功率級102_2~102_N可以彼此並聯，並且可用以驅動一揚聲器12，其中N為大於1的整數(亦即N>1)，功率級102_2~102_N中的每一個功率級可包含有一P型電晶體以及一N型電晶體，其中P型電晶體與N型電晶體串聯於一供應電壓V_DD與一接地電壓GND之間。以功率級102_1為例，功率級102_1可包含有P型電晶體103以及N型電晶體105，其中P型電晶體103的源極耦接於供應電壓V_DD，P型電晶體103的汲極耦接於N型電晶體105的汲極，N型電晶體105的源極耦接於接地電壓GND，P型電晶體103的閘極與N型電晶體105的閘極皆耦接於驅動電路100以接收驅動訊號DRV，以及功率級102_2~102_N中P型電晶體與N型電晶體的配置與功率級102_1中P型電晶體103與N型電晶體105的配置相同。然而，本發明並不限於此，在某些實施例中，功率級102_2~102_N中的每一個功率級包含有2個N型電晶體，並且該2個N型電晶體串聯於供應電壓V_DD與接地電壓GND之間。

回授電路106可耦接於功率級102_2~102_N，並且可包含有電流感測電路107、開關時間擷取電路109以及開關頻率擷取電路111，電流感測電路107可耦接於功率級102_2~102_N的每一個功率級中介於P型電晶體之汲極與N型電晶體之汲極之間的一輸出端OT，並且可用以感測並取得功率級102_2~102_N的一輸出電流，並產生對應於該輸出電流的一電壓訊號V_CS，其中電壓訊號V_CS可作為一偵測輸入。要注意的是，在某些實施例中，電流感測電路107可耦接於功率級102_2~102_N的每一個功率級中位於P型電晶體之源極的一高端，並且可用以感測並取得位於該高端的一輸出電流，並產生對應於該輸出電流的電壓訊號V_CS，其中電壓訊號V_CS可作為一偵測輸入。在某些實施例中，電流感測電路107可耦接於功率級102_2~102_N的每一個功率級中位於N型電晶體之源極的一低端，並且可用以感測並取得位於該低端的一輸出電流，並產生對應於該輸出電流的電壓訊號V_CS，其中電壓訊號V_CS可作為一偵測輸入。開關時間擷取電路109可耦接於輸出端OT，並且可用以取得功率級102_2~102_N的一開關時間，並產生對應於該開關時間的一電壓訊號V_SW，其中電壓訊號V_SW可作為一偵測輸入。開關頻率擷取電路111可耦接於輸出端OT，並且可用以取得功率級102_2~102_N的一開關頻率，並產生對應於該開關頻率的一電壓訊號V_FREQ，其中電壓訊號V_FREQ可作為一偵測輸入。此外，回授電路106可另用以自功率級102_2~102_N取得供應電壓V_DD的一功率PV_DD，其中功率PV_DD可作為一偵測輸入。

要注意的是，至少一偵測輸入包含有電壓訊號V_CS、電壓訊號V_SW、電壓訊號V_FREQ以及功率PV_DD中的至少一個偵測輸入，並且回授電路106可用以根據該至少一偵測輸入來產生一回授訊號FS。舉例來說，該至少一偵測輸入可僅包含有功率PV_DD，並且電壓訊號V_CS、電壓訊號V_SW以及電壓訊號V_FREQ中的每 一個偵測輸入可被設置為一預定參數(例如一常數)。又例如，該至少一偵測輸入可包含有功率PV_DD以及電壓訊號V_CS，並且電壓訊號V_SW以及電壓訊號V_FREQ中的每一個偵測輸入可被設置為一預定參數(例如一常數)。在本實施例中，該至少一偵測輸入包含有電壓訊號V_CS、電壓訊號V_SW、電壓訊號V_FREQ以及功率PV_DD中全部的偵測輸入。

第2圖為依據本發明一實施例之電流感測電路20的示意圖，其中第1圖所示之電流感測電路107可以被電流感測電路20所實現。如第2圖所示，電流感測電路20可自功率級102_2~102_N的輸出端OT感測並取得一感測電流I_SEN，並根據感測電流I_SEN與一電阻R_SEN來產生電壓訊號V_CS，具體上來說，電流感測電路20可包含有複數個電阻R₁、R₂、R₃、R₄與R_SEN以及運算放大器21，其中電阻R₁的電阻值等於電阻R₃的電阻值，電阻R₂的電阻值等於電阻R₄的電阻值，電阻R_SEN的電阻值遠小於電阻R₁與R₂的電阻值，以及運算放大器21的一正端電源供應與一負端電源供應分別為供應電壓V_DD與接地電壓GND。電阻R₁具有耦接於輸出端OT的一第一端以及耦接於運算放大器21之正端(+)的一第二端。電阻R₂具有耦接於電阻R₁之第二端的一第一端以及耦接於一參考電壓V_REF的一第二端。電阻R_SEN具有耦接於電阻R₁之第一端的一第一端以及耦接於負載22(例如第1圖所示之揚聲器12)的一第二端。電阻R₃具有耦接於電阻R_SEN之第二端的一第一端以及耦接於運算放大器21之負端(-)的一第二端。電阻R₄具有耦接於電阻R₃之第二端的一第一端以及耦接於運算放大器21之輸出端的一第二端。電壓訊號V_CS可自運算放大器21之輸出端取得，並且可藉由以下公式來表示：

其中V₁為位於電阻R_SEN之第一端的電壓值，V₂為位於R_SEN之第二端的電壓值， R₂為電阻R₂的電阻值，R₁為電阻R₁的電阻值，以及V_REF為參考電壓V_REF的電壓值。

第3圖為依據本發明一實施例之開關時間擷取電路300的示意圖，其中第1圖所示之開關時間擷取電路109可以被開關時間擷取電路300所實現。如第3圖所示，開關時間擷取電路300可包含有多個比較器302與304、及閘(AND gate)306、電流源308、多個開關電路310、312與314、反相器316以及多個電容318與320。在本實施例中，開關時間擷取電路300可用以取得功率級102_2~102_N自10%*V_DD切換至90%*V_DD的一開關時間，並且產生對應於該開關時間的電壓訊號V_SW，然而，此僅為說明之用，本發明並不以此為限。開關時間擷取電路300可另包含有多個電阻322、324以及326，其中供應電壓V_DD係耦接於電阻322的一第一端，電阻324的一第一端係耦接於電阻322的一第二端，電阻324的一第二端係耦接於電阻326的一第一端，電阻326的一第二端係耦接於接地電壓GND，電阻322的電阻值等於電阻326的電阻值，以及電阻324的電阻值為電阻322之電阻值的8倍(在第3圖中電阻322、324以及326的電阻值分別標記為“R_O”、“8R_O”以及“R_O”)。

如第3圖所示，對應於90%*V_DD的一參考電壓V_REF9可自電阻324的第一端取得，並可耦接於比較器302的正端(+)，對應於10%*V_DD的一參考電壓V_REF1可自電阻324的第二端取得，並可耦接於比較器304的負端(-)，而位於功率級102_2~102_N之輸出端OT的一輸出電壓V_O耦接於比較器302的負端(-)以及比較器304的正端(+)。藉由透過比較器302以及304來將參考電壓V_REF9以及V_REF1與輸出電壓V_O進行比較可產生兩個比較結果，並且該兩個比較結果被傳送至及閘306，其中一控制訊號ST可自及閘306的一輸出端取得，當控制訊號ST的位準為高時，輸出電壓V_O的電壓值係介於10%*V_DD與90%*V_DD之間，以及當控制訊號 ST的位準為低時，輸出電壓V_O的電壓值不介於10%*V_DD與90%*V_DD之間。接著，控制訊號ST被傳送至開關電路310以供控制開關電路310的開啟與關閉，此外，控制訊號ST另被傳送至反相器316的輸入端，並且反相器316可用以對控制訊號ST進行反相操作以產生一反相後控制訊號ST’，並傳送反相後控制訊號ST’至開關電路312與314以供控制開關電路312與314的開啟與關閉。舉例來說，於控制訊號ST的高位準期間，開關電路310被打開而開關電路312與314被關閉；以及於控制訊號ST的低位準期間，開關電路310被關閉而開關電路312與314被打開。

供應電壓V_DD係耦接於電流源308的一第一端，而電流源308的一第二端係耦接於開關電路310的一第一端，其中電流源308係用以提供一電流I_C至開關電路310的第一端。當開關電路310被打開時，開關電路310的一第二端會耦接於電容318的一第一端、開關電路312的一第一端以及開關電路314的一第一端。當開關電路312被打開時，開關電路312的一第二端會耦接於電容318的一第二端，其中電容318的第二端耦接於接地電壓GND。當開關電路314打開時，開關電路314的一第二端會耦接於電容320的一第一端，其中電容320的一第二端係耦接於接地電壓GND。

對應於開關時間的電壓訊號V_SW可自電容320的第一端取得，並且可藉由以下公式來表示：Cc * V _SW =I _C * ST其中C_C為電容318的電容值，I_C為電流源308所提供之電流I_C的電流值，ST為當控制訊號ST處於高位準的時間，以及該公式可以被簡化如下：

請搭配參照第4圖與第5圖，第4圖為依據本發明一實施例之開關頻率擷取電路400的示意圖，其中第1圖所示之開關頻率擷取電路111可以被開關頻率擷取電路400所實現。第5圖為依據本發明一實施例之第4圖所示之開關頻率擷取電路400的相關訊號示意圖。如第4圖所示，開關頻率擷取電路400可包含有比較器402、脈衝產生器404、多個電流源406與408、開關電路410以及電容412，位於功率級102_2~102_N之輸出端OT的輸出電壓V_O係耦接於比較器402的正端(+)，而一參考電壓V_REFFREQ係耦接於比較器402的負端(-)。藉由透過比較器402來對輸出端OT與參考電壓V_REFFREQ進行比較，可於比較器402之輸出端產生具有高迴轉率(slew rate)的一方波FREQ_SW，其中功率級102_2~102_N的切換頻率為方波FREQ_SW之一時間週期的倒數。接著，方波FREQ_SW會被傳送至脈衝產生器404，並且脈衝產生器404可用以根據方波FREQ_SW來產生一脈衝訊號FREQCTL，其中當方波FREQ_SW的位準自低轉換為高時，脈衝訊號FREQCTL的位準亦會自低轉換為高並在一時間間隔T_PS之後自高轉換為低，FREQCTL中每一個脈衝的上升緣(rising edge)之間的一時間間隔T_P係等於方波FREQ_SW的時間週期，以及時間間隔T_PS遠小於時間間隔T_P。接著，脈衝訊號FREQCTL被傳送至開關電路410以供控制開關電路410的開啟與關閉，舉例來說，於脈衝訊號FREQCTL的高位準期間，開關電路410被開啟，而於脈衝訊號FREQCTL的低位準期間，開關電路410被關閉。

供應電壓V_DD係耦接於電流源406的一第一端，而電流源406的一第二端係耦接於開關電路410的一第一端，其中電流源406係用以提供一電流I_UP至開關電路410的第一端。當開關電路410被開啟時，開關電路410的一第二端會耦接於電流源408的一第一端以及電容412的一第一端，其中電流源408係用以提供一 電流I_DN，電流源408的一第二端係耦接於電容412的一第二端，以及電容412的第二端係耦接於接地電壓GND。

對應於開關頻率的電壓訊號V_FREQ可自電容412的第一端取得，並且可藉由以下公式來表示：Cc * V _FREQ =T _PS * I _UP -T _P * I _DN 其中C_C為電容412的電容值，T_PS為時間間隔T_PS，I_UP為電流源406所提供之電流I_UP，T_P為時間間隔T_P，以及I_DN為電流源408所提供之電流I_DN。

請參照回第1圖，控制電路108可耦接於回授電路104與功率級102_2~102_N之間，並且可用以根據回授訊號FS產生一控制訊號CS，其中控制訊號CS係用以動態地控制功率級102_2~102_N中被開啟的功率級的數量。取決於實際設計考量，控制電路108可藉由一數位電路或一類比電路來實現，詳細地來說，請參照第6圖，第6圖為依據本發明一實施例之數位控制電路60的示意圖，其中第1圖所示之控制電路108可以被數位控制電路60所實現。如第6圖所示，數位控制電路60可包含有輸入介面電路600、計算電路602、加法電路604以及優化(optimization)電路606。

輸入介面電路600可包含有至少一類比至數位轉換器(analog to digital converter,ADC)，並且該至少一類比至數位轉換器可用以將回授訊號FS轉換成至少一數位訊號，在本實施例中，在回授訊號FS是根據電壓訊號V_CS、電壓訊號V_SW、電壓訊號V_FREQ以及功率PV_DD中全部的偵測輸入而產生的情況下，輸入介面電路600可包含有4個類比至數位轉換器608_1~608_4，其中類比至數位轉換器608_1可用以將電壓訊號V_CS轉換為一數位訊號D_CS，類比至數位轉換器 608_2可用以將電壓訊號V_SW轉換為一數位訊號D_SW，類比至數位轉換器608_3可用以將電壓訊號V_FREQ轉換為一數位訊號D_FREQ，以及類比至數位轉換器608_4可用以將功率PV_DD轉換為一數位訊號D_PVDD。在某些實施例中，回授訊號FS可僅根據電壓訊號V_CS、電壓訊號V_SW、電壓訊號V_FREQ以及功率PV_DD中的單一偵測輸入而產生，並且輸入介面電路600可僅包含有單一類比至數位轉換器以將單一類比訊號轉換為一數位訊號。在某些實施例中，回授訊號FS可根據電壓訊號V_CS、電壓訊號V_SW、電壓訊號V_FREQ以及功率PV_DD中的兩個偵測輸入而產生，並且輸入介面電路600可包含有兩個類比至數位轉換器以分別將兩個類比訊號轉換為兩個數位訊號。在某些實施例中，回授訊號FS可根據電壓訊號V_CS、電壓訊號V_SW、電壓訊號V_FREQ以及功率PV_DD中的三個偵測輸入而產生，並且輸入介面電路600可包含有三個類比至數位轉換器以分別將三個類比訊號轉換為三個數位訊號。

計算電路602可耦接於輸入介面電路600(尤其是，類比至數位轉換器608_1~608_4)，並且可用以根據數位訊號D_CS、D_SW、D_FREQ以及D_PVDD來計算功率級102_2~102_N的一功率損失PL。假設功率級102_2~102_N被開啟的功率級的數量為n，其中n係大於或等於1並小於或等於N(亦即1

n

N)。功率級102_2~102_N的功率損失PL可包含有一傳導損失(conduction loss)P_{LOSS_CON}、一開關損失(switching loss)P_{LOSS_SW}以及一閘極開關損失(gate switching loss)P_{LOSS_SW_GATE}(亦即PL=P_{LOSS_CON}+P_{LOSS_SW}+P_{LOSS_SW_GATE})。

傳導損失P_{LOSS_CON}可藉由以下公式來計算：

其中I_CS為功率級102_2~102_N的每一個功率級中自P型電晶體與N型電晶體流至 輸出端OT的一電流，R_UP為功率級102_2~102_N的每一個功率級中P型電晶體的導通電阻(on-resistance)，R_DN為功率級102_2~102_N的每一個功率級中N型電晶體的導通電阻，以及n為功率級102_2~102_N中被開啟的功率級的數量。

開關損失P_{LOSS_SW}可藉由以下公式來計算：

其中T_SW為功率級102_2~102_N的開關時間並且等於(Q_GD+Q_GS2)/2*I_G*n(亦即

)，Q_GD為功率級102_2~102_N的閘極至汲極電荷(gate-to-drain charge)，Q_GS2為功率級102_2~102_N的後閥值閘極至源極電荷(post-threshold gate-to-source charge)，I_G為功率級102_2~102_N的每一個功率級中N型電晶體與P型電晶體之閘極的一電流，n為功率級102_2~102_N中被開啟的功率級的數量，I_CS為功率級102_2~102_N的每一個功率級中自P型電晶體與N型電晶體流至輸出端OT的電流，以及Freq為功率級102_2~102_N的開關頻率。

閘極開關損失P_{LOSS_SW_GATE}可藉由以下公式來計算：

其中n為功率級102_2~102_N中被開啟的功率級的數量，C_GATEUP與C_GATEDN分別為功率級102_2~102_N的每一個功率級中P型電晶體的閘極電容與N型電晶體的閘極電容，以及Freq為功率級102_2~102_N的開關頻率。

加法電路604可耦接於計算電路602，並且可用以對傳導損失P_{LOSS_CON}、開關損失P_{LOSS_SW}以及閘極開關損失P_{LOSS_SW_GATE}進行相加以產生一相加結果，其中該相加結果可被視為功率級102_2~102_N的功率損失PL，因此，功率損失PL的一函數可以表示如下：

優化電路606可耦接於加法電路604，並且可用以最小化功率損失PL來產生一最小化結果，舉例來說，優化電路606可以n來對功率損失PL的該函數進行微分以取得該最小化結果，其可表示如下：

其中K_SW等於(Q_GD+Q_GS2)/2*I_G(亦即

)，Q_GD為功率級102_2~102_N 的閘極至汲極電荷，Q_GS2為功率級102_2~102_N的後閥值閘極至源極電荷，I_G為功率級102_2~102_N的每一個功率級中N型電晶體與P型電晶體之閘極的電流；以及在PL’=0(亦即當PL’=0時功率級102_2~102_N具有有著最小值的功率損失PL)並且V_DD、Freq、R_UP、R_DN、C_GATEUP、C_GATEDN以及K_SW皆為常數的情況下，n可藉由以下公式來表示：

其中公式中的K、a以及b皆為常數。

優化電路606可用以根據最小化結果(亦即

)來產生控制訊號CS，以動態地控制功率級 102_2~102_N中被開啟的功率級的數量。

請參照第7圖，第7圖為依據本發明一實施例之類比控制電路70的示意圖，其中第1圖所示之控制電路108可藉由類比控制電路70來實現。如第7圖所 示，類比控制電路70可包含有加法器(adder)電路700、乘法器(multiplier)電路702、根號(rooter)電路704以及一輸出介面電路(例如類比至數位轉換器706)。加法器電路700可包含有多個運算放大器701與703、多個N型電晶體705與707、多個P型電晶體709、711、713與715以及多個電阻717、719與721，運算放大器701具有耦接於一電壓V_i的正端(+)，其中電壓V_i對應於功率級102_2~102_N的每一個功率級中自P型電晶體與N型電晶體流至輸出端OT的電流(亦即I_CS)。運算放大器703具有耦接於一電壓V_v的正端(+)，其中電壓V_v對應於供應電壓V_DD的功率PV_DD。N型電晶體705具有耦接於運算放大器701之輸出端的一閘極以及耦接於運算放大器701之負端(-)的一源極。N型電晶體707具有耦接於運算放大器703之輸出端的一閘極以及耦接於運算放大器703之負端(-)的一源極。

P型電晶體709具有耦接於供應電壓V_DD的一源極、耦接於N型電晶體705之汲極的一汲極以及耦接於N型電晶體705之汲極的一閘極。P型電晶體711具有耦接於供應電壓V_DD的一源極以及耦接於P型電晶體709之閘極的一閘極。P型電晶體713具有耦接於供應電壓V_DD的一源極、耦接於P型電晶體711之汲極的一汲極以及耦接於N型電晶體707之汲極的一閘極。P型電晶體715具有耦接於供應電壓V_DD的一源極、耦接於P型電晶體713之閘極一閘極以及耦接於N型電晶體707之汲極的一汲極。

電阻717、719與721分別具有電阻值R/a、R以及R/b，其中a與b為包 含於上述公式

中的常數。電阻717具有耦接於N 型電晶體705之源極的一第一端以及耦接於接地電壓GND的一第二端。電阻719具有耦接於P型電晶體711之汲極的一第一端以及耦接於接地電壓GND的一第二端。電阻721具有耦接於N型電晶體707之源極的一第一端以及耦接於接地電壓 GND的一第二端。

針對加法器電路700的操作來說，一電流I_i(

)可透過P型電晶 體711來自加法器電路700的左側(亦即P型電晶體711的左側)流至電阻719的第一端，並且一電流I_V(

)可透過P型電晶體713來自加法器電路700的右側 (亦即P型電晶體713的右側)流至電阻719的第一端，如此一來，位於電阻719之第一端的一電壓V_iv可藉由以下公式來表示：V _iv =(a * V _i +b * V _v )其中電壓V_iv可提供至乘法器電路702。

乘法器電路702可包含有多個運算放大器723與725、N型電晶體727、多個P型電晶體729與731、具有電阻值R的電阻733、具有電容值C的電容735、多個開關電路737與739、反相器741以及SR正反器(latch)電路743。運算放大器723具有耦接於電壓V_i(其對應於功率級102_2~102_N的每一個功率級中自P型電晶體與N型電晶體流至輸出端OT的電流，亦即I_CS)的正端(+)。N型電晶體727具有耦接於運算放大器723之輸出端的一閘極以及耦接於運算放大器723之負端(-)的一源極。電阻733具有耦接於N型電晶體727之源極的一第一端以及耦接於接地電壓GND的一第二端。運算放大器725具有耦接於加法器電路700中電阻719之第一端的正端(+)，以接收電壓V_iv。

P型電晶體729具有耦接於供應電壓V_DD的一源極、耦接於N型電晶體727之汲極的一汲極以及耦接於N型電晶體727之汲極的一閘極。P型電晶體731具有耦接於供應電壓V_DD的一源極以及耦接於P型電晶體729之閘極的一閘極。電容735具有耦接於運算放大器725之負端(-)的一第一端以及耦接於接地電壓GND 的一第二端。開關電路737具有耦接於P型電晶體731之汲極的一第一端，其中當開關電路737被開啟時，開關電路737的一第二端會耦接於電容735的第一端。開關電路739具有耦接於電容735之第一端的一第一端，其中當開關電路739被開啟時，開關電路739的一第二端會耦接於電容735的第二端。

SR正反器電路743具有一輸入端S、一重置端R以及一輸出端，其中輸入端S係耦接於運算放大器725的輸出端，重置端R係用以接收一重置訊號RE以供重置SR正反器電路743，以及SR正反器電路743的輸出端係耦接於開關電路737，並用以重送一控制訊號SR以供控制開關電路737的開啟與關閉。此外，SR正反器電路743的輸出端另耦接於反相器741的輸入端，並且另用以將控制訊號SR傳送至反相器741的輸入端，其中反相器741可用以對控制訊號SR進行反相操作以產生一反相後控制訊號SR’，並傳送反相後控制訊號SR’至開關電路739以供控制開關電路739的開啟與關閉。舉例來說，於控制訊號SR的高位準期間，開關電路737被開啟而開關電路739被關閉；以及於控制訊號SR的低位準期間，開關電路737被關閉而開關電路739被開啟。

此外，一電流I_i(=

)可透過P型電晶體731來自乘法器電路702的 左側(亦即P型電晶體731的左側)流至開關電路737的第一端，如此一來，代表開關電路737之開啟時間的一時間T_iiv(亦即於時間T_iiv的期間，控制訊號SR為高為準)可藉由以下公式來表示：

其中該公式可以簡化如下：

根號電路704可包含有運算放大器745、N型電晶體747、多個P型電晶體749與751、具有電容值C的電容753、具有電阻值R的電阻755、多個開關電路757與759、反相器761以及取樣保持(sample and hold)電路763(為簡潔起見，在第7圖中標記為“S/H”)。運算放大器745具有耦接於取樣保持電路763的正端(+)、耦接於電阻755之一第一端的負端(-)以及耦接於N型電晶體747之一閘極的輸出端。N型電晶體747具有耦接於電阻755之第一端的一源極。電阻755具有耦接於接地電壓GND的一第二端。P型電晶體749具有耦接於供應電壓V_DD的一源極。P型電晶體751具有耦接於供應電壓V_DD的一源極、耦接於P型電晶體749之閘極的一閘極以及耦接於P型電晶體749之閘極與N型電晶體747之汲極的一汲極。

SR正反器電路743可另用以將控制訊號SR傳送至根號電路704(尤其是，開關電路757以及反相器761的輸入端)，其中控制訊號SR可用以控制開關電路757的開啟與關閉，以及反相器761可用以對控制訊號SR進行反相操作以產生反相後控制訊號SR’，並傳送反相後控制訊號SR’至開關電路759以供控制開關電路759的開啟與關閉。舉例來說，於控制訊號SR的高位準期間，開關電路757被開啟而開關電路759被關閉；以及於控制訊號SR的低位準期間，開關電路757被關閉而開關電路759被開啟。開關電路757具有耦接於P型電晶體749之汲極的一第一端，其中當開關電路757被開啟時，開關電路757的一第二端會耦接於取樣保持電路763以及電容753的一第一端，其中電容753的一第二端耦接於接地電壓GND。開關電路759具有耦接於取樣保持電路763以及電容753之第一端的一第一端，其中當開關電路759被開啟時，開關電路759的一第二端會耦接於電容753的第二端。

此外，一電流I_n(=

)可透過P型電晶體749來自根號電路704的右 側(亦即P型電晶體749的右側)流至開關電路757的第一端，其中V_n為位於電阻755之第一端的一電壓值，並且對應於功率級102_2~102_N中被開啟的功率級的數量。如此一來，V_n可以藉由以下公式來表示：

其中T_iiv代表開關電路757的開啟時間，並且由於

(其藉由乘 法器電路702而取得)以及V _iv =(a * V _i +b * V _v )(其藉由加法器電路700而取得)，該公式可以簡化如下：

類比至數位轉換器706可耦接於根號電路704(尤其是，電阻755的第一端)，並且可用以將V_n轉換為控制訊號CS，其中控制訊號CS係用以動態地控制功率級102_2~102_N中被開啟的功率級的數量。

第8圖為依據本發明另一實施例之音訊放大器(例如D類放大器80)的示意圖。D類放大器80與第1圖所示之D類放大器10的差別在於D類放大器80可包含有取代了電流感測電路107的電流感測電路807，其中電流感測電路807可耦接於功率級102_2~102_N的每一個功率級中位於N型電晶體之源極的一低端LT，並且可用以感測並取得位於低端LT的一輸出電流，並產生對應於該輸出電流的電壓訊號V_CS以作為該至少一偵測輸入，詳細地來說，請參照第9圖，第9圖為依據本發明另一實施例之電流感測電路90的示意圖，其中第8圖所示之電流感測電路807可藉由電流感測電路90來實現。如第9圖所示，電流感測電路90可自功率級102_2~102_N的低端LT感測並取得一感測電流I_SEN，並根據感測電流I_SEN 與電阻R_SEN來產生電壓訊號V_CS，電流感測電路90可包含有複數個電阻R₁、R₂、R₃、R₄與R_SEN以及運算放大器91，其中電阻R₁的電阻值等於電阻R₃的電阻值，電阻R₂的電阻值等於電阻R₄的電阻值，電阻R_SEN的電阻值遠小於電阻R₁與R₂的電阻值，以及運算放大器91的一正端電源供應與一負端電源供應分別為供應電壓V_DD與接地電壓GND。由於電流感測電路90的操作與第2圖所示之電流感測電路20的操作類似，為簡潔起見，類似內容在此不再重複詳細描述。

第10圖為依據本發明再另一實施例之音訊放大器(例如D類放大器1000)的示意圖。D類放大器1000與第1圖所示之D類放大器10的差別在於D類放大器1000可包含有取代了電流感測電路107的電流感測電路1007，其中電流感測電路1007可耦接於功率級102_2~102_N的每一個功率級中位於P型電晶體之源極的一高端LT，並且可用以感測並取得位於高端LT的一輸出電流，並產生對應於該輸出電流的電壓訊號V_CS以作為該至少一偵測輸入，詳細地來說，請參照第11圖，第11圖為依據本發明再另一實施例之電流感測電路1100的示意圖，其中第10圖所示之電流感測電路1007可藉由電流感測電路1100來實現。如第11圖所示，電流感測電路1100可自功率級102_2~102_N的高端LT感測並取得一感測電流I_SEN，並根據感測電流I_SEN與電阻R_SEN來產生電壓訊號V_CS，電流感測電路1100可包含有複數個電阻R₁、R₂、R₃、R₄與R_SEN以及運算放大器1101，其中電阻R₁的電阻值等於電阻R₃的電阻值，電阻R₂的電阻值等於電阻R₄的電阻值，電阻R_SEN的電阻值遠小於電阻R₁與R₂的電阻值，以及運算放大器1101的一正端電源供應與一負端電源供應分別為供應電壓V_DD與接地電壓GND。由於電流感測電路1100的操作與第2圖所示之電流感測電路20的操作類似，為簡潔起見，類似內容在此不再重複詳細描述。

總結來說，藉由本發明的D類放大器10/80/1000，在供應至功率級102_1~102_N的供應電壓V_DD變化的情況下，本發明之D類放大器10/80/1000中的功率級控制電路104能夠動態地追蹤供應電壓V_DD來優化功率級102_1~102_N，此外，本發明之D類放大器10/80/1000中的功率級控制電路104可以在功率級102_1~102_N具有最小值之功率損失PL的情況下產生控制訊號CS，以供動態地控制功率級102_1~102_N中被開啟的功率級的數量，其可以增加放大器的效率。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10:D類放大器

12:揚聲器

100:驅動電路

102_1~102_N:功率級

103:P型電晶體

104:功率級控制電路

105:N型電晶體

106:回授電路

107:電流感測電路

108:控制電路

109:開關時間擷取電路

111:開關頻率擷取電路

A_IN:音訊訊號

DRV:驅動訊號

V_DD:供應電壓

OT:輸出端

GND:接地電壓

PV_DD:功率

V_CS,V_SW,V_FREQ:電壓訊號

FS:回授訊號

CS:控制訊號

Claims (19)

1. 一種音訊放大器，包含有：複數個功率級，其中該複數個功率級彼此並聯，該複數個功率級的每一個功率級包含有一第一開關以及一第二開關，該第一開關與該第二開關串聯於一第一參考電壓與一第二參考電壓之間，以及該第一參考電壓高於該第二參考電壓；一驅動電路，耦接於該複數個功率級，並且用以接收一輸入訊號並根據該輸入訊號來產生一驅動訊號至該複數個功率級，以供驅動該複數個功率級；一功率級控制電路，包含有：一回授電路，耦接於該複數個功率級，並且用以根據至少一偵測輸入來產生一回授訊號，其中該至少一偵測輸入包含有對應於該第一參考電壓的一功率、對應於該複數個功率級之一開關時間的一電壓訊號以及對應於該複數個功率級之一開關頻率的一電壓訊號的至少其一；以及一控制電路，耦接於該回授電路與該複數個功率級之間，並且用以根據該回授訊號來產生一控制訊號，其中該控制訊號係用以動態地控制該複數個功率級中被開啟的功率級的數量。
2. 如申請專利範圍第1項所述之音訊放大器，其中該第一開關以及該第二開關分別為一P型電晶體以及一N型電晶體。
3. 如申請專利範圍第1項所述之音訊放大器，其中該第一開關以及該第二開關皆為N型電晶體。
4. 如申請專利範圍第1項所述之音訊放大器，其中該第一參考電壓的該功率係自該複數個功率級之每一個功率級中耦接於該第一參考電壓的一端所取得。
5. 如申請專利範圍第1項所述之音訊放大器，其中對應於該複數個功率級之該開關時間的該電壓訊號以及對應於該複數個功率級之該開關頻率的該電壓訊號係自該複數個功率級之每一個功率級中介於該第一開關與該第二開關之間的一輸出端所取得。
6. 如申請專利範圍第1項所述之音訊放大器，其中該至少一偵測輸入另包含有對應於該複數個功率級之一輸出電流的一電壓訊號，以及該輸出電流係自該複數個功率級之每一個功率級中介於該第一開關與該第二開關之間的一輸出端所取得。
7. 如申請專利範圍第1項所述之音訊放大器，其中該至少一偵測輸入另包含有對應於該複數個功率級之一輸出電流的一電壓訊號，以及該輸出電流係自該複數個功率級之每一個功率級中耦接於該第一參考電壓的一端所取得。
8. 如申請專利範圍第1項所述之音訊放大器，其中該至少一偵測輸入另包含有對應於該複數個功率級之一輸出電流的一電壓訊號，以及該輸出電流係自該複數個功率級之每一個功率級中耦接於該第二參考電壓的一端所取得。
9. 如申請專利範圍第1項所述之音訊放大器，其中該控制電路係一數位電路，並且包含有：至少一類比至數位轉換器，用以將該回授訊號轉換為至少一數位訊號；一計算電路，用以根據該至少一數位訊號來計算該複數個功率級的一功率損失；以及一優化電路，用以最小化該功率損失以產生一最小化結果，並且根據該最小化結果來產生該控制訊號。
10. 如申請專利範圍第9項所述之音訊放大器，其中該功率損失包含有一傳導損失、一開關損失以及一閘極開關損失；以及該控制電路另包含有：一加法電路，耦接於該計算電路與該優化電路之間，並且用以將該傳導損失、該開關損失以及該閘極開關損失進行相加以產生一相加結果；其中該優化電路係用以最小化該相加結果來產生該最小化結果。
11. 如申請專利範圍第1項所述之音訊放大器，其中該控制電路係一類比電路，並且包含有：一加法器電路，用以將對應於自該第一開關與該第二開關流過該第一開關與該第二開關之間的一輸出端之一電流的一電壓與對應於該第一參考電壓之該功率的一電壓進行相加，以產生一第一電壓；一乘法器電路，耦接於該加法器電路，並且用以根據該第一電壓以及對應於自該第一開關與該第二開關流過該第一開關與該第二開關之間的該輸出端之該電流的該電壓來取得一第一時間；一根號電路，耦接於該乘法器電路，並且用以根據該第一時間來取得一第 二電壓，其中該第二電壓對應於該複數個功率級中被開啟的功率級的數量；以及一類比至數位轉換器，耦接於該根號電路，並且用以根據該第二電壓來產生該控制訊號。
12. 如申請專利範圍第1項所述之音訊放大器，其中該音訊放大器係一D類放大器。
13. 一種音訊放大器，包含有：複數個功率級，其中該複數個功率級彼此並聯，該複數個功率級的每一個功率級包含有一第一開關以及一第二開關，該第一開關與該第二開關串聯於一第一參考電壓與一第二參考電壓之間，以及該第一參考電壓高於該第二參考電壓；一驅動電路，耦接於該複數個功率級，並且用以接收一輸入訊號並根據該輸入訊號來產生一驅動訊號至該複數個功率級，以供驅動該複數個功率級；一功率級控制電路，包含有：一回授電路，耦接於該複數個功率級，並且用以根據至少一偵測輸入來產生一回授訊號，其中該至少一偵測輸入包含有一電壓訊號，該電壓訊號對應於該複數個功率級的一輸出電流，以及該輸出電流係自該複數個功率級之每一個功率級中耦接於該第二參考電壓的一端所取得或自該複數個功率級之每一個功率級中耦接於該第一參考電壓的一端所取得；以及一控制電路，耦接於該回授電路與該複數個功率級之間，並且用以根 據該回授訊號來產生一控制訊號，其中該控制訊號係用以動態地控制該複數個功率級中被開啟的功率級的數量。
14. 如申請專利範圍第13項所述之音訊放大器，其中該第一開關以及該第二開關分別為一P型電晶體以及一N型電晶體。
15. 如申請專利範圍第13項所述之音訊放大器，其中該第一開關以及該第二開關皆為N型電晶體。
16. 如申請專利範圍第13項所述之音訊放大器，其中該控制電路係一數位電路，並且包含有：至少一類比至數位轉換器，用以將該回授訊號轉換為至少一數位訊號；一計算電路，用以根據該至少一數位訊號來計算該複數個功率級的一功率損失；以及一優化電路，用以最小化該功率損失以產生一最小化結果，並且根據該最小化結果來產生該控制訊號。
17. 如申請專利範圍第16項所述之音訊放大器，其中該功率損失包含有一傳導損失、一開關損失以及一閘極開關損失；以及該控制電路另包含有：一加法電路，耦接於該計算電路與該優化電路之間，並且用以將該傳導損失、該開關損失以及該閘極開關損失進行相加以產生一相加結果；其中該優化電路係用以最小化該相加結果來產生該最小化結果。
18. 如申請專利範圍第13項所述之音訊放大器，其中該控制電路係一 類比電路，並且包含有：一加法器電路，用以將對應於自該第一開關與該第二開關流過該第一開關與該第二開關之間的一輸出端之一電流的一電壓與對應於該第一參考電壓之該功率的一電壓進行相加，以產生一第一電壓；一乘法器電路，耦接於該加法器電路，並且用以根據該第一電壓以及對應於自該第一開關與該第二開關流過該第一開關與該第二開關之間的該輸出端之該電流的該電壓來取得一第一時間；一根號電路，耦接於該乘法器電路，並且用以根據該第一時間來取得一第二電壓，其中該第二電壓對應於該複數個功率級中被開啟的功率級的數量；以及一類比至數位轉換器，耦接於該根號電路，並且用以根據該第二電壓來產生該控制訊號。
19. 如申請專利範圍第13項所述之音訊放大器，其中該音訊放大器係一D類放大器。

Images