TWI836616B - 源極驅動裝置及其控制方法 - Google Patents

Abstract

一種源極驅動裝置，包含有複數個輸出端及複數個驅動通道。該複數個驅動通道中的每一驅動通道耦接於該複數個輸出端中的一輸出端，並包含有一輸出緩衝器、一輸出啟動開關器及一電荷共享電路。該輸出啟動開關器耦接於該輸出緩衝器及相對應的該輸出端之間，該電荷共享電路耦接於相對應的該輸出端。其中，該複數個驅動通道中至少二者之該電荷共享電路共同耦接至一電荷共享匯流排。

Description

源極驅動裝置及其控制方法

本發明係指一種用來驅動顯示面板的源極驅動裝置，尤指一種可對顯示面板進行電荷共享的源極驅動裝置。

近年來，在小尺寸行動裝置的應用中，電池壽命已成為顯示系統之重要課題。顯示系統中的功耗主要來自於用來驅動顯示面板之源極驅動裝置，其在顯示過程中需使用大量的功率來驅動面板上的負載。因此，源極驅動裝置之設計者需盡可能在不影響顯示效能的情況下實現功耗的下降。

因此，本發明之主要目的即在於提出一種用於顯示面板之源極驅動裝置，此源極驅動裝置包含有複數個驅動通道電路(或簡稱為驅動通道)，其中，每一驅動通道包含有一電荷共享電路，電荷共享電路可將每一驅動通道之驅動通道輸出端(或簡稱為輸出端)共同耦接，以進行電荷共享。透過驅動通道之間的電荷共享，可將驅動通道中的電荷均等分配至每一驅動通道，以針對下一筆資料電壓提供預充電的效果。如此一來，可降低各驅動通道用來驅動顯示面板之整體功耗。

本發明之一實施例揭露一種源極驅動裝置，其包含有複數個輸出端及複數個驅動通道。該複數個驅動通道中的每一驅動通道耦接於該複數個輸出端中的一輸出端，並包含有一輸出緩衝器、一輸出啟動開關器及一電荷共享電路。該輸出啟動開關器耦接於該輸出緩衝器及相對應的該輸出端之間，該電荷共享電路耦接於相對應的該輸出端。其中，該複數個驅動通道中至少二者之該電荷共享電路共同耦接至一電荷共享匯流排。

本發明之另一實施例揭露一種控制一源極驅動裝置之方法，該源極驅動裝置具有複數個驅動通道。該方法包含有下列步驟：在一顯示線期間之一驅動階段中，控制該複數個驅動通道之每一者耦接至複數個輸出端中的一輸出端，以輸出資料電壓至相對應的該輸出端；以及在該顯示線期間之一充電階段中，決定該複數個驅動通道之每一者是否耦接至一電荷共享匯流排。

10:顯示系統

102:閘極驅動裝置

104:源極驅動裝置

106:顯示面板

202,702,1002:輸出緩衝器

204,704,100:電荷共享電路

206,706:資料校正電路

Y[1]~Y[N],Y,Y[X],Y[X+1]:輸出端

DIN_1~DIN_N,DIN:顯示資料

VD_1~VD_N,VD,VD_X,VD_X+1:資料電壓

CS_BUS:電荷共享匯流排

ACS,ACS1,ACS2:電荷共享開關器

SOE:輸出啟動開關器

CSC:電荷共享電容

MN,MN_DC:N型金氧半電晶體

MP,MP_DC:P型金氧半電晶體

SWN,SWP,SW1,SW2:控制開關器

△V1,△V2:電壓偏移

VMAX:最大準位

VMIN:最小準位

VD[t]:當前資料電壓

VD[t+1]:後續資料電壓

VDDA:供應電壓

GND:接地電壓

△VD:電壓差

Vth_n,Vth_p:臨界電壓

VD[1]~VD[N]:備選電壓

708,1008:數位類比轉換器

706_1:正資料校正電路

706_2:負資料校正電路

I1,I2:電流源

CMP1,CMP2:比較器

110:流程

1100~1106:步驟

第1圖為本發明實施例一顯示系統的簡易結構之示意圖。

第2圖為本發明實施例源極驅動裝置的一種詳細實施方式之示意圖。

第3A圖及第3B圖為本發明實施例電荷共享電路的一種詳細實施方式之示意圖。

第4圖為本發明實施例驅動通道上的資料電壓之波形圖。

第5圖繪示因電晶體之臨界電壓而造成的電荷共享電路之無效區。

第6圖繪示資料校正電路與驅動通道中的數位類比轉換器整合之一種示例性實施方式。

第7圖為本發明實施例源極驅動裝置的另一種實施方式之示意圖。

第8圖為本發明實施例電荷共享電路搭配資料校正電路的一種詳細實施方式之示意圖。

第9A圖及第9B圖分別繪示正資料校正電路及負資料校正電路的一種示例性實施方式。

第10圖為本發明實施例另一電荷共享電路之示意圖。

第11圖為本發明實施例一流程之流程圖。

第1圖為本發明實施例一顯示系統10的簡易結構之示意圖。如第1圖所示，顯示系統10包含有一閘極驅動裝置102、一源極驅動裝置104及一顯示面板106。需注意，第1圖僅繪示顯示面板106上具有一畫素之結構，但本領域具通常知識者應了解，顯示面板106上包含有由複數個畫素所構成的一畫素陣列。閘極驅動裝置102可透過複數條掃描線耦接至顯示面板106，其中每一掃描線耦接於一列畫素。源極驅動裝置104可透過複數條資料線耦接至顯示面板106，其中每一資料線耦接於一行畫素。另外需注意的是，第1圖所示的畫素結構為一發光二極體(Light-Emitting Diode，LED)畫素，其具有用來進行發光的一發光二極體，意即顯示面板106可以是一發光二極體面板，例如有機發光二極體(Organic-LED，OLED)面板、迷你發光二極體(mini-LED)面板、或微發光二極體(micro-LED)面板等。在另一實施例中，顯示面板106亦可以是一液晶顯示面板(Liquid Crystal Display，LCD)、電漿顯示面板(Plasma Display Panel，PDP)，或任何其它類型的顯示裝置。

如第1圖所示，閘極驅動裝置102可用來提供閘極控制訊號，以透過掃描線對顯示面板106上的畫素進行掃描；而源極驅動裝置104可透過資料線發 送資料電壓至顯示面板106上的畫素。由於一條資料線耦接至一行數量龐大的畫素，使得資料線上存在巨大的電容性負載。因此，當源極驅動裝置104輸出資料電壓時，需花費大量的功耗來驅動資料線上的電容性負載。

第2圖為本發明實施例源極驅動裝置104的一種詳細實施方式之示意圖。源極驅動裝置104包含有多個驅動通道電路(下文簡稱為驅動通道)。每一驅動通道包含有一輸出緩衝器202、一電荷共享電路204及一資料校正電路206，其中，資料校正電路206可整合驅動通道中的數位類比轉換器(Digital-to-Analog Converter，DAC)。驅動通道亦分別包含有輸出端Y[1]~Y[N]或耦接至輸出端Y[1]~Y[N]，其中N為正整數。每一輸出端Y[1]~Y[N]被設定耦接至顯示面板106上的一或多條資料線。在一顯示線期間內，驅動通道分別接收顯示資料DIN_1~DIN_N，並透過數位類比轉換器將顯示資料DIN_1~DIN_N轉換為資料電壓VD_1~VD_N，資料電壓VD_1~VD_N再由驅動通道中的相對應輸出緩衝器202進行傳送，並透過相對應的輸出端Y[1]~Y[N]輸出至資料線。輸出緩衝器202可用來提供足夠的驅動能力，以驅動資料線上的電容性負載。

電荷共享電路204耦接於相對應的輸出端Y[1]~Y[N]及一電荷共享匯流排CS_BUS之間，用來提供輸出端Y[1]~Y[N]與電荷共享匯流排CS_BUS之間的充電路徑及/或放電路徑。電荷共享電路204使得部分或所有驅動通道共同耦接至電荷共享匯流排CS_BUS，以進行不同驅動通道之間的電荷共享。為了有效控制電荷共享之運作，每一驅動通道另包含有一輸出啟動開關器SOE及一電荷共享開關器ACS。輸出啟動開關器SOE耦接於輸出緩衝器202及相對應的輸出端Y[1]~Y[N]之間；電荷共享開關器ACS耦接於電荷共享電路204及相對應的輸出端Y[1]~Y[N]之間。在另一實施例中，電荷共享開關器ACS亦可耦接於電荷共 享電路204及電荷共享匯流排CS_BUS之間；或者，電荷共享開關器ACS可整合於電荷共享電路204內部。

電荷共享匯流排CS_BUS可進一步耦接至一電荷共享電容CSC，電荷共享電容CSC可用來儲存來自於輸出端Y[1]~Y[N]的電荷，並且對輸出端Y[1]~Y[N]及其對應的資料線進行預充電(或預放電)，以在後續資料電壓(對應於下一條顯示資料的電壓)輸出至資料線之前，使任一輸出端Y[1]~Y[N]的電壓在預充電結束時能夠更接近其後續資料電壓，進而降低用來輸出後續資料電壓所需的功耗。

在一實施例中，顯示操作之一顯示線期間可區分為一驅動階段及一充電階段。驅動階段可包含一顯示區間，在顯示區間內，資料電壓被輸出至顯示面板106，且輸出緩衝器202用來驅動資料線。充電階段可實現於一空白間隙(blanking interval)，在空白間隙內，無任何資料電壓被輸出至顯示面板106。在驅動階段中，輸出啟動開關器SOE開啟而電荷共享開關器ACS關閉，因此輸出緩衝器202可發送一資料電壓至資料線。在充電階段中，輸出啟動開關器SOE關閉而電荷共享開關器ACS可開啟，以導通相對應的輸出端與電荷共享匯流排CS_BUS之間的充電或放電路徑。在此情況下，部分或所有輸出端Y[1]~Y[N]可透過相對應的電荷共享電路204共同耦接至電荷共享匯流排CS_BUS及電荷共享電容CSC，以預充電(或預放電)至更接近後續資料電壓之電壓準位。

由於驅動通道可重新利用從電荷共享匯流排CS_BUS接收的電荷，以在充電階段中對資料線進行預充電或預放電，這些電荷可來自於其它驅動通道或電荷共享電容CSC，以節省下一驅動階段中所需的功耗。較佳地，電荷共享電 容CSC的容量應夠大，足以儲存所有驅動通道的電荷，因此，基本上此電容須設置於晶片外。在一實施例中，源極驅動裝置104之驅動通道可實現於積體電路(Integrated Circuit，IC)中並包含在一或多個晶片內部，而電荷共享匯流排CS_BUS可包含耦接於驅動通道之間的晶片間及/或晶片內之導線，如此一來，電荷共享電容CSC可以是一晶片外(off-chip)電容，可用來儲存充足的電荷以用於電荷共享。

在本發明之實施例中，電荷共享電路204可包含N型結構、P型結構、及/或混合型結構。在N型結構中，可採用一N型金氧半電晶體(NMOS transistor)來傳送電荷於驅動通道及電荷共享匯流排CS_BUS之間。在P型結構中，可採用一P型金氧半電晶體(PMOS transistor)來傳送電荷於驅動通道及電荷共享匯流排CS_BUS之間。混合型結構則是N型結構及P型結構的組合，其包含有一N型金氧半電晶體及一P型金氧半電晶體。混合型結構可確保輸出端之上升與下降方向的迴轉率相同，使得電荷共享能夠更有效地實現。

第3A及3B圖為本發明實施例電荷共享電路204的一種詳細實施方式之示意圖。如第3A及3B圖所示，電荷共享電路204包含有一N型金氧半電晶體MN、一P型金氧半電晶體MP、電荷共享開關器ACS1及ACS2、以及控制開關器SWN及SWP。第3A及3B圖繪示混合型結構，其包含有N型金氧半電晶體MN及P型金氧半電晶體MP，可實現更有效的電荷共享。電荷共享開關器ACS1及ACS2可用來實現如第2圖所示的電荷共享開關器ACS。此外，為方便說明，第3A及3B圖亦繪示輸出緩衝器202以及整合數位類比轉換器之資料校正電路206。

詳細來說，N型金氧半電晶體MN及P型金氧半電晶體MP均耦接於驅 動通道之輸出端Y及電荷共享匯流排CS_BUS之間，電荷共享匯流排CS_BUS則進一步耦接至電荷共享電容CSC。更明確來說，對於N型金氧半電晶體MN來說，其汲極端(drain)耦接於電荷共享匯流排CS_BUS，源極端(source)耦接於輸出端Y，閘極端(gate)透過電荷共享開關器ACS1耦接於資料校正電路206。對於P型金氧半電晶體MP來說，其汲極端耦接於電荷共享匯流排CS_BUS，源極端耦接於輸出端Y，閘極端透過電荷共享開關器ACS2耦接於資料校正電路206。

電荷共享電路204之運作可受控於資料校正電路206，亦即，資料校正電路206可提供控制電壓予電荷共享電路204，以決定是否啟用電荷共享操作。一般來說，若輸出端Y上之當前資料電壓與欲輸出至輸出端Y之後續資料電壓之間存在明顯電壓差，則需要進行電荷共享。此外，N型金氧半電晶體MN或P型金氧半電晶體MP只有在其閘極對源極電壓超過臨界電壓(threshold voltage)時開啟，因此，資料校正電路206可根據當前資料電壓與後續資料電壓之間的電壓差，並同時根據N型金氧半電晶體MN及/或P型金氧半電晶體MP的臨界電壓，來控制電荷共享電路204。

如第3A及3B圖，資料校正電路206整合數位類比轉換器，可將輸入的顯示資料DIN轉換為一資料電壓VD，並輸出資料電壓VD至輸出緩衝器202。當資料電壓VD輸出至輸出緩衝器202時，資料校正電路206可以一特定正電壓偏移+△V1去偏移資料電壓VD以產生一電壓，並將此電壓輸出至N型金氧半電晶體MN，其中，電壓偏移+△V1可依據N型金氧半電晶體MN之臨界電壓來決定。透過同樣的方式，資料校正電路206可以一特定負電壓偏移-△V2去偏移資料電壓VD以產生一電壓，並將此電壓輸出至P型金氧半電晶體MP，其中，電壓偏移-△V2可依據P型金氧半電晶體MP之臨界電壓來決定。根據N型金氧半電晶體MN及P 型金氧半電晶體MP的特性，電壓偏移△V1及△V2的數值可彼此相同或不同。

第4圖為本發明實施例驅動通道上的資料電壓之波形圖。第4圖繪示用於輸出啟動開關器SOE及電荷共享開關器ACS(包括如第3A及3B圖所示的電荷共享開關器ACS1及ACS2)的控制訊號，並繪示位於數位類比轉換器之輸出端的資料電壓VD_X及VD_X+1以及輸出端Y[X]及Y[X+1]上的電壓之波形。在此例中，二驅動通道共同耦接至電荷共享匯流排CS_BUS，且輸出端Y[X]及Y[X+1]分別包含在此二驅動通道中或耦接於此二驅動通道。舉例來說，在一第一驅動通道中，輸出緩衝器202接收資料電壓VD_X並傳送資料電壓VD_X至輸出端Y[X]；在一第二驅動通道中，輸出緩衝器202接收資料電壓VD_X+1並傳送資料電壓VD_X+1至輸出端Y[X+1]。輸出端Y[X]及Y[X+1]用來驅動顯示面板上的資料線，因此，資料線上的電容性負載導致輸出端Y[X]及Y[X+1]的電壓變化較為緩慢。

請參考第4圖搭配第3A及3B圖所示，其中，第3A圖繪示充電階段而第3B圖繪示驅動階段。在充電階段中，輸出啟動開關器SOE關閉，因而無任何資料電壓輸出至輸出端Y。當電荷共享開關器ACS1及ACS2開啟時，N型金氧半電晶體MN及P型金氧半電晶體MP之其中一者開啟，使得驅動通道的輸出端Y短路至電荷共享匯流排CS_BUS(透過電荷共享電路204)。因此，來自於電荷共享匯流排CS_BUS及電荷共享電容CSC的電荷可透過電荷共享電路204中的N型金氧半電晶體MN流至輸出端Y，進而將輸出端Y的電壓預充電至一中間準位，如第3A圖所示。在另一驅動通道中，電荷可從輸出端Y透過電荷共享電路204中的P型金氧半電晶體MP流至電荷共享匯流排CS_BUS及電荷共享電容CSC，進而將輸出端Y的電壓預放電至一中間準位。如此一來，電荷共享運作使得先前資料電 壓餘留下的電荷重新分配於多個驅動通道中。

如第4圖所示，在顯示線期間內，資料電壓VD_X具有從最大準位VMAX到最小準位VMIN的完整切換，而資料電壓VD_X+1具有從最小準位VMIN到最大準位VMAX的完整切換。最大準位VMAX及最小準位VMIN是分別對應於最大及最小資料碼的最大及最小資料電壓，其可位於一供應電壓VDDA與一接地電壓GND之間。在充電階段中，電荷共享可在此二驅動通道之間進行，使輸出端Y[X]及Y[X+1]到達中間準位。在此情況下，充電階段無須花費額外的功耗，共同耦接至電荷共享匯流排CS_BUS的輸出端Y[X]及Y[X+1]可進行預充電或預放電而趨近中間準位，以降低接下來的驅動階段中對資料線進行充電所需的功耗。

在一示例性實施例中，可顯示一種特殊影像圖案，其在源極驅動裝置104的奇數驅動通道上施加以從最大準位VMAX到最小準位VMIN完整切換的資料電壓，並且在源極驅動裝置104的偶數驅動通道上施加以從最小準位VMIN到最大準位VMAX完整切換的資料電壓。在此情況下，若所有驅動通道皆共同耦接至電荷共享匯流排CS_BUS以進行電荷共享，可實現大幅度的功耗下降。

接著，在驅動階段中，電荷共享開關器ACS1及ACS2關閉而輸出啟動開關器SOE開啟，驅動通道中的輸出緩衝器202可透過開啟的輸出啟動開關器SOE耦接至輸出端Y。因此，資料電壓VD_X及VD_X+1分別輸出至相對應的輸出端Y[X]及Y[X+1]。如第3B圖所示，控制開關器SWN及SWP亦同時開啟以確保N型金氧半電晶體MN及P型金氧半電晶體MP完全關閉，避免其干擾驅動階段中的資料輸出。如此一來，輸出緩衝器202僅需提供一半電壓擺盪所需的電荷。在 一實施例中，假設源極驅動裝置104中一半的驅動通道具有正電壓擺盪而另一半的驅動通道具有負電壓擺盪，電荷共享使得源極驅動裝置104在資料驅動過程中省下近半數的功耗。

因此，電荷共享電路204可根據相對應驅動通道上的資料電壓來決定是否啟用，這是因為電荷共享在資料電壓具有大幅度轉態的情況下更有效率。在一實施例中，電荷共享電路204可比較驅動通道的輸出端Y上之當前資料電壓與欲輸出至輸出端Y之後續資料電壓，來決定是否啟用電荷共享電路204，以在充電階段將相對應的驅動通道耦接至電荷共享匯流排CS_BUS。更明確來說，當輸出端Y上的當前資料電壓與欲輸出至輸出端Y的後續資料電壓之間的電壓差大於一臨界值時，可啟用電荷共享電路204以將驅動通道的輸出端Y耦接至電荷共享匯流排CS_BUS。反之，當輸出端Y上的當前資料電壓與欲輸出至輸出端Y的後續資料電壓之間的電壓差等於或小於臨界值時，可停用電荷共享電路204，在此情形下，驅動通道的輸出端Y不耦接至電荷共享匯流排CS_BUS，且該驅動通道不進行電荷共享。

請回頭參考第3A及3B圖，電晶體MP及MN可實現當前資料電壓與後續資料電壓的比較。更明確來說，電晶體MP或MN之源極端耦接於輸出端Y並從輸出端Y接收當前資料電壓。當電荷共享開關器ACS1及ACS2開啟時，電晶體MP或MN之閘極端可從資料校正電路206接收後續資料電壓(其具有一電壓偏移+△V1或-△V2)。因此，電晶體MP或MN的閘極對源極電壓所指示的比較結果可用來決定是否開啟電晶體MP或MN。

需注意的是，電晶體MP及MN具有一臨界電壓，使得閘極對源極電 壓需夠大以克服臨界電壓，才能夠開啟相對應的電晶體MP或MN，因而導致當資料電壓的差異不超過臨界電壓的電壓範圍內之無效區(dead zone)。在無效區內，N型金氧半電晶體MN及P型金氧半電晶體MP皆不開啟，且驅動通道不進行電荷共享。

第5圖繪示因電晶體MN及MP之臨界電壓而造成的電荷共享電路204之無效區。如第5圖所示，位於輸出端Y的當前資料電壓為VD[t]，而在下一顯示線期間欲輸出至輸出端Y的後續資料電壓為VD[t+1]。假設資料校正電路206未產生任何電壓偏移，位於輸出端Y上的當前資料電壓VD[t]可由每一電晶體MN及MP透過源極端進行接收，而在數位類比轉換器之輸出端的後續資料電壓VD[t+1]可由每一電晶體MN及MP透過閘極端進行接收。

在沒有實施資料校正或電壓偏移的情況下，N型金氧半電晶體MN只在後續資料電壓VD[t+1]大於當前資料電壓VD[t]加上其臨界電壓Vth_n時開啟，即VD[t+1]>VD[t]+Vth_n。換句話說，後續資料電壓VD[t+1]與當前資料電壓VD[t]之間的電壓差△VD應大於臨界電壓Vth_n，使得N型金氧半電晶體MN能夠開啟並有效執行電荷共享，因此，電壓差△VD下降至無效區代表電壓差△VD低於臨界電壓Vth_n。透過類似的方式，在P型金氧半電晶體MP之臨界電壓Vth_p下，無效區代表電壓差△VD低於臨界電壓Vth_p。

資料校正電路206所提供的電壓偏移+△V1或-△V2可用來解決無效區的問題，並擴大電荷共享電路204的操作範圍。在一實施例中，可設計電壓偏移+△V1及-△V2的數值完全涵蓋無法執行電荷共享的無效區。為實現此目的，可將電壓偏移+△V1設定為相等於N型金氧半電晶體MN之臨界電壓，並將電壓偏移 -△V2設定為相等於P型金氧半電晶體MP之臨界電壓。在此情況下，源極驅動裝置104中的所有驅動通道皆可在充電階段進行電荷共享。

然而，電晶體MN及MP之臨界電壓可能因基體效應(body effect)及/或製程、電壓、溫度等變化而存在偏移，因而難以控制電壓偏移完全相等於臨界電壓。此外，在充電階段中進行電荷共享操作之目的在於提升或降低輸出端Y的電壓準位使其更接近下一筆資料電壓，以降低下一筆資料電壓到達時對資料線充電所需的功耗。因此，在接收下一筆資料電壓之前將輸出端Y及資料線預充電至較高準位只有在下一筆資料電壓大於當前資料電壓且具有一特定電壓差的情況下才有意義；且在接收下一筆資料電壓之前將輸出端Y及資料線預放電至較低準位只有在下一筆資料電壓小於當前資料電壓且具有一特定電壓差的情況下才有意義。因此，若將電壓偏移設定為完全相等於電荷共享電路204中的電晶體MP或MN在一般情況下的臨界電壓，有時電荷共享操作會產生多餘的功耗，即輸出端Y的電壓在充電階段被預充電(或預放電)至較遠離下一筆資料電壓的準位之情況。

因此，應較佳地將電壓偏移設定為略小於電晶體MP或MN之臨界電壓，以刻意保留一小塊無效區並確保電荷共享操作不被錯誤執行。在此情況下，若當前資料電壓接近同一驅動通道中的下一筆資料電壓時，此驅動通道的電荷共享操作將不會生效，亦即，在資料電壓變化較小時不啟用電荷共享電路204。舉例來說，若臨界電壓為1V，則電壓偏移可設定為0.7V，使得後續資料電壓與當前資料電壓的差異極小的情況下不進行電荷共享(即保留0.3V的無效區)。由於當前資料電壓與後續資料電壓彼此相等或接近時無法透過電荷共享來節省功耗，因此，當此二電壓近乎相等時停用電荷共享操作亦不致降低電荷共享的效 能。

由於電荷共享電路204的啟用與否是根據相對應驅動通道上的資料電壓來決定，因此每一驅動通道可獨立決定是否執行電荷共享。換句話說，電荷共享電路204是根據相對應驅動通道的輸出端上之當前資料電壓以及欲輸出至相對應驅動通道的輸出端之後續資料電壓的比較結果而開啟或關閉，由於不同驅動通道上的資料電壓往往不同，使得不同電荷共享電路具有不同操作。

電壓偏移+△V1及-△V2的數值可在資料校正電路206中決定。第6圖繪示資料校正電路206與驅動通道中的數位類比轉換器整合之一種示例性實施方式，其可應用於如第3A及3B圖之實施例。在源極驅動裝置中，數位類比轉換器一般用來將數位顯示資料DIN(或稱輸入資料碼)轉換為類比資料電壓。一般數位類比轉換器可以是用來輸出資料電壓的選擇電路，其輸出的資料電壓可根據輸入的顯示資料DIN，從多個備選電壓中進行選擇。

在第6圖之實施例中，資料校正電路206係與數位類比轉換器整合，以形成用來輸出三個不同電壓的選擇電路，所輸出的電壓包含有用於驅動通道的輸出端Y之資料電壓VD、用於電荷共享電路204的N型金氧半電晶體MN之一第一電壓(其等於資料電壓VD加上電壓偏移△V1)、以及用於電荷共享電路204的P型金氧半電晶體MP之一第二電壓(其等於資料電壓VD減去電壓偏移△V2)。根據輸入的顯示資料DIN之資料碼，資料電壓VD可從多個備選電壓(即VD[1]~VD[N])中選出，其運作類似於一般數位類比轉換器。除此之外，藉由在數位類比轉換器中設置額外的開關器，可根據輸入資料碼加上或減去一移位碼來選擇特定的備選電壓，即可輕易實現加入電壓偏移△V1或△V2的資料電壓VD。此 資料校正方式的優勢為，電壓偏移△V1或△V2的數值係根據固定的移位碼來決定，因此，透過適當的移位碼數值，可輕易地將電壓偏移△V1或△V2設定為涵蓋電荷共享電路204之無效區。

第7圖為本發明實施例源極驅動裝置104的另一種實施方式之示意圖。如第7圖所示，源極驅動裝置104包含有多個驅動通道，其中每一驅動通道包含有一輸出緩衝器702、一電荷共享電路704、一資料校正電路706、一數位類比轉換器708、一輸出啟動開關器SOE及一電荷共享開關器ACS。驅動通道亦分別包含有輸出端Y[1]~Y[N]或耦接至輸出端Y[1]~Y[N]，其中N為正整數。在一顯示線期間內，驅動通道可分別接收顯示資料DIN_1~DIN_N，並透過數位類比轉換器708將顯示資料DIN_1~DIN_N轉換為資料電壓VD_1~VD_N，資料電壓VD_1~VD_N再由驅動通道中的相對應輸出緩衝器202進行傳送，並透過相對應的輸出端Y[1]~Y[N]輸出至資料線。同樣地，輸出啟動開關器SOE在驅動階段開啟以進行資料輸出，而電荷共享開關器ACS在充電階段開啟以透過電荷共享匯流排CS_BUS及電荷共享電容CSC進行電荷共享。

輸出緩衝器702及電荷共享電路704之實施及運作方式類似於第2圖中的輸出緩衝器202及電荷共享電路204，故在此不贅述。第7圖中的源極驅動裝置104與第2圖中的源極驅動裝置104的不同之處在於資料校正電路706與數位類比轉換器708之實施及運作方式。在此例中，資料校正電路706耦接於數位類比轉換器708與電荷共享電路704之間而非整合於數位類比轉換器708。更明確來說，數位類比轉換器708可根據顯示資料DIN_1~DIN_N來產生資料電壓VD_1~VD_N。資料校正電路706從數位類比轉換器708接收資料電壓VD_1~VD_N之後，可修改/調整資料電壓VD_1~VD_N(即產生一電壓偏移)，再將修改/調 整後的資料電壓輸出至電荷共享電路704。

第8圖為本發明實施例電荷共享電路704搭配資料校正電路706的一種詳細實施方式之示意圖。如第8圖所示，電荷共享電路704之電路結構類似於第3A及3B圖中電荷共享電路204之電路結構，故功能相似的訊號或元件皆以相同符號表示。在此例中，電荷共享電路704耦接於一正資料校正電路706_1及一負資料校正電路706_2，其可用來實現第7圖中的資料校正電路706。

詳細來說，正資料校正電路706_1可用來接收資料電壓VD，並輸出加入正電壓偏移+△V1的資料電壓VD至N型金氧半電晶體MN。負資料校正電路706_2可用來接收資料電壓VD，並輸出加入負電壓偏移-△V2的資料電壓VD至P型金氧半電晶體MP。根據N型金氧半電晶體MN及P型金氧半電晶體MP的特性(如臨界電壓)，電壓偏移△V1及△V2的數值可以彼此相同或不同。

第9A及9B圖分別繪示正資料校正電路706_1及負資料校正電路706_2的一種示例性實施方式。如第9A圖所示，正資料校正電路706_1包含有一P型金氧半電晶體MP_DC及一電流源I1。P型金氧半電晶體MP_DC可作為一源極隨耦器(source follower)，其透過閘極端接收資料電壓VD，並且在資料電壓VD上產生正電壓偏移+△V1之後，透過源極端加以輸出。電流源I1可提供用於源極隨耦器的電流，使得源極隨耦器可正常運作。

同樣地，如第9B圖所示，負資料校正電路706_2包含有一N型金氧半電晶體MN_DC及一電流源I2。N型金氧半電晶體MN_DC可作為一源極隨耦器，其透過閘極端接收資料電壓VD，並且在資料電壓VD上產生負電壓偏移-△V2之 後，透過源極端加以輸出。電流源I2可提供用於源極隨耦器的電流，使得源極隨耦器可正常運作。

在第9A及9B圖之實施例中，可良好設計電流源I1及I2以提供適當的輸出電流，同時P型金氧半電晶體MP_DC及N型金氧半電晶體MN_DC的尺寸亦可良好設計，使電壓偏移+△V1及-△V2的數值控制在能夠克服電荷共享電路704之無效區問題的大小。然而，資料校正電路706中源極隨耦器本身的設計仍會面臨無效區問題。

值得注意的是，第3A及3B圖所示的電荷共享電路204之結構僅為本發明眾多實施方式之其中一種。由於電荷共享電路係根據資料電壓的比較來決定是否執行電荷共享，其亦可利用比較器來實現。第10圖為本發明實施例另一電荷共享電路100之示意圖。如第10圖所示，電荷共享電路100包含有二比較器CMP1及CMP2以及二控制開關器SW1及SW2。為方便說明，第10圖並繪示相同驅動通道中的一輸出緩衝器1002、一數位類比轉換器1008及一輸出啟動開關器SOE，以及電荷共享匯流排CS_BUS及電荷共享電容CSC。

同樣地，數位類比轉換器1008可用來接收顯示資料DIN，並將顯示資料DIN轉換為資料電壓VD，當輸出啟動開關器SOE在驅動階段開啟時，資料電壓VD再透過輸出緩衝器1002輸出至輸出端Y。在此例中，當前資料電壓VD[t]位於驅動通道之輸出端Y，而後續資料電壓VD[t+1]位於數位類比轉換器1008之輸出端，準備於下一驅動階段進行輸出。

控制開關器SW1耦接於電荷共享匯流排CS_BUS與輸出端Y之間。比 較器CMP1耦接於控制開關器SW1，可根據輸出端Y上的當前資料電壓VD[t]與下一驅動階段欲輸出至輸出端Y的後續資料電壓VD[t+1]的比較，來控制控制開關器SW1。更明確來說，比較器CMP1的正輸入端接收後續資料電壓VD[t+1]，負輸入端接收當前資料電壓VD[t]，因此，在充電階段中，若後續資料電壓VD[t+1]大於當前資料電壓VD[t]時，比較器CMP1將開啟控制開關器SW1以進行電荷共享並且對資料線進行預充電。當輸出端Y被預充電至接近後續資料電壓VD[t+1]的準位時，比較器CMP1的輸出訊號改變，即可關閉控制開關器SW1。

控制開關器SW2亦耦接於電荷共享匯流排CS_BUS與輸出端Y之間。比較器CMP2耦接於控制開關器SW2，可根據輸出端Y上的當前資料電壓VD[t]與下一驅動階段欲輸出至輸出端Y的後續資料電壓VD[t+1]的比較，來控制控制開關器SW2。更明確來說，比較器CMP2的負輸入端接收後續資料電壓VD[t+1]，正輸入端接收當前資料電壓VD[t]，因此，在充電階段中，若當前資料電壓VD[t]大於後續資料電壓VD[t+1]時，比較器CMP2將開啟控制開關器SW2以進行電荷共享並且對資料線進行預放電。當輸出端Y被預放電至接近後續資料電壓VD[t+1]的準位時，比較器CMP2的輸出訊號改變，即可關閉控制開關器SW2。

透過這樣的方式，電荷共享電路100可由控制開關器SW1及SW2組成，其受控於比較器CMP1及CMP2，因而不存在無效區的問題。此外，比較器CMP1及CMP2之臨界值亦可良好設計，以改善資料電壓差較小時電荷共享效能不佳的問題。

值得注意的是，本發明之目的在於提出一種源極驅動裝置，其中多個驅動通道可共同耦接至一電荷共享匯流排以進行電荷共享，進而降低對資料 線充電所需的功耗。本領域具通常知識者當可據以進行修飾或變化，而不限於此。舉例來說，在上述實施例中，當電荷共享電路204開啟時，驅動通道之輸出端Y[1]~Y[N]可共同耦接至電荷共享匯流排CS_BUS上的電荷共享電容CSC。在另一實施例中，亦可省略電荷共享電容CSC，若驅動通道具有對稱的電壓轉換行為，即整體驅動通道中的上升電壓大小及下降電壓大小近乎相等，此時由高電壓轉換至低電壓的驅動通道所產生的電荷可完美傳遞至由低電壓轉換至高電壓的其它驅動通道。無電荷共享電容CSC的實施方式對部分特殊影像圖案來說是可行的，例如每二相鄰驅動通道在一高準位及一低準位之間反向且交替切換。而對於一般影像幀而言，資料電壓的變化是不規則的，因此應採用電荷共享電容CSC來儲存來自於顯示面板上的電容性負載之電荷。

除此之外，在本發明中，若源極驅動裝置104之輸出端Y[1]~Y[N]中的任意二或多者(及其對應的驅動通道)彼此耦接時，即可實現電荷共享效果。在一實施例中，所有輸出端Y[1]~Y[N]皆可透過相對應的電荷共享電路204耦接至同一個電荷共享匯流排CS_BUS。或者，亦可將特定數量的輸出端彼此耦接以進行電荷共享。舉例來說，在輸出端Y[1]~Y[N]中，每二或四個輸出端可視為一組以共同耦接，而每一組各自獨立且具有各別的電荷共享匯流排及電荷共享電容。在一實施例中，可將輸出端Y[1]~Y[N]分為二組(如Y[1]~Y[N/2]及Y[(N/2)+1]~Y[N])，每一組各自獨立且具有各別的電荷共享匯流排及電荷共享電容。

在上述實施例中，電荷共享電路可包含一對電晶體或一對控制開關器搭配比較器，以同時滿足驅動通道中上升資料電壓及下降資料電壓的電荷共享操作。事實上，只要電荷共享電路中設置有一對電晶體之其中任一者或一對 控制開關器及比較器之其中任一者，即可進行電荷共享。如上所述，電荷共享電路可利用N型結構或P型結構來實現，在此情況下，第3A及3B圖中的電荷共享電路204可僅包含單一N型金氧半電晶體MN或P型金氧半電晶體MP。需注意的是，在每一顯示線期間之充電階段中，最多只有N型金氧半電晶體MN及P型金氧半電晶體MP之其中一者開啟。若後續資料電壓VD[t+1]大於當前資料電壓VD[t]因而需要對輸出端Y進行預充電時，僅N型金氧半電晶體MN開啟，使電荷共享匯流排CS_BUS及電荷共享電容CSC供應電荷以對輸出端Y(及其對應資料線)進行預充電，此時P型金氧半電晶體MP可處於關閉狀態或甚至省略。若後續資料電壓VD[t+1]小於當前資料電壓VD[t]因而需要對輸出端Y進行預放電時，僅P型金氧半電晶體MP開啟，使輸出端Y(及其對應資料線)上額外的電荷預放電至電荷共享匯流排CS_BUS及電荷共享電容CSC，此時N型金氧半電晶體MN可處於關閉狀態或甚至省略。

透過類似的方式，第10圖中的電荷共享電路100亦可僅包含單一控制開關器SW1或SW2並對應包含單一比較器CMP1或CMP2。需注意的是，在每一顯示線期間之充電階段中，最多只有控制開關器SW1及SW2之其中一者開啟。若後續資料電壓VD[t+1]大於當前資料電壓VD[t]因而需要對輸出端Y進行預充電時，僅控制開關器SW1開啟，使電荷共享匯流排CS_BUS及電荷共享電容CSC供應電荷以對輸出端Y(及其對應資料線)進行預充電，此時控制開關器SW2可處於關閉狀態或甚至省略(亦可同時省略比較器CMP2)。若後續資料電壓VD[t+1]小於當前資料電壓VD[t]因而需要對輸出端Y進行預放電時，僅控制開關器SW2開啟，使輸出端Y(及其對應資料線)上額外的電荷預放電至電荷共享匯流排CS_BUS及電荷共享電容CSC，此時控制開關器SW1可處於關閉狀態或甚至省略(亦可同時省略比較器CMP1)。

上述關於源極驅動裝置之運作可歸納為一流程110，如第11圖所示。流程110可實現於源極驅動裝置(如第2圖所示的源極驅動裝置104)中的任一驅動通道。如第11圖所示，流程110包含有下列步驟：

步驟1100：開始。

步驟1102：在一顯示線期間之一驅動階段中，控制複數個驅動通道之每一者耦接至複數個輸出端中的一輸出端，以輸出資料電壓至相對應的輸出端。

步驟1104：在顯示線期間之一充電階段中，決定複數個驅動通道之每一者是否耦接至一電荷共享匯流排。

步驟1106：結束。

值得注意的是，流程110提供了可適性電荷共享(Adaptive Charge Sharing，ACS)之功能，在每一顯示線期間之充電階段中，每一驅動通道皆能夠可適性決定其是否耦接至電荷共享匯流排。每一驅動通道之電荷共享操作可根據資料電壓來決定，如上述段落的說明。在具有特定準位的資料電壓切換之下，存在與不存在可適性電荷共享功能的電流消耗大小比較如表1所示。

供應電壓VDDA的數值代表驅動通道中資料電壓的切換振幅。由表1可知，相較於不存在可適性電荷共享功能的情況，可適性電荷共享可降低接近25%的電流消耗。

綜上所述，在本發明之實施例中，用來驅動顯示面板的源極驅動裝置包含有多個驅動通道，其中每一驅動通道包含有一電荷共享電路及一資料校正電路。電荷共享電路可將驅動通道之輸出端耦接至一電荷共享匯流排，其可選擇性搭配一電荷共享電容進行設置，且多個驅動通道可共同耦接至電荷共享匯流排以進行電荷共享，進而執行針對後續資料電壓的預充電或預放電。電荷共享電路之電荷共享操作可根據資料電壓差而可適性地進行。資料校正電路可整合數位類比轉換器或耦接於數位類比轉換器之輸出端，以根據資料電壓的數值來提供用於電荷共享電路之電壓偏移。資料校正電路所產生的電壓偏移可用來補償電荷共享電路中電晶體之臨界電壓，以減少電晶體無法開啟且無法進行電荷共享操作之無效區。電壓偏移的數值可良好控制以克服無效區的問題，亦可在資料電壓差異不明顯的情況下停用電荷共享功能，進而提升電荷共享之效能。

因此，當部分驅動通道中的電荷共享電路開啟時，相對應的輸出端可透過電荷共享電路共同耦接至電荷共享匯流排。電荷共享可在一顯示線期間之充電階段(如空白間隙)中進行，以在下一筆資料電壓於下一驅動階段輸出之前對資料線進行預充電或預放電。因此，透過電荷共享操作，用來對資料線充電的部分電荷可由其它驅動通道提供，以減少供應至輸出緩衝器的電量，進而降低源極驅動裝置之整體功耗。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

104:源極驅動裝置

202:輸出緩衝器

204:電荷共享電路

206:資料校正電路

Y[1]~Y[N]:輸出端

DIN_1~DIN_N:顯示資料

VD_1~VD_N:資料電壓

CS_BUS:電荷共享匯流排

ACS:電荷共享開關器

SOE:輸出啟動開關器

CSC:電荷共享電容

Claims (17)

1. 一種源極驅動裝置，包含有：複數個輸出端；一電荷共享匯流排；以及複數個驅動通道，其中每一驅動通道耦接於該複數個輸出端中的一輸出端，並包含有：一輸出緩衝器；一輸出啟動開關器，耦接於該輸出緩衝器及相對應的該輸出端之間；一電荷共享電路，耦接於相對應的該輸出端；至少一電荷共享開關器，耦接於該輸出端與該電荷共享匯流排之間，用來導通該輸出端與該電荷共享匯流排之間的路徑；以及一資料校正電路，透過該至少一電荷共享開關器耦接於該電荷共享電路，用來根據欲輸出至相對應的該輸出端之一資料電壓，以一第一電壓偏移去偏移該資料電壓以產生一第一電壓，並輸出該第一電壓至該電荷共享電路，或根據欲輸出至相對應的該輸出端之該資料電壓，以一第二電壓偏移去偏移該資料電壓以產生一第二電壓，並輸出該第二電壓至該電荷共享電路；其中，該複數個驅動通道中至少二者之該電荷共享電路共同耦接至該電荷共享匯流排。
2. 如請求項1所述之源極驅動裝置，其中該電荷共享匯流排耦接於一電荷共享電容。
3. 如請求項1所述之源極驅動裝置，其中該電荷共享電路包含有： 一第一電晶體，包含有：一第一端，耦接於該電荷共享匯流排；一第二端，耦接於相對應的該輸出端；以及一閘極端，透過該至少一電荷共享開關器中的一第一電荷共享開關器耦接於一資料校正電路；其中，該第一電晶體為一N型金氧半電晶體(NMOS transistor)及一P型金氧半電晶體(PMOS transistor)之其中一者。
4. 如請求項3所述之源極驅動裝置，其中該電荷共享電路另包含有：一第二電晶體，包含有：一第一端，耦接於該電荷共享匯流排；一第二端，耦接於相對應的該輸出端；以及一閘極端，透過該至少一電荷共享開關器中的一第二電荷共享開關器耦接於該資料校正電路；其中，該第二電晶體為該N型金氧半電晶體及該P型金氧半電晶體中不同於該第一電晶體之另一者。
5. 如請求項4所述之源極驅動裝置，其中在一顯示線期間之一充電階段中，最多只有該第一電晶體及該第二電晶體之其中一者開啟。
6. 如請求項1所述之源極驅動裝置，其中該電荷共享電路包含有：一第一控制開關器，耦接於該電荷共享匯流排及相對應的該輸出端之間；以及一第一比較器，耦接於該第一控制開關器，用來根據相對應的該輸出端上之 一當前資料電壓與欲輸出至相對應的該輸出端之一後續資料電壓的比較，控制該第一控制開關器。
7. 如請求項6所述之源極驅動裝置，其中該電荷共享電路另包含有：一第二控制開關器，耦接於該電荷共享匯流排及相對應的該輸出端之間；以及一第二比較器，耦接於該第二控制開關器，用來根據相對應的該輸出端上之該當前資料電壓與欲輸出至相對應的該輸出端之該後續資料電壓的比較，控制該第二控制開關器。
8. 如請求項7所述之源極驅動裝置，其中在一顯示線期間之一充電階段中，最多只有該第一控制開關器及該第二控制開關器之其中一者開啟。
9. 如請求項1所述之源極驅動裝置，其中該第一電壓偏移係根據該電荷共享電路所包含的一第一電晶體之一第一臨界電壓來決定，且該第二電壓偏移係根據該電荷共享電路所包含的一第二電晶體之一第二臨界電壓來決定。
10. 如請求項1所述之源極驅動裝置，其中該資料校正電路包含有至少一源極隨耦器(source follower)。
11. 如請求項1所述之源極驅動裝置，其中該資料校正電路整合該源極驅動裝置的一數位類比轉換器(Digital-to-Analog Converter，DAC)，用來根據該數位類比轉換器用以產生該資料電壓之一資料碼，產生該第一電壓或 該第二電壓。
12. 如請求項1所述之源極驅動裝置，其中在一顯示線期間之一驅動階段中，該輸出啟動開關器開啟且該路徑關閉，而在該顯示線期間之一充電階段中，該輸出啟動開關器關閉且該路徑開啟。
13. 一種控制一源極驅動裝置之方法，該源極驅動裝置具有複數個驅動通道，其中每一驅動通道包含有一電荷共享電路、一電荷共享開關器及一資料校正電路，該方法包含有：在一顯示線期間之一驅動階段中，控制該複數個驅動通道之每一者耦接至複數個輸出端中的一輸出端，以輸出一資料電壓至相對應的該輸出端；在該顯示線期間之一充電階段中，決定該複數個驅動通道之每一者是否耦接至一電荷共享匯流排；在該充電階段中，該電荷共享開關器導通該輸出端與該電荷共享匯流排之間的路徑；以及在該充電階段中，該資料校正電路根據欲輸出至相對應的該輸出端之該資料電壓，以一第一電壓偏移去偏移該資料電壓以產生一第一電壓，並輸出該第一電壓至該電荷共享電路，或根據欲輸出至相對應的該輸出端之該資料電壓，以一第二電壓偏移去偏移該資料電壓以產生一第二電壓，並輸出該第二電壓至該電荷共享電路。
14. 如請求項13所述之方法，其中該驅動階段包含有一顯示區間，且該充電階段包含有一空白間隙(blanking interval)。
15. 如請求項13所述之方法，另包含有：根據相對應的該輸出端上之一當前資料電壓及欲輸出至相對應的該輸出端之一後續資料電壓，決定是否將該複數個驅動通道之其中一者耦接至該電荷共享匯流排。
16. 如請求項15所述之方法，其中根據相對應的該輸出端上之該當前資料電壓及欲輸出至相對應的該輸出端之該後續資料電壓，決定是否將該驅動通道耦接至該電荷共享匯流排之步驟包含有：當相對應的該輸出端上之該當前資料電壓與欲輸出至相對應的該輸出端之該後續資料電壓之間的一電壓差大於一臨界值時，決定將該驅動通道耦接至該電荷共享匯流排。
17. 如請求項15所述之方法，其中根據相對應的該輸出端上之該當前資料電壓及欲輸出至相對應的該輸出端之該後續資料電壓，決定是否將該驅動通道耦接至該電荷共享匯流排之步驟包含有：當相對應的該輸出端上之該當前資料電壓與欲輸出至相對應的該輸出端之該後續資料電壓之間的一電壓差等於或小於一臨界值時，決定不將該驅動通道耦接至該電荷共享匯流排。