TWI836241B - 影像感測器及其形成方法 - Google Patents

影像感測器及其形成方法 Download PDF

Info

Publication number
TWI836241B
TWI836241B TW110126710A TW110126710A TWI836241B TW I836241 B TWI836241 B TW I836241B TW 110126710 A TW110126710 A TW 110126710A TW 110126710 A TW110126710 A TW 110126710A TW I836241 B TWI836241 B TW I836241B
Authority
TW
Taiwan
Prior art keywords
backside
semiconductor substrate
dielectric liner
metal core
dielectric
Prior art date
Application number
TW110126710A
Other languages
English (en)
Other versions
TW202230766A (zh
Inventor
高敏峰
楊敦年
劉人誠
郭文昌
陳昇照
洪豐基
李昇展
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202230766A publication Critical patent/TW202230766A/zh
Application granted granted Critical
Publication of TWI836241B publication Critical patent/TWI836241B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例關於一種影像感測器。影像感測器包含半導 體基底，半導體基底包含畫素區及周邊區。背側隔離結構延伸至半導體基底的背側中且橫向包圍畫素區。背側隔離結構包含金屬芯，且介電襯裡將金屬芯與半導體基底分離。導電特徵設置於半導體基底的前側上方。基底穿孔自半導體基底的背側延伸穿過周邊區以接觸導電特徵。基底穿孔自背側隔離結構橫向偏移。導電橋設置在半導體基底的背側之下且將背側隔離結構的金屬芯電耦接至基底穿孔。

Description

影像感測器及其形成方法
本發明的實施例是有關於影像感測器及其形成方法。
相關申請案的參考
本申請案主張2021年1月27日申請的美國臨時申請案第63/142,029號的權益，所述申請案的內容以全文引用的方式併入本文中。
具有影像感測器的積體電路(Integrated circuit；IC)用於諸如攝影機及行動電話的廣泛範圍的現代電子元件中。互補金屬氧化物半導體(Complementary metal-oxide semiconductor；CMOS)元件已變為流行的IC影像感測器。相較於電荷耦合元件(charge-coupled device；CCD)，CMOS影像感測器歸因於低功耗、較小尺寸、快速資料處理、資料的直接輸出以及低製造成本而愈來愈有利。隨著IC尺寸的縮小，CMOS元件中的小畫素尺寸是合乎需要的。在畫素尺寸較小的情況下，畫素之間的串擾(cross-talk)可成為關注點，其中獨特的解決方案可改良小CMOS畫素尺寸的性能。
影像感測器包括半導體基底、背側隔離結構、導電特徵、基底穿孔以及導電橋。半導體基底包含畫素區及周邊區。背側隔離結構延伸至半導體基底的背側中且橫向包圍畫素區，背側隔離結構包含金屬芯及將金屬芯與半導體基底分離的介電襯裡。導電特徵設置於半導體基底的前側上方。基底穿孔自半導體基底的背側延伸穿過周邊區以接觸導電特徵，基底穿孔自背側隔離結構橫向偏移。導電橋設置於半導體基底的背側之下且將背側隔離結構的金屬芯電耦接至基底穿孔。
影像感測器包括半導體基底、背側隔離結構、基底穿孔、導電特徵以及負偏壓電路。半導體基底包含自周邊區橫向偏移的畫素區。背側隔離結構延伸至半導體基底的背側中且橫向包圍畫素區。基底穿孔延伸穿過周邊區中的半導體基底且藉由設置於半導體基底的背側之下的導電橋電耦接至背側隔離結構。導電特徵設置於半導體基底的前側上方且電耦接至基底穿孔。負偏壓電路配置成以在不同時間經由導電特徵跨背側隔離結構及半導體基底施加第一偏壓狀態及第二偏壓狀態。
形成影像感測器的方法，包括：在半導體基底的前側上形成導電特徵；圖案化所述半導體基底以在畫素區中形成背側隔離溝渠及背側連接溝渠，使得所述背側隔離溝渠與所述背側連接溝渠相交；圖案化延伸穿過自所述畫素區橫向偏移的周邊區中的所述半導體基底的貫穿孔；提供導電材料以在所述背側隔離溝渠中形成背側隔離結構，在所述背側連接溝渠中形成背側連接結構，以及在所述貫穿孔中形成基底穿孔以接觸所述導電特徵；以及在所述基底穿孔的背側表面及所述背側連接結構的背側表面上方形成 導電橋。
100、400a、400b、400c、600a、600b、1000:影像感測器
102:第一介電層
104:半導體元件
106:第二介電層
108:淺溝渠隔離結構
110:半導體基底
112:光偵測器
114:第一介電襯裡
115:背側隔離結構
116:第三介電層
117:背側連接結構
118:第二介電襯裡
120:彩色濾光層
122:第四介電層
124:金屬芯
126:導電特徵
128:連接金屬芯
130:基底穿孔
132:貫穿介電襯裡
134:負偏壓電路
135:畫素陣列區
136:畫素區
138:周邊區
140:背側導電跡線
142:導電橋
144:微透鏡
146:電洞
148:通孔淺溝渠隔離結構
150:閘極介電質
151:源極/汲極區
152:閘電極
200、300、500、700、800、900、1700、1900、2300、2500、2800:俯視圖
202:隔離單元
401:偏移
402:不規則介電層
404:彎曲形狀
602:分離層
604:背側間隔跡線
1002:P型植入物
1004:第一P型摻雜區
1006:第四N型摻雜區
1008:第三N型摻雜區
1010:第一N型摻雜區
1012:第二P型摻雜區
1014:第二N型摻雜區
1100、1200、1300、1400、1500、1600、1800、2000、2100、2200、2400、2600、2700、2900:橫截面圖
1202:硬罩幕層
1302、1304、1502、1504:空腔開口
1306:寬度
1506:線
1602:背側隔離溝渠
1604:背側連接溝渠
2002:通孔空腔開口
2102:第二導電層
2602:導電跡線層
3000:方法
3002、3004、3006、3008、3010、3012:動作
A-A'、B-B'、C-C'、D-D':切割線
當結合隨附圖式閱讀時，自以下詳細描述最佳地理解本揭露的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。實際上，可出於論述清楚起見而任意增大或減小各種特徵的尺寸。
圖1示出包含耦接至配置成以負向偏壓畫素陣列區的周邊區的負偏壓電路的影像感測器的一些實施例的橫截面圖。
圖2示出如由圖1及圖2中的切割線A-A'及切割線B-B'指示的圖1的影像感測器的一些實施例的俯視圖。
圖3示出如由圖1及圖3中的切割線C-C'及切割線D-D'指示的圖1的影像感測器的一些實施例的俯視圖。
圖4A示出包含偏移背側導電跡線的影像感測器的一些實施例的橫截面圖。
圖4B示出包含不規則介電層的影像感測器的一些實施例的橫截面圖。
圖4C示出包含偏移背側導電跡線及不規則介電層的影像感測器的一些實施例的橫截面圖。
圖5示出如由圖4A及圖5的切割線C-C'及切割線D-D'指示的圖4A的影像感測器的一些實施例的俯視圖。
圖6A示出包含分離層的影像感測器的一些實施例的橫截面圖。
圖6B示出包含分離層及背側間隔跡線的影像感測器的一些 實施例的橫截面圖。
圖7示出如由圖6A及圖7的切割線C-C'及切割線D-D'指示的圖6A的影像感測器的一些實施例的俯視圖。
圖8及圖9示出了示出背側導電跡線相對於金屬芯的不同可能偏移的圖1、圖5以及圖6的影像感測器的替代實施例的俯視圖。
圖10示出包含光偵測器的詳細視圖的影像感測器的一些實施例的橫截面圖。
圖11至圖29示出形成具有耦接至配置成以負向偏壓畫素陣列區的周邊區的負偏壓電路的影像感測器的方法的一些實施例的橫截面圖及俯視圖。
圖30示出用於形成包含耦接至配置成以負向地偏壓畫素陣列區的周邊區的負偏壓電路的影像感測器的方法的一些實施例的流程圖。
以下揭露提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，此等僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，在第二特徵上方或第二特徵上形成第一特徵可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的，且本身並不指示所論 述的各種實施例及/或配置之間的關係。
另外，為易於描述，在本文中可使用諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及其類似者的空間相對術語，以描述如諸圖中所示出的一個部件或特徵與另一部件或特徵的關係。除了諸圖中所描繪的定向之外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。裝置可以其他方式定向(旋轉90度或以其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
一些影像感測器包含具有光偵測器陣列的半導體基底及配置於半導體基底內的背側隔離結構。背側隔離結構形成由方形或環形柵格區段製成的隔離柵格，所述方形或環形柵格區段的外邊緣彼此鄰接以製成隔離柵格。每一柵格區段橫向包圍光偵測器陣列中的一或多個光偵測器，且減少一或多個光偵測器與鄰近光偵測器之間的串擾。因此，背側隔離結構藉由防止導向光偵測器陣列的第一光偵測器的光子行進至光偵測器陣列的第二光偵測器且被光偵測器陣列的第二光偵測器吸附/感測來減少串擾。然而，隨著相關聯光偵測器及隔離柵格尺寸的減小，光偵測器之間的串擾可增加且光偵測器的量子效率可降低。
改良具有減小的隔離柵格尺寸的影像感測器的性能的一種方法為負向偏壓畫素陣列區中的背側隔離結構。在一些實施例中，影像感測器可形成具有包括光偵測器及背側隔離結構的畫素陣列區，以及包括耦接至背側隔離結構的負偏壓電路的周邊區。因此，影像感測器包含自背側隔離結構橫向偏移且延伸穿過半導體基底的周邊區中的背側的基底穿孔。導電特徵設置於半導體基底 的接觸基底穿孔的前側上方。設置於半導體基底內的背側連接結構跨畫素陣列區及周邊區兩者延伸且電耦接至背側隔離結構。設置在半導體基底的背側之下的導電橋將背側隔離結構電耦接至基底穿孔。負偏壓電路耦接至導電特徵及半導體基底，且配置成以經由導電特徵向背側隔離結構施加負偏壓。
當負偏壓施加至背側隔離結構時，半導體基底內鄰近背側隔離結構的電洞的數目相對於無偏壓配置減少。因此，相對於無偏壓配置，對於負偏壓配置，背側隔離結構的相對側上的半導體基底的電導率減小。電導率的減小可導致光偵測器之間的串擾減小及光偵測器的量子效率的提高。改良了影像感測器的感測性能且提高了自影像感測器產生的影像的可靠性及/或準確度。
圖1示出包含耦接至影像感測器的周邊區138的負偏壓電路134的影像感測器100的一些實施例的橫截面圖。負偏壓電路134配置成負向地偏壓影像感測器的畫素陣列區135。
影像感測器100包括包含畫素陣列區135及自畫素陣列區135橫向偏移的周邊區138的半導體基底110。畫素陣列區135包含至少一個畫素區136。在一些實施例中，半導體基底110包括任何類型的半導體本體(例如，單晶矽/CMOS塊體、矽鍺(SiGe)、絕緣體上矽(silicon on insulator；SOI)等)及/或具有第一摻雜類型(例如，p型摻雜)。第一介電層102設置於半導體基底110的前側上方。第二介電層106將第一介電層102與半導體基底110分離。第三介電層116設置於半導體基底110的背側上方。第一介電層102、第二介電層106以及第三介電層116可例如為或包括氧化物(諸如二氧化矽、氧化鉭)、介電質、低介電常數介電質(low- k dielectric)、另一適合的氧化物或介電質。
光偵測器112設置於第二介電層106與第三介電層116之間的半導體基底110中。光偵測器112配置成以將電磁輻射(例如，光子)轉換為電訊號。舉例而言，光偵測器112可自電磁輻射(electromagnetic radiation)產生電子-電洞對(electron-hole pairs)。光偵測器112包括與第一摻雜類型相對的第二摻雜類型(例如，n型摻雜)。在一些實施例中，第一摻雜類型為p型且第二摻雜類型為n型，或反之亦然。
背側隔離結構115延伸至半導體基底110的背側中且橫向包圍畫素陣列區135及畫素陣列區135內的個別畫素區。背側隔離結構115包括第一介電襯裡114、金屬芯124以及將第一介電襯裡114與金屬芯124分離的第二介電襯裡118。第一介電襯裡114接觸半導體基底110的側壁。金屬芯124及第二介電襯裡118進一步延伸穿過第三介電層116。第二介電襯裡118沿金屬芯124的側壁及前側表面延伸，且進一步延伸穿過半導體基底110的背側至第三介電層116的背側表面。第一介電襯裡114沿第二介電襯裡118的側壁及前側表面延伸，且進一步延伸穿過半導體基底110至半導體基底110的背側表面。第一介電襯裡114及第二介電襯裡118可例如為或包括氧化物、金屬氧化物、氧化鋁、氧化鉿、高介電常數介電質、低介電常數介電質或類似物。
背側隔離結構115的頂部側藉由淺溝渠隔離(shallow trench isolation；STI)結構108與半導體基底的前側分離。STI結構108跨第一介電襯裡114的頂側表面延伸且沿第一介電襯裡114的相對側壁連續地延伸。STI結構108可例如為或包括介電材料 (例如，二氧化矽)、低介電常數介電質或類似物。
半導體元件104設置於第二介電層106中，且突出至半導體基底110的前側中，並耦接至光偵測器112。在一些實施例中，半導體元件104可例如為轉移電晶體(transfer transistor)。閘電極152設置於半導體基底110的前側上方，且閘極介電質150將閘電極152與半導體基底110分離。半導體元件104可選擇性地在光偵測器112與對應於浮動擴散節點(floating diffusion node)的源極/汲極區151之間形成導電通道，以將累積電荷(例如，經由吸收入射輻射)自光偵測器112轉移至源極/汲極151。在一些實施例中，閘電極152可包括例如多晶矽、鋁、銅或類似物。在其他實施例中，閘極介電質150可包括例如氧化物、高介電常數介電質或類似物。
彩色濾光層120設置於第二介電層118的背側上，且第四介電層122設置於彩色濾光層120的背側上。多個微透鏡144設置於第四介電層122的背側上。第四介電層122可例如為諸如低介電常數介電質的介電質或二氧化矽。多個微透鏡可例如為諸如玻璃的微透鏡材料。
基底穿孔130在周邊區138內自背側隔離結構115橫向偏移且延伸穿過第三介電層116的背側、第二介電襯裡118、第一介電襯裡114、半導體基底110、第二介電層106且延伸至第一介電層102中。通孔淺溝渠隔離(STI)結構148自第二介電層106的背側表面延伸至半導體基底110中且橫向包圍基底穿孔130。貫穿介電襯裡132沿基底穿孔130的外側壁自第三介電層116的背側下方延伸穿過半導體基底110，且延伸至通孔STI結構148中。 導電特徵126設置於第一介電層102內且設置於第二介電層106的前側上方。導電特徵126進一步接觸基底穿孔130。貫穿介電襯裡132可例如為或包括氧化物、金屬氧化物、氧化鋁、氧化鉿、高介電常數介電質、低介電常數介電質或類似物。
基底穿孔130經由連接金屬芯128及導電橋142電耦接至金屬芯124。因此，導電特徵126經由基底穿孔130電耦接至金屬芯124。簡要地參考圖2(其示出圖1的影像感測器的俯視圖)，連接金屬芯128自畫素陣列區135的金屬芯124延伸至周邊區138。因此，連接金屬芯128電耦接至金屬芯124。此外，設置於周邊區中的連接金屬芯128、第一介電襯裡114以及第二介電襯裡118可稱作耦接至背側隔離結構115的背側連接結構117。導電橋142沿連接金屬芯128的背側表面及基底穿孔130的背側表面設置。基底穿孔130、金屬芯124、導電特徵126、背側導電跡線140以及導電橋142可例如為或包括鋁、銅、鋁銅、鎢或類似物。如俯視圖200中所見，光偵測器112設置於半導體基底110內及金屬芯124的側壁之間以產生隔離單元202。因此，金屬芯124經安置為其中柵格區段包圍各別光偵測器112的隔離柵格。隔離柵格由方形或環形柵格區段製成，所述方形或環形柵格區段的外邊緣彼此鄰接以製成隔離柵格。
返回參考圖1，負偏壓電路134電耦接至導電特徵126及半導體基底110。負偏壓電路134配置成以藉助於導電特徵126、基底穿孔130、導電橋142以及連接金屬芯128向金屬芯124施加負偏壓。在一些實施例中，負偏壓在約-0.01伏特至-10伏特的範圍內。
多個電洞146設置於鄰近背側隔離結構115的半導體基底110內。在一些實施例中，影像感測器100可在曝光週期之間在不同偏壓狀態之中轉變。因此，影像感測器100可配置成以在不同時間應用包含無偏壓狀態及負偏壓狀態的一或多個不同偏壓狀態。當施加負偏壓時，負偏壓狀態產生第一數目個電洞146，其小於由施加無偏壓狀態產生的第二數目個電洞。由於負偏壓狀態相對於無偏壓狀態的電洞146的數目減少導致半導體基底110內的背側隔離結構的相對側處的半導體基底的電導率的減小。同樣地，相對於無偏壓狀態，光偵測器112之間的電阻針對負偏壓狀態增大。
作為配置成以向金屬芯124施加負偏壓的負偏壓電路134的結果，相鄰光偵測器112之間的串擾減小，且光偵測器112的量子效率增加。因此，改良了影像感測器100的感測性能，且提高了自影像感測器100產生的影像的可靠性及/或準確度。
圖3示出如由圖1及圖3中的切割線C-C'及切割線D-D'指示的圖1的影像感測器的一些實施例的俯視圖300。如俯視圖300中所見，背側導電跡線140經安置為設置於彩色濾光層120內的背側金屬柵格。背側金屬柵格由方形或環形柵格區段製成，所述方形或環形柵格區段的外邊緣彼此鄰接以製成背側金屬柵格。彩色濾光層120配置成以阻止電磁輻射的第一頻率範圍，同時將電磁輻射的第二頻率範圍傳遞至底層光偵測器112。彩色濾光層120可例如包括用於過濾對應於色譜(例如，紅色、綠色、藍色)的指定波長的入射輻射的基於染料或基於顏料的聚合物或樹脂，或允許具有特定頻率範圍的電磁輻射的傳輸，同時阻止特定範圍的頻 率之外的頻率的電磁輻射傳輸的材料。背側導電跡線140沿金屬芯124的背側設置(參看圖1)，且背側導電跡線140的中心與金屬芯124的中心對準(參看圖1)。
圖4A示出包含偏移背側導電跡線140的影像感測器400a的一些實施例的橫截面圖。影像感測器400a繪示關於背側導電跡線140相對於金屬芯124的偏移(參看偏移401)的替代實施例。因此，如偏移401所繪示，在圖4A中金屬芯124的側壁自背側導電跡線140的側壁偏移，而在圖1中，導電跡線140與金屬芯124對準。除背側導電跡線140之外，影像感測器400a共用針對圖1中描述的所有實施例的相同描述。為了易於說明，在圖4A中省略圖1的一些特徵。
在影像感測器400a中，背側導電跡線140設置於彩色濾光層120內且沿金屬芯124的背側設置，且自金屬芯124偏移對準。背側導電跡線140與第二介電襯裡118的背側表面交疊，其中背側導電跡線140的表面自第二介電襯裡118連續地橫跨至金屬芯124。
圖4B示出包含不規則介電層402的影像感測器400b的一些實施例的橫截面圖。影像感測器400b繪示關於突出至背側導電跡線140的外側壁中的不規則介電層402的替代實施例。除背側導電跡線140及不規則介電層402之外，影像感測器400b共用針對圖1中的所有實施例的相同描述。為了易於說明，在圖4B中省略圖1的一些特徵。
在影像感測器400b中，背側導電跡線140設置於彩色濾光層120內且沿金屬芯124的背側表面設置，且與金屬芯124對 準。不規則介電層402沿第二介電襯裡118的背側設置且突出至背側導電跡線140的相對側壁中。突出至背側導電跡線140中的不規則介電層402的部分包含具有一系列彎曲形狀404的不規則側壁。此外，不規則介電層402的部分朝向背側導電跡線140的背側延伸，其中不規則介電層402的受導電跡線140束縛的第一區具有比不規則介電層402的鄰近於背側導電跡線140的第二區更厚的第一厚度。不規則介電層402可例如為或包括氧化物、金屬氧化物、氧化鋁、氧化鉿、高介電常數介電質或類似物。不規則介電層402可例如具有400埃至900埃的厚度範圍。
圖4C示出包含偏移背側導電跡線140及不規則介電層402的影像感測器400c的一些實施例的橫截面圖。影像感測器400c繪示關於設置於不規則介電層402的背側表面上的偏移背側導電跡線140的替代實施例。除背側導電跡線140、金屬芯124以及不規則介電層402之外，影像感測器400c共用針對圖1中的所有實施例的相同描述。為了易於說明，在圖4C中省略圖1的一些特徵。
在影像感測器400c中，不規則介電層402沿第二介電襯裡118的背側表面及金屬芯124的背側表面設置。金屬芯124自介電襯裡118的第一背側表面延伸至介電襯裡118的第二背側表面下方。金屬芯124突出至不規則介電層402中，使得不規則介電層402的前側表面包含具有一系列彎曲形狀的不規則表面。圖4C中的不規則介電層402將金屬芯124與背側導電跡線140分離。彩色濾光層120沿不規則介電層402的背側表面設置。背側導電跡線140設置於彩色濾光層120內且沿不規則介電層402的 背側表面設置。背側導電跡線140自金屬芯124偏移對準。背側導電跡線140與第二介電襯裡118的背側表面交疊，其中背側導電跡線140的表面自第二介電襯裡118連續地橫跨至金屬芯124。不規則介電層402可例如為或包括氧化物、金屬氧化物、氧化鋁、氧化鉿、高介電常數介電質或類似物。不規則介電層402可例如具有200埃至350埃的厚度範圍。
圖5示出如由圖4A及圖5的切割線C-C'及切割線D-D'指示的圖4A的影像感測器400a的一些實施例的俯視圖500。
如俯視圖500中所見，金屬芯124經安置為隔離柵格，且背側導電跡線140經安置為背側金屬柵格。為了易於說明，省略圖4A的彩色濾光層120以繪示背側導電跡線140相對於金屬芯124的偏移對準。背側金屬柵格的垂直特徵偏移至隔離柵格的垂直特徵的左側。背側金屬柵格的水平特徵在隔離柵格的水平特徵下方偏移。
圖6A示出包含分離層602的影像感測器600a的一些實施例的橫截面圖。影像感測器600a繪示關於將背側導電跡線140與金屬芯124分離的分離層602的替代實施例。除背側導電跡線140、彩色濾光層120、分離層602以及導電橋142之外，影像感測器600a共用針對圖1中描述的所有實施例的相同描述。為了易於說明，在圖6A中省略圖1的一些特徵。
在影像感測器600a中，分離層602在畫素陣列區135中沿金屬芯124的背側且沿第二介電襯裡118的背側表面設置。另外，分離層602在周邊區138中沿第二介電襯裡118、沿連接金屬芯128的背側表面、沿貫穿介電襯裡132的背側表面且沿基底穿 孔130的背側表面設置。分離層602可例如為或包括氧化物、金屬氧化物、氧化鋁、氧化鉿、高介電常數介電質、低介電常數介電質或類似物。彩色濾光層120在畫素區中沿分離層602的背側設置。導電橋142在周邊區138中沿分離層602的背側設置。背側導電跡線140設置於彩色濾光層120內且沿分離層602的背側設置。在一些實施例中，背側導電跡線140的中心自金屬芯124的中心偏移。在其他實施例(未繪示)中，背側導電跡線140的中心與金屬芯124的中心對準，例如圖1中所繪示的，其中背側導電跡線140與金屬芯124對準。在一些實施例中，背側導電跡線140電耦接至金屬芯124，但在其他實施例中，背側導電跡線140與金屬芯124電隔離。
圖6B示出包含分離層602及背側間隔跡線604的影像感測器600b的一些實施例的橫截面圖。影像感測器600a繪示關於將背側導電跡線140與金屬芯124分離的分離層602，以及將背側導電跡線140與金屬芯124分離的背側間隔跡線604的替代實施例。除半導體基底110、第一介電襯裡114、第三介電層116、第二介電襯裡118、背側導電跡線140、彩色濾光層120、分離層602以及背側間隔跡線604之外，影像感測器600b共用針對圖1中描述的所有實施例的相同描述。為了易於說明，在圖6B中省略圖1的一些特徵。
在影像感測器600b中，第三介電層116突出至半導體基底110中，且在畫素陣列區135及周邊區138兩者中將第二介電襯裡118與第一介電襯裡114分離。分離層602在畫素陣列區135中沿金屬芯124的背側表面且沿第二介電襯裡118的背側表面設 置。分離層602可例如為或包括氧化物、金屬氧化物、氧化鋁、氧化鉿、高介電常數介電質、低介電常數介電質或類似物。彩色濾光層120在畫素區中沿分離層602的背側設置。背側導電跡線140設置於與金屬芯124對準的彩色濾光層120內。背側間隔跡線604沿分離層602的背側設置且將背側導電跡線140與分離層602分離。背側間隔跡線604可例如為或包括鋁、銅、鋁銅、鎢、氮化鈦或類似物。在一些實施例中，金屬芯124、背側間隔跡線604以及背側導電跡線140包括相同材料。在其他實施例中，金屬芯124、背側間隔跡線604以及背側導電跡線140包括不同材料。舉例而言，金屬芯124為鋁銅，背側間隔跡線604氮化鈦，且背側導電跡線140為鎢。
圖7示出如由圖6A及圖7的切割線C-C'及切割線D-D'指示的圖6A的影像感測器600a的一些實施例的俯視圖700。
如俯視圖700中所見，金屬芯124經安置為隔離柵格，且背側導電跡線140經安置為背側金屬柵格。為了易於說明，省略圖6A的彩色濾光層120以繪示沿背側金屬柵格的前側表面設置的分離層602。
圖8及圖9分別示出圖1、圖4A至圖4C、圖6A以及圖6B的影像感測器100、影像感測器400a至影像感測器400c、影像感測器600a以及影像感測器600b的替代實施例的俯視圖800及俯視圖900，所述圖1、圖4A至圖4C、圖6A以及圖6B分別示出背側導電跡線140相對於金屬芯124的不同可能偏移。
如俯視圖800及俯視圖900中所見，金屬芯124經安置為隔離柵格，且背側導電跡線140經安置為背側金屬柵格。為了 易於說明，省略圖4A的彩色濾光層120及圖6A的分離層602以繪示背側導電跡線140相對於金屬芯124的偏移對準。在俯視圖800中，背側金屬柵格的垂直特徵偏移至隔離柵格的垂直特徵左側，其中背側金屬柵格的垂直特徵的側壁與隔離柵格的垂直特徵的側壁之間的存在第一間隙。背側金屬柵格的水平特徵在隔離柵格的水平特徵上方偏移，其中背側金屬柵格的水平特徵的側壁與隔離柵格的水平特徵的側壁之間存在第二間隙。
在俯視圖900中，背側金屬柵格的垂直特徵偏移至隔離柵格的垂直特徵的右側，且背側金屬柵格的水平特徵在隔離柵格的垂直特徵下方偏移。背側金屬柵格的水平及垂直特徵兩者的側壁與隔離柵格的水平及垂直特徵兩者的側壁交疊。
俯視圖800及俯視圖900關於背側金屬柵格及隔離柵格之間的偏移並非限制性的。在替代實施例中(未示出)，背側金屬柵格可以其他方式相對於隔離柵格偏移。舉例而言，背側金屬柵格的垂直特徵可偏移至隔離柵格的垂直特徵的右側或左側。此外，背側金屬柵格的水平特徵可在隔離柵格的水平特徵上方或下方偏移。背側金屬柵格可相對於隔離柵格對準、交疊或藉由間隙分離。此外，垂直特徵與水平特徵的關係及背側金屬柵格相對於隔離柵格的偏移可視背側金屬柵格及隔離柵格之中的空間位置而定。舉例而言，在背側金屬柵格及隔離柵格的中心處可出現第一偏移，且在背側金屬柵格及隔離柵格的周邊處可出現第二偏移。第一偏移可為圖1中描繪的偏移，其中背側金屬柵格與隔離柵格對準。第二偏移可為圖8中描繪的偏移，其中背側金屬柵格的側壁與隔離柵格的側壁由間隙分離。此外，背側金屬柵格及隔離柵格的不同區 可包含額外偏移情況或偏移情況的組合。圖8及圖9的替代實施例可作為製造期間的對齊差異的結果而出現。
圖10示出包含光偵測器112的詳細視圖的影像感測器1000的一些實施例的橫截面圖。除關於光偵測器112、金屬芯124以及STI結構108的替代實施例之外，影像感測器1000共用針對圖1中描述的所有實施例的相同描述。
在影像感測器1000中，光偵測器112設置在第二介電層106的背側之下。光偵測器112可配置為單光子崩潰二極體(single photon avalanche diode；SPAD)。SPAD可偵測強度非常低的入射輻射(例如，單光子)。在一些實施例中，SPAD可例如用於近IR(near IR；NIR)直接飛行時間(direct-time of flight；D-TOF)應用。
SPAD可包含設置於第二介電層106的背側上的第一P型摻雜區1004。金屬芯124延伸至半導體基底(圖1的110)的背側中且橫向包圍第一P型摻雜區1004。P型植入物1002將金屬芯124與第二介電層106分離。P型植入物1002恢復可歸因於在形成金屬芯124中的製造製程而損耗的光感測功能性。STI結構108橫向包圍P型植入物1002及金屬芯124的部分，且自第二介電層106的背側延伸。
SPAD更包含第一N型摻雜區1010、第二N型摻雜區1014、第三N型摻雜區1008、第四N型摻雜區1006以及第二P型摻雜區1012。摻雜區1010、摻雜區1014、摻雜區1008、摻雜區1006、摻雜區1012設置於第二介電層106的背側之下且設置於第一P型摻雜區1004內。第二N型摻雜區1014包圍第一N型摻雜 區1010的橫向側壁及背側。第二P型摻雜區1012設置於第二N型摻雜區1014的背側之下。第三N型摻雜區1008包圍第二N型摻雜區1014的橫向側壁及第二P型摻雜區1012的橫向側壁。第四N型摻雜區1006包圍第三N型摻雜區1008的橫向側壁。
N型摻雜區1010、N型摻雜區1014、N型摻雜區1008、N型摻雜區1006可包括不同摻雜濃度。舉例而言，第一N型摻雜區1010的摻雜濃度高於第二N型摻雜區1014的摻雜濃度。第二N型摻雜區1014的摻雜濃度高於第三N型摻雜區1008的摻雜濃度。第三N型摻雜區1008的摻雜濃度高於第四N型摻雜區1006的摻雜濃度。N型摻雜區1010、N型摻雜區1014、N型摻雜區1008、N型摻雜區1006可例如包括在1010個原子/立方公分至1018個原子/立方公分範圍內的摻雜濃度。第二P型摻雜區1012的摻雜濃度可高於第一P型摻雜區1004的摻雜濃度。P型摻雜區1004、P型摻雜區1012可例如包括在1010個原子/立方公分至1015個原子/立方公分範圍內的摻雜濃度。
圖11至圖29示出形成具有負偏壓電路134的影像感測器的方法的一些實施例的橫截面及俯視圖，所述負偏壓電路134耦接至配置成負向地偏壓畫素陣列區135的周邊區138。儘管參考方法描述圖11至圖29中繪示的橫截面圖1100至橫截面圖2900，但應瞭解，圖11至圖29中繪示的結構不限於所述方法，而是可獨立於所述方法。此外，儘管圖11至圖29描述為一系列動作，但應瞭解，此等動作不受限制，因為在其他實施例中可更改所述動作的次序，且所揭露的方法亦適用於其他結構。在其他實施例中，可完全或部分地省略所示出及/或所描述的一些動作。此外，儘管可 不繪示，但圖1至圖10中所描繪的替代實施例可由圖11至圖29中的實施例替代。
如圖11的橫截面圖1100中所繪示，光偵測器112形成於半導體基底110的畫素陣列區135內。第二介電層106形成於半導體基底110的頂部側上方。半導體元件104形成於第二介電層106內且突出至半導體基底110的前側中，並耦接至光偵測器112。在一些實施例中，半導體基底110包括任何類型的半導體本體(例如，單晶矽/CMOS塊體、矽鍺(SiGe)、絕緣體上矽(SOI)等)及/或具有第一摻雜類型(例如，p型摻雜)。
在一些實施例中，半導體元件104可例如為轉移電晶體。閘電極152設置於半導體基底110的前側上方，且閘極介電質150將閘電極152與半導體基底110分離。半導體元件104可選擇性地在光偵測器112與對應於浮動擴散節點的源極/汲極區151之間形成導電通道，以將累積電荷(例如，經由吸收入射輻射)自光偵測器112轉移至源極/汲極151。在一些實施例中，閘電極152可包括例如多晶矽、鋁、銅或類似物。在其他實施例中，閘極介電質150可包括例如氧化物、高介電常數介電質或類似物。
STI結構108沿半導體基底110的畫素陣列區135內的第二介電層106的背側形成。STI結構108形成為橫向包圍光偵測器112。通孔STI結構148沿第二介電層106的背側形成，且形成於半導體基底110的自畫素陣列區135橫向偏移的周邊區138內。STI結構108及通孔STI結構148可例如為或包括介電材料(例如，二氧化矽)、高介電常數介電質或類似物。
如圖12的橫截面圖1200中所繪示，第一介電層102沉 積於第二介電層106的前側上方。為了易於說明，在圖12中省略圖11的一些特徵。在一些實施例中，第一介電層102可例如藉由化學氣相沉積(chemical vapor deposition；CVD)、物理氣相沉積(physical vapor deposition；PVD)、原子層沉積(atomic layer deposition；ALD)製程或另一適合的生長或沉積製程沉積。第一介電層102經圖案化以定義在通孔STI結構148的頂側上方的第一介電層102內的導電特徵開口(未繪示)。導電材料沉積(例如，藉由PVD、CVD、ALD等)於形成導電特徵126的導電特徵開口內。導電特徵126可例如為或包括鋁、銅、鋁銅、鎢或類似物。
硬罩幕層1202沉積於半導體基底110的背側上。在一些實施例中，硬罩幕層1202可例如藉由PVD、CVD或ALD製程沉積且可為或包括諸如氮化矽的矽基材料。
如圖13的橫截面圖1300中所繪示，對硬罩幕層1202及半導體基底110執行第一圖案化製程，從而在畫素陣列區135中形成空腔開口1302，且在周邊區138中形成空腔開口1304。空腔開口1302橫向包圍光偵測器112且暴露半導體基底110的側壁、STI結構108的背側表面以及STI結構108的垂直部分的側壁。空腔開口1302的寬度1306可例如為約0.12微米(um)、在約0.1微米至約0.14微米範圍內或為另一適合的值。空腔開口1304形成為自通孔STI結構148橫向偏移。
圖案化可例如包括微影製程及蝕刻製程中的任一者。在一些實施例中(未繪示)，光阻形成於硬罩幕層(圖12的1202)上方。藉由可接受微影技術來圖案化光阻以顯影曝光的光阻。在曝光的光阻就位的情況下，執行蝕刻以將圖案自曝光的光阻轉移至 例如半導體基底110及硬罩幕層1202的底層以定義空腔開口1302、空腔開口1304。蝕刻製程可包括濕式蝕刻製程、乾式蝕刻製程或某一其他適合的蝕刻製程。
如圖14的橫截面圖1400中所繪示，移除硬罩幕層(圖13的1202)。例如可經由化學洗滌製程、蝕刻製程、平坦化製程、灰化製程或其他適合的移除製程來移除硬罩幕層(圖13的1202)。第一介電襯裡114沿半導體基底110的背側表面、半導體基底110的由空腔開口(圖13的1302、1304)暴露的側壁、STI結構108的垂直部分的側壁以及STI結構108的背側表面沉積。第三介電層116沉積於第一介電襯裡114的背側表面及側壁上方。第一介電襯裡114可例如為或包括氧化物、金屬氧化物、氧化鋁、氧化鉿、高介電常數介電質、低介電常數介電質或類似物。在一些實施例中，第一介電襯裡114可例如藉由PVD、CVD、ALD、電漿增強型CVD(plasma-enhanced CVD；PECVD)、電漿增強型ALD(plasma-enhanced ALD；PEALD)製程或其他適合的製程沉積至100埃至250埃的厚度。第一介電層102、第二介電層106以及第三介電層116可例如為或包括氧化物(諸如二氧化矽、氧化鉭)、介電質、低介電常數介電質、高介電常數介電質、另一適合的氧化物或介電質。在一些實施例中，第三介電層116可例如藉由PVD、CVD、ALD製程或其他適合的製程沉積。
如圖15的橫截面圖1500中所繪示，對第三介電層116執行第二蝕刻製程，從而在畫素陣列區135中形成空腔開口1502且在周邊區138中形成空腔開口1504。空腔開口1502及空腔開口1504暴露畫素陣列區135及周邊區138中的第一介電襯裡114的 底部側表面、第一介電襯裡114的側壁以及第三介電層116的側壁。在一些實施例中，第二蝕刻製程可包含：1)在第三介電層116上方形成硬罩幕(未繪示)；2)將第三介電層116的未遮罩區暴露於一或多個蝕刻劑直至到達第一介電襯裡114的背側表面為止；以及3)執行移除製程以移除罩幕層。在一些實施例中，蝕刻可包含濕式蝕刻製程、乾式蝕刻製程或另一適合的蝕刻製程。在一些實施例中，第三介電層116中的開口空腔開口1502及空腔開口1504可寬於如由線1506繪示的第一介電襯裡114的內側壁，使得第一介電襯裡114的內側壁與第三介電層116的內側壁之間存在橫向「台階」。
如圖16的橫截面圖1600中所繪示，在畫素陣列區135及周邊區138兩者中，第二介電襯裡118在第三介電層116的背側表面上方、沿第三介電層116的側壁、沿第一介電襯裡114的側壁以及沿第一介電襯裡114的背側表面沉積。第二介電襯裡118沉積於空腔開口(圖15的1502、1504)中，從而在畫素陣列區135中產生背側隔離溝渠1602，且在受第二介電襯裡118的側壁束縛的周邊區138中產生背側連接溝渠1604。背側隔離溝渠1602及背側連接溝渠1604延伸穿過第三介電層116且延伸至半導體基底110中。第二介電襯裡118可例如為或包括氧化物、金屬氧化物、氧化鋁、氧化鉿、高介電常數介電質、低介電常數介電質或類似物。在一些實施例中，第二介電襯裡118可例如藉由PVD、CVD、ALD、PECVD、PEALD製程或其他適合的製程以約200埃的厚度、在約150埃至250埃的範圍內或另一適合的值沉積。
圖17示出如由圖16及圖17中的切割線A-A'及切割線 B-B'指示的圖16的橫截面圖1600的一些實施例的俯視圖1700。為了易於說明，在圖17中省略圖16的一些特徵。
如俯視圖1700中所見，背側隔離溝渠1602經安置為背側隔離溝渠柵格1602以使得背側隔離溝渠1602及背側連接溝渠1604相交。光偵測器112設置於半導體基底110內及半導體基底110的側壁之間。光偵測器112配置成將電磁輻射(例如，光子)轉換為電訊號。舉例而言，光偵測器112可自電磁輻射產生電子-電洞對。光偵測器112包括與第一摻雜類型相對的第二摻雜類型(例如，n型摻雜)。在一些實施例中，第一摻雜類型為p型且第二摻雜類型為n型，或反之亦然。
如圖18的橫截面圖1800中所繪示，背側隔離溝渠(圖16及圖17的1602)及背側連接溝渠(圖16及圖17的1604)經填充形成金屬芯124及連接金屬芯128。形成金屬芯124及連接金屬芯128可例如包含：1)沉積第一導電層(未繪示)從而覆蓋第二介電襯裡118的背側表面，且覆蓋填充背側隔離溝渠(圖16及圖17的1602)及背側連接溝渠(圖16及圖17的1604)的第二介電襯裡118的側壁；以及2)移除第一導電層(未繪示)的與第二介電襯裡118的背側表面齊平的一部分。移除第一導電層(未繪示)的部分可理由經由化學洗滌製程、蝕刻製程、平坦化製程或其他適合的移除製程來移除。金屬芯124及連接金屬芯128可例如為或包括鋁、銅、鋁銅、鎢或類似物。第一介電襯裡114、金屬芯124以及第二介電襯裡118形成背側隔離結構115，所述背側隔離結構115延伸至半導體基底110的背側中且橫向包圍畫素陣列區135。第一介電襯裡114、第二介電襯裡118以及連接金屬芯128 形成背側連接結構117，所述背側連接結構117耦接至背側隔離結構115且自畫素陣列區135延伸至周邊區138。
圖19示出如由圖18及圖19中的切割線A-A'及切割線B-B'指示的圖18的橫截面圖1800的一些實施例的俯視圖1900。
如俯視圖1900中所見，金屬芯124經安置為隔離柵格。隔離柵格由方形或環形柵格區段製成，所述方形或環形柵格區段的外邊緣彼此鄰接以製成隔離柵格。光偵測器112設置於半導體基底110(參看圖18)內及產生隔離單元202的金屬芯124的側壁之間。連接金屬芯128形成為自畫素陣列區135中的隔離柵格延伸至周邊區138。
如圖20的橫截面圖2000中所繪示，對第二介電襯裡118、第三介電層116、第一介電襯裡114、半導體基底110以及通孔STI結構148執行第三蝕刻製程，從而形成通孔空腔開口2002。在一些實施例中，第三蝕刻製程可包含：1)在第二介電襯裡118的背側表面以及金屬芯124及連接金屬芯128兩者的背側表面上方形成硬罩幕(未繪示)；2)將第二介電襯裡118及底層的未遮罩區暴露於一或多個蝕刻劑直至達成一或多個蝕刻劑蝕刻至通孔STI結構148及通孔STI結構148的背側表面中為止；以及3)執行移除製程以移除罩幕層。在一些實施例中，第三蝕刻可包含濕式蝕刻製程、乾式蝕刻製程或另一適合的蝕刻製程。
貫穿介電襯裡132沿第二介電襯裡118的背側表面以及金屬芯124及連接金屬芯128兩者的背側表面沉積。貫穿介電襯裡132進一步沿第二介電襯裡118、第三介電層116、第一介電襯裡114、半導體基底110以及通孔空腔開口2002中的通孔STI結 構148的側壁沉積。貫穿介電襯裡132亦沿通孔STI結構148的背側表面沉積。貫穿介電襯裡132可例如為或包括氧化物、金屬氧化物、氧化鋁、氧化鉿、高介電常數介電質、低介電常數介電質或類似物。
如圖21的橫截面圖2100中所繪示，執行第四蝕刻以自第二介電襯裡118的背側表面移除貫穿介電襯裡132的一部分，且蝕刻穿過介電襯裡132、通孔STI結構148、第二介電層106，且蝕刻至導電特徵126中，由此暴露導電特徵126的背側表面。在一些實施例中，第四蝕刻可包含：1)在通孔空腔開口(圖20的2002)中的貫穿介電襯裡132的側壁上方形成第一硬罩幕(未繪示)；2)將貫穿介電襯裡132的未遮罩區暴露於一或多個蝕刻劑直至到達第二介電襯裡118的背側表面、金屬芯124、連接金屬芯128以及通孔STI結構148為止；3)在第二介電襯裡118的背側表面、金屬芯124以及連接金屬芯128上方形成第二硬罩幕(未繪示)，以使得通孔STI結構148的背側表面暴露；4)將通孔STI結構148的背側表面及底層的未遮罩區暴露於一或多個蝕刻劑直至到達導電特徵126的背側表面為止；以及5)執行移除製程以移除第一罩幕層(未繪示)及第二罩幕層(未繪示)。
在完成第四蝕刻之後，第二導電層2102沉積於第二介電襯裡118的背側表面、金屬芯124以及連接金屬芯128上方。第二導電層2102進一步沉積，填充通孔空腔開口(圖20的2002)且覆蓋貫穿介電襯裡132、通孔STI結構148、第二介電層106、導電特徵126的側壁，並覆蓋導電特徵126的背側表面。在一些實施例中，第二導電層2102可例如藉由PVD、CVD、ALD製程 或其他適合的製程沉積。第二導電層2102可例如為或包括鋁、銅、鋁銅、鎢或類似物。在一些實施例中，第二導電層2102基本上由鋁組成。在其他實施例中，第二導電層2102基本上由鎢組成。此外，第二導電層2102在通孔空腔開口(圖20的2002)中形成基底穿孔130且在周邊區138中在第二介電襯裡118的背側表面及連接金屬芯128上方形成導電橋142，其中導電橋142將連接金屬芯128電耦接至基底穿孔130。
如圖22的橫截面圖2200中所繪示，執行第五蝕刻製程以在畫素陣列區135中形成背側導電跡線140，其中背側導電跡線140在金屬芯124的背側表面上方及金屬芯124的側壁之間延伸。在一些實施例中，第五蝕刻製程包含：1)在第二導電層2102上方形成罩幕層(未繪示)，其中未遮罩區的側壁與畫素陣列區135中的金屬芯124的側壁對準，且在周邊區138中的導電橋142上方形成罩幕層(未繪示)；2)將第二導電層2102的未遮罩區暴露於一或多個蝕刻劑直至到達第二介電襯裡118的背側表面為止；以及3)執行移除製程以移除罩幕層。在一些實施例中，第五蝕刻製程可包含執行濕式蝕刻、乾式蝕刻或另一適合的蝕刻製程。在第五蝕刻製程完成時，背側導電跡線140的中心與金屬芯124的中心對準。
圖23示出如由圖22及圖23中的切割線A-A'及切割線B-B'指示的圖22的橫截面圖2200的一些實施例的俯視圖2300。如俯視圖2300中所見，導電橋142形成於基底穿孔130的背側上方、連接金屬芯128的背側上方，且自導電特徵126垂直地延伸。多個基底穿孔130形成為經由連接金屬芯128及導電橋142電耦 接至金屬芯124。此外，多個基底穿孔130形成為電耦接至導電特徵126。
圖24的橫截面圖2400繪示圖22的橫截面圖2200的替代實施例，從而在金屬芯124與連接金屬芯128之間形成替代偏移。在方法中，圖24之前為圖21。
如圖24的橫截面圖2400中所繪示，執行第五蝕刻製程以在畫素陣列區135中形成背側導電跡線140，其中背側導電跡線140在金屬芯124的背側表面及第二介電襯裡118的背側表面上方延伸以使得背側導電跡線140的中心自金屬芯124的中心偏移。在一些實施例中，第五蝕刻製程包含：1)在第二導電層2102上方形成罩幕層(未繪示)，其中在未遮罩區的側壁在畫素陣列區135中的金屬芯124及第二介電襯裡118上方；以及在周邊區138中的第二導電層142的第二部分上方形成罩幕層(未繪示)；2)將第二導電層2102的未遮罩區暴露於一或多個蝕刻劑直至到達第二介電襯裡118的背側表面及金屬芯124為止；以及3)執行移除製程以移除罩幕層。在一些實施例中，第五蝕刻製程可包含執行濕式蝕刻、乾式蝕刻或另一適合的蝕刻製程。在第五蝕刻製程完成時，背側導電跡線140的中心自金屬芯124的中心橫向偏移，且導電橋142存在於周邊區138中。
圖25示出如由圖24及圖25中的切割線C-C'及切割線D-D'指示的圖24的橫截面圖2400的一些實施例的俯視圖2500。
如俯視圖2500中所見，金屬芯124形成為隔離柵格，且背側導電跡線140形成為背側金屬柵格。背側金屬柵格的垂直特徵形成為偏移至隔離柵格的垂直特徵的左側。背側金屬柵格的水 平特徵在隔離柵格的水平特徵下方偏移。
圖26的橫截面圖2600繪示圖21的橫截面圖2100的替代實施例，繪示形成於第二介電襯裡118的背側上方的分離層602。在方法中，圖26之前為圖20。
如圖26的橫截面圖2600中所繪示，執行第四蝕刻以自第二介電襯裡118的背側表面移除貫穿介電襯裡132的一部分，且蝕刻穿過介電襯裡132、通孔STI結構148、第二介電層106，且蝕刻至導電特徵126中，由此暴露導電特徵126的背側表面。第四蝕刻包含與圖21中所描述的相同的第四蝕刻步驟。在完成第四蝕刻之後，沉積基底穿孔130，填充通孔空腔開口(圖20的2002)且覆蓋貫穿介電襯裡132、通孔STI結構148、導電特徵126的側壁，且覆蓋導電特徵126的背側表面。基底穿孔130可例如為或包括鋁、銅、鋁銅、鎢或類似物。在一些實施例中，基底穿孔130可例如藉由PVD、CVD、ALD製程或其他適合的製程沉積。
分離層602沉積於第二介電襯裡118的背側表面、金屬芯124、連接金屬芯128、貫穿介電襯裡132以及基底穿孔130上方。分離層602可例如為或包括氧化物、金屬氧化物、氧化鋁、氧化鉿、高介電常數介電質、低介電常數介電質或類似物。在一些實施例中，分離層602可例如藉由PVD、CVD、ALD製程或其他適合的製程沉積至400埃至600埃的厚度。導電跡線層2602沉積於畫素陣列區135及周邊區138兩者中的分離層602的背側表面上。導電跡線層2602可例如為或包括鋁、銅、鋁銅、鎢或類似物。在一些實施例中，導電跡線層2602基本上由鋁組成。在其他實施例中，導電跡線層2602基本上由鎢組成。
圖27的橫截面圖2700繪示圖22及圖24的橫截面圖2200及橫截面圖2400的替代實施例，在金屬芯124與藉由分離層602與第二介電襯裡118分離的連接金屬芯128之間形成偏移。在方法流程中，圖27之前為圖26。
如圖27的橫截面圖2700中所繪示，執行第五蝕刻製程以在畫素陣列區135中形成背側導電跡線140，其中背側導電跡線140在金屬芯124及第二介電襯裡118上方延伸以使得背側導電跡線140的中心自金屬芯124的中心偏移。在一些實施例中，第五蝕刻製程包含：1)在畫素陣列區135及周邊區138中的導電跡線層(圖26的2602)的第一部分上方形成罩幕層(未繪示)，其中未遮罩區的側壁下伏於金屬芯124及第二介電襯裡118；2)將導電跡線層(圖26的2602)未遮罩區暴露於一或多個蝕刻劑直至到達分離層602的背側表面為止；以及3)執行移除製程以移除罩幕層。在一些實施例中，第五蝕刻製程可包含執行濕式蝕刻、乾式蝕刻或另一適合的蝕刻製程。在第五蝕刻製程完成時，背側導電跡線140的中心自金屬芯124的中心橫向偏移，且導電橋142沿周邊區138中的分離層602的背側表面形成。
圖28示出如由圖27及圖28的切割線C-C'及切割線D-D'指示的圖27的橫截面圖2700的一些實施例的俯視圖2800。如俯視圖2800中所見，金屬芯124經安置為隔離柵格，且背側導電跡線140經安置為背側金屬柵格。背側金屬柵格的垂直特徵形成為偏移至隔離柵格的垂直特徵的左側。背側金屬柵格的水平特徵在隔離柵格的水平特徵下方偏移。
圖24至圖28的替代實施例關於背側金屬柵格於隔離柵 格之間的偏移並非限制性的。背側金屬柵格及隔離柵格可經形成以反映圖4至圖9中所論述的特徵。在替代實施例中(未示出)，背側金屬柵格可以其他方式相對於隔離柵格偏移形成。舉例而言，背側金屬柵格的垂直特徵可經形成偏移至隔離柵格的垂直特徵的右側或左側。此外，背側金屬柵格的水平特徵可經形成在隔離柵格的水平特徵上方或下方偏移。背側金屬柵格可形成為相對於隔離柵格對準、交疊或藉由間隙分離。此外，垂直特徵與水平特徵的關係及背側金屬柵格相對於隔離柵格的偏移可視背側金屬柵格及隔離柵格之中的空間位置而定。舉例而言，在背側金屬柵格及隔離柵格的中心處可出現第一偏移，且在背側金屬柵格及隔離柵格的周邊處可出現第二偏移。第一偏移可為圖22中描繪的偏移，其中背側金屬柵格與隔離柵格對準。第二偏移可為圖8至圖9、圖24或圖27中的任一者中描繪的偏移。此外，背側金屬柵格及隔離柵格的不同區可包含額外偏移情況或偏移情況的組合。圖24至圖28的替代實施例可作為製造期間的對齊差異的結果出現。
圖29的橫截面圖2900之前為圖22的橫截面圖2200，且橫截面圖2900繪示形成畫素陣列區135中的彩色濾光層120、第四介電層122以及多個微透鏡144，以及負偏壓電路134。
如圖29的橫截面圖2900中所繪示，彩色濾光層120沉積於畫素陣列區135中的背側導電跡線140的背側表面及第二介電襯裡以及背側導電跡線140的側壁上方。彩色濾光層120可例如包括用於過濾對應於色譜(例如，紅色、綠色、藍色)的指定波長的入射輻射的基於染料或基於顏料的聚合物或樹脂，或允許具有特定頻率範圍的電磁輻射的傳輸，同時允許在指定頻率範圍之 外的頻率的電磁輻射的傳輸的材料。第四介電層122沉積於彩色濾光層120的背側表面上方，且多個微透鏡144形成於第四介電層122的背側表面上。因此，多個微透鏡144及底層結構形成包含至少一個畫素區136的畫素陣列區135。第四介電層122可例如為塊狀基底(例如，塊狀矽基底)、SOI基底或某一其他適合的基底。多個微透鏡可例如為微透鏡材料。彩色濾光層120、第四介電層122以及多個微透鏡144可藉由沉積及蝕刻製程的組合形成。
負偏壓電路134形成為電耦接至導電特徵126及半導體基底110，其中負偏壓電路配置成以藉助於導電特徵126、基底穿孔130以及連接金屬芯128向金屬芯124施加負偏壓。多個電洞146可設置於半導體基底110內，鄰近於背側隔離結構115。負偏壓電路134在負偏壓狀態期間配置成以向金屬芯124施加負偏壓以相對於無偏壓狀態減少電洞146的數目。作為配置成以向金屬芯124施加負偏壓的負偏壓電路134的結果，相鄰光偵測器112之間的串擾減小，且光偵測器112的量子效率增加。因此，改良了影像感測器100的感測性能，且提高了自影像感測器100產生的影像的可靠性及/或準確度。
圖30示出用於形成包含耦接至配置成以負向地偏壓畫素區的周邊區的負偏壓電路的影像感測器的方法3000的一些實施例的流程圖。
在動作3002處，在半導體基底的畫素區內形成光偵測器。在半導體基底的頂部側上方形成第二介電層。沿橫向包圍光偵測器112的第二介電層的背側形成STI結構。在影像感測器的周邊中的第二介電層內形成導電特徵。圖11示出對應於動作3002的 一些實施例的橫截面圖1100。
在動作3004處，對半導體基底執行第一蝕刻，從而暴露半導體基底的畫素區及周邊區中的開口。所述蝕刻暴露畫素區中的STI結構的背側表面。圖12及圖13示出分別對應於動作3004的一些實施例的橫截面圖1200及橫截面圖1300。
在動作3006處，沿半導體基底及STI結構的暴露表面沉積第一介電襯裡。在第一介電襯裡的背側表面上方沉積第三介電層，且填充藉由第一蝕刻產生的開口。執行第二蝕刻，從而暴露半導體基底內的第三介電層及第一介電襯裡的側壁。圖14及圖15示出分別對應於動作3006的一些實施例的橫截面圖1400及橫截面圖1500。
在動作3008處，沿藉由第二蝕刻產生的開口中的第三介電層及第一介電襯裡的表面沉積第二介電襯裡。在畫素區及周邊區中的第二介電襯裡的側壁內沉積金屬芯及連接金屬芯。在周邊區中執行第三及第四蝕刻，且在周邊區中形成耦接至導電特徵的基底穿孔。在金屬芯的背側、第二介電層、連接金屬芯以及基底穿孔上沉積導電跡線層。圖16至圖21示出分別對應於動作3008的一些實施例的橫截面圖1600至橫截面圖2100。
在動作3010處，蝕刻導電跡線層以在周邊區中形成將連接金屬芯電耦接至基底穿孔的導電橋，且在畫素區中在的金屬芯的背側表面上方形成自金屬芯對準或偏移的導電跡線。圖22至圖28示出分別對應於動作3010的一些實施例的橫截面圖2200至橫截面圖2800。
在動作3012處，在導電跡線上方形成彩色濾光層及多個 微透鏡。形成耦接至基底穿孔及半導體基底的負偏壓電路。圖29示出對應於動作3012的一些實施例的橫截面圖2900。
儘管方法3000示出及/或描述為一系列動作或事件，但應瞭解，方法3000不限於所示出的次序或動作。因此，在一些實施例中，所述動作可以與所示出的不同的次序進行及/或可同時進行。此外，在一些實施例中，所示出動作或事件可細分為多個動作或事件，其可在不同時間進行或與其他動作或子動作同時進行。在一些實施例中，可省略一些所示出的動作或事件，且可包含其他未示出的動作或事件。
一些實施例是關於一種影像感測器。影像感測器包含半導體基底，半導體基底包含畫素區及周邊區。背側隔離結構延伸至半導體基底的背側中且橫向包圍畫素區。背側隔離結構包含金屬芯以及將金屬芯與半導體基底分離的介電襯裡。導電特徵設置於半導體基底的前側上方。基底穿孔自半導體基底的背側延伸穿過周邊區以接觸導電特徵。基底穿孔自背側隔離結構橫向偏移。導電橋設置在半導體基底的背側之下且將背側隔離結構的金屬芯電耦接至基底穿孔。
影像感測器更包括背側連接結構，背側連接結構跨畫素區及周邊區兩者延伸且直接接觸導電橋及背側隔離結構的金屬芯兩者。影像感測器更包括背側導電跡線，背側導電跡線在背側隔離結構的金屬芯正下方且與金屬芯對準。影像感測器更包括分離層，分離層包括設置於背側導電跡線與背側隔離結構的金屬芯之間的介電材料。背側導電跡線包括鋁或鎢。影像感測器更包括背側導電跡線，背側導電跡線位於背側隔離結構的金屬芯正下方且自金屬 芯橫向偏移。影像感測器更包括附加基底穿孔，附加基底穿孔自半導體基底的背側延伸穿過周邊區且與基底穿孔橫向間隔開，附加基底穿孔電耦接至畫素區且直接接觸導電特徵。影像感測器更包括負偏壓電路，負偏壓電路耦接至導電特徵且配置成藉由導電特徵的方式向金屬芯施加負偏壓。影像感測器更包括附加畫素區，附加畫素區鄰近畫素區，其中負偏壓增大畫素區與附加畫素區之間的電阻。
影像感測器包含半導體基底，半導體基底包含自周邊區橫向偏移的畫素區。背側隔離結構延伸至半導體基底的背側中且橫向包圍畫素區。基底穿孔延伸穿過周邊區中的半導體基底且藉由設置在半導體基底的背側之下的導電橋電耦接至背側隔離結構。導電特徵設置於半導體基底的前側上方且電耦接至基底穿孔。負偏壓電路配置成以在不同時間經由導電特徵跨背側隔離結構及半導體基底施加第一偏壓狀態及第二偏壓狀態。
在影像感測器中，第一偏壓狀態為負偏壓，負偏壓相對於第二偏壓狀態減少半導體基底內鄰近背側隔離結構的電洞的數目。在影像感測器中，第一偏壓狀態相對於第二偏壓狀態減小背側隔離結構的相對側上的半導體基底的電導率。影像感測器更包括隔離介電層，隔離介電層將導電特徵與半導體基底分離。影像感測器更包括貫穿介電襯裡，貫穿介電襯裡設置於半導體基底的背側上方且將基底穿孔與半導體基底分離。在影像感測器中，背側隔離結構包括延伸至半導體基底的背側中的金屬芯，且影像感測器更包括背側導電跡線，背側導電跡線位於金屬芯下方，其中背側導電跡線的中心自金屬芯的中心偏移。在影像感測器中，背側隔離結構 包括延伸至半導體基底的背側中的金屬芯，且影像感測器更包括分離層，包括設置於背側導電跡線與背側隔離結構之間的介電材料，其中背側導電跡線延伸穿過分離層以電耦接至金屬芯。在影像感測器中，背側隔離結構包括延伸至半導體基底的背側中的溝渠中的金屬芯，且影像感測器更包括第一介電襯裡、第二介電襯裡和介電層。第一介電襯裡沿溝渠的內側壁設置。第二介電襯裡沿第一介電層的內側壁設置且將金屬芯與第一介電襯裡分離。介電層將第一介電襯裡的底表面與第二介電襯裡垂直地分離。
一種形成影像感測器的方法包含在半導體基底的前側上形成導電特徵。圖案化半導體基底以在畫素區中形成背側隔離溝渠及背側連接溝渠，使得背側隔離溝渠及背側連接溝渠相交。圖案化貫穿孔以延伸穿過自畫素區橫向偏移的周邊區中的半導體基底。提供導電材料以在背側隔離溝渠中形成背側隔離結構，在背側連接溝渠中形成背側連接結構，以及在貫穿孔中形成基底穿孔以接觸導電特徵。在基底穿孔的背側表面及背側連接結構的背側表面上方形成導電橋。
形成影像感測器的方法更包括在提供導電材料之前，沿背側隔離溝渠、背側連接溝渠以及貫穿孔的側壁形成介電襯裡。形成影像感測器的方法更包括在畫素區上方形成覆蓋背側隔離結構的金屬層；以及圖案化金屬層以形成與背側隔離結構對準的隔離柵格。
前文概述若干實施例的特徵，以使得所屬領域中具通常知識者可更佳地理解本揭露的態樣。所屬領域中具通常知識者應理解，其可容易地使用本揭露作為設計或修改用於進行本文中所 引入的實施例的相同目的及/或實現相同優勢的其他製程及結構的基礎。所屬領域中具有通常知識者亦應認識到，此類等效構造不脫離本揭露的精神及範疇，且所屬領域中具有通常知識者可在不脫離本揭露的精神及範疇的情況下在本文中進行各種改變、替代以及更改。
100:影像感測器
102:第一介電層
104:半導體元件
106:第二介電層
108:淺溝渠隔離結構
110:半導體基底
112:光偵測器
114:第一介電襯裡
115:背側隔離結構
116:第三介電層
117:背側連接結構
118:第二介電襯裡
120:彩色濾光層
122:第四介電層
124:金屬芯
126:導電特徵
128:連接金屬芯
130:基底穿孔
132:貫穿介電襯裡
134:負偏壓電路
135:畫素陣列區
136:畫素區
138:周邊區
140:背側導電跡線
142:導電橋
144:微透鏡
146:電洞
148:通孔淺溝渠隔離結構
150:閘極介電質
151:源極/汲極區
152:閘電極
A-A'、B-B'、C-C'、D-D':切割線

Claims (7)

  1. 一種影像感測器，包括：半導體基底，包含畫素區及周邊區；背側隔離結構，延伸至所述半導體基底的背側中且橫向包圍所述畫素區，所述背側隔離結構包含含延伸至所述半導體基底的所述背側的溝渠中的金屬芯、第一介電襯裡以及第二介電襯裡，所述第一介電襯裡以及所述第二介電襯裡由所述溝渠延伸至所述背側隔離結構之外的所述半導體基底的所述背側上，其中：所述第一介電襯裡沿所述溝渠的內側壁及底部設置且在所述溝渠的所述內側壁及所述底部接觸所述半導體基底；且所述第二介電襯裡沿所述第一介電襯裡的內側壁及底部設置並接觸所述第一介電襯裡，且將所述金屬芯與所述第一介電襯裡分離；介電層，設置於所述背側隔離結構之外的所述半導體基底的所述背側上，接觸所述第一介電襯裡與所述第二介電襯裡，且所述介電層將所述第一介電襯裡與所述第二介電襯裡分離；背側導電跡線，接觸所述背側隔離結構的所述金屬芯的背側表面且自所述金屬芯橫向偏移；導電特徵，設置於所述半導體基底的前側上方；基底穿孔，自所述半導體基底的所述背側延伸穿過所述周邊區以接觸所述導電特徵，所述基底穿孔自所述背側隔離結構橫向偏移；以及導電橋，設置於所述半導體基底的所述背側之下且將所述背側隔離結構的所述金屬芯電耦接至所述基底穿孔。
  2. 如請求項1所述的影像感測器，更包括：背側連接結構，跨所述畫素區及所述周邊區兩者延伸且直接接觸所述導電橋及所述背側隔離結構的所述金屬芯兩者。
  3. 如請求項1所述的影像感測器，更包括：負偏壓電路，耦接至所述導電特徵且配置成藉由所述導電特徵的方式向所述金屬芯施加負偏壓。
  4. 一種影像感測器，包括：半導體基底，包含自周邊區橫向偏移的畫素區；背側隔離結構，延伸至所述半導體基底的背側中且橫向包圍所述畫素區，所述背側隔離結構包括延伸至所述半導體基底的所述背側的溝渠中的金屬芯、第一介電襯裡以及第二介電襯裡，且所述第一介電襯裡以及所述第二介電襯裡由所述溝渠延伸至所述背側隔離結構之外的所述半導體基底的背側上，其中：所述第一介電襯裡沿所述溝渠的內側壁及底部設置且在所述溝渠的所述內側壁及所述底部接觸所述半導體基底；且所述第二介電襯裡，沿所述第一介電襯裡的內側壁及底部設置，接觸所述第一介電襯裡，且將所述金屬芯與所述第一介電襯裡分離；介電層，設置於所述背側隔離結構之外的所述半導體基底的所述背側上並接觸所述第一介電襯裡與所述第二介電襯裡，且將所述第一介電襯裡與所述第二介電襯裡分離；背側導電跡線，接觸所述背側隔離結構的所述金屬芯的背側表面且自所述金屬芯橫向偏移； 基底穿孔，延伸穿過所述周邊區中的所述半導體基底且藉由設置於所述半導體基底的所述背側之下的導電橋電耦接至所述背側隔離結構；導電特徵，設置於所述半導體基底的前側上方且電耦接至所述基底穿孔；以及負偏壓電路，配置成以在不同時間經由所述導電特徵跨所述背側隔離結構及所述半導體基底施加第一偏壓狀態及第二偏壓狀態。
  5. 如請求項4所述的影像感測器，其中所述第一偏壓狀態為負偏壓，所述負偏壓相對於所述第二偏壓狀態減少所述半導體基底內鄰近所述背側隔離結構的電洞的數目。
  6. 如請求項4所述的影像感測器，其中所述第一偏壓狀態相對於所述第二偏壓狀態減小所述背側隔離結構的相對側上的所述半導體基底的電導率。
  7. 一種形成影像感測器的方法，包括：在半導體基底的前側上形成導電特徵；圖案化所述半導體基底以在畫素區中形成背側隔離溝渠及背側連接溝渠，使得所述背側隔離溝渠與所述背側連接溝渠相交；圖案化延伸穿過自所述畫素區橫向偏移的周邊區中的所述半導體基底的貫穿孔；提供導電材料以在所述背側隔離溝渠中形成背側隔離結構，在所述背側連接溝渠中形成背側連接結構，以及在所述貫穿孔中形成基底穿孔以接觸所述導電特徵，所述背側隔離結構包含延伸至所述半導體基底的所述背側的溝渠中的金屬芯、第一介電襯裡 以及第二介電襯裡，且所述第一介電襯裡以及所述第二介電襯裡由所述溝渠延伸至所述背側隔離結構之外的所述半導體基底的所述背側上，其中：所述第一介電襯裡，沿所述溝渠的內側壁及底部設置且在所述溝渠的所述內側壁及所述底部接觸所述半導體基底；以及所述第二介電襯裡，沿所述第一介電層的內側壁及底部設置，接觸所述第一介電襯裡，且將所述金屬芯與所述第一介電襯裡分離；於所述背側隔離結構之外的所述半導體基底的所述背側上形成介電層，所述介電層接觸所述第一介電襯裡與所述第二介電襯裡，且將所述第一介電襯裡與所述第二介電襯裡分離；於所述背側隔離結構的所述金屬芯的背側表面形成背側導電跡線，所述背側導電跡線自所述金屬芯橫向偏移；以及在所述基底穿孔的背側表面及所述背側連接結構的背側表面上方形成導電橋。
TW110126710A 2021-01-27 2021-07-21 影像感測器及其形成方法 TWI836241B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163142029P 2021-01-27 2021-01-27
US63/142,029 2021-01-27
US17/336,852 2021-06-02
US17/336,852 US20220238568A1 (en) 2021-01-27 2021-06-02 Stacked structure for cmos image sensors

Publications (2)

Publication Number Publication Date
TW202230766A TW202230766A (zh) 2022-08-01
TWI836241B true TWI836241B (zh) 2024-03-21

Family

ID=81674193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126710A TWI836241B (zh) 2021-01-27 2021-07-21 影像感測器及其形成方法

Country Status (5)

Country Link
US (2) US20220238568A1 (zh)
KR (1) KR102568598B1 (zh)
CN (1) CN114551487A (zh)
DE (1) DE102021114928A1 (zh)
TW (1) TWI836241B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201735336A (zh) * 2016-03-15 2017-10-01 豪威科技股份有限公司 偏壓深溝槽隔雜
TW201935676A (zh) * 2017-12-06 2019-09-01 美商菲絲博克科技有限公司 多光二極體像素單元及影像感測的方法
TW202017161A (zh) * 2018-10-23 2020-05-01 力晶積成電子製造股份有限公司 用於全局式快門的互補式金屬氧化物半導體影像感測器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
KR102180102B1 (ko) * 2014-03-07 2020-11-17 삼성전자주식회사 이미지 센서 및 그 제조방법
KR102652981B1 (ko) * 2017-01-16 2024-04-02 삼성전자주식회사 이미지 센서
KR102421726B1 (ko) * 2017-09-25 2022-07-15 삼성전자주식회사 이미지 센서
KR102551483B1 (ko) * 2018-08-14 2023-07-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10847564B1 (en) * 2019-07-24 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Charge release layer to remove charge carriers from dielectric grid structures in image sensors
US11476290B2 (en) * 2020-07-01 2022-10-18 Omnivision Technologies, Inc. Metal deep trench isolation biasing solution
KR20220045643A (ko) * 2020-10-06 2022-04-13 삼성전자주식회사 이미지 센서

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201735336A (zh) * 2016-03-15 2017-10-01 豪威科技股份有限公司 偏壓深溝槽隔雜
TW201935676A (zh) * 2017-12-06 2019-09-01 美商菲絲博克科技有限公司 多光二極體像素單元及影像感測的方法
TW202017161A (zh) * 2018-10-23 2020-05-01 力晶積成電子製造股份有限公司 用於全局式快門的互補式金屬氧化物半導體影像感測器

Also Published As

Publication number Publication date
US20240222407A1 (en) 2024-07-04
CN114551487A (zh) 2022-05-27
US20220238568A1 (en) 2022-07-28
TW202230766A (zh) 2022-08-01
KR20220108697A (ko) 2022-08-03
KR102568598B1 (ko) 2023-08-18
DE102021114928A1 (de) 2022-07-28

Similar Documents

Publication Publication Date Title
US10304886B2 (en) Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor
TWI749682B (zh) 用於接合墊結構的隔離結構及其製造方法
US11600644B2 (en) Photo diode with dual backside deep trench isolation depth
KR20200035821A (ko) 이미지 센서를 위한 딥 트렌치 격리 (dti) 구조체 상의 픽셀 디바이스
TWI724073B (zh) 半導體影像感測裝置及其形成方法
US11437420B2 (en) Image sensor with overlap of backside trench isolation structure and vertical transfer gate
US20220359590A1 (en) Electromagnetic radiation detection method
KR20210016272A (ko) 후면 정렬 마크가 있는 bsi 칩
TWI721709B (zh) 半導體結構及用於形成半導體結構的方法
TWI771875B (zh) 影像感測裝置以及其製造方法
TWI836241B (zh) 影像感測器及其形成方法
US11948962B2 (en) Charge release layer to remove charge carriers from dielectric grid structures in image sensors
TW202042383A (zh) 影像感測器及其形成方法
TWI850819B (zh) 具有新型保護二極體結構之堆疊式影像感測器裝置及製造其之方法
US20140004700A1 (en) Manufacturing method for a semiconductor apparatus
KR20240121686A (ko) Cmos 이미지 센서를 위한 전면 딥 트렌치 격리(fdti) 구조물
TW202425300A (zh) 影像感測器
TW202435439A (zh) 像素感測器陣列、其製造方法及影像感測器裝置