TWI834260B - 凹陷蓋及環設計、及蓋局部周邊強化設計 - Google Patents

凹陷蓋及環設計、及蓋局部周邊強化設計 Download PDF

Info

Publication number
TWI834260B
TWI834260B TW111131984A TW111131984A TWI834260B TW I834260 B TWI834260 B TW I834260B TW 111131984 A TW111131984 A TW 111131984A TW 111131984 A TW111131984 A TW 111131984A TW I834260 B TWI834260 B TW I834260B
Authority
TW
Taiwan
Prior art keywords
cover
reinforcement
chip module
recess
module
Prior art date
Application number
TW111131984A
Other languages
English (en)
Other versions
TW202326954A (zh
Inventor
陳偉
傑華 趙
軍 翟
Original Assignee
美商蘋果公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘋果公司 filed Critical 美商蘋果公司
Publication of TW202326954A publication Critical patent/TW202326954A/zh
Application granted granted Critical
Publication of TWI834260B publication Critical patent/TWI834260B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Casings For Electric Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本文描述模組及組裝方法。模組包括安裝在模組基材上且覆蓋組件的蓋。加強件結構可選地可安裝在蓋與模組基材之間。凹陷可形成在蓋的外壁底部表面、及加強件結構的頂部表面或底部表面中之任一者中，使得黏著劑層至少部分填充凹陷。

Description

凹陷蓋及環設計、及蓋局部周邊強化設計
本文描述之實施例係關於多晶片模組，且具體地係關於其蓋。
由於各種原因，蓋被廣泛地使用在多晶片模組(multiple chip module, MCM)中，諸如以提供機械完整性、對環境的氣密、及熱效能。在一例示性實施方案中，將一或多個組件表面安裝至模組基材上，然後可選地受底部填充。接著將蓋固定至模組基材上與（多個）組件上方。
實施例描述多個晶片模組(MCM)結構，其中組裝了凹陷蓋及/或加強件結構設計，以獲得蓋的機械完整性及熱效益，同時減輕接合界面處的應力並保護MCM的完整性。在一些實施例中，蓋可以包含複數個局部周邊強化結構，其等相鄰於加強件結構而側向延伸，以提供額外的機械完整性，同時有助於對準。
雖然蓋可提供機械完整性給MCM，但已觀察到蓋亦可在MCM中造成大應力及高翹曲並造成機械故障。例如，由銅形成的蓋可相對於其他模組特徵具有相對高的熱膨脹係數(CTE)。當蓋與模組的其餘部分強耦接時，此可導致熱膨脹並在MCM組件（例如，封裝）中造成應力及翹曲。界面處（例如，蓋與基材界面、蓋與加強件界面等）的大應力可能會導致所使用的接合材料（例如黏著劑）分層，或導致接合材料整體破裂。低CTE加強件及MCM組件的其餘部分之間的CTE失配也可導致高應力及機械故障。根據實施例，提供蓋及加強件結構（也稱為加強環）的各種組合，以減小接合位置中的應力，且從而保護MCM的完整性。
現在參考圖1A，提供了模組150（例如MCM）的分解等角視圖繪示，該模組包含蓋300，及具有內部支撐結構220及外部支撐結構210的加強件結構200。圖1B是根據一個實施例的具有內壁320及外壁310的蓋300的等角仰視圖。在所示實施例中，內壁320可以與內部支撐結構220對齊，而外壁310可以與外部支撐結構210對齊。
在例示性實施例中，模組150包括具有頂側102及底側104之模組基材100。複數個第一組件120可安裝在模組基材100的頂側102上。第一組件120可係主動或被動裝置，且可係晶片或封裝。例如，第一組件120可係記憶體封裝，諸如包括可係堆疊或並排晶粒的一或多個晶粒的動態隨機存取記憶體(DRAM)。在一實施例中，第一組件係晶片級封裝。第一組件120可額外地係不同類型的組件，且不需要相同。一或多個第二組件130亦可安裝在模組基材100的頂側102上。在一實施例中，第二組件130係包括複數個（例如，二或更多個）並排晶粒的封裝。例如，第二組件130可包括複數個並排邏輯晶粒、或系統單晶片晶粒。
現在參考圖2A至2C，提供了根據實施例的具有凹陷外壁310的蓋300設計的示意橫截面側視圖繪示。應當理解，雖然僅繪示外壁310，但是根據實施例的凹陷壁結構也可以（或替代地）與可選的內壁一起使用。在一例示性實施方案中，使用任何合適技術（諸如，焊料凸塊160）、連同可選的底部填料162（例如，環氧樹脂）將第一組件120及第二組件130表面安裝至模組基材100上。在所繪示的實施例中，第二組件130係在封裝基材131上包括複數個並排晶粒132且被封裝在模製化合物134中的封裝。如所示，可用模製化合物134填充側向於晶粒132之間的空格133。已觀察到導因於多種材料與MCM結構的緊密鄰接，此可係MCM內的一高應力地點。
熱界面材料(thermal interface material, TIM) 170可位於第一組件120及第二組件130的頂側上，以固定至蓋300。TIM 170可使用任何合適技術（諸如施配或膠帶）施加。例示性TIM 170材料包括但不限於：熱油脂、焊料、金屬填充聚合物基質等。
根據實施例，蓋300可接合至中間加強件結構200（亦稱為加強環），其繼而接合至模組基材100。加強件結構200及蓋300可以使用黏著劑層230、232接合。例示性黏著劑材料包括玻璃膏、環氧樹脂、胺甲酸酯、聚胺甲酸酯、聚矽氧彈性體等。蓋300可在將加強件結構200安裝在模組基材100上之後或之前類似地接合至該加強件結構。
蓋300可包含蓋頂330、外（周邊）壁310，且可選地包含內壁320。蓋頂的底部表面302可接合至在第二組件130及第一組件120之頂部上的TIM 170。可針對各種第一組件120及第二組件130調整底部表面302的輪廓（蓋頂330的厚度），以與TIM 170均勻地配接。外壁310及可選的內壁320可從頂蓋330延伸（例如從底部表面突出）以形成容納第二組件130及第一組件120的一或多個腔305。根據實施例，加強件結構200經定形狀以與蓋300的外壁310及可選的內壁320配接。具體地，加強件結構200可包括外部支撐結構（壁）210及可選的內部支撐結構220（壁）。外部支撐結構210及內部支撐結構220可由相同的材料一體形成。外部支撐結構210及內部支撐結構220可由具有不同CTE的不同材料形成。具有不同材料的各種額外組態係可行的。加強件結構200與蓋300之間的配接表面可具有相同的表面積。複數個模組焊料凸塊190可選地可施加至模組基材100的底側104，以用於進一步整合。
根據實施例，提供蓋及加強件結構的各種組合以平衡蓋之將機械完整性提供給模組但不造成機械故障的能力。具體而言，描述了凹陷蓋及加強件結構設計的各種組合。此外，描述了具有局部周緣強化件的蓋，以在幫助對準的同時提供額外的機械完整性。
在一實施例中，模組150包含模組基材100、模組基材之頂側102上的組件（例如，第一組件120、第二組件130等），及安裝在模組基材上且覆蓋組件的蓋300。蓋可以包含外壁310，該外壁包括在外壁310的底部表面312中的蓋凹陷314。如圖2A-3C所示，第一黏著劑層230可至少部分填充外壁310的底部表面312中的蓋凹陷314。此凹陷蓋設計可允許第一黏著劑層230之局部厚度增加，從而可減少應力。
參考圖2A至2B所示的實施例，第一黏著劑層230可以接合至外壁310的底部表面312及至模組基材的頂側102兩者。蓋凹陷314可以沿著外壁310的不同區域形成。例如，在圖2A中所繪示之實施例中，蓋凹陷314沿著外壁之外部分316（外部部分）。因此，外壁310沿著內部分318可比外部分316更厚。可選擇地，蓋凹陷314可以是沿著內部分318，而非外部分316。如圖2A中所示，蓋凹陷314的寬度可以在蓋300內變化，例如用於特定的應力控制。
在圖2A所示的實施例中，蓋凹陷314係呈步階的形式，其可以具有垂直側壁或漸縮側壁。如圖2B所示，蓋凹陷314也可以是傾斜的或彎曲的。
根據實施例，蓋300的壁可以與模組基材100或加強件結構對齊。例如，外壁310最底部的底部表面312可以是平坦的，以與模組基材100的平坦頂側102配接。納入蓋凹陷314可以減小平面堆疊(flat-on-flat)表面面積及由熱應力引起的潛在分層。然而，相當程度的平面堆疊的表面堆疊可以有助於穩定性。
在一些實施例中，加強件結構200堆疊在蓋300與模組基材100之間。例如，加強件結構200可以由比蓋更低的CTE材料形成，以減少MCM的應力及翹曲。在一例示性實施方案中，低CTE加強件材料可係鎳-鐵合金(FeNi36)、鐵-鎳-鈷合金（以KOVAR商標（CRS Holdings, Inc., Delaware的商標）銷售）、鐵-鎳合金(Alloy42)、不銹鋼（SUS410、SUS430）等，而蓋係由較高CTE材料（諸如銅）形成。
現在參考圖2C所示的實施例，加強件結構200可安裝在模組基材100的頂側102上。具體地，加強件結構200的外部支撐結構210的頂部表面可以用第一黏著劑層230接合至外壁310的底部表面312。第二黏著劑層232可以用於將加強件結構200的底部表面接合至模組基材100的頂側102。在所示的特定實施例中，加強件結構200（本申請的外部支撐結構210）的底部表面211及頂部表面212是平坦的。然而，這不是必需的，且加強件結構200及/或底部表面可以包含加強件凹陷，例如步階狀、傾斜或彎曲的凹陷。加強件結構的頂部表面212也可以具有與外壁310的底部表面312的輪廓配接且相對的輪廓。
在一些實施例中，外壁310包含步階式蓋凹陷314。例如，在圖2A及2C所示的實施例中，蓋凹陷314包含單個步階。蓋凹陷314可包含複數個步階，如圖3A至圖3B中所繪示。如所示，步階可以用階梯的方式來實現，其中外壁310的厚度從蓋300的外側到內側連續增加或減少。步階也可以是可變的，使得外壁310的中心部分有更大的凹陷體積。
現在參照圖4A至圖4D，提供根據實施例的凹陷加強件結構200設計的示意橫截面側視圖繪示。類似於凹陷蓋設計，加強件結構200可以替代地凹陷，或者與蓋300組合的情況下凹陷。在一實施例中，模組150包含模組基材100、模組基材的頂側102上的組件（第一組件120及/或第二組件130）、安裝在模組基材的頂側102上的加強件結構200、及安裝在加強件結構200上且覆蓋組件的蓋300。第一黏著劑層230可用於將加強件結構200的頂部表面212接合至蓋300，且第二黏著劑層232可用於將加強件結構200的底部表面211接合至模組基材100。根據實施例，加強件凹陷214形成在加強件結構200的頂部表面212及底部表面211中的任一或兩者中。
加強件凹陷214可以沿著加強件結構200的不同區域形成（例如，在外部支撐結構210及內部支撐結構220內）。例如，在圖4A所示的實施例中，加強件凹陷214係沿著外部支撐結構的外部分216（外部部分）。因此，外部支撐結構210沿著內部分218可比外部分216更厚。可選擇地，加強件凹陷214可以是沿著內部分218而不是外部分216。例如，為了特定的應力控制，加強件凹陷214的寬度可以在加強件結構200內變化，在如圖2A所示。
在圖4A至4C所示的實施例中，加強件凹陷214係呈步階的形式，其可以具有垂直側壁或漸縮側壁。如圖4D所示，加強件凹陷214也可以是傾斜的或彎曲的。
根據實施例，加強件結構可以與模組基材100及蓋300對準。例如，最底部的底部表面211可為平坦，以與模組基板100之平坦頂側102配接。最頂部的頂部表面212可為平坦，以與蓋300之平坦底部表面312配接。納入加強件凹陷214可以減小平面堆疊的表面面積及由熱應力引起的潛在分層。然而，相當程度的平面堆疊的表面堆疊可以有助於穩定性。
在一些實施例中，加強件結構200包括步階式加強件凹陷214。例如，在圖4A至4C所示的實施例中，蓋凹陷314包括單個步階。如圖5A至5C所示，蓋凹陷314可以在一側或兩側包括複數個步階。如所示，步階可以用階梯的方式來實現，其中加強件結構200的厚度從加強件結構200的外側到內側連續增加或減少。步階也可以是可變的，使得加強件結構200的中心部分有更大的凹陷體積。
再次簡要參考圖4A及圖5A，根據實施例的蓋300在與加強件結構200一起使用時可以包括或不包括內壁及外壁。如所示，加強件結構200可以接合至外壁310以及內壁的底部表面上，或者接合至頂蓋330的底部表面302上。
到目前為止，已經描述了凹陷蓋及加強件的各種組合，以平衡蓋為模組提供機械完整性、同時不會導致機械故障的能力。為了進一步促進蓋300及加強件結構200的對準，蓋300上可以包含局部周邊強化結構（或局部蓋帽），以在輔助對準的同時提供額外的機械完整性。
現在參考圖6A至6B，圖6A是根據一個實施例的模組150的分解等角俯視圖繪示，該模組包括具有懸垂的局部周邊強化結構350的蓋300；圖6B是根據一個實施例的具有懸垂的局部周邊強化結構350的蓋300的等角仰視圖繪示。圖6A至圖6B實質上類似於圖1A至1B，但添加了局部周邊強化結構350。根據實施例，蓋300可以安裝到模組基材100上，且可選擇地，其間具有中間加強件結構200。在這樣的實施例中，蓋300及/或可選的加強件結構200可以包含本文描述的各種凹陷設計的任意組合。此外，實施例設想模組150包括具有局部周邊強化結構350的蓋，而不與本文所述的各種凹陷設計相結合。
在一個實施例中，模組150包含模組基材100、模組基材的頂側102上的組件、安裝在模組基材100的頂側102上的加強件結構200、及安裝在加強件結構200上且覆蓋組件的蓋300。在一個實施例中，蓋300包含相鄰於加強件結構200而側向延伸的複數個局部周邊強化結構350。在圖6A至6B所示的特定實施例中，局部周邊強化結構350位於蓋300的角隅處。然而，局部周邊強化結構350可以形成在其他位置，諸如沿著蓋300的側邊緣處。在這兩種配置中，加強件結構200的位置及與側邊緣的接近度可以減輕蓋300的x-y移動，並有助於黏著劑接合的完整性。
現在參考圖7A至7B，圖7A是根據一個實施例的蓋300的示意仰視圖繪示，蓋具有配置在加強件結構200上方之懸垂的局部周邊強化結構350；圖7B是根據一個實施例的蓋300的特寫示意橫截面側視圖繪示，蓋具有配置在加強件結構200上方之懸垂的局部周邊強化結構350。在一實施例中，局部周邊強化結構350從蓋300的外壁310延伸。更具體地，局部周邊強化結構350由蓋300的額外寬度(W)形成，且從外壁310之最底部的底部表面312突出，外壁擱置在加強件結構200上。局部加強件結構350可呈長度(L)的懸唇部(hanging lip)的形式，包括寬度(w)，以間隙(G)與加強件結構200隔開之內表面。長度(L)可以是外壁310的底部表面312及唇部的底部表面352之間的距離。間隙(G)距離可以設計成在對齊與可加工性之間取得平衡。在一些實施例中，局部加強件結構350的長度(L)可相鄰於模組基材100的側邊緣而側向延伸。這種配置可以在有或沒有加強件結構200的兩種情況下實現。
在使用實施例的各種態樣中，所屬技術領域中具有通常知識者將明白上述實施例的組合或變化可以用於形成具有凹陷蓋及/或環設計、及具有局部周邊強化結構的蓋的模組。雖然已經以結構特徵及/或方法動作之特定語言敘述實施例，應了解附加的申請專利範圍不必受限於所述的特定特徵或行為。替代地，所揭示之特定的特徵或動作應理解為可用於說明之申請專利範圍的實施例。
100:模組基材 102:頂側 104:底側 120:第一組件 130:第二組件 131:封裝基材 132:晶粒 133:空格 134:模製化合物 150:模組 160:焊料凸塊 162:可選的底部填料 170:熱界面材料 190:模組焊料凸塊 200:加強件結構 210:外部支撐結構 211:底部表面 212:頂部表面 214:加強件凹陷 216:外部分 218:內部分 220:內部支撐結構 230:黏著劑層；第一黏著劑層 232:黏著劑層；第二黏著劑層 300:蓋 302:底部表面 305:一或多個腔 310:外壁 312:底部表面 314:蓋凹陷 316:外部分 318:內部分 320:內壁 330:蓋頂 350:局部周邊強化結構；局部加強件結構 352:底部表面 G:間隙 L:長度 w:寬度
［圖1A］是根據一實施例的模組的分解等角視圖，該模組包含具有內部及外部支撐結構的蓋及加強件結構。 ［圖1B］是根據一實施例的蓋的等角仰視圖繪式，該蓋具有內壁及外壁。 ［圖2A］至［圖2C］是根據實施例的具有凹陷外壁的蓋設計的示意橫截面側視圖。 ［圖3A］至［圖3B］是根據實施例的具有步階凹陷的外壁的蓋設計的示意橫截面側視圖繪示。 ［圖4A］至［圖4D］是根據實施例的凹陷加強件結構設計的示意橫截面側視圖。 ［圖5A］至［圖5C］是根據實施例的步階凹陷加強件結構設計的示意橫截面側視圖繪示。 ［圖6A］是根據一個實施例的模組的分解等角俯視圖繪示，該模組包含具有懸垂(overhanging)的局部周邊強化結構的蓋。 ［圖6B］是根據一個實施例的具有懸垂的局部周邊強化結構的蓋的等角仰視圖繪示。 ［圖7A］是根據一個實施例的蓋的示意仰視圖繪示，該蓋具有配置在加強件結構上的懸垂的局部周邊強化結構。 ［圖7B］是根據一個實施例的蓋的特寫示意橫截面側視圖繪示，該蓋具有配置在加強件結構上的懸垂的局部周邊強化結構。
100:模組基材
120:第一組件
130:第二組件
230:黏著劑層；第一黏著劑層
305:一或多個腔
310:外壁
312:底部表面
314:蓋凹陷
316:外部分
318:內部分
330:蓋頂

Claims (20)

  1. 一種多晶片模組，其包含：一模組基材；一組件，其在該模組基材的一頂側上；一加強件結構，其安裝在該模組基材的該頂側上；一蓋，其安裝在該加強件結構上且覆蓋該組件，其中該蓋係以一第一黏著劑層接合至該加強件結構，該蓋包含在該蓋的一底部表面中的一蓋凹陷，以及該第一黏著劑層至少部分填充在該底部表面中的該蓋凹陷。
  2. 如請求項1之多晶片模組，其中該加強件結構係用膨脹係數比該蓋小的一材料形成的。
  3. 如請求項1之多晶片模組，其中該蓋凹陷係沿著該蓋的一外壁的一外部分。
  4. 如請求項1之多晶片模組，其中該蓋凹陷係沿著該蓋的一外壁的一內部分。
  5. 如請求項1之多晶片模組，其中該蓋凹陷包括複數個步階。
  6. 如請求項1之多晶片模組，其中該蓋凹陷係傾斜的或彎曲的。
  7. 如請求項1之多晶片模組，其進一步包含一第二黏著劑層，該第二黏著劑層將該加強件結構接合至該模組基材的該頂側。
  8. 如請求項1之多晶片模組，其中該加強件結構包括在該加強件結構的一頂部表面中的一加強件凹陷。
  9. 如請求項8之多晶片模組，其中該加強件凹陷與該蓋凹陷配接。
  10. 如請求項1之多晶片模組，其中該蓋包括相鄰於該加強件結構而側向延伸的複數個局部周邊強化結構。
  11. 如請求項10之多晶片模組，其中該複數個局部周邊強化結構位於該蓋的隅角處。
  12. 如請求項10之多晶片模組，其中該複數個局部周邊強化結構位於沿著該蓋的側邊緣處。
  13. 一種多晶片模組，其包含：一模組基材；一組件，其在該模組基材的一頂側上；一加強件結構，其安裝在該模組基材的該頂側上；一蓋，其安裝在該加強件結構上且覆蓋該組件；一第一黏著劑層，其將該加強件結構的一頂部表面接合至該蓋；一第二黏著劑層，其將該加強件結構的一底部表面接合至該模組基材；及一第一加強件凹陷，其形成在該加強件結構的該頂部表面或該底部表面中，其中該第一加強件凹陷係至少部分被該第一黏著劑層或該第二黏著劑層填充。
  14. 如請求項13之多晶片模組，其中該加強件結構係用膨脹係數比該蓋小的一材料形成的。
  15. 如請求項13之多晶片模組，其進一步包含一第二加強件凹陷，其形成在該加強件結構的該底部表面中，其中該第一加強件凹陷形成在該加強件結構的該頂部表面中。
  16. 如請求項13之多晶片模組，其中該第一加強件凹陷包括複數個步階。
  17. 如請求項13之多晶片模組，其中該第一加強件凹陷係傾斜的或彎曲的。
  18. 如請求項13之多晶片模組，其中該蓋包括相鄰於該加強件結構而側向延伸的複數個局部周邊強化結構。
  19. 如請求項18之多晶片模組，其中該複數個局部周邊強化結構位於該蓋的隅角處。
  20. 如請求項18之多晶片模組，其中該複數個局部周邊強化結構位於沿著該蓋的側邊緣處。
TW111131984A 2021-08-30 2022-08-25 凹陷蓋及環設計、及蓋局部周邊強化設計 TWI834260B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,207 2021-08-30
US17/461,207 US20230062454A1 (en) 2021-08-30 2021-08-30 Recessed Lid and Ring Designs and Lid Local Peripheral Reinforcement Designs

Publications (2)

Publication Number Publication Date
TW202326954A TW202326954A (zh) 2023-07-01
TWI834260B true TWI834260B (zh) 2024-03-01

Family

ID=85288627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111131984A TWI834260B (zh) 2021-08-30 2022-08-25 凹陷蓋及環設計、及蓋局部周邊強化設計

Country Status (4)

Country Link
US (1) US20230062454A1 (zh)
KR (1) KR20240049560A (zh)
TW (1) TWI834260B (zh)
WO (1) WO2023034684A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200618214A (en) * 2004-09-27 2006-06-01 Idc Llc System and method for protecting microelectromechanical systems array using structurally reinforced back-plate
TW200631140A (en) * 2005-02-18 2006-09-01 Advanced Semiconductor Eng Tape carrier package and manufacturing method thereof
US20080203558A1 (en) * 2003-10-07 2008-08-28 Fujitsu Limited Method of semiconductor device protection, package of semiconductor device
TW201944555A (zh) * 2018-02-01 2019-11-16 美商谷歌有限責任公司 用於保護半導體晶粒之封裝加強件
TW202034466A (zh) * 2019-03-04 2020-09-16 力成科技股份有限公司 混合型半導體封裝結構及其製法
US20200402882A1 (en) * 2019-06-21 2020-12-24 Samsung Electronics Co., Ltd. Semiconductor package
US10910790B2 (en) * 2016-12-15 2021-02-02 Lg Innotek Co., Ltd. Semiconductor device package and method for producing same
US20210233949A1 (en) * 2018-08-03 2021-07-29 Sony Semiconductor Solutions Corporation Semiconductor device, imaging apparatus, and method for manufacturing semiconductor device
TW202129904A (zh) * 2019-10-15 2021-08-01 南韓商愛思開海力士有限公司 包含堆疊半導體晶片的半導體封裝件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US8299633B2 (en) * 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
WO2013129444A1 (ja) * 2012-02-27 2013-09-06 株式会社フジクラ 圧力センサモジュール及び蓋体
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
US10043730B2 (en) * 2015-09-28 2018-08-07 Xilinx, Inc. Stacked silicon package assembly having an enhanced lid

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203558A1 (en) * 2003-10-07 2008-08-28 Fujitsu Limited Method of semiconductor device protection, package of semiconductor device
TW200618214A (en) * 2004-09-27 2006-06-01 Idc Llc System and method for protecting microelectromechanical systems array using structurally reinforced back-plate
TW200631140A (en) * 2005-02-18 2006-09-01 Advanced Semiconductor Eng Tape carrier package and manufacturing method thereof
US10910790B2 (en) * 2016-12-15 2021-02-02 Lg Innotek Co., Ltd. Semiconductor device package and method for producing same
TW201944555A (zh) * 2018-02-01 2019-11-16 美商谷歌有限責任公司 用於保護半導體晶粒之封裝加強件
TW202025415A (zh) * 2018-02-01 2020-07-01 美商谷歌有限責任公司 用於保護半導體晶粒之封裝加強件
US20210233949A1 (en) * 2018-08-03 2021-07-29 Sony Semiconductor Solutions Corporation Semiconductor device, imaging apparatus, and method for manufacturing semiconductor device
TW202034466A (zh) * 2019-03-04 2020-09-16 力成科技股份有限公司 混合型半導體封裝結構及其製法
US20200402882A1 (en) * 2019-06-21 2020-12-24 Samsung Electronics Co., Ltd. Semiconductor package
TW202129904A (zh) * 2019-10-15 2021-08-01 南韓商愛思開海力士有限公司 包含堆疊半導體晶片的半導體封裝件

Also Published As

Publication number Publication date
WO2023034684A1 (en) 2023-03-09
KR20240049560A (ko) 2024-04-16
TW202326954A (zh) 2023-07-01
US20230062454A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US10529645B2 (en) Methods and apparatus for thermal interface material (TIM) bond line thickness (BLT) reduction and TIM adhesion enhancement for efficient thermal management
KR100477020B1 (ko) 멀티 칩 패키지
US6980438B2 (en) Semiconductor package with heat dissipating structure
US20230317708A1 (en) Multiple Chip Module Trenched Lid and Low Coefficient of Thermal Expansion Stiffener Ring
US20130119529A1 (en) Semiconductor device having lid structure and method of making same
US20130005089A1 (en) Wafer Level Package For Heat Dissipation And Method Of Manufacturing The Same
US20050199998A1 (en) Semiconductor package with heat sink and method for fabricating the same and stiffener
US6940161B2 (en) Semiconductor device and process for producing the same
US20050242417A1 (en) Semiconductor chip package and method for manufacturing the same
TW201448128A (zh) 半導體封裝結構
TWI834260B (zh) 凹陷蓋及環設計、及蓋局部周邊強化設計
US20090256267A1 (en) Integrated circuit package-on-package system with central bond wires
US8502083B2 (en) Mounting substrate and electronic device
JP2010098129A (ja) 半導体装置およびその製造方法
US8012800B2 (en) Method of fabricating a stacked type chip package structure and a stacked type package structure
KR101673585B1 (ko) 다중 적층 패키지 및 이의 제조방법
US11942385B2 (en) Semiconductor package structure
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
CN219917145U (zh) 芯片封装结构以及电子设备
WO2023105770A1 (ja) 半導体モジュール及び半導体パッケージ
KR200173050Y1 (ko) 초박형 반도체 패키지
US20070152315A1 (en) Multi-die package and method for fabricating same
KR20070077685A (ko) 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법
JP2009141068A (ja) 半導体装置
WO2017199278A1 (ja) 半導体装置