TWI831359B - 觸控資料處理方法、驅動晶片及觸控顯示器 - Google Patents
觸控資料處理方法、驅動晶片及觸控顯示器 Download PDFInfo
- Publication number
- TWI831359B TWI831359B TW111133586A TW111133586A TWI831359B TW I831359 B TWI831359 B TW I831359B TW 111133586 A TW111133586 A TW 111133586A TW 111133586 A TW111133586 A TW 111133586A TW I831359 B TWI831359 B TW I831359B
- Authority
- TW
- Taiwan
- Prior art keywords
- touch
- arithmetic
- unit
- memory area
- data processing
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 15
- 239000002131 composite material Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 16
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 description 20
- 238000004364 calculation method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Position Input By Displaying (AREA)
- Advance Control (AREA)
Abstract
一種觸控資料處理方法，係由一算數邏輯單元執行，該方法包括：利用該算數邏輯單元內之一規劃單元接收一組規劃參數；以及依該組規劃參數在該算數邏輯單元內之多個基本運算電路中選擇至少一所述基本運算電路以組成一複合運算電路，及利用該複合運算電路對儲存在一記憶體區中之一幀觸控感測資料執行一觸控資料處理程序。
Description
本發明係有關於觸控資料處理，特別是關於一種以一專用ALU執行觸控資料處理之方法。
TDDI(touch and display driver integration；觸控顯示驅動整合)是一種將觸控掃描與顯示驅動集成於同一塊晶片內的觸控、顯示一體化方案。該方案需要在特定的顯示間隙中完成觸控面板的掃描，同時為了保證觸控效果，觸控報點的頻率普遍為顯示幀率的兩倍以上。隨著當前螢幕高刷新率的普及推廣，TDDI晶片對觸控資料處理速度的要求也更高，其處理方式為利用MCU(microcontroller unit；微控制器)向ALU (architecture logic unit ；算數邏輯單元)發送相應指令並由ALU對記憶體中的感測器陣列資料進行資料運算，所述資料運算包括資料搬移、算數運算(加、減、乘、除、取模)、比較運算(大於、等於、小於)和移位元運算(邏輯移位元、算數移位)等基本運算，以及由基本運算組成的專用於觸控需求的複合運算。所述複合運算的功能可為尋找陣列資料極值點的數值及行列位置、求解大於或小於某一特定閾值的資料個數及累加和、對陣列資料進行均值濾波或求解單行或單列感測器陣列資料中由於各種因素影響而產生的異常上升的直流分量。
根據實際應用的需求，TDDI晶片中內置有多塊的獨立儲存單元，其中每一儲存單元都可以用於存放觸控採樣的原始資料或經過專用ALU處理計算後的中間值或最終運算結果。TDDI晶片在工作時，其觸控掃描所得到的連續多幀感測器陣列資料，按照應用的需求可能放於同一塊或不同塊的儲存單元內，而MCU會通過發送指令控制ALU以對該些獨立儲存單元中的單幀或多幀原始及中間資料的整體或部分進行上述的處理和運算，並將結果寫回指定儲存單元的指定位置上。
如上所述，專用ALU的處理物件為來自感測器的資料矩陣，而其處理方式為運用基本運算或由基本運算組合而成的複合運算。另外，由於當前大多數的基本運算IP(矽智財)均可以實現基於流水線(pipeline)的連續運算，因此，最終限制專用ALU處理速度的往往是由ALU連續進行儲存單元訪問的效率決定，如果其儲存單元不能連續高效地給出運算的運算元並寫回運算結果，基本運算的流水線就會不斷地被打斷，致使整體的資料處理時間被拉長。
為解決上述的問題，本領域亟需一新穎的觸控資料處理方案。
本發明之一目的在於揭露一種觸控資料處理方法，其可在一觸控專用ALU執行一流水線觸控資料處理程序時，配合各運算所需時間自一記憶體區讀入運算元和將運算結果寫回該記憶體區，從而極大化該流水線觸控資料處理程序的處理速度。
本發明之另一目的在於揭露一種觸控資料處理方法，其可藉由一可規畫的ALU提供不同的流水線觸控資料處理程序，從而提供相容性與可維護性。
本發明之另一目的在於揭露一種驅動晶片，其可藉由前述的方法極大化所述流水線觸控資料處理程序的處理速度，及依不同的應用需求在一可規畫的ALU中規劃出不同的流水線觸控相關運算，從而提供相容性與可維護性。
本發明之又一目的在於揭露一種觸控顯示器，其可藉由前述的驅動晶片優化觸控資料的處理速度，及依不同的應用需求在一可修改的ALU中規劃出不同的流水線觸控資料處理程序，從而提供相容性與可維護性。
為達前述目的，一種觸控資料處理方法乃被提出，其係由一算數邏輯單元執行，該方法包括：
利用該算數邏輯單元內之一規劃單元接收一組規劃參數；以及
依該組規劃參數在該算數邏輯單元內之多個基本運算電路中選擇至少一所述基本運算電路以組成一複合運算電路，及利用該複合運算電路對儲存在一記憶體區中之一幀觸控感測資料執行一觸控資料處理程序。
在一實施例中，該組規劃參數包括一運算電路組態參數以據以組成該複合運算電路。
在一實施例中，該組規劃參數進一步包括一次數參數，且該次數參數係用以決定該觸控資料處理程序之執行次數。
在一實施例中，該組規劃參數進一步包括至少一組基本運算參數，各該組基本運算參數均包括至少一運算元儲存位址及一運算結果儲存位址以供該複合運算電路在執行該觸控資料處理程序時，自該記憶體區載入所需的運算元資料及將所產生的運算結果資料寫入該記憶體區中。
在一實施例中，該複合運算電路中之各所述基本運算電路均具有至少一運算元暫存單元、一運算結果暫存單元及一對應的執行時間，且當該複合運算電路進行操作時，其內部各所述基本運算電路均係依該對應的執行時間產生至少一第一延遲時間及一第二延遲時間，所述至少一第一延遲時間係用以決定將該記憶體區之所述至少一運算元儲存位址所儲存的所述運算元資料載入所述至少一運算元暫存單元的時間，及該第二延遲時間係用以決定將所述運算結果資料寫入該記憶體區之所述運算結果儲存位址的時間。
為達前述目的，發明進一步提出一種驅動晶片，其包括一控制單元、一記憶體區及一算數邏輯單元以執行一觸控資料處理方法，該方法包括：
利用該算數邏輯單元內之一規劃單元接收該控制單元所輸出之一組規劃參數；以及
該算數邏輯單元依該組規劃參數在該算數邏輯單元內之多個基本運算電路中選擇至少一所述基本運算電路以組成一複合運算電路，及利用該複合運算電路對儲存在該記憶體區中之一幀觸控感測資料執行一觸控資料處理程序。
在一實施例中，該組規劃參數包括一運算電路組態參數以據以組成該複合運算電路。
在一實施例中，該組規劃參數進一步包括一次數參數，且該次數參數係用以決定該觸控資料處理程序之執行次數。
在一實施例中，該組規劃參數進一步包括至少一組基本運算參數，各該組基本運算參數均包括至少一運算元儲存位址及一運算結果儲存位址以供該複合運算電路在執行該觸控資料處理程序時，自該記憶體區載入所需的運算元資料及將所產生的運算結果資料寫入該記憶體區中。
在一實施例中，該複合運算電路中之各所述基本運算電路均具有至少一運算元暫存單元、一運算結果暫存單元及一對應的執行時間，且當該複合運算電路進行操作時，其內部各所述基本運算電路均係依該對應的執行時間產生至少一第一延遲時間及一第二延遲時間，所述至少一第一延遲時間係用以決定將該記憶體區之所述至少一運算元儲存位址所儲存的所述運算元資料載入所述至少一運算元暫存單元的時間，及該第二延遲時間係用以決定將所述運算結果資料寫入該記憶體區之所述運算結果儲存位址的時間。
為達前述目的，發明進一步提出一種觸控顯示器，其具有一觸控顯示模組及用以驅動該觸控顯示模組之如前述之驅動晶片。
在一實施例中，該觸控顯示模組具有一觸控感測模組，且該觸控感測模組可為一電容式觸控感測模組、一電磁式觸控感測模組或一光學式觸控感測模組。
為使 貴審查委員能進一步瞭解本發明之結構、特徵及其目的，茲附以圖式及較佳具體實施例之詳細說明如後。
本發明的原理在於：
(一)可根據不同的應用需求在一ALU中規劃出不同的流水線觸控相關運算；以及
(二)可根據不同的應用需求規劃用以儲存運算元和運算結果的儲存單元的不同流水線存取模式，以合理分配不同模式下各儲存單元的訪問延時數值，從而在ALU進行一流水線觸控相關運算時優化其運算效率以降低整體耗費時間，從而實現更好的觸控效果或更高的觸控報點率。
請參照圖1，其繪示本發明之驅動晶片之一實施例的方塊圖。如圖1所示，一驅動晶片100包括一控制單元110、一記憶體區120及一算數邏輯單元130，其中，記憶體區120具有多個基本儲存區121以儲存一幀觸控感測資料D
TCH，且算數邏輯單元130具有一規劃單元131、一組態控制單元132及一基本運算電路模組133。驅動晶片100以執行一觸控資料處理程序，該程序包括：
(一)利用規劃單元131接收控制單元110所輸出之一組規劃參數；以及
(二)規劃單元131依該組規劃參數中之一運算電路組態參數驅使組態控制單元132產生一組對應的連接信號S
CONN，基本運算電路模組133依該組連接信號S
CONN之控制在其所含之多個基本運算電路(可包含資料搬移電路、算數運算(加、減、乘、除、取模) 電路、比較運算(大於、等於、小於) 電路和移位元運算(邏輯移位元、算數移位) 電路等基本運算電路)中選擇至少一所述基本運算電路以組成一複合運算電路，及利用該複合運算電路對儲存在記憶體區120中之該幀觸控感測資料D
TCH執行一觸控資料處理程序，其中，該幀觸控感測資料D
TCH可來自一電容式觸控感測模組、一電磁式觸控感測模組或一光學式觸控感測模組。
另外，該組規劃參數可進一步包括一次數參數D
NUM，且該次數參數D
NUM係用以決定該觸控資料處理程序之執行次數。
另外，該組規劃參數可進一步包括至少一組基本運算參數ADDR，各該組基本運算參數ADDR均包括至少一運算元儲存位址及一運算結果儲存位址以供該複合運算電路在執行該觸控資料處理程序時，自記憶體區120之多個基本儲存區121中之至少一基本儲存區載入所需的運算元資料D
IN，及將所產生的運算結果資料D
OUT寫入記憶體區120之多個基本儲存區121中之一基本儲存區。
另外，該複合運算電路中之各所述基本運算電路均具有至少一運算元暫存單元、一運算結果暫存單元及一對應的執行時間，且當該複合運算電路進行操作時，其內部各所述基本運算電路均係依該對應的執行時間產生至少一第一延遲時間及一第二延遲時間，所述至少一第一延遲時間係用以決定將記憶體區120之所述至少一運算元儲存位址所儲存的所述運算元資料D
IN載入所述至少一運算元暫存單元的時間，及該第二延遲時間係用以決定將所述運算結果資料D
OUT寫入記憶體區120之所述運算結果儲存位址的時間。例如，假設一乘法運算需要3個執行週期，則本發明會使該乘法運算有兩個所述第一延遲時間以決定將記憶體區120之兩個運算元儲存位址所儲存的兩個運算元資料D
IN載入兩個運算元暫存單元的時間，及一所述第二延遲時間以決定將所述運算結果資料D
OUT寫入記憶體區120之所述運算結果儲存位址的時間，俾以使該乘法運算能夠順暢地以流水線的方式重複進行。
由上述的說明可知，本發明揭露了一種觸控資料處理方法。請參照圖2，其繪示本發明之觸控資料處理方法之一實施例的流程圖，且其係由一算數邏輯單元執行。如圖2所示，該方法包括：利用該算數邏輯單元內之一規劃單元接收一組規劃參數(步驟a)；以及依該組規劃參數在該算數邏輯單元內之多個基本運算電路中選擇至少一所述基本運算電路以組成一複合運算電路，及利用該複合運算電路對儲存在一記憶體區中之一幀觸控感測資料執行一觸控資料處理程序(步驟b)。
在上述的步驟中，該組規劃參數可包括：一運算電路組態參數以據以組成該複合運算電路；一次數參數以決定該觸控資料處理程序之執行次數；以及至少一組基本運算參數，各該組基本運算參數均包括至少一運算元儲存位址及一運算結果儲存位址以供該複合運算電路在執行該觸控資料處理程序時，自該記憶體區載入所需的運算元資料及將所產生的運算結果資料寫入該記憶體區中。
另外，該複合運算電路中之各所述基本運算電路均具有至少一運算元暫存單元、一運算結果暫存單元及一對應的執行時間，且當該複合運算電路進行操作時，其內部各所述基本運算電路均可依該對應的執行時間產生至少一第一延遲時間及一第二延遲時間，所述至少一第一延遲時間係用以決定將該記憶體區之所述至少一運算元儲存位址所儲存的所述運算元資料載入所述至少一運算元暫存單元的時間，及該第二延遲時間係用以決定將所述運算結果資料寫入該記憶體區之所述運算結果儲存位址的時間。
詳細而言，本發明的算數邏輯單元可進行四種流水線操作模式，而其基本運算的典型場景為：從相同或不同的儲存單元中取得運算元A與運算元B，進行運算後將運算結果C寫回與兩個運算元相同或不同的儲存單元中。值得一提的是，本發明的運算元數目不限於兩個，其亦可為一個。
承上，假設運算元A、運算元B、運算結果C所存放的儲存單元分別為單元A、單元B、單元C，且本發明之四種流水線操作模式為mode0-mode3，則以下的說明將給出各流水線操作模式所牽涉之相關參數的具體定義及該些相關參數在具體控制時序中的意義：
(1)存取控制計數器初始裝載值mem_ctrl_cnt_init：
本發明通過賦以計數器初始值並倒計時，並在計數器輸出不同計數值時控制ALU進行單元A、B、C的訪問，計數器從初始值到0的過程視為一次小計算週期，整體而言，每個計算週期將完成一次各單元的訪問。
(2)寫/讀空計數器初始裝載值wr_rd_blk_cyc_init：
存取控制計數器初始裝載值mem_ctrl_cnt_init描述的是每個小計算週期的迴圈初始值，但在實際應用中，在給出運算元A與運算元B後，運算單元往往無法在本次的計算週期內給出運算結果C，而往往要在下一個乃至後幾個迴圈週期後才能給出結果。因此，初始的幾個計算週期只需要給出運算元而不需要寫回結果，而最後的幾個計算週期則只需要寫回結果而不需要讀入運算元。描述該寫空和讀空週期數的數值即為其初始裝載值。在ALU開始工作後，寫空計數器被賦予初始值並隨著計算週期遞減，在寫空計數器為0前認為運算單元尚未給出結果，因此不進行單元C的訪問；同時類似的，在最後一次計算開始時，讀空計數器被賦予初始值並隨著計算週期遞減，此時認為所有的運算元都已經給出，不進行單元A、B的訪問；以及在讀空計數器為0後，認為本次ALU運算已結束，存取控制計數器不再工作。
(3)單元存取延時ramb_ce_dly_cyc/ramc_ce_dly_cyc：
如上(1)中的描述，在計數值的不同值時ALU會進行儲存單元A、B、C的訪問，其中單元A固定在計數值為初始值時進行，而視各單元實際佔用儲存單元配置的不同，單元B與單元C訪問相較於單元A的延時也不同，該數值由單元存取延時週期決定。
(4)運算結果延時ramc_wdata_dly_cyc：
本發明基於存取效率的角度定義了各種存取模式下單元C的訪問時刻，即運算結果的寫回時刻，但由於各種運算單元耗費時間不定，除了需要寫空週期計數器來進行計算週期的調整外，還需要配合運算結果延時週期對運算結果的時刻進行微調，從而在規定的寫回時刻將資料寫回。寫/讀空計數器裝載值及運算結果延時週期的設置拉長了單次運算的實際耗費時間，但滿足了存取的流水線條件，故能在類似於觸控資料處理的連續運算時取得最優的整體運算時間。
給出模式配置參數後，下面對儲存單元的四種存取模式具體介紹如下：
mode0：全流水模式，其條件為單元A、單元B及單元C來自于完全不同的基本存放裝置單元，或其中某個運算元固定或缺失時形成的各個單元可以完全無衝突的並行訪問情況。在該情況下，當基本運算可以進行完全流水運算時，單元A和單元B將進行連續無空隙的運算元讀取，並在基本運算完成後連續無空隙的寫回單元C而不產生儲存單元訪問衝突。因此，該模式整體能夠實現單個週期完成一次基本的ALU運算。對於耗費週期為n的運算，其參數配置如下表1所示。由於三單元均為連續訪問，因此各參數配置為0，其實際的寫空讀空週期本應為n，但由於初始值為0，因此mode0時單元C的訪問直接基於單元C延時n週期完成，不通過計數器數值實現。該模式的儲存單元訪問時序如圖3所示。
表1
| mem_ctrl_cnt_init | wr_rd_blk_cyc_init | ramb_ce_dly_cyc | ramc_ce_dly_cyc | ramc_wdata_dly_cyc | |
| mode0 | 0 | 0 | 0 | 0 | 0 |
mode1：半流水模式，其條件為單元A與單元B來自於不同的儲存單元或其中某個運算元缺失或固定，而運算結果C與運算元中的某一個來自相同儲存單元。此時單元A與單元B可以完全無衝突的並行訪問，而單元C避開與其相同單元的訪問衝突。該模式下整體能夠實現兩個週期完成一次基本的ALU運算，對於耗費週期為n的運算，其參數配置如表2，其中，[n/2]代表取最接近n/2的整數值，MOD((n+1), 2)代表(n+1)/2的餘數。以n取5為例，該模式的儲存單元訪問時序如圖4所示。
表2
| mem_ctrl_cnt_init | wr_rd_blk_cyc_init | ramb_ce_dly_cyc | ramc_ce_dly_cyc | ramc_wdata_dly_cyc | |
| mode1 | 1 | [n/2] | 0 | 1 | MOD((n+1), 2) |
mode2：半流水模式，其條件為單元A與單元B來自於相同的儲存單元，但其均與單元C的儲存單元不同。此時單元A與單元B需要進行錯開訪問，先訪問單元A，並在下一週期訪問單元B；同時在第三個週期時可以同時訪問單元A以讀取運算元A及訪問單元C以寫回運算結果。另外，為了保證運算元A與運算元B同時輸入運算單元，運算單元A的讀數據需要延時一個週期。該模式下整體仍為兩個週期完成一次基本ALU運算，對於耗費週期為n的運算，其參數配置如表3。其中wr_rd_blk_cyc_init不為整數時向下取整數。以n取5為例，該模式的儲存單元訪問時序如附圖5所示。
mode3：半流水模式，條件為單元A、B、C均配置為同一儲存單元。該模式下三個單元均需要分時訪問從而避免存取衝突，與mode2類似，運算元A也需要延時一個週期以保證與運算元B同時給到運算單元。該模式下整體需要3個週期完成一次基本ALU運算，對於耗費為n的運算，其參數配置如表4，其中，f(MOD(n,3))=(MOD(n,3)-1)*(3*MOD(n,3)-2)/2，亦即，當MOD(n,3)為0時，f(MOD(n,3))=1，當MOD(n,3)為1時，f(MOD(n,3))=0，且當MOD(n,3)為2時，f(MOD(n,3))=2。以n取5為例，該模式的儲存單元訪問時序如附圖6所示。
實際上，對於無法進行流水線的運算演算法，也可以使用mode3的模式參數而在演算法和存取間取得最佳效率，但需要結合實際問題具體分析並給出具體參數，以在下一輪計算開始前提前訪問儲存單元從而完成運算處理的無縫銜接。
另外，值得一提的是，圖3-6是根據本發明實施例的四種流水模式下演算法延時為5的ALU存取時序示例，其分別展示了本發明所述的四種流水模式下ALU運算的寫空流水和讀空過程，其中，clk為時鐘信號，mem_ctrl_cnt為存取控制計數器的計數值信號，wr_blk_cyc為寫空計數器的計數值信號，rd_blk_cyc
為讀空計數器的計數值信號，rama_rd為儲存單元A的讀取信號，ramb_rd為儲存單元B的讀取信號，ramc_wr為儲存單元C的寫入信號，opa與opb為發起存儲訪問後ALU得到對應運算元的時間；outc代表ALU產生運算結果後將其寫回存儲區域的時間；以及dly代表為滿足本發明所規定的運算時序，運算元或運算結果需要等待的時延。
由上述可知，本發明針對運算元和運算結果存放於儲存單元配置的不同，基於存取衝突設計了不同的ALU存取模式，通過在不同模式下結合運算單元耗費週期配置存取計數器裝載值、讀空/寫空計數器裝載值、單元存取延時及運算結果延時等參數，從而在演算法可流水運算的條件下，在記憶體訪問層面保證最優的連續運算的總體時長，從而在各種靈活的觸控資料處理場景下保持最優的ALU處理效率，以取得更好的觸控效果或更高的觸控報點率。
依上述的說明，本發明進一步提出一種觸控顯示器。請參照圖7，其繪示本發明之觸控顯示器之一實施例之方塊圖。如圖7所示，一觸控顯示器200具有一觸控顯示模組210及用以驅動觸控顯示模組210之一驅動晶片220，其中，驅動晶片220係由驅動晶片100實現。
另外，觸控顯示模組210具有一觸控感測模組，且該觸控感測模組可為一電容式觸控感測模組、一電磁式觸控感測模組或一光學式觸控感測模組。
藉由前述所揭露的設計，本發明乃具有以下的優點：
一、本發明之觸控資料存取方法可在一ALU進行一流水線觸控相關運算時有效縮短運算元和運算結果的存取時間，從而大幅提升該流水線觸控相關運算的速度。
二、本發明之觸控資料存取方法可藉由一可規劃的ALU規劃出不同的流水線觸控相關運算，從而提供相容性與可維護性。
三、本發明之驅動晶片可藉由前述的方法大幅提升觸控資料的處理速度，及依不同的應用需求在一可規劃的ALU中規劃出不同的流水線觸控相關運算，從而提供相容性與可維護性。
四、本發明之觸控顯示器可藉由前述的驅動晶片大幅提升觸控資料的處理速度，及依不同的應用需求在一可規劃的ALU中規劃出不同的流水線觸控相關運算，從而提供相容性與可維護性。
本案所揭示者，乃較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。
綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請 貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。
100:驅動晶片
110:控制單元
120:記憶體區
121:基本儲存區
130:算數邏輯單元
131:規劃單元
132:組態控制單元
133:基本運算電路模組
200:觸控顯示器
210:觸控顯示模組
220:驅動晶片
步驟a:利用該算數邏輯單元內之一規劃單元接收一組規劃參數
步驟b:依該組規劃參數在該算數邏輯單元內之多個基本運算電路中選擇至少一所述基本運算電路以組成一複合運算電路，及利用該複合運算電路對儲存在一記憶體區中之一幀觸控感測資料執行一觸控資料處理程序
ADDR:基本運算參數
DTCH:觸控感測資料
DNUM:次數參數
DIN:運算元資料
DOUT:運算結果資料
圖1繪示本發明之驅動晶片之一實施例的方塊圖。
圖2繪示本發明之觸控資料處理方法之一實施例的流程圖。
圖3繪示本發明所採之一全流水模式的儲存單元訪問時序圖。
圖4繪示本發明所採之一半流水模式的儲存單元訪問時序圖。
圖5繪示本發明所採之另一半流水模式的儲存單元訪問時序圖。
圖6繪示本發明所採之另一半流水模式的儲存單元訪問時序圖。
圖7繪示本發明之觸控顯示器之一實施例之方塊圖。
步驟a:利用該算數邏輯單元內之一規劃單元接收一組規劃參數
步驟b:依該組規劃參數在該算數邏輯單元內之多個基本運算電路中選擇至少一所述基本運算電路以組成一複合運算電路，及利用該複合運算電路對儲存在一記憶體區中之一幀觸控感測資料執行一觸控資料處理程序
Claims (8)
- 一種觸控資料處理方法，係由一算數邏輯單元執行，該方法包括：利用該算數邏輯單元內之一規劃單元接收一組規劃參數，該組規劃參數包括一運算電路組態參數及一次數參數；以及依該運算電路組態參數在該算數邏輯單元內之多個基本運算電路中選擇至少其一以組成一複合運算電路，利用該複合運算電路對儲存在一記憶體區中之一幀觸控感測資料執行一觸控資料處理程序，及依該次數參數決定該觸控資料處理程序之執行次數。
- 如申請專利範圍第1項所述之觸控資料處理方法，其中，該組規劃參數進一步包括至少一組基本運算參數，各該組基本運算參數均包括至少一運算元儲存位址及一運算結果儲存位址以供該複合運算電路在執行該觸控資料處理程序時，自該記憶體區載入所需的運算元資料及將所產生的運算結果資料寫入該記憶體區中。
- 如申請專利範圍第2項所述之觸控資料處理方法，其中，該複合運算電路中之各所述基本運算電路均具有至少一運算元暫存單元、一運算結果暫存單元及一對應的執行時間，且當該複合運算電路進行操作時，其內部各所述基本運算電路均係依該對應的執行時間產生至少一第一延遲時間及一第二延遲時間，所述至少一第一延遲時間係用以決定將該記憶體區之所述至少一運算元儲存位址所儲存的所述運算元資料載入所述至少一運算元暫存單元的時間，及該第二延遲時間係用以決定將所述運算結果資料寫入該記憶體區之所述運算結果儲存位址的時間。
- 一種驅動晶片，其包括一控制單元、一記憶體區及一算數邏輯單元以執行一觸控資料處理方法，該控制單元耦接該記憶體區及該算數邏輯單元，該算數邏輯單元耦接該記憶體區，且該方法包括：利用該算數邏輯單元內之一規劃單元接收該控制單元所輸出之一組規劃參數，該組規劃參數包括一運算電路組態參數及一次數參數；以及該算數邏輯單元內之一基本運算電路模組依該運算電路組態參數在該基本運算電路模組內之多個基本運算電路中選擇至少其一以組成一複合運算電路，利用該複合運算電路對儲存在該記憶體區中之一幀觸控感測資料執行一觸控資料處理程序，及依該次數參數決定該觸控資料處理程序之執行次數。
- 如申請專利範圍第4項所述之驅動晶片，其中，該組規劃參數進一步包括至少一組基本運算參數，各該組基本運算參數均包括至少一運算元儲存位址及一運算結果儲存位址以供該複合運算電路在執行該觸控資料處理程序時，自該記憶體區載入所需的運算元資料及將所產生的運算結果資料寫入該記憶體區中。
- 如申請專利範圍第5項所述之驅動晶片，其中，該複合運算電路中之各所述基本運算電路均具有至少一運算元暫存單元、一運算結果暫存單元及一對應的執行時間，且當該複合運算電路進行操作時，其內部各所述基本運算電路均係依該對應的執行時間產生至少一第一延遲時間及一第二延遲時間，所述至少一第一延遲時間係用以決定將該記憶體區之所述至少一運算元儲存位址所儲存的所述運算元資料載入所述至少一運算元暫存單元的時間，及該第二延遲時間係用以決定將所述運算結果資料寫入該記憶體區之所述運算結果儲存位址的時間。
- 一種觸控顯示器，其具有一觸控顯示模組及用以驅動該觸控顯示模組之如申請專利範圍第4至6項中任一項所述之驅動晶片。
- 如申請專利範圍第7項所述之觸控顯示器，其中，該觸控顯示模組具有一觸控感測模組，且該觸控感測模組係由一電容式觸控感測模組、一電磁式觸控感測模組及一光學式觸控感測模組所組成群組所選擇的一種觸控感測模組。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111133586A TWI831359B (zh) | 2022-09-05 | 2022-09-05 | 觸控資料處理方法、驅動晶片及觸控顯示器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111133586A TWI831359B (zh) | 2022-09-05 | 2022-09-05 | 觸控資料處理方法、驅動晶片及觸控顯示器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI831359B true TWI831359B (zh) | 2024-02-01 |
| TW202411821A TW202411821A (zh) | 2024-03-16 |
Family
ID=90824539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111133586A TWI831359B (zh) | 2022-09-05 | 2022-09-05 | 觸控資料處理方法、驅動晶片及觸控顯示器 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI831359B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102880341A (zh) * | 2012-08-29 | 2013-01-16 | 北京集创北方科技有限公司 | 触摸屏数据处理系统、方法及专用alu |
| TW201830231A (zh) * | 2016-12-30 | 2018-08-16 | 美商高通公司 | 用於觸控控制器的高度可配置前端 |
| TWI724728B (zh) * | 2019-04-12 | 2021-04-11 | 禾瑞亞科技股份有限公司 | 觸控處理方法、裝置與觸控系統 |
| CN113805721A (zh) * | 2020-06-17 | 2021-12-17 | 三星电子株式会社 | 触摸屏控制器、触摸屏驱动电路、以及触摸屏系统 |
-
2022
- 2022-09-05 TW TW111133586A patent/TWI831359B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102880341A (zh) * | 2012-08-29 | 2013-01-16 | 北京集创北方科技有限公司 | 触摸屏数据处理系统、方法及专用alu |
| TW201830231A (zh) * | 2016-12-30 | 2018-08-16 | 美商高通公司 | 用於觸控控制器的高度可配置前端 |
| TWI724728B (zh) * | 2019-04-12 | 2021-04-11 | 禾瑞亞科技股份有限公司 | 觸控處理方法、裝置與觸控系統 |
| CN113805721A (zh) * | 2020-06-17 | 2021-12-17 | 三星电子株式会社 | 触摸屏控制器、触摸屏驱动电路、以及触摸屏系统 |
| US20210397327A1 (en) * | 2020-06-17 | 2021-12-23 | Samsung Electronics Co., Ltd. | Touch screen controller, touch screen driving circuit including the same and touch screen system |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202411821A (zh) | 2024-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9916166B2 (en) | Power supply control for a processing device, array-type processing device,and information processing system, and control method thereof | |
| TWI441021B (zh) | 使用多個較低連接埠數記憶體模擬單一記憶體之方法與裝置 | |
| US8832004B2 (en) | Convolution operation circuit and object recognition apparatus | |
| US20080141062A1 (en) | Systems and Methods for Reducing di/dt Using Clock Signals Having Variable Delays | |
| KR20080109743A (ko) | 스레드 최적화된 멀티프로세서 구조 | |
| Kim et al. | High throughput data mapping for coarse-grained reconfigurable architectures | |
| US4521874A (en) | Random access memory device | |
| JP2010244238A (ja) | リコンフィギュラブル回路及びリコンフィギュラブル回路システム | |
| JP2003030261A (ja) | 高位合成方法とその高位合成方法を用いて生成されたスレッドおよび回路生成方法 | |
| US7725843B2 (en) | Behavioral synthesis apparatus, behavioral synthesis method, method for manufacturing digital circuit, behavioral synthesis control program and computer-readable recording medium | |
| US8914612B2 (en) | Data processing with time-based memory access | |
| TWI831359B (zh) | 觸控資料處理方法、驅動晶片及觸控顯示器 | |
| US7913069B2 (en) | Processor and method for executing a program loop within an instruction word | |
| TWI661426B (zh) | 記憶體裝置及其資料讀取方法 | |
| KR100863080B1 (ko) | 저전력형 컨피규레이션 캐시와 이를 포함하는 재구성형프로세싱 시스템 | |
| JP7278150B2 (ja) | 画像処理装置、撮像装置、画像処理方法 | |
| US11531638B2 (en) | Reconfigurable circuit array using instructions including a fetch configuration data portion and a transfer configuration data portion | |
| CN1215391C (zh) | 计算机系统 | |
| Wang et al. | STAR: Synthesis of stateful logic in RRAM targeting high area utilization | |
| JP5823729B2 (ja) | 半導体装置及びデータ処理システム | |
| JP2011044072A (ja) | アイドル状態検出回路、半導体集積回路、信号処理装置、アイドル状態検出方法 | |
| Xu et al. | Energy-efficient accelerator design for deformable convolution networks | |
| KR20090017390A (ko) | 마이크로 루프 컴퓨터 명령어 | |
| TWI816032B (zh) | 多核心處理器電路 | |
| JP5393289B2 (ja) | メモリ制御回路、メモリシステム及び制御方法 |