TWI830457B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI830457B TWI830457B TW111140438A TW111140438A TWI830457B TW I830457 B TWI830457 B TW I830457B TW 111140438 A TW111140438 A TW 111140438A TW 111140438 A TW111140438 A TW 111140438A TW I830457 B TWI830457 B TW I830457B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- semiconductor device
- dielectric
- pattern
- impurity
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims description 34
- 125000002091 cationic group Chemical group 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 232
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- -1 Ta 2 O 3 ) Chemical compound 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910003697 SiBN Inorganic materials 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- 229910004491 TaAlN Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910017090 AlO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明提供一種半導體裝置，包含電容器結構。電容器結構包含在第一方向上堆疊的底部電極、介電層以及頂部電極。介電層包含：第一介電層；第二介電層，在第一方向上堆疊於第一介電層上；以及第一雜質，設置於第一介電層中。第一介電層包含鐵電材料，且第二介電層包含反鐵電材料。
Description
[相關申請案的交叉參考]
本專利申請案主張2022年3月11日在韓國智慧財產局申請的韓國專利申請案第10-2022-0030540號的優先權，所述韓國專利申請案的內容以全文引用的方式併入本文中。
本揭露的實施例是關於一種半導體裝置，且特定言之，是關於一種半導體記憶體裝置。
半導體裝置經分類為儲存資料的半導體記憶體裝置、處理資料的半導體邏輯裝置，以及包含記憶體及邏輯元件兩者的混成半導體裝置。
隨著半導體裝置的整合密度增加，需要在有限區域中具有足夠高的電容的電容器。電容器的靜電容與電極的表面積及介電層的介電常數成正比，且與介電層的等效氧化物厚度成反比。
本發明概念的實施例提供一種包含具有增加的靜電容的電容器結構的半導體裝置。
根據本發明概念的實施例，一種半導體裝置包含電容器
結構。電容器結構包含在第一方向上堆疊的底部電極、介電層以及頂部電極。介電層包含：第一介電層；第二介電層，在第一方向上堆疊於第一介電層上；以及第一雜質，設置於第一介電層中。第一介電層包含鐵電材料，且第二介電層包含反鐵電材料。
根據本發明概念的實施例，一種半導體裝置包含電容器結構。電容器結構包含在第一方向上依序堆疊的底部電極、介電層以及頂部電極。介電層包含：第一介電層；第二介電層，在第一方向上堆疊於第一介電層上；以及第一雜質，設置於第一介電層中。第一介電層與底部電極或頂部電極接觸。
根據本發明概念的實施例，一種半導體裝置包含：基底；底部電極，安置於基底上且彼此水平地間隔開；頂部電極，覆蓋底部電極；以及介電層，插入於底部電極中的每一個與頂部電極之間。介電層包含：第一介電層；第二介電層，在垂直於底部電極中的每一個與頂部電極之間的介面的方向上堆疊於第一介電層上；以及第一雜質，設置於第一介電層中。第一介電層包含鐵電材料，且第二介電層包含反鐵電材料。
100:基底
102:層間絕緣層
104:導電觸點
110a:第一雜質區
110b:第二雜質區
120:裝置隔離層
200:介電層
210:第一介電層
215:第一雜質
220:第二介電層
225:第二雜質
230:第三介電層
306:緩衝圖案
310:多晶矽圖案
314:第一間隙填充絕緣圖案
315:第二間隙填充絕緣圖案
321:第一子間隔物
325:第二子間隔物
330:含金屬圖案
331:第一歐姆圖案
341:第二歐姆圖案
342:擴散防止圖案
350:位元線封蓋圖案
360:上部間隔物
400:填充圖案
420:蝕刻終止圖案
A-A'、B-B':線
ACT:主動圖案
AG:氣隙
BC:儲存節點觸點
BE:底部電極
BL:位元線
CAP:電容器結構
CB:單元區塊
D1、VD:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
DC:位元線觸點
LP:著陸墊
P1、P2、P3:部分
PB:周邊區塊
PH:穿透孔
RE:凹槽區
SA:感測放大器電路
SP:位元線間隔物
SS:支撐圖案
SWD:子字元線驅動器電路
T1、T2、Td:厚度
TE:頂部電極
WL:字元線
圖1為根據本發明概念的實施例的半導體裝置的電容器結構的截面視圖。
圖2至圖7為根據本發明概念的實施例的半導體裝置的電容器結構的截面視圖。
圖8為根據本發明概念的實施例的半導體裝置的平面視圖。
圖9為沿著圖8的線A-A'截取的截面視圖。
圖10及圖11分別為圖9的部分P1及部分P2的放大視圖。
圖12為根據本發明概念的實施例的半導體裝置的方塊圖。
圖13為圖12的部分P3的放大視圖。
圖14為沿著圖13的線B-B'截取的截面視圖。
現將參考隨附圖式更充分地描述本發明概念的實施例，在隨附圖式中繪示實施例。
圖1為根據本發明概念的實施例的半導體裝置的電容器結構CAP的截面視圖。
參考圖1，在實施例中，半導體裝置包含電容器結構CAP，且電容器結構CAP包含在第一方向VD上依序堆疊的底部電極BE、介電層200以及頂部電極TE。第一方向VD垂直於底部電極BE與頂部電極TE之間的介面，且介電層200插入於底部電極BE與頂部電極TE之間。
介電層200包含設置於底部電極BE與頂部電極TE之間的第一介電層210及設置於底部電極BE與頂部電極TE之間且在第一方向VD上堆疊於第一介電層210上的第二介電層220。在實施例中，如圖1中所繪示，第一介電層210插入於底部電極BE與第二介電層220之間，第二介電層220插入於第一介電層210與頂部電極TE之間，但本發明概念的實施例未必限於此實例。在實施例中，第一介電層210與底部電極BE接觸，如圖1中所繪示，但本發明概念的實施例未必限於此實例。
第一介電層210由鐵電材料形成或包含鐵電材料。在實施例中，第一介電層210由以下中的至少一者形成或包含以下中的至少一者：氧化鉿(例如，HfO2)或氧化鉿鋯(例如，Hf0.5Zr0.5O2)，但本發明概念的實施例未必限於此類材料。第二介電層220由以下形成或包含以下：反鐵電材料或具有電場誘導相變性質的材料。在實施例中，第二介電層220由以下中的至少一者形成或包含以下中的至少一者：氧化鋯(例如，ZrO2)或氧化鉿鋯(例如，HfZrO2)，但本發明概念的實施例未必限於此類材料。介電層200由以下中的至少一者形成或包含以下中的至少一者：氧化鉿(例如，HfO2)、氧化鋯(例如，ZrO2)、氧化鈦(例如，TiO2)、氧化鉭(例如，Ta2O3)、氧化釩(例如，VO2)、氧化鋁(例如，AlO2)、氧化矽(例如，SiO2)或氧化鉿鋯(例如，HfZrO2)，但本發明概念的實施例未必限於此類材料。
介電層200以及第一介電層210及第二介電層220在第一方向VD上分別具有厚度Td、T1以及T2。第一介電層210的厚度T1不同於第二介電層220的厚度T2。第一介電層210的厚度T1小於第二介電層220的厚度T2。在實施例中，第一介電層210的厚度T1具有小於介電層200的總厚度Td的30%的非零值，且第二介電層220的厚度T2大於總厚度Td的70%且小於總厚度Td。在實施例中，介電層200的總厚度Td大於0埃且小於60埃。在實施例中，第一介電層210的厚度T1大於0埃且小於10埃。
介電層200更包含第一介電層210中所含有的第一雜質215。在實施例中，第一雜質215設置於鐵電材料中。第一雜質215包含三價陽離子材料。在實施例中，第一雜質215包含Y3+、La3+
或Al3+中的至少一者。
底部電極BE由至少一種導電材料形成或包含至少一種導電材料。在實施例中，底部電極BE由以下中的至少一者形成或包含以下中的至少一者：矽(Si)、金屬(諸如鈷、鈦、鎳、鎢或鉬)、金屬氮化物(諸如氮化鈦(例如，TiN)、氮化鈦矽(例如，TiSiN)、氮化鈦鋁(例如，TiAlN)、氮化鉭(例如，TaN、TaAlN)或氮化鎢(例如，WN))、貴金屬(諸如鉑(Pt)、釕(Ru)或銥(Ir))、導電氧化物(諸如PtO、RuO2、IrO2、SRO(SrRuO3)、BSRO((Ba,Sr)RuO3)、CRO(CaRuO3)或LSCo)，或金屬矽化物。頂部電極TE由以下中的至少一者形成或包含以下中的至少一者：氮化鈦、摻雜多晶矽或摻雜矽鍺。頂部電極TE可具有單層或多層結構。
在實施例中，底部電極BE、介電層200以及頂部電極TE藉由化學氣相沈積法或物理氣相沈積法沈積。在實施例中，底部電極BE及頂部電極TE的沈積溫度介於450℃至700℃的範圍內，且介電層200(諸如第一介電層210及第二介電層220)的沈積溫度低於約400℃。對介電層200執行退火製程，且退火製程的溫度可介於200℃至700℃的範圍內。
根據本發明概念的實施例，介電層200包含設置於第一介電層210中的第一雜質215。當將電場施加至包含第一介電層210中的鐵電材料及第二介電層220中的反鐵電材料的介電層200時，偶極歸因於第一雜質215的存在而在介電層200中對準。因此，介電層200具有增加的介電常數，且因此，電容器結構CAP的靜電容增加。
圖2至圖7為根據本發明概念的實施例的半導體裝置的電容器結構CAP的截面視圖。為了簡明描述，先前參考圖1所描述的元件可藉由相同附圖標號標識，而不重複其重疊描述。
參考圖2及圖3，在一些實施例中，介電層200的第一介電層210及第二介電層220在第一方向VD上堆疊於底部電極BE與頂部電極TE之間。介電層200包含第一介電層210中的第一雜質215。
在實施例中，如圖2中所繪示，第一介電層210插入於頂部電極TE與第二介電層220之間，且第二介電層220插入於底部電極BE與第一介電層210之間，但本發明概念的實施例未必限於此實例。在實施例中，如圖2中所繪示，第一介電層210與頂部電極TE接觸，但本發明概念的實施例未必限於此實例。
在實施例中，如圖3中所繪示，提供多個第二介電層220，且第一介電層210插入於在第一方向VD上彼此相鄰的兩個第二介電層220之間。第二介電層220中的至少一者插入於底部電極BE與第一介電層210之間，且其他第二介電層220插入於頂部電極TE與第一介電層210之間。
在實施例中，提供多個第一介電層210，且第二介電層220可插入於在第一方向VD上彼此相鄰的兩個第一介電層210之間。第一介電層210中的至少一者插入於底部電極BE與第二介電層220之間，且其他第一介電層210插入於頂部電極TE與第二介電層220之間。最下部第一介電層210與底部電極BE接觸，且最上部第一介電層210與頂部電極TE接觸。
參考圖4及圖5，在一些實施例中，介電層200包含多個
第一介電層210及多個第二介電層220。介電層200設置於底部電極BE與頂部電極TE之間，且第一介電層210及第二介電層220在第一方向VD上交替地堆疊於底部電極BE與頂部電極TE之間。在實施例中，如圖4及圖5中所繪示，第一介電層210及第二介電層220包含兩個第一介電層210及兩個第二介電層220。然而，本發明概念的實施例未必限於此實例，且在其他實施例中，第一介電層210及第二介電層220包含三個或大於三個第一介電層210及三個或大於三個第二介電層220。第一介電層210的數目可等於或不同於第二介電層220的數目。
第一介電層210中的每一個在第一方向VD上具有厚度T1，且第二介電層220中的每一個在第一方向VD上可具有厚度T2。第一介電層210的厚度T1可彼此相同或不同，且第二介電層220的厚度T2可彼此相同或不同。第一介電層210的厚度T1的總和小於第二介電層220的厚度T2的總和。在實施例中，第一介電層210的厚度T1的總和具有小於介電層200的總厚度Td的30%的非零值，且第二介電層220的厚度T2的總和大於總厚度Td的70%且小於總厚度Td。在實施例中，介電層200的總厚度Td大於0埃且小於60埃。在實施例中，第一介電層210中的每一個的厚度T1大於0埃且小於10埃。
在實施例中，如圖4中所繪示，最下部第一介電層210插入於最下部第二介電層220與底部電極BE之間。最下部第一介電層210與底部電極BE接觸。最上部第二介電層220插入於最上部第一介電層210與頂部電極TE之間。
在實施例中，如圖5中所繪示，最上部第一介電層210插
入於最上部第二介電層220與頂部電極TE之間。最上部第一介電層210與頂部電極TE接觸。最下部第二介電層220插入於最下部第一介電層210與底部電極BE之間。
在實施例中，最下部第一介電層210插入於最下部第二介電層220與底部電極BE之間。另外，最上部第一介電層210插入於最上部第二介電層220與頂部電極TE之間。最下部第一介電層210與底部電極BE接觸，且最上部第一介電層210與頂部電極TE接觸。
介電層200更包含第一雜質215。第一雜質215設置於第一介電層210中的至少一者中。在實施例中，如圖4及圖5中所繪示，第一雜質215設置於第一介電層210中的每一個中。然而，本發明概念的實施例未必限於此實例，且在實施例中，第一雜質215設置於第一介電層210中的一些但並非全部中。
參考圖6，在實施例中，介電層200包含第二雜質225。第二雜質225摻雜於介電層200的第二介電層220中。執行第二雜質225的摻雜，使得第二雜質225在第一方向VD上以特定高度位於第二介電層220中。舉例而言，當在第一方向VD上量測時，第二介電層220中的第二雜質225位於對應於介電層200的總高度的一半的高度附近，但本發明概念的實施例未必限於此實例。第二雜質225包含帶隙大於5電子伏的至少一種材料。在實施例中，第二雜質225包含氧化鋁(例如，Al2O3)、氧化矽(例如，SiO2)、氧化鈹(例如，BeO2)或氧化鉬(例如，MoO2)中的至少一者。另外，當提供多個第二介電層220時，第二雜質225摻雜於第二介電層220中的至少一者中。
參考圖7，在實施例中，介電層200包含第三介電層230。第三介電層230插入於在第一方向VD上彼此相鄰的兩個第二介電層220之間。第三介電層230包含帶隙大於5電子伏的至少一種材料。在實施例中，第三介電層230由以下中的至少一者形成或包含以下中的至少一者：氧化鋁(例如，Al2O3)、氧化矽(例如，SiO2)、氧化鈹(例如，BeO2)或氧化鉬(例如，MoO2)。
圖8為根據本發明概念的實施例的半導體裝置的平面視圖。圖9為沿著圖8的線A-A'截取的截面視圖。圖10及圖11分別為圖9的部分P1及部分P2的放大視圖。為了簡明描述，先前所描述的元件可藉由相同附圖標號標識，而不重複其重疊描述。
參考圖8至圖11，在實施例中，提供基底100。基底100為半導體基底。舉例而言，基底100為矽基底、鍺基底或矽鍺基底中的一者。
層間絕緣層102安置於基底100上。層間絕緣層102覆蓋基底100的頂部表面的至少一部分。在實施例中，層間絕緣層102由以下中的至少一者形成或包含以下中的至少一者：氮化矽、氧化矽或氮氧化矽。在實施例中，層間絕緣層102包含空區。
導電觸點104安置於層間絕緣層102中。在實施例中，導電觸點104安置於層間絕緣層102的空區中。在實施例中，提供多個導電觸點104，所述導電觸點104在第一方向D1及第二方向D2上彼此間隔開且平行於基底100的頂部表面且彼此不平行(諸如彼此正交)。導電觸點104由以下中的至少一者形成或包含以下中的至少一者：摻雜半導體材料，諸如多晶矽；金屬半導體化合物，諸如矽化鎢；導電金屬氮化物，諸如氮化鈦、氮化鉭或氮化
鎢；或金屬，諸如鈦、鎢或鉭。導電觸點104電連接至形成於基底100中的雜質區，諸如源極/汲極端子。
蝕刻終止圖案420安置於層間絕緣層102上。蝕刻終止圖案420覆蓋層間絕緣層102且暴露導電觸點104。蝕刻終止圖案420由以下中的至少一者形成或包含以下中的至少一者：氧化矽、SiCN或SiBN。
底部電極BE安置於導電觸點104上。底部電極BE穿透蝕刻終止圖案420且電連接至導電觸點104。在實施例中，如圖9中所繪示，底部電極BE具有柱形狀。另外，在另一實施例中，底部電極BE具有帶一個封閉端的中空圓柱形狀，諸如杯形狀。另外，在另一實施例中，底部電極BE的下部部分具有柱形狀且底部電極BE的上部部分具有中空圓柱形狀。
提供多個底部電極BE，且在實施例中，底部電極BE在第一方向D1及第二方向D2上彼此間隔開。舉例而言，當以平面視圖查看時，底部電極BE以蜂巢圖案配置。詳言之，底部電極BE中的每一個置放於藉由六個其他底部電極BE界定的六邊形的中心處。
底部電極BE由至少一種導電材料形成或包含至少一種導電材料。在實施例中，底部電極BE由以下中的至少一者形成或包含以下中的至少一者：矽(Si)、金屬(諸如鈷、鈦、鎳、鎢或鉬)、金屬氮化物(諸如氮化鈦(例如，TiN)、氮化鈦矽(例如，TiSiN)、氮化鈦鋁(例如，TiAlN)、氮化鉭(例如，TaN、TaAlN)或氮化鎢(例如，WN))、貴金屬(諸如鉑(Pt)、釕(Ru)或銥(Ir))、導電氧化物(諸如PtO、RuO2、IrO2、SRO(SrRuO3)、BSRO
((Ba,Sr)RuO3)、CRO(CaRuO3)或LSCo)，或金屬矽化物。
支撐圖案SS設置於基底100上。支撐圖案SS設置於相鄰底部電極BE之間。支撐圖案SS與底部電極BE的側表面接觸且圍封底部電極BE的側表面。支撐圖案SS實體地支撐底部電極BE。
在實施例中，提供多個支撐圖案SS，且支撐圖案SS在垂直於基底100的頂部表面且垂直於由第一方向D1及第二方向D2界定的平面的第三方向D3上彼此間隔開。支撐圖案SS在第三方向D3上具有彼此不同的厚度。支撐圖案SS中的最上部者的頂部表面可位於與底部電極BE的頂部表面的高度不同或實質上相同的高度處。在實施例中，如圖10中所繪示，最上部支撐圖案SS的頂部表面位於高於底部電極BE的頂部表面的高度處，但本發明概念的實施例未必限於此實例。在實施例中，支撐圖案SS由以下中的至少一者形成或包含以下中的至少一者：氮化矽、SiBN或SiCN。
穿透孔PH形成於相鄰底部電極BE之間。舉例而言，穿透孔PH中的每一個具有位於三個相鄰底部電極BE之間的圓形形狀，且暴露三個底部電極BE中的每一個的側表面的一部分。然而，本發明概念的實施例未必限於此實例，且在實施例中，穿透孔PH具有位於多個底部電極BE之間的各種其他形狀中的一者。穿透孔PH穿透支撐圖案SS。穿透孔PH暴露蝕刻終止圖案420。在實施例中，提供在第一方向D1及第二方向D2上彼此間隔開的多個穿透孔PH。
頂部電極TE設置於底部電極BE上。頂部電極TE覆蓋
底部電極BE及支撐圖案SS。頂部電極TE填充穿透孔PH及底部電極BE之間、支撐圖案SS之間，以及最下部支撐圖案SS與蝕刻終止圖案420之間的空間。頂部電極TE由以下中的至少一者形成或包含以下中的至少一者：氮化鈦、摻雜多晶矽或摻雜矽鍺。頂部電極TE可具有單層或多層結構。
介電層200插入於底部電極BE中的每一個與頂部電極TE之間且延伸至支撐圖案SS與頂部電極TE之間的區中。介電層200保形地覆蓋支撐圖案SS、底部電極BE以及蝕刻終止圖案420。介電層200與頂部電極TE一起填充穿透孔PH。介電層200包含第一介電層210、第二介電層220以及第一雜質215。第二介電層220在垂直於底部電極BE中的每一個與頂部電極TE之間的介面的方向上堆疊於第一介電層210上，且第一雜質215設置於第一介電層210中。第一介電層210由鐵電材料形成或包含鐵電材料，且第二介電層220由反鐵電材料形成或包含反鐵電材料。第一雜質215包含三價陽離子材料。
介電層200具有與參考圖1至圖7所描述的介電層200實質上相同的特徵。在實施例中，如圖1及圖10中所繪示，第一介電層210插入於底部電極BE與第二介電層220之間，且第二介電層220插入於第一介電層210與頂部電極TE之間。第一介電層210與底部電極BE接觸。然而，本發明概念的實施例未必限於此實例，且在實施例中，圖2至圖7中所繪示的介電層200可併入至根據本發明概念的實施例的記憶體裝置中。
介電層200的第一介電層210及第二介電層220延伸至支撐圖案SS與頂部電極TE之間的區中，如圖11中所繪示。第一
雜質215進一步設置於支撐圖案SS與頂部電極TE之間的第一介電層210中。在支撐圖案SS與頂部電極TE之間，第二介電層220在垂直於支撐圖案SS與頂部電極TE之間的介面的方向上堆疊於第一介電層210上，且第一雜質215設置於第一介電層210中。
除了底部電極BE由支撐圖案SS替換以外，支撐圖案SS與頂部電極TE之間的介電層200具有與參考圖1至圖7所描述的介電層200實質上相同的特徵。在實施例中，如圖11中所繪示，除了底部電極BE由支撐圖案SS替換以外，介電層200具有與圖1的介電層200實質上相同的特徵。舉例而言，第一介電層210插入於支撐圖案SS與第二介電層220之間，且第二介電層220插入於第一介電層210與頂部電極TE之間。第一介電層210與支撐圖案SS接觸。然而，本發明概念的實施例未必限於此實例，且在實施例中，圖2至圖7的介電層200可併入至根據本發明概念的實施例的記憶體裝置中。
底部電極BE、介電層200以及頂部電極TE構成電容器結構CAP。舉例而言，電容器結構CAP為根據本發明概念的實施例的半導體裝置中的資料儲存元件。
圖12為根據本發明概念的實施例的半導體裝置的方塊圖。圖13為圖12的部分P3的放大視圖。圖14為沿著圖13的線B-B'截取的截面視圖。為了簡明描述，先前所描述的元件可藉由相同附圖標號標識，而不重複其重疊描述。
參考圖12，在實施例中，半導體裝置包含單元區塊CB及圍封單元區塊CB中的每一個的周邊區塊PB。半導體裝置可為記憶體裝置，且單元區塊CB中的每一個包含單元電路，諸如記憶體
積體電路。單元區塊CB在第一方向D1及第二方向D2上彼此間隔開。
周邊區塊PB包含用於操作單元電路的各種周邊電路，且周邊電路電連接至單元電路。周邊區塊PB包含感測放大器電路SA及子字元線驅動器電路SWD。在實施例中，感測放大器電路SA面向彼此，其中單元區塊CB插入於其間，且子字元線驅動器電路SWD面向彼此，其中單元區塊CB插入於其間。周邊區塊PB更包含驅動感測放大器的電源及接地電路，但本發明概念的實施例未必限於此實例。
參考圖13及圖14，在實施例中，基底100包含單元區。單元區為基底100的區，其中提供圖12的各單元區塊CB。基底100為矽基底、鍺基底或矽鍺基底中的一者。
主動圖案ACT安置於基底100的單元區上。當以平面視圖查看時，主動圖案ACT在第一方向D1及第二方向D2上彼此間隔開。在實施例中，主動圖案ACT具有在第四方向D4上延伸的條形圖案，所述第四方向D4平行於基底100的頂部表面但不平行於第一方向D1及第二方向D2。主動圖案ACT中的一者的末端部分位於在第二方向D2上與其相鄰的另一主動圖案ACT的中心附近。主動圖案ACT中的每一個為基底100的在第三方向D3上自基底100延伸的突出部分。
裝置隔離層120安置於主動圖案ACT之間的基底100中。裝置隔離層120界定主動圖案ACT。在實施例中，裝置隔離層120由以下中的至少一者形成或包含以下中的至少一者：氧化矽、氮化矽及/或氮氧化矽。
字元線WL安置於基底100中且與主動圖案ACT及裝置隔離層120交叉。字元線WL安置於形成於主動圖案ACT及裝置隔離層120中的溝槽中。字元線WL在第二方向D2上延伸且在第一方向D1上彼此間隔開。字元線WL埋入基底100中。
雜質區110a及雜質區110b設置於主動圖案ACT中。雜質區110a及雜質區110b包含第一雜質區110a及第二雜質區110b。第二雜質區110b分別設置於主動圖案ACT中的每一個的相對末端處。第一雜質區110a中的每一個形成於對應主動圖案ACT的第二雜質區110b之間的部分中。第一雜質區110a及第二雜質區110b含有相同導電性型的雜質，諸如n型。
緩衝圖案306安置於基底100的單元區上。緩衝圖案306覆蓋主動圖案ACT、裝置隔離層120以及字元線WL。在實施例中，緩衝圖案306由以下中的至少一者形成或包含以下中的至少一者：氧化矽、氮化矽及/或氮氧化矽。
位元線BL安置於基底100上。位元線BL在第一方向D1上延伸且在第二方向D2上彼此間隔開。位元線BL中的每一個包含依序堆疊的第一歐姆圖案331及含金屬圖案330。在實施例中，第一歐姆圖案331由金屬矽化物形成或包含金屬矽化物。在實施例中，含金屬圖案330由至少一種金屬(諸如鎢、鈦或鉭)形成或包含所述至少一種金屬。
多晶矽圖案310插入於位元線BL與緩衝圖案306之間。
位元線觸點DC分別插入於位元線BL與第一雜質區110a之間。位元線BL藉由位元線觸點DC電連接至第一雜質區110a。位元線觸點DC由摻雜或未摻雜多晶矽形成或包含摻雜或未摻雜
多晶矽。
位元線觸點DC安置於凹槽區RE中。凹槽區RE形成於彼此相鄰的第一雜質區110a及裝置隔離層120的上部部分中。第一間隙填充絕緣圖案314及第二間隙填充絕緣圖案315填充凹槽區RE的剩餘部分。
位元線封蓋圖案350設置於位元線BL中的每一個上且在第一方向D1上延伸。在實施例中，位元線封蓋圖案350由氮化矽形成或包含氮化矽。
位元線間隔物SP安置成覆蓋多晶矽圖案310中的每一個的側表面、位元線觸點DC中的每一個的上部側表面、位元線BL中的每一個的側表面以及位元線封蓋圖案350的側表面。位元線間隔物SP沿著位元線BL中的每一個或在第一方向D1上延伸。
位元線間隔物SP包含彼此間隔開的第一子間隔物321及第二子間隔物325。在實施例中，第一子間隔物321及第二子間隔物325藉由氣隙AG彼此間隔開。第一子間隔物321與位元線BL中的每一個的側表面接觸，且覆蓋位元線封蓋圖案350的側表面。第二子間隔物325沿著第一子間隔物321的側表面設置。第一子間隔物321及第二子間隔物325由以下中的至少一者形成或包含以下中的至少一者：氮化矽、氧化矽或氮氧化矽，且可具有單層或多層結構。第一子間隔物321及第二子間隔物325由相同材料形成或包含相同材料。
上部間隔物360覆蓋第一子間隔物321的側表面且延伸至第二子間隔物325的頂部表面上的區。上部間隔物360覆蓋或阻擋氣隙AG。
儲存節點觸點BC安置於基底100上且插入於位元線BL的相鄰者之間。位元線間隔物SP插入於儲存節點觸點BC與鄰近於其的位元線BL之間。儲存節點觸點BC在第一方向D1及第二方向D2上彼此間隔開。儲存節點觸點BC中的每一個電連接至對應第二雜質區110b。儲存節點觸點BC由摻雜或未摻雜多晶矽形成或包含摻雜或未摻雜多晶矽。
第二歐姆圖案341安置於儲存節點觸點BC上。第二歐姆圖案341由金屬矽化物中的至少一者形成或包含金屬矽化物中的至少一者。
擴散防止圖案342安置成保形地覆蓋第二歐姆圖案341、位元線間隔物SP以及位元線封蓋圖案350。擴散防止圖案342由至少一種金屬氮化物(諸如氮化鈦或氮化鉭)形成或包含所述至少一種金屬氮化物。第二歐姆圖案341插入於擴散防止圖案342與儲存節點觸點BC中的每一個之間。
著陸墊LP安置於儲存節點觸點BC上。著陸墊LP中的每一個電連接至對應儲存節點觸點BC。著陸墊LP由金屬中的至少一者(諸如鎢)形成或包含所述金屬中的至少一者。著陸墊LP的上部部分在第二方向D2上自儲存節點觸點BC位移。當以平面視圖查看時，著陸墊LP在第一方向D1及第二方向D2上彼此間隔開。舉例而言，著陸墊LP在第一方向D1及第二方向D2上彼此間隔開或以Z形圖案配置。著陸墊LP中的每一個對應於圖9的導電觸點104中的一者。
填充圖案400安置成圍封著陸墊LP中的每一個。填充圖案400插入於相鄰著陸墊LP之間。在實施例中，填充圖案400由
以下中的至少一者形成或包含以下中的至少一者：氮化矽、氧化矽或氮氧化矽。在實施例中，填充圖案400包含空區。填充圖案400對應於圖9的層間絕緣層102。
蝕刻終止圖案420安置於填充圖案400上。蝕刻終止圖案420暴露著陸墊LP的頂部表面。
底部電極BE安置於著陸墊LP上。在實施例中，提供多個底部電極BE，且底部電極BE中的每一個安置於對應著陸墊LP上。底部電極BE電連接至對應著陸墊LP。
支撐圖案SS安置於基底100上。支撐圖案SS插入於相鄰底部電極BE之間。支撐圖案SS對應於參考圖8至圖11所描述的支撐圖案SS。
頂部電極TE覆蓋底部電極BE及支撐圖案SS。介電層200插入於底部電極BE與頂部電極TE之間，且延伸至支撐圖案SS與頂部電極TE之間的區中。底部電極BE、介電層200以及頂部電極TE構成電容器結構CAP。電容器結構CAP對應於上文所描述的半導體裝置的電容器結構CAP。舉例而言，底部電極BE、介電層200以及頂部電極TE具有與先前實施例的特徵相同的特徵。
根據本發明概念的實施例，電容器結構的介電層包含：第一介電層，包含鐵電材料；第二介電層，包含反鐵電材料；以及第一雜質，設置於第一介電層中。介電層中的偶極容易地由第一雜質對準。因此，介電層的介電常數增加，且電容器結構的靜電容增加。
雖然已特定繪示及描述本發明概念的實施例，但所屬領
域中具通常知識者將理解，在不脫離所附申請專利範圍的精神及範疇的情況下，可在其中進行形式及細節上的變化。
200:介電層
210:第一介電層
215:第一雜質
220:第二介電層
BE:底部電極
CAP:電容器結構
T1、T2、Td:厚度
TE:頂部電極
VD:第一方向
Claims (10)
- 一種半導體裝置，包括：電容器結構，其中所述電容器結構包括在第一方向上堆疊的底部電極、介電層以及頂部電極，所述介電層包括：第一介電層；第二介電層，在所述第一方向上堆疊於所述第一介電層上；以及第一雜質，設置於所述第一介電層中，所述第一介電層包括鐵電材料，以及所述第二介電層包括反鐵電材料。
- 如請求項1所述的半導體裝置，其中所述第一雜質包括三價陽離子材料。
- 如請求項1所述的半導體裝置，其中所述第一介電層在所述第一方向上的厚度為10埃以下。
- 如請求項1所述的半導體裝置，其中所述第一介電層在所述第一方向上的厚度小於或等於所述介電層在所述第一方向上的總厚度的30%。
- 如請求項1所述的半導體裝置，其中所述第一介電層包含多個第一介電層，所述第二介電層包含多個第二介電層，所述第一介電層及所述第二介電層在所述第一方向上交替地堆疊，以及所述第一雜質設置於所述第一介電層中的至少一者中。
- 如請求項5所述的半導體裝置，其中所述第一介電 層中的每一個在所述第一方向上的厚度為10埃以下。
- 如請求項5所述的半導體裝置，其中所述第一介電層的厚度的總和小於或等於所述介電層在所述第一方向上的總厚度的30%。
- 一種半導體裝置，包括：基底；底部電極，安置於所述基底上且彼此水平地間隔開；頂部電極，覆蓋所述底部電極；以及介電層，插入於所述底部電極中的每一個與所述頂部電極之間，其中所述介電層包括：第一介電層；第二介電層，在垂直於所述底部電極中的每一個與所述頂部電極之間的介面的方向上堆疊於所述第一介電層上；以及第一雜質，設置於所述第一介電層中，所述第一介電層包括鐵電材料，以及所述第二介電層包括反鐵電材料。
- 如請求項8所述的半導體裝置，其中所述第一雜質包括三價陽離子材料。
- 如請求項8所述的半導體裝置，更包括：支撐圖案，插入於所述底部電極之間，其中所述介電層的所述第一介電層及所述第二介電層延伸至所述支撐圖案與所述頂部電極之間的區中，以及所述第一雜質進一步設置於所述支撐圖案與所述頂部電極之間的所述第一介電層中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220030540A KR20230133482A (ko) | 2022-03-11 | 2022-03-11 | 반도체 장치 |
| KR10-2022-0030540 | 2022-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202337001A TW202337001A (zh) | 2023-09-16 |
| TWI830457B true TWI830457B (zh) | 2024-01-21 |
Family
ID=87917502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111140438A TWI830457B (zh) | 2022-03-11 | 2022-10-25 | 半導體裝置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230290811A1 (zh) |
| KR (1) | KR20230133482A (zh) |
| CN (1) | CN116744778A (zh) |
| TW (1) | TWI830457B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210242304A1 (en) * | 2020-02-03 | 2021-08-05 | Industrial Technology Research Institute | Ferroelectric memories |
-
2022
- 2022-03-11 KR KR1020220030540A patent/KR20230133482A/ko unknown
- 2022-10-25 TW TW111140438A patent/TWI830457B/zh active
- 2022-11-03 US US18/052,562 patent/US20230290811A1/en active Pending
-
2023
- 2023-02-09 CN CN202310146737.3A patent/CN116744778A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210242304A1 (en) * | 2020-02-03 | 2021-08-05 | Industrial Technology Research Institute | Ferroelectric memories |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230290811A1 (en) | 2023-09-14 |
| CN116744778A (zh) | 2023-09-12 |
| KR20230133482A (ko) | 2023-09-19 |
| TW202337001A (zh) | 2023-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6737694B2 (en) | Ferroelectric memory device and method of forming the same | |
| US7064365B2 (en) | Ferroelectric capacitors including a seed conductive film | |
| US11217592B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20190024251A (ko) | 반도체 소자 | |
| KR20160148114A (ko) | 캐패시터 구조체 및 이를 포함하는 반도체 소자 | |
| KR100508094B1 (ko) | 커패시터를 구비하는 반도체 소자 및 그 형성 방법 | |
| KR20210110969A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR19990027321A (ko) | 고집적 강유전체 메모리 장치 및 그 제조방법 | |
| JP2020010031A (ja) | 半導体メモリ素子 | |
| KR20230022322A (ko) | 반도체 소자 | |
| KR100442103B1 (ko) | 강유전성 메모리 장치 및 그 형성 방법 | |
| TWI830457B (zh) | 半導體裝置 | |
| TWI842174B (zh) | 半導體裝置 | |
| US11424316B2 (en) | Capacitor structure and semiconductor device including the same | |
| US20230290810A1 (en) | Semiconductor device | |
| TWI825929B (zh) | 半導體裝置 | |
| US20230217646A1 (en) | Semiconductor devices having highly integrated capacitors therein | |
| US11881482B2 (en) | Semiconductor device | |
| KR20230156679A (ko) | 반도체 소자 | |
| KR100195262B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| JP4366265B2 (ja) | 半導体記憶装置 | |
| CN118231376A (zh) | 半导体器件 | |
| JP2005159230A (ja) | 半導体記憶装置およびその製造方法 |