TWI826788B - 半導體記憶體元件 - Google Patents

半導體記憶體元件 Download PDF

Info

Publication number
TWI826788B
TWI826788B TW110117885A TW110117885A TWI826788B TW I826788 B TWI826788 B TW I826788B TW 110117885 A TW110117885 A TW 110117885A TW 110117885 A TW110117885 A TW 110117885A TW I826788 B TWI826788 B TW I826788B
Authority
TW
Taiwan
Prior art keywords
pattern
conductive
tunnel junction
magnetic
conductive line
Prior art date
Application number
TW110117885A
Other languages
English (en)
Other versions
TW202230730A (zh
Inventor
朴志皓
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202230730A publication Critical patent/TW202230730A/zh
Application granted granted Critical
Publication of TWI826788B publication Critical patent/TWI826788B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一種半導體元件包括：導電圖案，在第一方向上延伸； 磁性隧道接面圖案，位於導電圖案上；以及電容器，位於磁性隧道接面圖案上。所述磁性隧道接面圖案位於導電圖案與電容器之間，且磁性隧道接面圖案連接至電容器，且導電圖案被配置成對磁性隧道接面圖案施加自旋軌道力矩。

Description

半導體記憶體元件 [相關申請案的交叉參考]
本專利申請案主張於2020年10月16日在韓國智慧財產局提出申請的韓國專利申請案第10-2020-0134688號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明概念的一些示例性實施例是有關於一種半導體元件以及其操作方法，且更具體而言是有關於一種包括電容器的半導體記憶體元件及/或其操作方法。
半導體元件可被分類為記憶體元件及邏輯元件中的任一種。記憶體元件可儲存邏輯資料。通常，半導體記憶體元件可被分類成揮發性記憶體元件及非揮發性記憶體元件。當揮發性記憶體元件的電源供應中斷時，揮發性記憶體元件可能丟失其儲存的資料。舉例而言，揮發性記憶體元件可包括動態隨機存取記憶(dynamic random access memory，DRAM)元件及靜態隨機存取記憶(static random access memory，SRAM)元件中的至少一種。非揮發性記憶體元件即使當其電源供應中斷時仍可保持其儲存的資料。舉例而言，非揮發性記憶體元件可包括可程式化唯讀記憶 體(programmable read-only memory，PROM)、可抹除可程式化唯讀記憶體(erasable PROM，EPROM)、電性可抹除可程式化唯讀記憶體(electrically EPROM，EEPROM)及快閃記憶體元件中的至少一種。
另外，已開發了下一代半導體記憶體元件(例如，磁性隨機存取記憶體(magnetic random access memory，MRAM)元件及/或相變隨機存取記憶體(phase-change random access memory，PRAM)元件)以提供高效能及/或低功耗的半導體記憶體元件。該些下一代半導體記憶體元件的材料可具有根據施加至該些下一代半導體記憶體元件的電流及/或電壓而變化的電阻值，且甚至當電流及/或電壓中斷時仍可保持其電阻值。
正在研究使用具有不同性質的半導體元件的各種技術，以提高半導體元件的積體密度及/或效能。
本發明概念的一些示例性實施例可提供一種能夠容易地增大積體密度的半導體元件以及其操作方法。
作為另外一種選擇或附加地，本發明概念的一些示例性實施例可提供一種能夠執行多位元(多胞元)操作的半導體元件及/或其操作方法。
根據一些示例性實施例，一種半導體元件可包括：導電圖案，在第一方向上延伸；磁性隧道接面圖案，位於所述導電圖案上；以及電容器，位於所述磁性隧道接面圖案上。所述磁性隧 道接面圖案位於所述導電圖案與所述電容器之間，且所述磁性隧道接面圖案連接至所述電容器，且所述導電圖案被配置成對所述磁性隧道接面圖案施加自旋軌道力矩。
根據一些示例性實施例，一種半導體元件可包括：電容器，位於基板上；磁性隧道接面圖案，位於所述基板與所述電容器之間且連接至所述電容器；以及導電圖案，位於所述基板與所述磁性隧道接面圖案之間。所述電容器包括：連接至所述磁性隧道接面圖案的底部電極，覆蓋所述底部電極的頂部電極，以及位於所述底部電極與所述頂部電極之間的介電層。所述導電圖案具有在與所述基板的頂表面平行的第一方向上延伸的條形狀。
根據一些示例性實施例，一種半導體元件可包括：下導電線，位於基板上且在與所述基板的頂表面平行的第一方向上延伸；多個接觸插塞，位於所述下導電線上且在所述第一方向上彼此間隔開；多個導電圖案，分別位於所述多個接觸插塞上，且在所述第一方向上彼此間隔開；多個磁性隧道接面圖案，分別位於所述多個導電圖案上；以及電容器，位於所述磁性隧道接面圖案上。所述電容器包括在所述第一方向上彼此間隔開的多個底部電極，且所述磁性隧道接面圖案分別連接至所述底部電極。
根據本發明概念的一些示例性實施例提供一種操作包括電容器結構及連接至所述電容器結構的開關部件的半導體元件的方法，所述方法包括：向鄰近於磁性隧道接面圖案的導電圖案提供第一開關電流，所述第一開關電流將所述磁性隧道接面圖案置 於低電阻狀態；因應於所述磁性隧道接面圖案處於所述低電阻狀態，使得能夠執行在電容器中儲存資料的第一寫入操作；以及向所述導電圖案提供第一反向開關電流以將所述磁性隧道接面圖案置於高電阻狀態。所述第一開關電流與所述第一反向開關電流是所述導電圖案中的面內電流(in-plane current)。
100:基板
100U:頂表面
110:接觸插塞
115:第一層間絕緣層
125:第二層間絕緣層
130:導電接墊
135:第三層間絕緣層
145:上絕緣層
150:內連線/內連線線
152:內連線/接觸件
160:周邊絕緣層
180:介電層
A-A’、B-B’、I-I’:線
BE:底部電極
CAP:電容器結構
CL1:下導電線
CL2:上導電線
CP:導電圖案
D1:第一方向
D2:第二方向
D3:第三方向
FLS:自由磁性圖案
GE:閘極電極
GI:閘極絕緣層
I:面內電流
INF:介面
Isw:開關電流
Iswr:反向開關電流
Iswr1:第一反向開關電流
Iswr2:第二反向開關電流
MDp、MDf:磁化方向
MTJ:磁性隧道接面圖案
PS:周邊電路結構
PLS:釘紮或參考磁性圖案
PTR:周邊電晶體
R1:第一電阻
R2:第二電阻
RD:讀取電流
RH:高電阻狀態/高電阻
RL:低電阻狀態/低電阻
S1:第一側壁
S2:第二側壁
SD:源極/汲極區
SS:堆疊結構
TBR:隧道障壁圖案
TE:頂部電極
鑒於附圖及隨附的詳細說明，本發明概念將變得更加顯而易見。
圖1是示出根據本發明概念的一些示例性實施例的半導體元件的平面圖。
圖2是沿著圖1的線I-I’截取的剖視圖。
圖3A及圖3B是示出圖2的磁性隧道接面圖案的實例的剖視圖。
圖4是示出圖2的半導體元件的寫入操作的實例的概念圖。
圖5是示出圖2的半導體元件的寫入操作的實例的概念圖。
圖6是示出圖2的半導體元件的讀取操作的概念圖。
圖7是示出圖2的半導體元件的多位元操作的概念圖。
圖8是示出根據本發明概念的一些示例性實施例的半導體元件的平面圖。
圖9A及圖9B是分別沿著圖8的線A-A’及B-B’截取的剖 視圖。
圖10是對應於圖8的線A-A’的剖視圖，以示出根據本發明概念的一些示例性實施例的半導體元件。
圖11是示出根據本發明概念的一些示例性實施例的半導體元件的平面圖。
圖12是沿著圖11的線I-I’截取的剖視圖。
在下文中，將參照附圖詳細闡述本發明概念的一些示例性實施例。
圖1是示出根據本發明概念的一些示例性實施例的半導體元件的平面圖，且圖2是沿著圖1的線I-I’截取的剖視圖。圖3A及圖3B是示出圖2的磁性隧道接面圖案的實例的剖視圖。
參照圖1及圖2，基板100上可設置有下導電線CL1，且下導電線CL1可在平行於基板100的頂表面100U的第一方向D1上延伸伸長。基板100可包括半導體基板(例如，矽(Si)基板、鍺(Ge)基板或矽鍺(Si-Ge)基板)中的至少一種。下導電線CL1可包含金屬(例如，鈦、鎢、鋁、銅及/或鉭中的至少一種)及/或金屬氮化物(例如，氮化鈦、氮化鉭及/或氮化鎢中的至少一種)。
下導電線CL1上可設置有第一層間絕緣層115且第一層間絕緣層115可覆蓋下導電線CL1。第一層間絕緣層115中可設置有接觸插塞110且接觸插塞110可穿透第一層間絕緣層115以 便連接至(例如，直接連接至)下導電線CL1。第一層間絕緣層115可暴露出接觸插塞110的頂表面。舉例而言，第一層間絕緣層115的頂表面可與接觸插塞110的頂表面共面。舉例而言，第一層間絕緣層115可包含氧化矽、氮化矽及/或氮氧化矽中的至少一種，且接觸插塞110可包含金屬(例如，鈦、鎢、鋁、銅及/或鉭中的至少一種)及/或金屬氮化物(例如，氮化鈦、氮化鉭及/或氮化鎢中的至少一種)。
第一層間絕緣層115上可設置有導電圖案CP。導電圖案CP可與下導電線CL1垂直間隔開，使得第一層間絕緣層115夾置於導電圖案CP與下導電線CL1之間。導電圖案CP可覆蓋接觸插塞110的暴露出的頂表面且可連接至(例如，直接連接至)接觸插塞110。接觸插塞110可將下導電線CL1與導電圖案CP彼此電性連接。
導電圖案CP可具有在第一方向D1上延伸伸長的條形狀，例如矩形形狀。在一些示例性實施例中，導電圖案CP可包含重金屬或包含例如摻雜有重金屬的材料。對於一些實例，導電圖案CP可包含釔(Y)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鍀(Tc)、釕(Ru)、銠(Rh)、鈀(Pd)、鎘(Cd)、銦(In)、銻(Sb)、碲(Te)、鉿(Hf)、鉭(Ta，包括高電阻非晶β-Ta)、鎢(W)、錸(Re)、鋨(Os)、銥(Ir)、鉑(Pt)、金(Au)、汞(Hg)、鉈(Tl)、鉛(Pb)、鉍(Bi)、釙(Po)、砹(At)及/或其任何組合。對於其他實例，導電圖案CP可包含包含「N」或摻雜有「N」的「M」。 此處，所述「N」可包括釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、磷(P)、硫(S)、鋅(Zn)、鎵(Ga)、鍺(Ge)、砷(As)、硒(Se)、釔(Y)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鍀(Tc)、釕(Ru)、銠(Rh)、鈀(Pd)、銀(Ag)、鎘(Cd)、銦(In)、銻(Sb)、碲(Te)、碘(I)、鑥(Lu)、鉿(Hf)、鉭(Ta)、鎢(W)、錸(Re)、鋨(Os)、銥(Ir)、鉑(Pt)、金(Au)、汞(Hg)、鉈(Tl)、鉛(Pb)、鉍(Bi)、釙(Po)、砹(At)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)或鐿(Yb)中的至少一種，且所述「M」可包括鋁(Al)、鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、銅(Cu)、鋅(Zn)、銀(Ag)、鉿(Hf)、鉭(Ta)、鎢(W)、錸(Re)、鉑(Pt)、金(Au)、汞(Hg)、鉛(Pb)、矽(Si)、鎵(Ga)、鎵錳(GaMn)或鎵砷(GaAs)中的至少一種。在一些示例性實施例中，導電圖案CP可包括拓撲絕緣體。在此種情況下，導電圖案CP可包括包含碲(Te)或硒(Se)(即，硫族元素)中的至少一種及矽(Si)、鍺(Ge)、鉍(Bi)或銻(Sb)中的至少一種的化合物。舉例而言，導電圖案CP可包含GeSe、BiSe、BiSbTe、GeTe、GeTeSe、GeSbTe、SiTe或SiGeTe中的至少一種。
在第一層間絕緣層115上在導電圖案CP的一個側處可設置有上導電線CL2。上導電線CL2可與下導電線CL1垂直間隔開，使得第一層間絕緣層115夾置於上導電線CL2與下導電線CL1 之間。上導電線CL2可位於下導電線CL1之上且可與下導電線CL1相交。舉例而言，上導電線CL2可在與基板100的頂表面100U平行且與第一方向D1相交的第二方向D2上延伸伸長。上導電線CL2可包含金屬(例如，鈦、鎢、鋁、銅及/或鉭中的至少一種)及/或金屬氮化物(例如，氮化鈦、氮化鉭及/或氮化鎢中的至少一種)。
上導電線CL2及接觸插塞110可分別連接至(例如，直接連接至)導電圖案CP的在第一方向D1上彼此相對的端部。舉例而言，導電圖案CP可具有在第一方向D1上彼此相對的第一側壁S1與第二側壁S2，且上導電線CL2及接觸插塞110可分別鄰近於/直接鄰近於第一側壁S1及第二側壁S2設置。上導電線CL2可連接至(或接觸或直接接觸)導電圖案CP的第一側壁S1，且接觸插塞110可連接至(或接觸或直接接觸)導電圖案CP的靠近導電圖案CP的第二側壁S2的底表面。
第一層間絕緣層115上可設置有第二層間絕緣層125且第二層間絕緣層125可覆蓋上導電線CL2的側壁及導電圖案CP的側壁。第二層間絕緣層125可暴露出(例如，可不覆蓋)上導電線CL2及導電圖案CP的頂表面。舉例而言，第二層間絕緣層125可包含氧化矽、氮化矽及/或氮氧化矽中的至少一種。
導電圖案CP上可設置有磁性隧道接面圖案MTJ。導電圖案CP可在第一方向D1上在磁性隧道接面圖案MTJ下方延伸。接觸插塞110可在第一方向D1上與磁性隧道接面圖案MTJ偏置開， 且上導電線CL2可在與第一方向D1相對的方向上與磁性隧道接面圖案MTJ偏置開。
磁性隧道接面圖案MTJ可包括自由磁性圖案FLS、隧道障壁圖案TBR及釘紮或參考磁性圖案PLS，其等在與基板100的頂表面100U垂直的第三方向D3上依序堆疊。自由磁性圖案FLS可位於(例如，直接位於)導電圖案CP上，隧道障壁圖案TBR可位於或直接位於自由磁性圖案FLS上，且參考磁性圖案PLS可位於或直接位於隧道障壁圖案TBR上；然而，示例性實施例不限於此。隧道障壁圖案TBR可設置於參考磁性圖案PLS與自由磁性圖案FLS之間。舉例而言，隧道障壁圖案TBR可包括氧化鎂(MgO)層、氧化鈦(TiO)層、氧化鋁(AlO)層、氧化鎂鋅(MgZnO)層或氧化鎂硼(MgBO)層中的至少一者。參考磁性圖案PLS及自由磁性圖案FLS中的每一者可包括至少一個磁性層。
在一些示例性實施例中，自由磁性圖案FLS可設置於隧道障壁圖案TBR與導電圖案CP之間，且參考磁性圖案PLS可與自由磁性圖案FLS間隔開，使得隧道障壁圖案TBR夾置於參考磁性圖案PLS與自由磁性圖案FLS之間。在一些實施例中，不同於圖2，參考磁性圖案PLS可設置於隧道障壁圖案TBR與導電圖案CP之間，且自由磁性圖案FLS可與參考磁性圖案PLS間隔開，使得隧道障壁圖案TBR夾置於自由磁性圖案FLS與參考磁性圖案PLS之間。
參照圖2、圖3A及圖3B，參考磁性圖案PLS可包括具 有磁化方向MDp固定(例如，指向一個方向)的參考層，且自由磁性圖案FLS可包括具有可被改變成與參考磁性圖案PLS的磁化方向MDp平行或反平行的磁化方向MDf的自由層。
在一些示例性實施例中，如圖3A中所示，參考磁性圖案PLS及自由磁性圖案FLS的磁化方向MDp及MDf可實質上垂直於隧道障壁圖案TBR與自由磁性圖案FLS之間的介面。舉例而言，參考磁性圖案PLS及自由磁性圖案FLS的磁化方向MDp及MDf可實質上垂直於磁性隧道接面圖案MTJ與導電圖案CP之間的介面INF。在一些示例性實施例中，參考磁性圖案PLS及自由磁性圖案FLS中的每一者可包括固有(intrinsic)垂直磁性材料或非固有垂直磁性材料中的至少一種。固有垂直磁性材料可包括即使不存在例如外部電磁場等外部因素亦具有垂直磁化性質的材料。固有垂直磁性材料可包括垂直磁性材料(例如，CoFeTb、CoFeGd或CoFeDy中的至少一種)、具有L10結構的垂直磁性材料、具有六方密堆積(hexagonal close packed，HCP)晶格結構的CoPt合金或垂直磁性結構中的至少一種。具有L10結構的垂直磁性材料可包括具有L10結構的FePt、具有L10結構的FePd、具有L10結構的CoPd或具有L10結構的CoPt中的至少一種。垂直磁性結構可包括交替堆疊及重複堆疊的磁性層與非磁性層。舉例而言，垂直磁性結構可包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n或(CoCr/Pd)n中的至少一種，其中「n」表示雙層的數目。磁性層中的每一者的厚度可 相同或可不同。非磁性層中的每一者的厚度可相同或可不同，且可與磁性層中的每一者的厚度相同或不同。非固有垂直磁性材料可包括具有固有水平磁化性質但由於或存在外部因素而具有垂直磁化性質的材料。舉例而言，非固有垂直磁性材料可具有由隧道障壁圖案TBR與參考磁性圖案PLS(及/或自由磁性圖案FLS)的接面所引起的磁性非等向性所帶來的垂直磁化性質。非固有垂直磁性材料可包括例如CoFeB。參考磁性圖案PLS及自由磁性圖案FLS中的每一者可包括Co系豪斯勒合金(Heusler alloy)。
在一些示例性實施例中，如圖3B中所示，參考磁性圖案PLS及自由磁性圖案FLS的磁化方向MDp及MDf可平行於或實質上平行於隧道障壁圖案TBR與自由磁性圖案FLS之間的介面。舉例而言，參考磁性圖案PLS及自由磁性圖案FLS的磁化方向MDp及MDf可實質上平行於磁性隧道接面圖案MTJ與導電圖案CP之間的介面INF。在一些示例性實施例中，參考磁性圖案PLS及自由磁性圖案FLS中的每一者可包含鐵磁材料，且參考磁性圖案PLS可更包含固定鐵磁材料的磁化方向的反鐵磁材料。
導電圖案CP可被配置成向磁性隧道接面圖案MTJ施加自旋軌道力矩(spin-orbit torque)。舉例而言，參照圖2，在導電圖案CP中流動的面內電流I可平行於導電圖案CP與磁性隧道接面圖案MTJ之間的介面INF流動。在一些示例性實施例中，基於自旋霍爾效應(spin Hall effect)(例如，量子自旋霍爾效應)的自旋電流可在垂直於或實質上垂直於介面INF的方向上流動，且 因此可對磁性隧道接面圖案MTJ施加自旋軌道力矩。自由磁性圖案FLS的磁化方向MDf可藉由自旋軌道力矩進行切換。
再次參照圖1及圖2，磁性隧道接面圖案MTJ上可設置有導電接墊130。磁性隧道接面圖案MTJ可設置於導電圖案CP與導電接墊130之間。導電接墊130可包括經摻雜的半導體材料(例如，摻雜有例如硼及/或磷的雜質的經摻雜的多晶矽)、金屬半導體化合物(例如，矽化鎢)、導電金屬氮化物(例如，氮化鈦、氮化鉭或氮化鎢中的至少一種)或金屬(例如，鈦、鎢或鉭中的至少一種)中的至少一種。
第二層間絕緣層125上可設置有第三層間絕緣層135且第三層間絕緣層135可覆蓋上導電線CL2及導電圖案CP的暴露出的頂表面。第三層間絕緣層135可覆蓋磁性隧道接面圖案MTJ及導電接墊130且可暴露出(例如，可不覆蓋)導電接墊130的頂表面。舉例而言，第三層間絕緣層135可包含氧化矽、氮化矽及/或氮氧化矽中的至少一種。
第三層間絕緣層135上可設置有電容器結構CAP。電容器結構CAP可包括位於導電接墊130上的底部電極BE、覆蓋底部電極BE的頂部電極TE、以及位於底部電極BE與頂部電極TE之間的介電層180。底部電極BE可藉由導電接墊130電性連接至磁性隧道接面圖案MTJ。底部電極BE可具有在第三方向D3上延伸的柱形狀。然而，本發明概念的示例性實施例不限於此。底部電極BE可藉由介電層180而與頂部電極TE隔開。介電層180可 設置於底部電極BE與頂部電極TE之間且可在頂部電極TE與第三層間絕緣層135之間延伸。
底部電極BE及頂部電極TE可包含經摻雜的多晶矽、金屬、金屬矽化物或金屬氮化物中的至少一種，且可包含或可不包含彼此相同的材料或者由彼此相同的材料組成。介電層180可包含氧化物(例如，氧化矽)、氮化物(例如，氮化矽)、氮氧化物(例如，氮氧化矽)或高介電常數介電材料(例如，氧化鉿)中的至少一種。
根據本發明概念的一些示例性實施例，導電圖案CP及磁性隧道接面圖案MTJ可用作基於自旋軌道力矩的開關部件，例如基於非電晶體的開關部件。舉例而言，自由磁性圖案FLS的磁化方向MDf可藉由在導電圖案CP中流動的面內電流I產生的自旋軌道力矩而切換成平行於或反平行於參考磁性圖案PLS的磁化方向MDp。當自由磁性圖案FLS的磁化方向MDf平行於參考磁性圖案PLS的磁化方向MDp時，磁性隧道接面圖案MTJ可處於低電阻狀態，且磁性隧道接面圖案MTJ的低電阻狀態可被定義為開關部件的接通狀態(on-state)。當自由磁性圖案FLS的磁化方向MDf與參考磁性圖案PLS的磁化方向MDp反平行時，磁性隧道接面圖案MTJ可處於高電阻狀態，且磁性隧道接面圖案MTJ的高電阻狀態可被定義為開關部件的關斷狀態(off-state)。舉例而言，開關部件的開/關狀態可依據磁性隧道接面圖案MTJ的電阻狀態來確定，且充入至電容器結構CAP中或自電容器結構CAP中放電 的電荷量(例如，電子量)可由開關部件的開/關狀態控制。資料“1”“1”或“0”可依據儲存於電容器結構CAP中的電荷量來確定。
根據本發明概念，半導體元件的單位記憶胞可包括：基於自旋軌道力矩的開關部件，包括導電圖案CP及磁性隧道接面圖案MTJ；以及電容器結構CAP，由基於自旋軌道力矩的開關部件控制。半導體元件的單位記憶胞可不包括電晶體，例如N型金屬氧化物半導體(N-type Metal Oxide Semiconductor，NMOS)電晶體。
圖4是示出圖2的半導體元件的寫入操作的實例的概念圖。
參照圖2及圖4，可藉由下導電線CL1及上導電線CL2對導電圖案CP施加開關電壓(Vsw)。因此，開關電流Isw可在導電圖案CP中流動(參見圖4的(a))。開關電流Isw可為流經導電圖案CP的面內電流且可平行於導電圖案CP與磁性隧道接面圖案MTJ之間的介面INF流動。因此，基於自旋霍爾效應(例如，量子自旋霍爾效應)的自旋電流可在實質上垂直於介面INF的方向上流動，且因此可對磁性隧道接面圖案MTJ施加自旋軌道力矩。自由磁性圖案FLS的磁化方向MDf可藉由由開關電流Isw產生的自旋軌道力矩而切換成平行於參考磁性圖案PLS的磁化方向MDp。因此，磁性隧道接面圖案MTJ可處於低電阻狀態(例如，開關接通狀態)。
當對上導電線CL2施加第一寫入電壓(Vwr1)時，電荷 可藉由導電圖案CP及磁性隧道接面圖案MTJ被充電至電容器結構CAP中，且因此資料“1”可被寫入/儲存於電容器結構CAP中(參見圖4的(b)的WR“1”)。舉例而言，第一寫入電壓(Vwr1)可為電源電壓(VDD)，且電容器結構CAP可連接至接地電壓(VGND)。因此，可對下導電線CL1施加第一電壓(V1)，且第一電壓(V1)可大於接地電壓(VGND)且可小於第一寫入電壓(Vwr1)。
當對上導電線CL2施加第二寫入電壓(Vwr0)時，電容器結構CAP中的電荷可經由導電圖案CP及磁性隧道接面圖案MTJ放電，且因此資料“0”可被儲存於電容器結構CAP中(參見圖4的(b)的WR“0”)。第二寫入電壓(Vwr0)可小於接地電壓(VGND)。舉例而言，第二寫入電壓(Vwr0)可為0。因此，可對下導電線CL1施加第二電壓(V0)，且第二電壓(V0)可等於或小於接地電壓(VGND)。示例性實施例不限於雙態儲存元件；舉例而言，多於一個位元可儲存於電容器結構CAP內。此外，儲存於電容器結構CAP內的位元的邏輯位準在儲存電荷時可為“1”而在耗散電荷時為“0”，或者在儲存電荷時可為“0”而在耗散電荷時為“1”；示例性實施例不限於此。
在資料(1或0)被儲存於電容器結構CAP中之後，可經由下導電線CL1及上導電線CL2對導電圖案CP施加反向開關電壓(Vswr)。因此，反向開關電流Iswr可在導電圖案CP中流動(參見圖4的(c))。反向開關電流Iswr可在與開關電流Isw的流動方向相反的方向上流動。反向開關電流Iswr可為流經導電圖案 CP的面內電流且可平行於導電圖案CP與磁性隧道接面圖案MTJ之間的介面INF流動。因此，基於自旋霍爾效應(例如，量子自旋霍爾效應)的自旋電流可在實質上垂直於介面INF的方向上流動，且因此可對磁性隧道接面圖案MTJ施加自旋軌道力矩。由反向開關電流Iswr產生的自旋軌道力矩的方向可與由開關電流Isw產生的自旋軌道力矩的方向相反。自由磁性圖案FLS的磁化方向MDf可藉由由反向開關電流Iswr產生的自旋軌道力矩而切換成與參考磁性圖案PLS的磁化方向MDp反平行。因此，磁性隧道接面圖案MTJ可能處於高電阻狀態(即，開關關斷狀態)。
圖5是示出圖2的半導體元件的寫入操作的實例的概念圖。
參照圖2及圖5，可經由下導電線CL1及上導電線CL2對導電圖案CP施加開關電壓(Vsw)。因此，開關電流Isw可在導電圖案CP中流動(參見圖5的(a))。自由磁性圖案FLS的磁化方向MDf可藉由由開關電流Isw產生的自旋軌道力矩而切換成平行於參考磁性圖案PLS的磁化方向MDp。因此，磁性隧道接面圖案MTJ可能處於低電阻狀態(例如，開關接通狀態)。
當對上導電線CL2及下導電線CL1中的每一者施加第一寫入電壓(Vwr1)時，電荷可經由導電圖案CP及磁性隧道接面圖案MTJ被充電至電容器結構CAP中，且因此資料“1”可被儲存於電容器結構CAP中(參見圖5的(b)的WR“1”)。舉例而言，第一寫入電壓(Vwr1)可為電源電壓(VDD)，且電容器結構CAP 可連接至接地電壓(VGND)。根據本寫入操作，不同於參照圖4闡述的，第一寫入電壓(Vwr1)可被施加至上導電線CL2及下導電線CL1兩者，且因此電荷進入至電容器結構CAP中的充電速度可相對高。
當對上導電線CL2及下導電線CL1中的每一者施加第二寫入電壓(Vwr0)時，電容器結構CAP中的電荷可經由導電圖案CP及磁性隧道接面圖案MTJ放電，且因此資料“0”可被儲存於電容器結構CAP中(參見圖5的(b)的WR“0”)。第二寫入電壓(Vwr0)可小於接地電壓(VGND)。舉例而言，第二寫入電壓(Vwr0)可為0。根據本寫入操作，第二寫入電壓(Vwr0)可被施加至上導電線CL2及下導電線CL1兩者，且因此來自電容器結構CAP的電荷的放電速度可相對高。
在資料(1或0)被儲存於電容器結構CAP中之後，可經由下導電線CL1及上導電線CL2對導電圖案CP施加反向開關電壓(Vswr)。因此，反向開關電流Iswr可在導電圖案CP中流動(參見圖5的(c))。自由磁性圖案FLS的磁化方向MDf可藉由由反向開關電流Iswr產生的自旋軌道力矩而切換成反平行於參考磁性圖案PLS的磁化方向MDp。因此，磁性隧道接面圖案MTJ可能處於高電阻狀態(即，開關關斷狀態)。
圖6是示出圖2的半導體元件的讀取操作的概念圖。
參照圖2及圖6，舉例而言，自由磁性圖案FLS的磁化方向MDf可與參考磁性圖案PLS的磁化方向MDp反平行。舉例 而言，磁性隧道接面圖案MTJ可處於高電阻狀態(例如，開關關斷狀態)(參見圖6的(a))。
可經由下導電線CL1及上導電線CL2對導電圖案CP施加開關電壓(Vsw)。因此，開關電流Isw可在導電圖案CP中流動(參見圖6的(b))。自由磁性圖案FLS的磁化方向MDf可藉由由開關電流Isw產生的自旋軌道力矩而切換成平行於參考磁性圖案PLS的磁化方向MDp。因此，磁性隧道接面圖案MTJ的狀態可變為低電阻狀態(例如，開關接通狀態)。
可經由下導電線CL1及上導電線CL2對導電圖案CP施加讀取電壓(Vrd)，且因此讀取電流RD可在導電圖案CP中流動(參見圖6的(c))。讀取電流RD可為或對應於流經導電圖案CP的面內電流。舉例而言，讀取電壓(Vrd)可為VDD/2。當電容器結構CAP的資料為“1”時，電容器結構CAP中的電荷可移動至導電圖案CP中，且因此可增大讀取電壓(Vrd)(例如，△Vrd>0)。當電容器結構CAP的資料為“0”時，導電圖案CP中的電荷可移動至電容器結構CAP中，且因此可降低讀取電壓(Vrd)(例如，△Vrd<0)。可依據讀取電壓(Vrd)的增大及/或減小來檢測電容器結構CAP的資料。
圖7是示出圖2的半導體元件的多位元操作的概念圖。
參照圖2及圖7，在資料“0”被儲存於電容器結構CAP中之後，可經由下導電線CL1及上導電線CL2對導電圖案CP施加第一反向開關電壓(Vswr1)。因此，第一反向開關電流Iswr1可 在導電圖案CP中流動(參見圖7的(a))。第一反向開關電流Iswr1可為或對應於流經導電圖案CP的面內電流，且可平行於導電圖案CP與磁性隧道接面圖案MTJ之間的介面INF流動。自由磁性圖案FLS的磁化方向MDf可藉由由第一反向開關電流Iswr1產生的自旋軌道力矩而切換成反平行於參考磁性圖案PLS的磁化方向MDp。因此，磁性隧道接面圖案MTJ可處於高電阻狀態RH(例如，開關關斷狀態)。當電容器結構CAP的資料為“0”時，可減小圖6的讀取操作的讀取電壓(Vrd)(即，△Vrd<0)。因此，電容器結構CAP的資料可定義為(0,0)；然而，示例性實施例不限於此，且電容器結構CAP的資料可為(0,1)、(1,1)或(1,0)中的一者。
可經由下導電線CL1及上導電線CL2對導電圖案CP施加第一開關電壓(Vsw1)。因此，第一開關電流Isw1可在導電圖案CP中流動(參見圖7的(d))。第一開關電流Isw1可為流經導電圖案CP的面內電流，且可平行於導電圖案CP與磁性隧道接面圖案MTJ之間的介面INF流動。第一開關電流Isw1可在與第一反向開關電流Iswr1的流動方向相反的方向上流動。由第一開關電流Isw1產生的自旋軌道力矩的方向可與由第一反向開關電流Iswr1產生的自旋軌道力矩的方向相反。因此，自由磁性圖案FLS的磁化方向MDf可藉由由第一開關電流Isw1產生的自旋軌道力矩而切換成平行於參考磁性圖案PLS的磁化方向MDp。因此，磁性隧道接面圖案MTJ可處於低電阻狀態RL(例如，開關接通狀態)。
參照圖4及圖5闡述的寫入操作可在磁性隧道接面圖案 MTJ處於低電阻狀態RL(即，開關接通狀態)的條件下執行。舉例而言，可對上導電線CL2或下導電線CL1中的至少一者施加第一寫入電壓(Vwr1)，且因此電荷可經由導電圖案CP及磁性隧道接面圖案MTJ被充電至電容器結構CAP中(參見圖7的(d)的WR)。資料“1”可被儲存於電容器結構CAP中，且可增大圖6的讀取操作的讀取電壓(Vrd)(即，△Vrd>>>0)。因此，電容器結構CAP的資料可定義為(1,1)；然而，示例性實施例不限於此，且電容器結構CAP的資料可為(0,0)、(1,0)或(0,1)中的一者。
可經由下導電線CL1及上導電線CL2對導電圖案CP施加第二反向開關電壓(Vswr2)。因此，第二反向開關電流Iswr2可在導電圖案CP中流動(參見圖7的(b))。第二反向開關電流Iswr2可為流經導電圖案CP的面內電流且可平行於導電圖案CP與磁性隧道接面圖案MTJ之間的介面INF流動。第二反向開關電壓(Vswr2)可小於第一反向開關電壓(Vswr1)，且第二反向開關電流Iswr2可在與第一反向開關電流Iswr1相同的方向上流動。由第二反向開關電流Iswr2產生的自旋軌道力矩的方向可與由第一反向開關電流Iswr1產生的自旋軌道力矩的方向相同，且由第二反向開關電流Iswr2產生的自旋軌道力矩的大小可小於由第一反向開關電流Iswr1產生的自旋軌道力矩的大小。因此，自由磁性圖案FLS的磁化方向MDf可藉由由第二反向開關電流Iswr2產生的自旋軌道力矩而切換成與參考磁性圖案PLS的磁化方向MDp非平行(例如，接近反平行)。因此，磁性隧道接面圖案MTJ可具有小於 高電阻RH且大於低電阻RL的第一電阻R1。
參照圖4及圖5闡述的寫入操作可在磁性隧道接面圖案MTJ具有第一電阻R1的條件下執行或啟用。舉例而言，可對上導電線CL2或下導電線CL1中的至少一者施加第一寫入電壓(Vwr1)，且因此電荷可經由導電圖案CP及磁性隧道接面圖案MTJ被充電至電容器結構CAP中(參見圖7的(b)的WR)。因此，由於磁性隧道接面圖案MTJ具有大於低電阻RL的第一電阻R1，電容器結構CAP中充有的電荷量可相對小。圖6的讀取操作的讀取電壓(Vrd)可以與電容器結構CAP中的電荷量成比例地增大(即，△Vrd>0)。因此，電容器結構CAP的資料可被定義為(0,1)，然而，示例性實施例不限於此，且電容器結構CAP的資料可為(0,0)、(1,1)或(0,1)中的一者。
可經由下導電線CL1及上導電線CL2對導電圖案CP施加第二開關電壓(Vsw2)。因此，第二開關電流Isw2可在導電圖案CP中流動(參見圖7的(c))。第二開關電流Isw2可為流經導電圖案CP的面內電流且可平行於導電圖案CP與磁性隧道接面圖案MTJ之間的介面INF流動。第二開關電壓(Vsw2)可小於第一開關電壓(Vsw1)，且第二開關電流Isw2可在與第一開關電流Isw1相同的方向上流動。由第二開關電流Isw2產生的自旋軌道力矩的方向可與由第一開關電流Isw1產生的自旋軌道力矩的方向相同，且由第二開關電流Isw2產生的自旋軌道力矩的大小可小於由第一開關電流Isw1產生的自旋軌道力矩的大小。因此，自由磁性圖案 FLS的磁化方向MDf可藉由由第二開關電流Isw2產生的自旋軌道力矩而切換成與參考磁性圖案PLS的磁化方向MDp非平行(例如，接近平行)。因此，磁性隧道接面圖案MTJ可具有第二電阻R2，第二電阻R2大於低電阻RL且小於第一電阻R1。
參照圖4及圖5闡述的寫入操作可在磁性隧道接面圖案MTJ具有第二電阻R2的條件下執行或啟用。舉例而言，可對上導電線CL2或下導電線CL1中的至少一者施加第一寫入電壓(Vwr1)，且因此電荷可經由導電圖案CP及磁性隧道接面圖案MTJ被充電至電容器結構CAP中(參見圖7的(c)的WR)。因此，由於磁性隧道接面圖案MTJ具有小於第一電阻R1的第二電阻R2，電容器結構CAP中充有的電荷量可相對大。圖6的讀取操作的讀取電壓(Vrd)可以與電容器結構CAP中的電荷量成比例地增大(例如，△Vrd>>0)。因此，電容器結構CAP的資料可定義為(1,0)；然而，示例性實施例不限於此，且電容器結構CAP的資料可為(0,0)、(1,1)或(0,1)中的一者。
根據本發明概念，可依據包括在基於自旋軌道力矩的開關部件中的磁性隧道接面圖案MTJ的電阻狀態來控制電容器結構CAP中充有的電荷(例如，電子)量。因此，可提供一種包括能夠執行多位元操作的單位記憶胞的半導體元件。此外，能夠執行多位元操作的單位記憶胞可不包括電晶體。單位記憶胞可包括一個磁性隧道接面元件及一個電容器或由一個磁性隧道接面元件及一個電容器組成，例如可包括1MTJ-1C或1C-1MTJ單位胞元或由 1MTJ-1C或1C-1MTJ單位胞元組成。
圖8是示出根據本發明概念的一些示例性實施例的半導體元件的平面圖，且圖9A及圖9B是分別沿著圖8的線A-A’及B-B’截取的剖視圖。在下文中，出於容易及方便解釋的目的，將主要闡述參照圖1至圖7闡述的示例性實施例與示例性實施例之間的差異。
參照圖8、圖9A及圖9B，下導電線CL1可設置於基板100上。下導電線CL1可在第一方向D1上延伸伸長且可在第二方向D2上彼此間隔開。下導電線CL1中的每一者可連接至至少一個電晶體(未示出)，用於驅動下導電線CL1中的每一者。下絕緣層105可設置於下導電線CL1之間且可將下導電線CL1彼此絕緣。舉例而言，下絕緣層105可包含氧化矽、氮化矽及/或氮氧化矽中的至少一種。
第一層間絕緣層115可設置於下導電線CL1上且可覆蓋下導電線CL1及下絕緣層105。多個接觸插塞110可設置於第一層間絕緣層115中且可在第一方向D1及第二方向D2上彼此間隔開。所述多個接觸插塞110可在第一方向D1及第二方向D2上二維地佈置，例如可以重複的圖案(例如，重複的矩形或正方形圖案或重複的六邊形圖案)佈置。在第一方向D1上佈置的接觸插塞110可穿透第一層間絕緣層115，以便連接至下導電線CL1中的對應一者。在第二方向D2上佈置的接觸插塞110可穿透第一層間絕緣層115，以便分別連接至下導電線CL1。第一層間絕緣層115可 暴露出(例如，可不覆蓋)所述多個接觸插塞110的頂表面。
多個導電圖案CP可設置於第一層間絕緣層115上。所述多個導電圖案CP可在第一方向D1及第二方向D2上彼此間隔開，且可在第一方向D1及第二方向D2上二維地佈置。所述多個導電圖案CP中的每一者可具有在第一方向D1上延伸伸長的條形狀，例如矩形形狀。在第一方向D1上佈置的導電圖案CP可分別連接至或直接連接至在第一方向D1上佈置的接觸插塞110。在第一方向D1上佈置的導電圖案CP可藉由在第一方向D1上佈置的接觸插塞110連接至或直接連接至下導電線CL1中的對應一者。在第二方向D2上佈置的導電圖案CP可分別連接至或直接連接至在第二方向D2上佈置的接觸插塞110。在第二方向D2上佈置的導電圖案CP可藉由在第二方向D2上佈置的接觸插塞110分別連接至下導電線CL1。
多條上導電線CL2可設置於第一層間絕緣層115上。所述多條上導電線CL2可在第二方向D2上延伸且可在第一方向D1上彼此間隔開。所述多條上導電線CL2中的每一者可連接至或直接連接至在第二方向D2上佈置的導電圖案CP。導電圖案CP中的每一者可具有在第一方向D1上彼此相對的端部。導電圖案CP中的每一者的一個端部可連接至(例如，直接連接至)所述多條上導電線CL2中的對應一者，且導電圖案CP中的每一者的另一端部可連接至(例如，直接連接至)所述多個接觸插塞110中的對應一者。
第二層間絕緣層125可設置於第一層間絕緣層115上且可覆蓋所述多條上導電線CL2的側壁及所述多個導電圖案CP的側壁。
多個磁性隧道接面圖案MTJ可分別設置於所述多個導電圖案CP上。所述多個磁性隧道接面圖案MTJ可在第一方向D1及第二方向D2上二維地佈置。所述多個磁性隧道接面圖案MTJ中的每一者可包括自由磁性圖案FLS、隧道障壁圖案TBR及參考磁性圖案PLS，其等在第三方向D3上依序堆疊。磁性隧道接面圖案MTJ中的每一者可與參照圖1、圖2、圖3A及圖3B闡述的磁性隧道接面圖案MTJ相同(例如，實質上相同)。
多個導電接墊130可分別設置於所述多個磁性隧道接面圖案MTJ上。所述多個磁性隧道接面圖案MTJ中的每一者可設置於所述多個導電圖案CP中的對應一者與所述多個導電接墊130中的對應一者之間。
第三層間絕緣層135可設置於第二層間絕緣層125上且可覆蓋所述多條上導電線CL2的頂表面及所述多個導電圖案CP的頂表面。第三層間絕緣層135可覆蓋所述多個磁性隧道接面圖案MTJ及所述多個導電接墊130，且可暴露出(例如，不覆蓋)所述多個導電接墊130的頂表面。
電容器結構CAP可設置於第三層間絕緣層135上。電容器結構CAP可包括分別設置於所述多個導電接墊130上的多個底部電極BE、覆蓋所述多個底部電極BE的頂部電極TE、以及位於 頂部電極TE與所述多個底部電極BE之間的介電層180。所述多個底部電極BE中的每一者可藉由所述多個導電接墊130中的對應一者電性連接至所述多個磁性隧道接面圖案MTJ中的對應一者。
下導電線CL1、下絕緣層105、第一層間絕緣層115、所述多個接觸插塞110、所述多個導電圖案CP、所述多條上導電線CL2、第二層間絕緣層125、所述多個磁性隧道接面圖案MTJ、所述多個導電接墊130、第三層間絕緣層135及電容器結構CAP可構成或包括在堆疊結構SS中。多個堆疊結構SS可在第三方向D3上堆疊於基板100上。圖9A及圖9B示出其中堆疊於基板100上的堆疊結構SS的數目為3的情況。然而，本發明概念的示例性實施例不限於此。
上絕緣層145可設置於所述多個堆疊結構SS之間。上絕緣層145可設置於電容器結構CAP與設置於電容器結構CAP上的附加下導電線CL1之間。舉例而言，上絕緣層145可包含氧化矽、氮化矽及/或氮氧化矽中的至少一種。
根據本發明概念的一些示例性實施例，堆疊結構SS與上絕緣層145可在第三方向D3上交替堆疊且重複堆疊於基板100上。因此，可提供一種能夠容易地增大積體密度的半導體元件。
圖10是對應於圖8的線A-A’的剖視圖，以示出根據本發明概念的一些示例性實施例的半導體元件。在下文中，出於容易及方便解釋的目的，將主要闡述參照圖8、圖9A及圖9B闡述的示例性實施例與實施例之間的差異。
參照圖8及圖10，在基板100與堆疊結構SS之間可設置有周邊電路結構PS。周邊電路結構PS可包括：周邊電晶體PTR，例如位於基板100上的NMOS及/或P型金屬氧化物半導體(P-type Metal Oxide Semiconductor，PMOS)電晶體；內連線150及152，連接至周邊電晶體PTR；以及周邊絕緣層160，覆蓋周邊電晶體PTR及內連線150及152。周邊電晶體PTR可為例如場效電晶體。舉例而言，周邊電晶體PTR中的每一者可包括位於基板100上的閘極電極GE、位於閘極電極GE與基板100之間的閘極絕緣層GI以及位於閘極電極GE的兩側處的源極/汲極區SD。內連線150及152可包括連接至周邊電晶體PTR中的每一者的源極/汲極區SD的接觸件152以及連接至接觸件152的內連線線150。內連線150及152可包含導電材料，且周邊絕緣層160可包含例如氧化矽、氮化矽及/或氮氧化矽中的至少一種。
堆疊結構SS的下導電線CL1中的每一者可電性連接至周邊電路結構PS中的周邊電晶體PTR中的對應一者。圖10示出其中堆疊於周邊電路結構PS上的堆疊結構SS的數目為1的情況。然而，本發明概念的示例性實施例不限於此。如參照圖8、圖9A、圖9B所述，多個堆疊結構SS可在第三方向D3上堆疊於周邊電路結構PS上。
根據本發明概念的一些示例性實施例，周邊電路結構PS可設置於堆疊結構SS與基板100之間，且因此可提供一種能夠容易地增大積體密度的半導體元件。
圖11是示出根據本發明概念的一些示例性實施例的半導體元件的平面圖，且圖12是沿著圖11的線I-I’截取的剖視圖。在下文中，出於容易及方便解釋的目的，將主要闡述參照圖1至圖7闡述的示例性實施例與實施例之間的差異。
參照圖11及圖12，電容器結構CAP可設置於基板100上。電容器結構CAP可包括底部電極BE、覆蓋底部電極BE的頂部電極TE以及位於底部電極BE與頂部電極TE之間的介電層180。頂部電極TE可設置於基板100與底部電極BE之間，且可環繞底部電極BE的側壁。第三層間絕緣層135可設置於電容器結構CAP上，且介電層180可在頂部電極TE與第三層間絕緣層135之間延伸。
磁性隧道接面圖案MTJ及導電接墊130可設置於第三層間絕緣層135中。導電接墊130可設置於磁性隧道接面圖案MTJ與底部電極BE之間。磁性隧道接面圖案MTJ可藉由導電接墊130電性連接至底部電極BE。磁性隧道接面圖案MTJ可包括參考磁性圖案PLS、隧道障壁圖案TBR及自由磁性圖案FLS，其等在垂直於基板100的頂表面100U的第三方向D3上依序堆疊。在一些示例性實施例中，參考磁性圖案PLS可設置於隧道障壁圖案TBR與導電接墊130之間，且自由磁性圖案FLS可與參考磁性圖案PLS間隔開，使得隧道障壁圖案TBR夾置於自由磁性圖案FLS與參考磁性圖案PLS之間。在一些示例性實施例中，不同於圖12，自由磁性圖案FLS可設置於隧道障壁圖案TBR與導電接墊130之間， 且參考磁性圖案PLS可與自由磁性圖案FLS間隔開，使得隧道障壁圖案TBR夾置於參考磁性圖案PLS與自由磁性圖案FLS之間。
導電圖案CP可設置於第三層間絕緣層135上且可連接至磁性隧道接面圖案MTJ。導電圖案CP可在第一方向D1上在第三層間絕緣層135上延伸。導電圖案CP可被配置成向磁性隧道接面圖案MTJ施加自旋軌道力矩。舉例而言，在導電圖案CP中流動的面內電流I可平行於導電圖案CP與磁性隧道接面圖案MTJ之間的介面INF流動。因此，基於自旋霍爾效應(例如，量子自旋霍爾效應)的自旋電流可在實質上垂直於介面INF的方向上流動，且因此可對磁性隧道接面圖案MTJ施加自旋軌道力矩。自由磁性圖案FLS的磁化方向MDf(參見圖3A及圖3B)可藉由自旋軌道力矩進行切換。
上導電線CL2可在第三層間絕緣層135上在導電圖案CP的一個側處設置。上導電線CL2可在第二方向D2上延伸伸長。接觸插塞110可設置於導電圖案CP上。導電圖案CP可具有在第一方向D1上延伸伸長的條形狀(例如，矩形形狀)，且上導電線CL2及接觸插塞110可分別連接至導電圖案CP的在第一方向D1上彼此相對的端部。舉例而言，導電圖案CP可具有在第一方向D1上彼此相對的第一側壁S1與第二側壁S2，且上導電線CL2及接觸插塞110可分別鄰近於第一側壁S1及第二側壁S2設置。上導電線CL2可連接至(或接觸)導電圖案CP的第一側壁S1，且接觸插塞110可連接至(或接觸)導電圖案CP的靠近導電圖案 CP的第二側壁S2的頂表面。接觸插塞110可在第一方向D1上與磁性隧道接面圖案MTJ偏置開，且上導電線CL2可在與第一方向D1相反的方向上與磁性隧道接面圖案MTJ偏置開。
第二層間絕緣層125可設置於第三層間絕緣層135上，且可覆蓋上導電線CL2的側壁及導電圖案CP的側壁。第二層間絕緣層125可暴露出上導電線CL2的頂表面及導電圖案CP的頂表面。第一層間絕緣層115可設置於第二層間絕緣層125上，且可覆蓋上導電線CL2及導電圖案CP的暴露出的頂表面。接觸插塞110可穿透第一層間絕緣層115，以便連接至導電圖案CP。
下導電線CL1可設置於第一層間絕緣層115上且可在第一方向D1上延伸伸長。下導電線CL1可藉由接觸插塞110電性連接至導電圖案CP。
根據一些示例性實施例，電容器結構CAP可設置於基板100與包括導電圖案CP及磁性隧道接面圖案MTJ的基於自旋軌道力矩的開關部件之間。除了上述差異之外，根據本實施例的半導體元件的單位記憶胞的其他特徵可與參照圖1至圖7闡述的半導體元件的單位記憶胞的對應特徵實質上相同。
根據本發明概念的一些示例性實施例，半導體元件的單位記憶胞可包括包含導電圖案及磁性隧道接面圖案的基於自旋軌道力矩的開關部件，以及由基於自旋軌道力矩的開關部件控制的電容器結構。充入至電容器結構中的電荷量可依據磁性隧道接面圖案的電阻狀態來控制，且因此單位記憶胞可執行多位元操作。 半導體元件的單位記憶胞可不包括存取電晶體。半導體元件的單位記憶胞可包括1MTJ-1C單位記憶胞或由1MTJ-1C單位記憶胞組成。作為另外一種選擇或附加地，單位記憶胞可水平地及垂直地堆疊於基板上，且因此可更容易地增大半導體元件的積體密度。
儘管已參照示例性實施例闡述了本發明概念，然而對熟習此項技術者而言將顯而易見的是，在不背離本發明概念的精神及範圍的條件下可作出各種改變及潤飾。因此應理解，以上示例性實施例並非限制性的，而是示例性的。因此，本發明概念的範圍將由以下申請專利範圍及其等同物所許可的最廣範圍的解釋來確定，而不應受以上說明的約束或限制。
100:基板
100U:頂表面
110:接觸插塞
115:第一層間絕緣層
125:第二層間絕緣層
130:導電接墊
135:第三層間絕緣層
180:介電層
BE:底部電極
CAP:電容器結構
CL1:下導電線
CL2:上導電線
CP:導電圖案
D1:第一方向
D2:第二方向
D3:第三方向
FLS:自由磁性圖案
I:面內電流
I-I’:線
INF:介面
MTJ:磁性隧道接面圖案
PLS:釘紮或參考磁性圖案
S1:第一側壁
S2:第二側壁
TBR:隧道障壁圖案
TE:頂部電極

Claims (20)

  1. 一種半導體記憶體元件，包括：下導電線；第一層間絕緣層，在所述下導電線上；導電圖案，在所述第一層間絕緣層上在第一方向上延伸；接觸插塞，穿過所述第一層間絕緣層且將所述下導電線連接至所述導電圖案；上導電線，在所述第一層間絕緣層上且在所述導電圖案的一個側處；磁性隧道接面圖案，位於所述導電圖案上；以及電容器，位於所述磁性隧道接面圖案上，其中所述上導電線以在所述下導電線與所述上導電線之間的所述第一層間絕緣層自所述下導電線垂直地間隔開來，其中所述接觸插塞在所述第一方向上自所述磁性隧道接面圖案偏置開，且所述上導電線在與所述第一方向相對的方向上自所述磁性隧道接面圖案偏置開，其中所述磁性隧道接面圖案位於所述導電圖案與所述電容器之間，且所述磁性隧道接面圖案連接至所述電容器，且所述導電圖案被配置成對所述磁性隧道接面圖案施加自旋軌道力矩。
  2. 如請求項1所述的半導體記憶體元件，其中所述電容器包括： 底部電極；頂部電極；以及介電層，位於所述底部電極與所述頂部電極之間，其中所述磁性隧道接面圖案連接至所述電容器的所述底部電極且與所述底部電極垂直地交疊。
  3. 如請求項2所述的半導體記憶體元件，更包括：導電接墊，位於所述磁性隧道接面圖案與所述底部電極之間。
  4. 如請求項1所述的半導體記憶體元件，其中所述上導電線在與所述第一方向相交的第二方向上延伸，其中所述上導電線連接至所述導電圖案。
  5. 如請求項4所述的半導體記憶體元件，其中所述下導電線以在所述下導電線與所述磁性隧道接面圖案之間的所述導電圖案自所述磁性隧道接面圖案間隔開來，且所述接觸插塞在所述導電圖案與所述下導電線之間。
  6. 如請求項1所述的半導體記憶體元件，其中所述磁性隧道接面圖案包括：自由磁性圖案；參考磁性圖案；以及隧道障壁圖案，位於所述自由磁性圖案與所述參考磁性圖案之間，其中所述自由磁性圖案位於所述隧道障壁圖案與所述導電圖案之間。
  7. 如請求項6所述的半導體記憶體元件，其中所述自由磁性圖案的磁化方向及所述參考磁性圖案的磁化方向為以下中的至少一者：實質上垂直於所述自由磁性圖案與所述導電圖案之間的介面，或者實質上平行於所述自由磁性圖案與所述導電圖案之間的所述介面。
  8. 如請求項1所述的半導體記憶體元件，其中所述導電圖案包含以下中的至少一者：重金屬、摻雜有重金屬的材料、及拓撲絕緣體。
  9. 一種半導體記憶體元件，包括：下導電線，在基板上；第一層間絕緣層，在所述下導電線上；導電圖案，在所述第一層間絕緣層上；上導電線，在所述第一層間絕緣層上且在所述導電圖案的一個側處；第二層間絕緣層，在所述導電圖案上以及在所述上導電線上；電容器，在所述第二層間絕緣層上；磁性隧道接面圖案，在所述第二層間絕緣層中，且所述磁性隧道接面圖案在所述導電圖案與所述電容器之間且連接至所述電容器及所述導電圖案；其中所述電容器包括：底部電極，連接至所述磁性隧道接面圖案，頂部電極，覆蓋所述底部電極，以及 介電層，位於所述底部電極與所述頂部電極之間，其中所述導電圖案具有在與所述基板的頂表面平行的第一方向上延伸的條形狀，其中所述下導電線在所述第一方向上延伸，且其中所述上導電線以在所述下導電線及所述上導電線之間的所述第一層間絕緣層自所述下導電線垂直地間隔開來。
  10. 如請求項9所述的半導體記憶體元件，其中所述導電圖案具有第一側壁及在所述第一方向上與所述第一側壁相對的第二側壁，且所述上導電線連接至所述導電圖案的所述第一側壁。
  11. 如請求項10所述的半導體記憶體元件，其中所述上導電線在與所述基板的所述頂表面平行且與所述第一方向相交的第二方向上延伸。
  12. 如請求項10所述的半導體記憶體元件，更包括：接觸插塞，穿過所述第一層間絕緣層且將所述導電圖案連接至所述下導電線，其中所述接觸插塞靠近所述導電圖案的所述第二側壁。
  13. 如請求項12所述的半導體記憶體元件，其中所述接觸插塞在所述第一方向上與所述磁性隧道接面圖案偏置開，且所述上導電線在與所述第一方向相對的方向上與所述磁性隧道接面圖案偏置開。
  14. 如請求項9所述的半導體記憶體元件，其中所述 磁性隧道接面圖案包括：自由磁性圖案；參考磁性圖案；以及隧道障壁圖案，位於所述自由磁性圖案與所述參考磁性圖案之間，其中所述自由磁性圖案及所述參考磁性圖案中的一者位於所述隧道障壁圖案與所述導電圖案之間，且所述自由磁性圖案及所述參考磁性圖案中的另一者位於所述底部電極與所述隧道障壁圖案之間。
  15. 如請求項9所述的半導體記憶體元件，其中所述導電圖案被配置成藉由與所述磁性隧道接面圖案和所述導電圖案之間的介面平行的電流來對所述磁性隧道接面圖案施加自旋軌道力矩。
  16. 如請求項9所述的半導體記憶體元件，其中所述導電圖案包含以下中的至少一者：重金屬、摻雜有重金屬的材料、及拓撲絕緣體。
  17. 如請求項9所述的半導體記憶體元件，更包括：導電接墊，位於所述磁性隧道接面圖案與所述底部電極之間。
  18. 一種半導體記憶體元件，包括：下導電線，位於基板上且在與所述基板的頂表面平行的第一方向上延伸；多個接觸插塞，位於所述下導電線上且在所述第一方向上彼 此間隔開；多個導電圖案，分別位於所述多個接觸插塞上，且在所述第一方向上彼此間隔開；多個磁性隧道接面圖案，分別位於所述多個導電圖案上；多個上導電線，在所述下導電線上且與所述下導電線相交；以及電容器，位於所述磁性隧道接面圖案上，其中所述電容器包括在所述第一方向上彼此間隔開的多個底部電極，所述磁性隧道接面圖案分別連接至所述底部電極，且其中所述上導電線自所述下導電線垂直地間隔開來。
  19. 如請求項18所述的半導體記憶體元件，其中所述導電圖案中的每一者具有在所述第一方向上延伸的條形狀。
  20. 如請求項19所述的半導體記憶體元件，其中所述上導電線在所述第一方向上彼此間隔開並且在與所述基板的所述頂表面平行且與所述第一方向相交的第二方向上延伸，且所述上導電線分別連接至所述導電圖案。
TW110117885A 2020-10-16 2021-05-18 半導體記憶體元件 TWI826788B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200134688A KR20220050707A (ko) 2020-10-16 2020-10-16 반도체 소자 및 그 동작방법
KR10-2020-0134688 2020-10-16

Publications (2)

Publication Number Publication Date
TW202230730A TW202230730A (zh) 2022-08-01
TWI826788B true TWI826788B (zh) 2023-12-21

Family

ID=77626933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117885A TWI826788B (zh) 2020-10-16 2021-05-18 半導體記憶體元件

Country Status (5)

Country Link
US (1) US20220123205A1 (zh)
EP (1) EP3985748A1 (zh)
KR (1) KR20220050707A (zh)
CN (1) CN114373779A (zh)
TW (1) TWI826788B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416786A (en) * 2002-09-30 2004-09-01 Nanosys Inc Large-area nanoenabled macroelectronic substrates and uses therefor
TW200839794A (en) * 2006-10-12 2008-10-01 Cambrios Technologies Corp Nanowire-based transparent conductors and applications thereof
US20190148046A1 (en) * 2016-09-14 2019-05-16 Tdk Corporation Magnetoresistance effect device and magnetoresistance effect module
WO2019125388A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based oscillator using exchange bias

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7264985B2 (en) * 2005-08-31 2007-09-04 Freescale Semiconductor, Inc. Passive elements in MRAM embedded integrated circuits
KR20160101901A (ko) * 2013-12-24 2016-08-26 인텔 코포레이션 하이브리드 메모리 및 mtj 기반 mram 비트-셀 및 어레이
JP6824504B2 (ja) * 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
US10217794B2 (en) * 2017-05-24 2019-02-26 Globalfoundries Singapore Pte. Ltd. Integrated circuits with vertical capacitors and methods for producing the same
WO2019066996A1 (en) * 2017-09-30 2019-04-04 Intel Corporation THREE-TERMINAL SELECTORS FOR MEMORY APPLICATIONS AND METHODS OF MAKING SAME
US11594673B2 (en) * 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416786A (en) * 2002-09-30 2004-09-01 Nanosys Inc Large-area nanoenabled macroelectronic substrates and uses therefor
TW200839794A (en) * 2006-10-12 2008-10-01 Cambrios Technologies Corp Nanowire-based transparent conductors and applications thereof
US20190148046A1 (en) * 2016-09-14 2019-05-16 Tdk Corporation Magnetoresistance effect device and magnetoresistance effect module
WO2019125388A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based oscillator using exchange bias

Also Published As

Publication number Publication date
TW202230730A (zh) 2022-08-01
CN114373779A (zh) 2022-04-19
KR20220050707A (ko) 2022-04-25
EP3985748A1 (en) 2022-04-20
US20220123205A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
US9536583B2 (en) Magnetic memory, spin element, and spin MOS transistor
JP5542550B2 (ja) 抵抗変化メモリ
CN102456834B (zh) 非易失性存储器件和非易失性存储器件的制造方法
CN108665921A (zh) 半导体器件
KR102650546B1 (ko) 자기 기억 소자
JP5702381B2 (ja) ショットキーダイオードスイッチおよびそれを含むメモリユニット
CN104978991B (zh) 半导体存储器器件以及磁存储器器件
US20230380186A1 (en) Multi-gate selector switches for memory cells and methods of forming the same
US11581366B2 (en) Memory cell device with thin-film transistor selector and methods for forming the same
US11968844B2 (en) Memory device
CN108807661B (zh) 半导体元件及其制造方法
TWI381385B (zh) 具有嵌入式多類型記憶體的記憶體結構
US11996130B2 (en) Nonvolatile memory cell, nonvolatile memory cell array, and information writing method of nonvolatile memory cell array
US10553790B1 (en) Method of manufacuring a magnetic memory device
TWI826788B (zh) 半導體記憶體元件
TWI818402B (zh) 記憶體元件及其製造方法
US11737288B2 (en) High-density memory device with planar thin film transistor (TFT) selector and methods for making the same
WO2019066996A1 (en) THREE-TERMINAL SELECTORS FOR MEMORY APPLICATIONS AND METHODS OF MAKING SAME
US20230352070A1 (en) Semiconductor apparatus and method for manufacturing the same