TWI824867B - 開關電路及可程式連接晶片 - Google Patents

開關電路及可程式連接晶片 Download PDF

Info

Publication number
TWI824867B
TWI824867B TW111146556A TW111146556A TWI824867B TW I824867 B TWI824867 B TW I824867B TW 111146556 A TW111146556 A TW 111146556A TW 111146556 A TW111146556 A TW 111146556A TW I824867 B TWI824867 B TW I824867B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
electrically connected
circuit
control
Prior art date
Application number
TW111146556A
Other languages
English (en)
Other versions
TW202425534A (zh
Inventor
張傑
李思翰
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW111146556A priority Critical patent/TWI824867B/zh
Priority to CN202310003193.5A priority patent/CN118157644A/zh
Priority to US18/097,933 priority patent/US20240186949A1/en
Application granted granted Critical
Publication of TWI824867B publication Critical patent/TWI824867B/zh
Publication of TW202425534A publication Critical patent/TW202425534A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

一種開關電路包含傳輸閘、各包含第一電晶體及第二電晶體的二基極控制子電路、第三電晶體及第四電晶體。傳輸閘具有二輸入輸出端、二閘極控制端及二基極控制端，且用於依據二閘極控制端的電壓使二輸入輸出端彼此導通或截止。二基極控制子電路、第三電晶體及第四電晶體形成一雙端平衡電路結構並電性連接於傳輸閘，所述雙端平衡電路根據傳輸閘之輸入輸出端的電壓調整基極控制端的電壓。

Description

開關電路及可程式連接晶片
本發明係關於一種開關電路，特別是一種傳輸閘形式的開關電路。
傳輸閘(Transmission Gate)是一種既可以傳送數位訊號又可以傳輸類比信號的可控開關電路。傳輸閘通常由一個N通道金屬氧化物半導體場效電晶體和一個P通道金屬氧化物半導體場效電晶體並聯構成。一般而言，傳輸閘之電晶體的基極電壓為工作電壓或接地電壓，而當其導通時由於基極電壓和訊號電壓的差異會造成開關導通電阻的上升，進而影響傳輸效率。
鑒於上述，本發明提供一種開關電路及可程式連接晶片。
依據本發明一實施例的開關電路，包含傳輸閘、各包含第一電晶體及第二電晶體的二基極控制子電路、第三電晶體以及第四電晶體，其中傳輸閘具有二輸入輸出端、二閘極控制端及二基極控制端，且用於依據二閘極控制端的電壓使二輸入輸出端彼此導通或截止。各基極控制子電路的第一電晶體具有電性連接於二輸入輸出端中的第一者的第一端、電性連接於第一節點的第二端，及電性連接於第二節點的控制端，各 基極控制子電路的第二電晶體具有電性連接於第一節點的第一端、電性連接於二輸入輸出端中的第二者的一第二端，及電性連接於第二節點的一控制端。第三電晶體具有電性連接於二基極控制端中的第一者的一第一端、用於接地的第二端，及電性連接於二閘極控制端中的第一者的控制端。第四電晶體具有用於接收工作電壓的第一端、電性連接於二基極控制端中的第二者的第二端，及電性連接於二閘極控制端中的第二者的控制端。其中，二基極控制子電路之一者對應的第一節點及第二節點分別係二基極控制端中的第一者及二閘極控制端中的第二者，且二基極控制子電路之另一者對應的第一節點及第二節點分別係二基極控制端中的第二者及二閘極控制端中的第一者。
依據本發明一實施例的可程式連接晶片包含多個導電墊以及開關控制電路。所述多個導電墊排列成導電墊陣列，每一導電墊於導電墊陣列中具有列位置及行位置，對應同一列位置的二相鄰的導電墊之間設有列訊號開關，對應同一行位置的二相鄰的導電墊之間設有行訊號開關，其中列訊號開關及行訊號開關中的至少一者包含如上所述的開關電路，且開關電路的二輸入輸出端分別連接於所述二相鄰的導電墊。開關控制電路電性連接於開關電路的二閘極控制端。
藉由上述結構，本案所揭示的開關電路，具有動態追蹤輸入訊號電壓以控制基極電壓的子電路，相較於傳統傳輸閘開關可以具有較低的導通電阻，進而縮短電晶體充放電時間並提升通道頻寬，且本案所揭示的開關電路具有雙端平衡的電路結構，使得開關電路不論是順向還是反向傳輸皆可具有一致的電阻值。另外，本案所揭示可程式連接晶 片包含上述開關電路，相較於傳統可程式連接晶片，可以具有較低的導通電阻及較寬的通道頻寬，進而具有較高的訊號傳輸速度。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。
1,2,3:開關電路
11,21,31:傳輸閘
12,13,22,23,32,33:基極控制子電路
M1~M12:電晶體
P11,P12,P21,P22,P31,P32:輸入輸出端
P13,P14,P23,P24,P33,P34:基極控制端
P15,P16,P25,P26,P35,P36:閘極控制端
14,24,25,34,35,36:電晶體組
C1:可程式連接晶片
C2:第一晶片
C3:第二晶片
A:系統封裝
A1:上層導線重佈層
A2:直通模孔層
A3:中層導線重佈層
A4:矽穿孔層
A5:下層導線重佈層
TSV:矽穿孔
TMV:直通模孔
SB:焊球
PA1-PA4:導電墊
SW1-SW4:訊號開關
SC:開關控制電路
R1-R6,V1,V2:數據
圖1係依據本發明一實施例所繪示的開關電路的電路圖。
圖2係依據本發明另一實施例所繪示的開關電路的電路圖。
圖3係依據本發明又一實施例所繪示的開關電路的電路圖。
圖4a及4b係本發明一實施例所揭露的開關電路與其他開關電路之電阻-電壓數據比較圖。
圖4c係本發明一實施例所揭露的開關電路與其他開關電路之電壓-時間數據比較圖。
圖5係依據本發明一實施例所繪示的可程式連接晶片的示意圖。
圖6係依據本發明一實施例所繪示的可程式連接晶片所適用的系統封裝的示意圖。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。
請參考圖1，圖1為依據本發明一實施例所繪示的開關電路的電路圖。如圖1所示，開關電路1包含傳輸閘11、二基極控制子電路12及13以及電晶體組14。
傳輸閘11包含電晶體M1及M2，具有二輸入輸出端P11及P12、二基極控制端P13及P14以及二閘極控制端P15及P16，且用於依據二閘極控制端P15及P16的電壓使二輸入輸出端P11及P12彼此導通或截止。具體而言，電晶體M1的源極以及電晶體M2的汲極彼此連接以作為輸入輸出端P11，電晶體M1汲極以及電晶體M2的源極彼此連接以作為輸入輸出端P12
基極控制子電路12包含電晶體M3及電晶體M4。電晶體M3的第一端電性連接於輸入輸出端P11，電晶體M3的第二端電性連接於基極控制端P13，且電晶體M3的控制端電性連接於閘極控制端P15。電晶體M4的第一端電性連接至基極控制端P13，電晶體M4的第二端電性連接於輸入輸出端P12，且電晶體M4的控制端電性連接於閘極控制端P15。基極控制子電路13包含電晶體M5及電晶體M6。電晶體M5的第一端電性連接至輸入輸出端P11，電晶體M5的第二端電性連接於基極控制端P14，且電晶體M5的控制端電性連接至閘極控制端P16。電晶體M6的第一端電性連接至基極控制端的P14，電晶體M6的第二端電性連接至連接於輸入輸出端P12，且電晶體M6的控制端電性連接至閘極控制端P16。
電晶體組14包含電晶體M7及電晶體M8。電晶體M7的第一端電性連接於基極控制端P13，電晶體M7的第二端用於接地，且電晶體M7的控制端電性連接於閘極控制端P16。電晶體M8的第一端用於接收工 作電壓Vdd，電晶體M8的第二端電性連接基極控制端P14，且電晶體M8的控制端電性連接於閘極控制端P15。
藉由上述電路架構，二基極控制子電路12及13及電晶體組14可以依據傳輸閘11的開關狀態，動態地調整傳輸閘11的兩個電晶體M1及M2的基極電壓。進一步來說，所述動態調整運作可包含：當傳輸閘11呈開啟(ON)狀態時，二基極控制子電路12及13及電晶體組14使傳輸閘11的電晶體M1及M2的基極電壓與輸入訊號的電壓同步(小於一預設值，甚至是等於0)。如下列電晶體臨界電壓公式(1)所示，當源極電壓高於基極電壓而使電壓差Vsb為正數時，臨界電壓Vth會上升；如下列電晶體電流公式(2)所示，當臨界電壓Vth上升時，汲極電流Id會下降，此時汲極電壓Vd不變，開關導通電阻Ron便會上升。也就是說，傳統的傳輸閘開關在導通時因基極電壓及輸入訊號電壓的差異，會有開關導通電阻上升的問題。
Figure 111146556-A0305-02-0007-1
Figure 111146556-A0305-02-0007-2
相較之下，本實施例的開關電路1藉由上述使基板電壓與輸入訊號電壓同步的架構，可以減少臨界電壓Vth的上升量或避免臨界電壓Vth上升，因此可以具有較低的開關導通電阻Ron，且由下列時間常數公式(3)可知，當開關導通電阻下降，電晶體的充放電速度就會加快，進而提升通道頻寬。也就是說，本實施例的開關電路1可以解決傳統傳輸閘開關在導通時因基極電壓及輸入訊號電壓的差異所造成之開關導通 電阻上升的問題，因此具有較低的開關導通電阻，進而具有較寬的通道頻寬。
τ=RC (3)
另外，當傳輸閘11呈關閉(OFF)狀態時，二基極控制子電路12及13及電晶體組14將傳輸閘11的電晶體M1及M2的基極電壓分別調整為工作電壓Vdd及接地電壓，藉此可以避免基極端漏電的問題。此外，開關電路1在電路佈線上所佔的面積可以與傳統的傳輸閘開關相近。也就是說，開關電路1在特性上比傳統的傳輸閘開關優異且面積與其相當，相較之下較有優勢。
再者，本實施例的開關電路1的二基極控制子電路12及13及電晶體組14可以構成雙端平衡之電路結構，使得開關電路1不論是順向(例如從輸入輸出端P11至輸入輸出端P12)還是反向(例如從輸入輸出端P12至輸入輸出端P11)傳輸皆可具有一致的電阻值。
上述開關電路1的二基極控制子電路12及13及以及電晶體組14的電路結構可視為所述二基極控制子電路各包含第一電晶體及第二電晶體，且電晶體組包含第三電晶體及第四電晶體。各基極控制子電路12/13與傳輸閘11的電性連接關係可視為：第一電晶體具有電性連接於所述二輸入輸出端中的第一者的第一端、電性連接於第一節點的第二端，及電性連接於第二節點的控制端；第二電晶體具有電性連接於第一節點的第一端、電性連接於所述二輸入輸出端中的第二者的第二端，及電性連接於第二節點的控制端；其中所述二基極控制子電路之一者對應的第一節點及第二節點分別係二基極控制端中的第一者及二閘極控 制端中的第二者，且所述二基極控制子電路之另一者對應的第一節點及第二節點分別係所述二基極控制端中的第二者及所述二閘極控制端中的第一者。電晶體組14與傳輸閘11的電性連接關係可視為：第三電晶體具有電性連接於所述二基極控制端中的第一者的第一端、用於接地的第二端，及電性連接於所述二閘極控制端中的第一者的控制端；第四電晶體具有用於接收工作電壓的第一端、電性連接於所述二基極控制端中的第二者的第二端，及電性連接於所述二閘極控制端中的第二者的控制端。
請參考圖2，圖2為根據本揭露另一實施例繪示的開關電路，如圖2所示，開關電路2包含傳輸閘21、基極控制子電路22及23、第一電晶體組24及第二電晶體組25，其中傳輸閘21、基極控制子電路22及23及第一電晶體組24的電性連接方式與圖1中所示的開關電路1的傳輸閘11、基極控制子電路12及13及電晶體組14的連接方式相同，於此便不再贅述。
第二電晶體組25包含電晶體M9及電晶體M10。電晶體M9的第一端電性連接至電晶體M3的第一端，電晶體M9的第二端電性連接至電晶體M3的第二端，且電晶體M9的控制端電性連接至電晶體M5的控制端。電晶體M10的第一端電性連接至電晶體M4的第一端，電晶體M10的第二端電性連接至電晶體M4的第二端，且電晶體M10的控制端電性連接至電晶體M6的控制端。
於本實施例的一變化例中，第二電晶體組25的電晶體M9及電晶體M10可以改為分別連接至電晶體M5及電晶體M6。具體來說， 電晶體M9的第一端電性連接至電晶體M5的第一端，電晶體M9的第二端電性連接至電晶體M5的第二端，且電晶體M9的控制端電性連接至電晶體M3的控制端。電晶體M10的第一端電性連接電晶體M6的第一端，電晶體M10的第二端電性連接至電晶體M6的第二端，且電晶體M10的控制端電性連接至電晶體M4的控制端，其中本變化例中之電晶體M9以及M10與圖2所示之實施例中的電晶體M9以及M10為不同類型的電晶體。具體而言，圖2所示之實施例中，電晶體M9以及電晶體M10可為P型電晶體而本變化例中的電晶體M9以及電晶體M10可為N型電晶體。
於上述包含第二電晶體組的實施例中，開關電路2亦可執行如前所述之開關電路1所執行的動態調整運作，藉此解決傳統傳輸閘開關在導通時因基極電壓及輸入訊號電壓的差異所造成之開關導通電阻上升的問題，因此具有較低的開關導通電阻，進而具有較寬的通道頻寬。開關電路2亦可執行如前所述之當傳輸閘21呈關閉(OFF)狀態時，基極控制子電路22及23、第一電晶體組24及第二電晶體組25將傳輸閘21的電晶體M1及M2的基極電壓分別調整為工作電壓Vdd及接地電壓的運作，藉此可以避免基極端漏電的問題。再者，開關電路2的基極控制子電路22及23、第一電晶體組24及第二電晶體組25可以構成雙端平衡之電路結構，使得開關電路2不論是順向(例如從輸入輸出端P21至輸入輸出端P22)還是反向(例如從輸入輸出端P22至輸入輸出端P21)傳輸皆可具有一致的電阻值。另外，相較於圖1中所示的開關電路1，開關電路2可具有更低的導通電阻，進而具有更快的充放電速度及更寬的通道頻寬。
上述開關電路2的電路結構可以視為圖1所示的開關電路1更包含第五電晶體及第六電晶體，其中第五電晶體的第一端電性連接於前述二基極控制子電路中的第一者的第一電晶體的第一端，第五電晶體的第二端電性連接於前述二基極控制子電路中的第一者的第一電晶體的第二端，且第五電晶體的控制端電性連接於前述二基極控制子電路中的第二者的第一電晶體的控制端，第六電晶體的第一端電性連接於前述二基極控制子電路中的第一者的第二電晶體的第一端，第六電晶體的第二端電性連接於前述二基極控制子電路中的第一者的第二電晶體的第二端，且第六電晶體的控制端電性連接於前述二基極控制子電路中的第二者的第二電晶體的控制端。
請參考圖3，圖3為根據本揭露又一實施例繪示的開關電路。如圖3所示，開關電路3包含傳輸閘31、基極控制子電路32及33、第一電晶體組34、第二電晶體組35及第三電晶體組36，其中傳輸閘31、基極控制子電路32及33、第一電晶體組34、第二電晶體組35的連接方式與結構和圖2中所示的開關電路2中的傳輸閘21、基極控制子電路22及23、第一電晶體組24以及第二電晶體組25的連接方式相同，於此便不再贅述。
第三電晶體組36包含電晶體M11及電晶體M12。電晶體M11的第一端電性連接至電晶體M5的第一端，電晶體M11的第二端電性連接至電晶體M5的第二端，且電晶體M11的控制端電性連接至電晶體M3的控制端。電晶體M12的第一端電性連接電晶體M6的第一端，電晶體M12的第二端電性連接至電晶體M6的第二端，且電晶體M12的控 制端電性連接至電晶體M4的控制端。亦即，電晶體M11的第一端電性連接至輸入輸出端P31，電晶體M11的第二端電性連接於基極控制端P34，且電晶體M11的控制端電性連接於閘極控制端P35。電晶體M12的第一端電性連接至基極控制端P34，電晶體M12的第二端電性連接至輸入輸出端P32，且電晶體M12的控制端電性連接至閘極控制端P35。
於上述包含第三電晶體組的實施例中，開關電路3亦可執行如前所述之開關電路1所執行的動態調整運作，藉此解決傳統傳輸閘開關在導通時因基極電壓及輸入訊號電壓的差異所造成之開關導通電阻上升的問題，因此具有較低的開關導通電阻，進而具有較寬的通道頻寬。開關電路3亦可執行如前所述之當傳輸閘31呈關閉(OFF)狀態時，基極控制子電路32及33、第一電晶體組34、第二電晶體組35及第三電晶體組36將傳輸閘31的電晶體M1及M2的基極電壓分別調整為工作電壓Vdd及接地電壓的運作，藉此可以避免基極端漏電的問題。再者，開關電路3的基極控制子電路32及33、第一電晶體組34、第二電晶體組35及第三電晶體組36可以構成雙端平衡之電路結構，使得開關電路3不論是順向(例如從輸入輸出端P31至輸入輸出端P32)還是反向(例如從輸入輸出端P32至輸入輸出端P31)傳輸皆可具有一致的電阻值。另外，相較於圖2中所示的開關電路2，開關電路3可具有更低的導通電阻，進而具有更快的充放電速度及更寬的通道頻寬。
上述開關電路3的電路結構可以視為圖2所示的開關電路2更包含第七電晶體及第八電晶體，其中第七電晶體的第一端電性連接於前述二基極控制子電路的第二者的第一電晶體的第一端，且第七電晶 體的第二端電性連接前述二基極控制子電路第二者的第一電晶體的第二端，且第七電晶體的控制端電性連接於前述二基極控制子電路中的第一者的第一電晶體的控制端，第八電晶體的第一端電性連接於前述二基極控制子電路的第二者的第二電晶體的第一端，第八電晶體的第二端電性連接於前述二基極控制子電路的第二者的第二電晶體的第二端，且第八電晶體的控制端電性連接於前述二基極控制子電路中的第一者的第二電晶體的控制端。
於此要特別說明的是，上述多個實施例中以N通道金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET)實現開關電路中的電晶體M1、M3、M4、M7、M11及M12且以P通道金屬氧化物半導體場效電晶體實現電晶體M2、M5、M6、M8、M9及M10，然而本揭露不受限於此。
請參考圖4a至圖4c，其中圖4a及圖4c為對圖3所示的開關電路3與傳統的傳輸閘開關電路進行量測而得之數據的比較圖，圖4b則為對圖3所示的開關電路3與非平衡之傳輸閘開關電路進行量測而得之數據的比較圖。
圖4a為開關電路3與傳統傳輸閘開關電路之電阻-電壓數據比較圖，其中數據R2為開關電路3之電阻量測數據而數據R1為傳統傳輸閘開關之電阻量測數據。由圖4a可知，開關電路3的導通電阻遠小於傳統傳輸閘電路的導通電阻，因此導通性能優於傳統的傳輸閘電路。
圖4b為開關電路3與非平衡之傳輸閘開關電路(例如，將開關電路3中之電晶體M3、M5、M9及M11移除的電路)之電阻-電壓數 據比較圖，其中數據R3及R4為圖3所示的開關電路3的電阻量測數據，數據R3為順向導通時的電阻量測數據(例如導通方向為P31往P32)而數據R4為逆向導通時的電阻量測數據(例如導通方向為P32往P31)。數據R5為未平衡之傳輸閘電路逆向導通時的電阻量測數據而數據R6為未平衡之傳輸閘電路順向導通時的電阻量測數據。由圖4b可知，開關電路3相較於非平衡之傳輸閘電路具有雙向導通時導通電阻一致之功效，因此可更加靈活的被運用。
圖4c為根據開關電路3與傳統傳輸閘電路的電壓-時間數據比較圖。數據V2為本案之開關電路3的電壓量測數據而數據V1為傳統傳輸閘電路的電壓量測數據。由圖4c所示，相較於數據V1，數據V2斜率更為陡峭，換言之，數據V2到上升或下降到一定電壓的速度快於數據V1，因此由此可知，開關電路3相較於傳統傳輸閘電路具有更快的響應速度。
圖4a至4c雖僅呈現圖3所示之開關電路3與傳統的傳輸閘開關電路/非平衡之傳輸閘開關電路之量測數據比較，然本發明所屬領域中具有通常知識者能夠根據圖1所示之開關電路1及圖2所示之開關電路2的電路結構得知開關電路1及開關電路2亦可與傳統的傳輸閘開關電路/非平衡之傳輸閘開關電路具有類似的量測數據比較結果。
請參考圖5，圖5係依據本發明一實施例所繪示的可程式連接晶片的示意圖。如圖5所示，可程式晶片C1包含多個導電墊PA1到PA4以及開關控制電路SC。導電墊PA1到PA4排列成導電墊陣列，每一導電墊PA1到PA4於導電墊陣列中具有列位置及行位置，對應同一列位置的二相鄰的導電墊PA1與PA2之間設有列訊號開關SW1，對應同一列 位置的二相鄰的導電墊PA3與PA4之間設有列訊號開關SW3，對應同一行位置的二相鄰的導電墊PA1與PA3之間設有行訊號開關SW2，且對應同一列位置的二相鄰的導電墊PA2與PA4之間設有列訊號開關SW4。列訊號開關SW1及SW3與行訊號開關SW2及SW4中的至少一者可以包含如圖1至圖3中所述的開關電路1-3中的任一者，且該開關電路的二輸入輸出端分別連接於二相鄰的導電墊。開關控制電路SC電性連接於各訊號開關SW1-SW4的控制端。對於包含圖1至圖3中所述的開關電路1-3中的任一者的訊號開關而言，開關控制電路SC電性連接於該開關電路的二閘極控制端。
可程式晶片C1的開關控制電路SC可對訊號開關SW1-SW4中的任一者的控制端輸入閘極控制訊號。以列訊號開關SW1為例，當列訊號開關SW1所接收到閘極控制訊號為關斷訊號時，列訊號開關SW1關斷，使二相鄰導電墊PA1及PA2不電性連接彼此；當列訊號開關SW1所接收到的閘極控制訊號為導通訊號時，列訊號開關SW1導通，使相鄰導電墊PA1及PA2電性連接彼此。其餘訊號開關SW2-SW4的運作同理於上述，於此不予贅述。
由上述說明可知，可程式晶片C1可藉由在相鄰導電墊之間加入前述之開關電路1-3中的任一者受開關控制電路SC控制以控制導電墊PA1至PA4之間的連接情況，且相較於一般可程式連接晶片，可以具有較低的導通電阻及較寬的通道頻寬，進而具有較高的訊號傳輸速度。於此特別說明的是，可程式晶片C1的導電墊陣列並不受限於圖5所 示的2x2陣列，而是可為nxm的導電墊陣列，其中n及m為大於或等於2的任意正整數。
請參考圖6，圖6係依據本發明一實施例所繪示的系統封裝A的結構示意圖。如圖6所示，系統封裝A包含可程式連接晶片C1、第一晶片C2、第二晶片C3、上層導線重佈層(redistribution layer，RDL)A1、直通模孔層A2、中層導線重佈層A3、矽穿孔層A4、下層導線重佈層A5及多個焊球SB所形成的球柵陣列封裝(ball grid array，BGA)，其中，可程式連接晶片C1設置於直通模孔層A2，第一晶片C2以及第二晶片C3設置於上層導線重佈層A1之可程式連接晶片C1及直通模孔層A2設置面的相對面，且焊球SB設置於矽穿孔層A4之可程式連接晶片C1及直通模孔層A2設置面的相對面。
第一晶片C2及第二晶片C3可以多個焊球SB作為接腳。上層導線重佈層A1可以包含多條互不相連的導線線路。可程式連接晶片C1包含如前述圖5所示之結構。直通模孔層A2包含多個直通模孔TMV。矽穿孔層A4包含多個矽穿孔TSV。第一晶片C2的接腳及第二晶片C3的接腳可以分別透過上層導線重佈層A1的多條導線線路與可程式連接晶片C1之不同位置的導電墊連接。可程式連接晶片C1的訊號開關受控以導通連接於接腳的導電墊。第一及第二導線線路再各自透過直通模孔層A2中的直通模孔TMV及矽穿孔層A3中的矽穿孔TSV與焊球SB連接。
圖6所示之導電路徑僅為示例，可程式連接晶片C1中的訊號開關亦可受控以導通不同導電墊之間的通道，搭配上層導線重佈層A1以提供其他種繞線組合。也就是說，單種線路設計的導線重佈層搭配連 接晶片，可以提供多種繞線組合。如此一來，對於不同的晶片系統封裝，可以無需設計具有不同導線線路的導線重佈層，進而縮短產品研發時間及減少研發成本。另外，圖6所示之晶片接腳數量、導線線路數量及通孔數量皆僅為示例，本發明不予限制。
藉由上述結構，本案所揭示的開關電路，具有動態追蹤輸入訊號電壓以控制基極電壓的子電路，相較於傳統傳輸閘開關可以具有較低的導通電阻，進而縮短電晶體充放電時間並提升通道頻寬，且本案所揭示的開關電路具有雙端平衡的電路結構，使得開關電路不論是順向還是反向傳輸皆可具有一致的電阻值。另外，本案所揭示可程式連接晶片包含上述開關電路，相較於一般可程式連接晶片，可以具有較低的導通電阻及較寬的通道頻寬，進而具有較高的訊號傳輸速度
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1:開關電路
11:傳輸閘
12,13:基極控制子電路
14:電晶體組
M1-M8:電晶體
P11,P12:輸入輸出端
P13,P14:基極控制端
P15,P16:閘極控制端

Claims (6)

  1. 一種開關電路，包含：一傳輸閘，具有二輸入輸出端、二閘極控制端及二基極控制端，且用於依據該二閘極控制端的電壓使該二輸入輸出端彼此導通或截止；二基極控制子電路，各包含：一第一電晶體，具有電性連接於該二輸入輸出端中的一第一者的一第一端、電性連接於一第一節點的一第二端，及電性連接於一第二節點的一控制端；以及一第二電晶體，具有電性連接於該第一節點的一第一端、電性連接於該二輸入輸出端中的一第二者的一第二端，及電性連接於該第二節點的一控制端；一第三電晶體，具有電性連接於該二基極控制端中的一第一者的一第一端、用於接地的一第二端，及電性連接於該二閘極控制端中的 一第一者的一控制端；以及一第四電晶體，具有用於接收一工作電壓的一第一端、電性連接於該二基極控制端中的一第二者的一第二端，及電性連接於該二閘極控制端中的一第二者的一控制端；       其中該二基極控制子電路之一者對應的該第一節點及該第二節點分別係該二基極控制端中的該第一者及該二閘極控制端中的該第二者，且該二基極控制子電路之另一者對應的該第一節點及該第二節點分別係該二基極控制端中的該第二者及該二閘極控制端中的該第一者。
  2. 如請求項1所述的開關電路，更包含：一第五電晶體，其中該第五電晶體的一第一端電性連接於該二基極控制子電路中的一第一者的該第一電晶體的該第一端，該第五電晶體的一第二端電性連接於該二基極控制子電路中的該第一者的該第一電晶體的該第二端，且該第五電晶體的一控制端電性連接於該二基極控制子電路中的一第二者的該第一電晶體的該控制端；以及一第六電晶體，其中該第六電晶體的一第一端電性連接於該二基極控制子電路中的該第一者的該第二電晶體的該第一端，該第六電晶體的一第二端電性連接於該二基極控制子電路中的該第一者的該第二電晶體的該第二端，且該第六電晶體的一控制端電性連接於該二基極控制子電路中的該第二者的該第二電晶體的該控制端。
  3. 如請求項2所述的開關電路，更包含：一第七電晶體，其中該第七電晶體的一第一端電性連接於該二基極控制子電路的該第二者的該第一電晶體的該第一端，且該第七電晶體的一第二端電性連接該二基極控制子電路該第二者的該第一電晶體的該第二端，且該第七電晶體的一控制端電性連接於該二基極控制子電路中的該第一者的該第一電晶體的該控制端；以及一第八電晶體，其中該第八電晶體的一第一端電性連接於該二基極控制子電路的該第二者的該第二電晶體的該第一端，且該第八電晶體的一第二端電性連接於該二基極控制子電路的該第二者的該第二電晶體的該第二端，且該第八電晶體的一控制端電性連接於該二基極控制子電路中的該第一者的該第二電晶體的該控制端。
  4. 一種可程式連接晶片，包含： 多個導電墊，排列成一導電墊陣列，該些導電墊中的每一個於該導電墊陣列中具有一列位置及一行位置，對應同一列位置的二相鄰的導電墊之間設有一列訊號開關，對應同一行位置的二相鄰的導電墊之間設有一行訊號開關，其中該列訊號開關及該行訊號開關中的至少一者包含如請求項1中所述的開關電路，且該開關電路的該二輸入輸出端分別連接於該二相鄰的導電墊；以及一開關控制電路，電性連接於該開關電路的該二閘極控制端。
  5. 如請求項4所述的可程式連接晶片，其中該開關電路更包含： 一第五電晶體，其中該第五電晶體的一第一端電性連接於該二基極控制子電路中的一第一者的該第一電晶體的該第一端，該第五電晶體的一第二端電性連接於該二基極控制子電路中的該第一者的該第一電晶體的該第二端，且該第五電晶體的一控制端電性連接於該二基極控制子電路中的一第二者的該第一電晶體的該控制端；以及一第六電晶體，其中該第六電晶體的一第一端電性連接於該二基極控制子電路中的該第一者的該第二電晶體的該第一端，該第六電晶體的一第二端電性連接於該二基極控制子電路中的該第一者的該第二電晶體的該第二端，且該第六電晶體的一控制端電性連接於該二基極控制子電路中的該第二者的該第二電晶體的該控制端。
  6. 如請求項5所述的可程式連接晶片，其中該開關電路更包含：一第七電晶體，其中該第七電晶體的一第一端電性連接於該二基極控制子電路的該第二者的該第一電晶體的該第一端，且該第七電晶體的一第二端電性連接該二基極控制子電路該第二者的該第一電晶體的該第二端，且該第七電晶體的一控制端電性連接於該二基極控制子電路中的該第一者的該第一電晶體的該控制端；以及一第八電晶體，其中該第八電晶體的一第一端電性連接於該二基極控制子電路的該第二者的該第二電晶體的該第一端，且該第八電晶體的一第二端電性連接於該二基極控制子電路的該第二者的該第二電晶體的該第二端，且該第八電晶體的一控制端電性連接於該二基極控制子電路中的該第一者的該第二電晶體的該控制端。
TW111146556A 2022-12-05 2022-12-05 開關電路及可程式連接晶片 TWI824867B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111146556A TWI824867B (zh) 2022-12-05 2022-12-05 開關電路及可程式連接晶片
CN202310003193.5A CN118157644A (zh) 2022-12-05 2023-01-03 开关电路及可编程连接芯片
US18/097,933 US20240186949A1 (en) 2022-12-05 2023-01-17 Switch circuit and programmable connection chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111146556A TWI824867B (zh) 2022-12-05 2022-12-05 開關電路及可程式連接晶片

Publications (2)

Publication Number Publication Date
TWI824867B true TWI824867B (zh) 2023-12-01
TW202425534A TW202425534A (zh) 2024-06-16

Family

ID=90053113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111146556A TWI824867B (zh) 2022-12-05 2022-12-05 開關電路及可程式連接晶片

Country Status (3)

Country Link
US (1) US20240186949A1 (zh)
CN (1) CN118157644A (zh)
TW (1) TWI824867B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492860B1 (en) * 2000-07-26 2002-12-10 Maxim Integrated Products, Inc. Low voltage CMOS analog switch
US7924085B2 (en) * 2009-06-19 2011-04-12 Stmicroelectronics Asia Pacific Pte. Ltd. Negative analog switch design
US8228109B2 (en) * 2010-06-28 2012-07-24 Freescale Semiconductor, Inc. Transmission gate circuitry for high voltage terminal
TWI540834B (zh) * 2011-04-29 2016-07-01 英飛凌科技股份有限公司 傳輸閘及其控制方法
TW202238823A (zh) * 2021-03-26 2022-10-01 財團法人工業技術研究院 陣列開關電路系統及開關電路
US20220359512A1 (en) * 2018-06-28 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Double rule integrated circuit layouts for a dual transmission gate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492860B1 (en) * 2000-07-26 2002-12-10 Maxim Integrated Products, Inc. Low voltage CMOS analog switch
US7924085B2 (en) * 2009-06-19 2011-04-12 Stmicroelectronics Asia Pacific Pte. Ltd. Negative analog switch design
US8228109B2 (en) * 2010-06-28 2012-07-24 Freescale Semiconductor, Inc. Transmission gate circuitry for high voltage terminal
TWI540834B (zh) * 2011-04-29 2016-07-01 英飛凌科技股份有限公司 傳輸閘及其控制方法
US20220359512A1 (en) * 2018-06-28 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Double rule integrated circuit layouts for a dual transmission gate
TW202238823A (zh) * 2021-03-26 2022-10-01 財團法人工業技術研究院 陣列開關電路系統及開關電路

Also Published As

Publication number Publication date
CN118157644A (zh) 2024-06-07
US20240186949A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
US9583611B2 (en) Trench MOSFET having reduced gate charge
KR101383613B1 (ko) 가변 클램프 크기를 갖는 분포된 정전기 방전 보호 회로
US6559683B1 (en) Resurf EDMOS transistor and high-voltage analog multiplexer circuit using the same
CN104134978B (zh) 具有高的有效维持电压的静电放电（esd）钳位电路
US6828842B2 (en) Semiconductor integrated circuit device
US9640526B2 (en) Semiconductor device
JP2018511998A (ja) ゲート誘導ドレインリークを減少させたアナログスイッチ
US7495296B2 (en) Semiconductor integrated circuit device
CN100341152C (zh) 半导体集成电路器件
TWI824867B (zh) 開關電路及可程式連接晶片
TW202425534A (zh) 開關電路及可程式連接晶片
JP2016035966A (ja) 半導体集積回路装置
KR20080045746A (ko) 다수의 게이트 소자를 구비한 출력 드라이버 회로
TW201806323A (zh) 具有背閘極切換之半導體結構
WO2020056685A1 (zh) 一种传输门电路、矩阵开关以及电子设备
TWI817243B (zh) 陣列開關電路系統及開關電路
Zhang et al. An embedded multi-die active bridge (EMAB) chip for rapid-prototype programmable 2.5 D/3D packaging technology
US8125071B2 (en) Package structure utilizing high and low side drivers on separate dice
US20050006750A1 (en) Integrated semiconductor power device for multiple battery systems
US8174807B2 (en) Integrated circuit with device for protection against electrostatic discharges
US20230395592A1 (en) Semiconductor devices with improved layout to increase electrostatic discharge performance
CN114678853B (zh) Cdm esd保护电路
US10742218B2 (en) Vertical transport logic circuit cell with shared pitch
JP2000307068A (ja) 半導体装置および半導体装置の使用方法ならびに半導体装置の試験方法
CN115133916A (zh) 阵列开关电路系统及开关电路