TWI818529B - 控制裝置及其控制方法 - Google Patents

控制裝置及其控制方法 Download PDF

Info

Publication number
TWI818529B
TWI818529B TW111116315A TW111116315A TWI818529B TW I818529 B TWI818529 B TW I818529B TW 111116315 A TW111116315 A TW 111116315A TW 111116315 A TW111116315 A TW 111116315A TW I818529 B TWI818529 B TW I818529B
Authority
TW
Taiwan
Prior art keywords
mentioned
code
bit
preamble
codes
Prior art date
Application number
TW111116315A
Other languages
English (en)
Other versions
TW202343404A (zh
Inventor
陳志銘
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW111116315A priority Critical patent/TWI818529B/zh
Priority to CN202211471322.5A priority patent/CN116978328A/zh
Priority to US18/309,619 priority patent/US20230351942A1/en
Application granted granted Critical
Publication of TWI818529B publication Critical patent/TWI818529B/zh
Publication of TW202343404A publication Critical patent/TW202343404A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Electric Motors In General (AREA)
  • Vehicle Body Suspensions (AREA)
  • Container Filling Or Packaging Operations (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

一種控制裝置，用以驅動包括第一通道之顯示裝置，包括第一輸出裝置。第一輸出裝置根據致能信號，輸出第一轉移資料至第一通道。第一轉移資料包括前置碼以及功能碼。第一輸出裝置更包括前置碼產生器以及功能碼產生器。前置碼產生器根據前置碼之位元數，將位元數之既定數值輸出為前置碼。位元數以及既定數值係由使用者所定義。功能碼產生器根據查找表，將功能碼數目之指令碼分別轉換為位元碼。功能碼數目之位元碼輸出為功能碼。指令碼以及位元碼之對應關係由使用者所定義且儲存於查找表。

Description

控制裝置及其控制方法
本發明係有關於一種顯示裝置之控制裝置以及控制方法，特別係有關於使用者可定義之前置碼以及功能碼且分時導通不同通道之顯示單元以降低電阻電壓降之控制裝置以及控制方法。
背光面板的驅動可以由各種不同的介面訊號來實現，雙相標記碼(Bi-phase Mark Code，BMC)係為一種驅動背光面板的訊號介面。在不同的尺寸的背光驅動系統中，顯示裝置之供應電壓的電阻電壓降(IR drop)之大小將會影響到整體的耗電大小及畫面上的清晰程度。因此，有必要優化背光面板的控制方法，以降低顯示裝置之供應電壓的壓降。
此外，在使用這傳輸介面時，前置碼或是功能碼都是解決接收端如何判斷訊息資料開始的方法。然而在開發的過程中，往往會發生設計者提供錯誤的功能碼查找表(k-code mapping table)的狀況。為了提高設計效率，有必要產生一個能夠滿足目前各種應用的雙相標記碼封包傳輸同步格式，且能滿足未來任何系統應用的各種要求。
本發明在此提出使用者可定義之前置碼以及功能碼之控制裝置以及控制方法，透過可重新定義前置碼以及功能碼，使得控制裝置以及控制方法可適用於不同的需求。此外，本發明更提出分時導通不同通道之顯示單元以降低電阻電壓降之控制裝置以及控制方法，透過錯開不同顯示裝置之不同通道接收到前置碼的時間以及調整邏輯0與邏輯1之位元寬度比，以減少同時導通之顯示單元之數目，進而降低顯示裝置之供應電壓產生壓降的程度。
有鑑於此，本發明提出一種控制裝置，用以驅動一顯示裝置，其中上述顯示裝置包括一第一通道。上述控制裝置包括一第一輸出裝置。上述第一輸出裝置根據一致能信號，輸出一第一轉移資料至上述第一通道，其中上述第一轉移資料包括一前置碼以及一功能碼。上述第一輸出裝置更包括一前置碼產生器以及一功能碼產生器。上述前置碼產生器根據上述前置碼之一位元數，將上述位元數之一既定數值輸出為上述前置碼，其中上述位元數以及上述既定數值係由一使用者所定義。上述功能碼產生器根據一查找表，將一功能碼數目之指令碼分別轉換為一位元碼，其中上述功能碼數目之上述位元碼輸出為上述功能碼，其中上述指令碼以及上述位元碼之對應關係由上述使用者所定義且儲存於上述查找表。
根據本發明之一實施例，上述前置碼產生器包括一前置碼位元數暫存器、一前置碼數值暫存器、一位元計數器、一前置碼移位暫存器以及一位元數比較器。上述前置碼位元數暫存器用以儲存上述位元數。上述前置碼數值暫存器用以儲存上述既定數值。上述位元計數器根據上述致能信號以及一前置碼致能信號，進行計數而產生一第一計數數值以及一第一移位信號。上述前置碼移位暫存器根據上述第一移位信號，將上述既定數值進行移位而輸出為上述前置碼。上述位元數比較器將上述第一計數數值與上述位元數相比而產生上述前置碼致能信號。當上述第一計數數值不大於上述位元數時，上述前置碼致能信號致能上述前置碼位元計數器計數以及產生上述第一移位信號。當上述第一計數數值大於上述位元數時，上述前置碼致能信號失能上述前置碼位元計數器計數以及產生上述第一移位信號。
根據本發明之一實施例，上述功能碼產生器包括一功能碼數目暫存器、一功能碼暫存器、一功能碼計數器、一功能碼移位暫存器以及一功能碼數目比較器。上述功能碼數目暫存器用以儲存上述功能碼數目，上述功能碼暫存器用以儲存上述功能碼數目之指令碼。當上述第一計數數值大於上述位元數時，上述功能碼計數器進行計數而產生一第二計數數值以及一第二移位信號。上述功能碼移位暫存器根據上述第二移位信號，依序輸出上述功能碼暫存器儲存之上述指令碼。上述功能碼數目比較器比較上述第二計數數值以及上述功能碼數目而產生一功能碼致能信號。上述第一輸出裝置更包括一查找表暫存器以及一查找表比較器。上述查找表暫存器儲存上述查找表。上述查找表比較器根據上述功能碼致能信號，利用上述查找表將上述指令碼轉換成對應的上述位元碼。當上述第二計數數值不大於上述功能碼數目時，上述查找表比較器將上述指令碼轉換成對應的上述位元碼。當上述第二計數數值大於上述功能碼數目時，上述查找表比較器停止接收上述指令碼。
根據本發明之一實施例，上述第一轉移資料更包括一資料碼。上述第一輸出裝置更包括一位元產生器。上述位元產生器將上述查找表比較器輸出之上述位元碼轉換為一雙相標記碼。當上述位元碼係為一第一邏輯位準時，上述雙相標記碼係於每半個週期切換一次。當上述位元碼係為一第二邏輯位準時，上述雙相標記碼係於每個週期切換一次。
根據本發明之一實施例，當上述第二計數數值大於上述功能碼數目時，上述查找表比較器接收一第一輸入資料且根據上述查找表產生對應上述第一資料之上述位元碼，上述位元產生器將對應上述第一資料之上述位元碼轉換為上述雙相標記碼而輸出為上述資料碼。
根據本發明之一實施例，上述顯示裝置更包括一第二通道。上述控制裝置更包括一第二輸出裝置、一第一延遲產生器、一第二延遲產生器、一第一多工器以及一第二多工器。上述第二輸出裝置根據上述致能信號，輸出一第二轉移資料至上述第二通道。上述第二轉移資料包括上述前置碼、上述功能碼以及上述資料碼，其中上述第二輸出裝置係與上述第一輸出裝置相同。上述第一延遲產生器根據上述致能信號，計數一第一延遲時間而產生一第一觸發信號。上述第二延遲產生器根據上述致能信號，計數一第二延遲時間而產生一第二觸發信號。上述第一多工器根據上述第一觸發信號，將上述第一轉移資料提供至上述第一通道。上述第二多工器根據上述第二觸發信號，將上述第二轉移資料提供至上述第二通道。
根據本發明之一實施例，上述第一延遲產生器以及上述第二延遲產生器之任一者皆包括一延遲計數器、一延遲暫存器以及一延遲比較器。上述延遲計數器根據上述致能信號以及一時脈信號，計數一第一時間及/或一第二時間。上述延遲暫存器用以儲存上述第一延遲時間或上述第二延遲時間。上述延遲比較器比較上述第一時間以及上述第一延遲時間而產生上述第一觸發信號，或比較上述第二時間以及上述第二延遲時間而產生上述第二觸發信號。當上述第一時間等於上述第一延遲時間時，上述延遲比較器產生上述第一觸發信號。當上述第二時間等於上述第二延遲時間時，上述延遲比較器產生上述第二觸發信號。
根據本發明之一實施例，上述第一輸出裝置以及上述第二輸出裝置之一者更包括一位元寬度暫存器、一寬度計數器以及一位元寬度比較器。上述位元寬度暫存器儲存一位元寬度比。上述寬度計數器根據一系統時脈，產生一計數信號。上述位元寬度比較器根據上述位元寬度比以及上述計數信號，產生一半位元脈衝以及一全位元脈衝。上述全位元脈衝之週期以及上述半位元脈衝之週期的比例係為上述位元寬度比。
根據本發明之一實施例，當上述位元碼係為上述第一邏輯位準時，上述位元產生器根據上述半位元脈衝產生每半個週期切換一次之上述雙相標記碼。
根據本發明之一實施例，當上述位元碼係為上述第二邏輯位準時，上述位元產生器根據上述全位元脈衝產生每個週期切換一次之上述雙相標記碼。
本發明更提出一種控制方法，用以驅動一顯示裝置。上述控制方法包括根據一致能信號，輸出一第一轉移資料至上述顯示裝置之一第一通道。上述第一轉移資料包括一前置碼以及一功能碼。上述根據上述致能信號輸出上述第一轉移資料至上述顯示裝置之上述第一通道之步驟更包括根據上述前置碼之一位元數，將上述位元數之一既定數值輸出為上述前置碼，其中上述位元數以及上述既定數值係由一使用者所定義；以及根據一查找表，將一功能碼數目之指令碼分別轉換為一位元碼。上述功能碼數目之上述位元碼輸出為上述功能碼，上述指令碼以及上述位元碼之對應關係由上述使用者所定義且儲存於上述查找表。
根據本發明之一實施例，上述根據上述前置碼之上述位元數將上述位元數之上述既定數值輸出為上述前置碼之步驟更包括利用一前置碼位元數暫存器儲存上述位元數；利用一前置碼數值暫存器儲存上述既定數值；當一第一計數數值不大於上述位元數時，對上述第一計數數值進行累加以及產生一第一移位信號；當上述第一計數數值大於上述位元數時，停止累加上述第一計數數值且停止產生第一移位信號；以及根據上述第一移位信號，將上述既定數值進行移位而輸出為上述前置碼。
根據本發明之一實施例，上述根據上述查找表將上述功能碼數目之指令碼分別轉換為上述位元碼之步驟包括：利用一功能碼數目暫存器儲存上述功能碼數目；利用一功能碼暫存器儲存上述功能碼數目之指令碼；當上述第一計數數值大於上述位元數時，對一第二計數數值進行累加以及產生一第二移位信號；根據上述第二移位信號，依序輸出上述功能碼暫存器儲存之上述指令碼；及當上述第二計數數值不大於上述功能碼數目時，根據一查找表將上述指令碼轉換成對應的上述位元碼。
根據本發明之一實施例，上述第一轉移資料更包括一資料碼，其中上述控制方法更包括將上述位元碼轉換為一雙相標記碼。上述將上述位元碼轉換為上述雙相標記碼之步驟更包括當上述位元碼係為一第一邏輯位準時，將上述雙相標記碼於每半個週期切換一次；以及當上述位元碼係為一第二邏輯位準時，將上述雙相標記碼於每個週期切換一次。
根據本發明之一實施例，上述控制方法更包括當上述第二計數數值大於上述功能碼數目時，接收一第一輸入資料；以及根據上述查找表，產生對應上述第一輸入資料之上述位元碼，其中上述位元碼對應之上述雙相標記碼輸出為上述資料碼。
根據本發明之一實施例，上述控制方法更包括根據上述致能信號，輸出一第二轉移資料至上述顯示裝置之一第二通道，其中上述第二轉移資料包括上述前置碼、上述功能碼以及上述資料碼；根據上述致能信號，計數一第一延遲時間以及一第二延遲時間而分別產生一第一觸發信號以及一第二觸發信號；根據上述第一觸發信號，將上述第一轉移資料提供至上述第一通道；以及根據上述第二觸發信號，將上述第二轉移資料提供至上述第二通道。
根據本發明之一實施例，上述根據上述致能信號計數上述第一延遲時間以及上述第二延遲時間而分別產生上述第一觸發信號以及上述第二觸發信號之步驟更包括利用一延遲暫存器，儲存上述第一延遲時間以及上述第二延遲時間；根據上述致能信號以及一時脈信號，計數一第一時間以及一第二時間；當上述第一時間等於上述第一延遲時間時，產生上述第一觸發信號；以及當上述第二時間等於上述第二延遲時間時，產生上述第二觸發信號。
根據本發明之一實施例，上述根據上述致能信號輸出上述第一轉移資料至上述顯示裝置之上述第一通道以及根據上述致能信號輸出上述第二轉移資料至上述顯示裝置之上述第二通道之步驟更包括利用一位元寬度暫存器儲存一位元寬度比；根據一系統時脈，產生一計數信號；以及根據上述位元寬度比以及上述計數信號，產生一半位元脈衝以及一全位元脈衝。上述全位元脈衝之週期以及上述半位元脈衝之週期的比例係為上述位元寬度比。
根據本發明之一實施例，上述將上述雙相標記碼於每半個週期切換一次之步驟更包括當上述位元碼係為上述第一邏輯位準時，利用上述半位元脈衝產生每半個週期切換一次之上述雙相標記碼。
根據本發明之一實施例，上述將上述雙相標記碼於每個週期切換一次之步驟更包括當上述位元碼係為上述第二邏輯位準時，利用上述全位元脈衝產生每個週期切換一次之上述雙相標記碼。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者為準。
能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。
值得注意的是，以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神，並非用以限定本發明之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外，以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述，實際可包含多個不同的實施例，包括該等特徵直接接觸，或者包含其它額外的特徵形成於該等特徵之間等等，使得該等特徵並非直接接觸。
第1圖係顯示根據本發明之一實施例所述之控制裝置之方塊圖。如第1圖所示，控制裝置100係耦接至顯示裝置10，其中顯示裝置10包括第一通道CH1、第二通道CH2、…以及第N通道CHN。根據本發明之一些實施例，第一通道CH1、第二通道CH2、…以及第N通道CHN分別包括至少一顯示單元。
控制裝置100包括第一輸出裝置111、第二輸出裝置112、…以及第N輸出裝置11N。第一輸出裝置111、第二輸出裝置112、…以及第N輸出裝置11N根據致能信號EN，而分別將第一輸入資料DI1、第二輸入資料DI2、…以及第N輸入資料DIN分別轉換成第一轉移資料DT1、第二轉移資料DT2、…以及第N轉移資料DTN。此外，第一轉移資料DT1、第二轉移資料DT2、…以及第N轉移資料DTN分別提供至顯示裝置10之對應的第一通道CH1、第二通道CH2、…以及第N通道CHN。
第2圖係顯示根據本發明之一實施例所述之轉移資料之示意圖。如第2圖所示，轉移資料200包括前置碼PRE、功能碼FNC、資料碼DTC以及封包結尾EOP。根據本發明之一實施例，轉移資料200係對應至第1圖之第一轉移資料DT1、第二轉移資料DT2、…以及第N轉移資料DTN之任一者。前置碼PRE用以對第1圖之顯示裝置10之第一通道CH1、第二通道CH2、…或第N通道CHN之顯示單元進行初始設定。
功能碼FNC包括第一指令碼CC1、第二指令碼CC2、第三指令碼CC3以及第四指令碼CC4。根據本發明之一實施例，第一指令碼CC1、第二指令碼CC2、第三指令碼CC3以及第四指令碼CC4用以設定控制裝置100與顯示裝置10之同步格式。
資料碼DTC包括第一資料D1、第二資料D2、…以及第M資料DM，其中第一資料D1、第二資料D2、…以及第M資料DM用以傳輸控制對應的顯示單元之控制資料。封包結尾EOP用以表示傳輸結束。
根據本發明之一實施例，在前置碼PRE之前以及封包結尾EOP之後，轉移資料200係處於閒置狀態Idle。如第2圖之實施例所示，在閒置狀態Idle時轉移資料200係位於高邏輯位準。根據本發明之另一實施例，在閒置狀態Idle時轉移資料200亦可位於低邏輯位準。
第3圖係顯示根據本發明之一實施例所述之輸出裝置之方塊圖。如第3圖所示，輸出裝置300包括前置碼產生器310以及功能碼產生器320。根據本發明之一實施例，輸出裝置300係對應至第1圖之第一輸出裝置111、第二輸出裝置112、…以及第N輸出裝置11N。
前置碼產生器310用以產生前置碼PRE，功能碼產生器320用以產生功能碼FNC。輸出裝置300將輸入資料DI轉換成資料碼DTC，並且依序將前置碼PRE、功能碼FNC、資料碼DTC以及封包結尾EOP輸出為轉移資料DT。根據本發明之一實施例，功能碼FNC、資料碼DTC以及封包結尾EOP係為雙相標記碼。
根據本發明之一實施例，第3圖之輸入資料DI係對應至第1圖之第一輸入資料DI1、第二輸入資料DI2、…以及第N輸入資料DIN之一者，第3圖之轉移資料DT係對應至第1圖之第一轉移資料DT1、第二轉移資料DT2、…以及第N轉移資料DTN之一者。下文中將詳細說明前置碼PRE、功能碼FNC以及資料碼DTC如何產生。
第4圖係顯示根據本發明之一實施例所述之前置碼產生器之方塊圖。如第4圖所示，前置碼產生器400包括前置碼位元數暫存器410、前置碼數值暫存器420、位元計數器430、前置碼移位暫存器440以及位元數比較器450。
前置碼位元數暫存器410用以儲存前置碼PRE之位元數P1，前置碼數值暫存器420用以儲存既定數值PV。根據本發明之一些實施例，前置碼數值暫存器420儲存對應位元數P1之既定數值PV。位元計數器430根據致能信號EN以及前置碼致能信號ENPRE，進行計數而產生第一計數數值CV1以及第一移位信號SFT1。根據本發明之一實施例，致能信號EN係等同於第1圖之致能信號EN。
根據本發明之一實施例，當閒置狀態Idle係為高邏輯位準且前置碼移位暫存器440先輸出最低有效位元(Least Significant Bit，LSB)時，既定數值PV係為0xAA，以利產生最多次數的邏輯轉換。根據本發明之另一實施例，當閒置狀態Idle係為高邏輯位準且前置碼移位暫存器440先輸出最高有效位元(Most Significant Bit，MSB)時，既定數值PV係為0x55，以利產生最多次數的邏輯轉換。
根據本發明之又一實施例，當閒置狀態Idle係為低邏輯位準且前置碼移位暫存器440先輸出最低有效位元(Least Significant Bit，LSB)時，既定數值PV係為0x55。根據本發明之又一實施例，當閒置狀態Idle係為低邏輯位準且前置碼移位暫存器440先輸出最高有效位元(Most Significant Bit，MSB)時，既定數值PV係為0xAA。
根據本發明之其他實施例，既定數值PV亦可為其他數值，在此僅以0x55以及0xAA作為說明解釋，並未以任何形式限定於此。
前置碼移位暫存器440根據第一移位信號SFT1，將既定數值PV進行移位而輸出為前置碼PRE。位元數比較器450將第一計數數值CV1與位元數P1相比，而產生前置碼致能信號ENPRE。
當第一計數數值CV1不大於位元數P1時，前置碼致能信號ENPRE係為第一邏輯位準，以致能前置碼位元計數器430繼續計數。當第一計數數值CV1大於位元數P1時，前置碼致能信號ENPRE係為第二邏輯位準且失能前置碼位元計數器430停止計數。
舉例來說，假設位元數P1係為32，代表第2圖所示之前置碼PRE具有32位元。位元計數器430根據致能信號EN而開始計數而輸出第一計數數值CV1以及第一移位信號SFT1，位元數比較器450將第一計數數值CV1與位元數P1相比。
當第一計數數值CV1不大於位元數P1時，位元數比較器450利用前置碼致能信號ENPRE控制位元計數器430繼續計數。前置碼移位暫存器440根據位元計數器430產生之第一移位信號SFT1，而將前置碼數值暫存器420所儲存之既定數值PV之最高有效位元或最低有效位元輸出為前置碼PRE。
當第一計數數值CV1大於位元數P1(在本實施例中，第一計數數值CV1係為33，位元數P1係為32)時，位元數比較器450利用前置碼致能信號ENPRE控制位元計數器430停止計數。
根據本發明之一實施例，由於前置碼數值暫存器420儲存對應位元數P1之既定數值PV，因此當前置碼數值暫存器420之每一位元輸出完成後，前置碼移位暫存器440隨即停止輸出前置碼PRE。根據本發明之另一實施例，當位元計數器430根據前置碼致能信號ENPRE停止計數時，位元計數器430同時停止產生第一移位信號SFT1。
第5圖係顯示根據本發明之一實施例所述之輸出裝置之方塊圖。如第5圖所示，輸出裝置500包括功能碼產生器510、查找表暫存器520以及查找表比較器530。根據本發明之一實施例，輸出裝置500結合第4圖之前置碼產生器400係對應至第1圖之第一輸出裝置111、第二輸出裝置112、…以及第N輸出裝置11N之一者。
如第5圖所示，功能碼產生器510包括功能碼數目暫存器511、功能碼暫存器512、功能碼計數器513、功能碼移位暫存器514以及功能碼數目比較器515。功能碼數目暫存器511用以儲存功能碼數目P2，功能碼暫存器512用以儲存功能碼數目P2之指令碼CC。
如第2圖之實施例所示，功能碼FNC包括4個指令碼，代表功能碼數目P2係為4。此外，功能碼暫存器512用以依序儲存第一指令碼CC1、第二指令碼CC2、第三指令碼CC3以及第四指令碼CC4。根據本發明之一些實施例，當功能碼FNC包括Y個指令碼時，功能碼數目暫存器511儲存之功能碼數目P2係為Y，功能碼暫存器512依序儲存Y個功能碼。
回到第5圖，功能碼計數器513根據第4圖之位元數比較器450所產生之前置碼致能信號ENPRE，而開始計數而產生第二計數數值CV2以及產生第二移位信號SFT2。功能碼移位暫存器514根據第二移位信號SFT2，依序輸出功能碼移位暫存器514儲存之指令碼CC。功能碼數目比較器515比較第二計數數值CV2以及功能碼數目P2，而產生功能碼致能信號ENFC。
如第2圖之實施例所示，當第二計數數值CV2係為1時，功能碼移位暫存器514輸出第一指令碼CC1；當第二計數數值CV2係為2時功能碼移位暫存器514輸出第二指令碼CC2，以此類推。
如第5圖所示，查找表暫存器520用以儲存查找表LUT。查找表比較器530根據功能碼致能信號ENFC以及查找表LUT，將指令碼CC及/或輸入資料DI轉換成對應的位元碼BTC。
根據本發明之一實施例，當第二計數數值CV2不大於功能碼數目P2時，查找表比較器530根據功能碼致能信號ENFC而操作於第一狀態，用以將指令碼CC轉換成對應的位元碼BTC。
根據本發明之另一實施例，當第二計數數值CV2大於功能碼數目P2時，查找表比較器530根據功能碼致能信號ENFC而操作於第二狀態，用以將輸入資料DI轉換成對應的位元碼BTC。
如第5圖所示，輸出裝置500更包括寬度計數器540、位元寬度比較器550以及位元產生器560。寬度計數器540根據時脈信號CLK，產生計數信號CNT。位元寬度比較器550根據計數信號CNT，產生半位元脈衝HBP以及全位元脈衝FBP，位元產生器560將位元碼BTC轉換為雙相標記碼BMC。
根據本發明之一實施例，當位元碼BTC係為邏輯1時，雙相標記碼BMC係於每半個週期切換一次，當位元碼BTC係為邏輯0時，雙相標記碼BMC係於每個週期切換一次。根據本發明之另一實施例，位元碼BTC係為邏輯0時，雙相標記碼BMC係於每半個週期切換一次，當位元碼BTC係為邏輯1時，雙相標記碼BMC係於每個週期切換一次。
如第3圖之輸出裝置300、第4圖之前置碼產生器400以及第5圖之輸出裝置500所示，前置碼產生器400根據致能信號EN而輸出前置碼PRE。當前置碼PRE輸出完成時，透過前置碼致能信號ENPRE致能輸出裝置500輸出功能碼FNC。當功能碼FNC輸出完成時，輸出裝置500根據功能碼致能信號ENFC而將輸入資料DI輸出為資料碼DTC，其中功能碼FNC以及資料碼DTC係為雙相標記碼BMC。
根據本發明之一實施例，當資料碼DTC傳輸完成時，輸出裝置500更輸出封包結尾EOP，其中封包結尾EOP係為雙相標記碼BMC。換句話說，除了前置碼PRE外，輸出裝置300輸出之轉移資料DT之功能碼FNC、資料碼DTC以及封包結尾EOP皆為雙相標記碼BMC。
回到第5圖，當設計者提供錯誤的功能碼查找表或 要變更設計時，可透過修改功能碼暫存器512所儲存之指令碼CC以及查找表暫存器520所儲存之查找表LUT即可符合要求。此外，使用者亦可透過修改功能碼數目暫存器511所儲存之功能碼數目P2、功能碼暫存器512所儲存之指令碼CC以及查找表暫存器520所儲存之查找表LUT，而符合各種不同的需求。
第6圖係顯示根據本發明之一實施例所述之位元碼以及雙相標記碼之關係圖。根據本發明之一實施例，第6圖之位元碼BTC係對應至第5圖之位元碼BTC，雙相標記碼BMC係對應至第5圖之雙相標記碼BMC。
如第6圖所示，位元碼BTC係為邏輯0以及邏輯1之組合。當位元碼BTC係為邏輯0時，雙相標記碼BMC係為每個週期轉換一次。當位元碼BTC係為邏輯1時，雙相標記碼BMC係於每半個週期轉換一次。
根據本發明之另一實施例，位元碼BTC係為邏輯0時，雙相標記碼BMC係於每半個週期切換一次，當位元碼BTC係為邏輯1時，雙相標記碼BMC係於每個週期切換一次。第6圖所示之實施例係用以說明解釋之用，並未以任何形式限定於此。
第7圖係顯示根據本發明之另一實施例所述之控制裝置之方塊圖。將第7圖之控制裝置700與第1圖之控制裝置100相比，控制裝置700更包括第一延遲產生器721、第二延遲產生器722、...、第N延遲產生器72N、第一多工器731、第二多工器732、....以及第N多工器73N。
第一延遲產生器721、第二延遲產生器722、...以及第N延遲產生器72N根據致能信號EN，分別計數第一延遲時間 DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN，而對應產生第一觸發信號TR1、第二觸發信號TR2、...以及第N觸發信號TRN。
根據本發明之一實施例，第一多工器731、第二多工器732、....以及第N多工器73N分別根據第一觸發信號TR1、第二觸發信號TR2、...以及第N觸發信號TRN，而將第一轉移資料DT1、第二轉移資料DT2、...以及第N轉移資料DTN提供至對應的第一通道CH1、第二通道CH2、...以及第N通道CHN，而為第一延遲轉移資料DDT1、第二延遲轉移資料DDT2、...以及第N延遲轉移資料DDTN。
根據本發明之另一實施例，當第一延遲產生器721、第二延遲產生器722、...以及第N延遲產生器72N尚未計數至第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN時，則不產生對應的第一觸發信號TR1、第二觸發信號TR2、...以及第N觸發信號TRN。
換句話說，第一轉移資料DT1、第二轉移資料DT2、...以及第N轉移資料DTN分別延遲第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN後，再提供至對應的第一通道CH1、第二通道CH2、...以及第N通道CHN。
根據本發明之一實施例，當第一延遲產生器721、第二延遲產生器722、...以及第N延遲產生器72N之任一者尚未計數至第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN時，第一多工器731、第二多工器732、....以及第N多工器73N將預設邏輯位準DL，提供至第一通道CH1、第二通道CH2、... 以及第N通道CHN之對應的一者。根據本發明之一實施例，預設邏輯位準DL可為高邏輯位準。根據本發明之另一實施例，預設邏輯位準DL可為低邏輯位準。
根據本發明之一實施例，第一延遲產生器721、第二延遲產生器722、...以及第N延遲產生器72N相互不同，且第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN相互不同。
根據本發明之另一實施例，第一延遲產生器721、第二延遲產生器722、...以及第N延遲產生器72N之至少二者係為相同，且第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN之至少二者係為相同。
換句話說，第一既定數目之輸出裝置共用第一延遲產生器所產生之第一延遲時間，第二既定數目之輸出裝置共用第二延遲產生器所產生之第二延遲時間。在此係以第7圖所示之實施例進行說明解釋，並非以任何形式限定於此。
第8圖係顯示根據本發明第7圖之實施例所述之延遲轉移資料之示意圖。將第8圖之延遲轉移資料800與第2圖之轉移資料200相比，延遲轉移資料800在前置碼PRE之前更包括延遲時間DLY。
根據本發明之一實施例，延遲轉移資料800係對應至第7圖之第一延遲轉移資料DDT1、第二延遲轉移資料DDT2、...以及第N延遲轉移資料DDTN，其中延遲時間DLY係對應至第7圖之第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN。換句話說，延遲轉移資料800較轉移資料200延後了延遲時 間DLY才開始提供前置碼PRE。
此外，如第7圖所示之實施例，第一轉移資料DT1、第二轉移資料DT2、...以及第N轉移資料DTN分別延後了第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN(對應至第8圖之延遲轉移資料800)，再將對應的前置碼PRE提供至對應的第一通道CH1、第二通道CH2、...以及第N通道CHN。
第9圖係顯示根據本發明之一實施例所述之延遲產生器之方塊圖。如第9圖所示，延遲產生器900包括延遲計數器910、延遲暫存器920以及延遲比較器930。延遲計數器910根據致能信號EN以及時脈信號CLK計數既定時間TM，延遲暫存器920用以儲存延遲時間DLY，延遲比較器930用以比較既定時間TM以及延遲時間DLY。根據本發明之一實施例，當既定時間TM等於延遲時間DLY時，延遲比較器930產生觸發信號TR。
根據本發明之一實施例，延遲產生器900係對應至第7圖之第一延遲產生器721、第二延遲產生器722、...以及第N延遲產生器72N之任一者。如第7圖以及第9圖所示，第一延遲產生器721、第二延遲產生器722、...以及第N延遲產生器72N之延遲計數器910根據致能信號EN以及時脈信號CLK，計數既定時間TM。
當第一延遲產生器721所計數之既定時間TM等於第一延遲時間DLY1時，第一延遲產生器721產生第一觸發信號TR1；當第二延遲產生器722所計數之既定時間TM等於第二延遲時間DLY2時，第二延遲產生器722產生第二觸發信號TR2，以此類推。
根據本發明之另一實施例，第9圖之延遲暫存器920用以儲存第7圖之第一延遲時間DLY1、第二延遲時間DLY2、... 以及第N延遲時間DLYN。當延遲計數器910所計數之既定時間TM等於第一延遲時間DLY1時，延遲比較器930產生第一觸發信號TR1；當延遲計數器910所計數之既定時間TM等於第二延遲時間DLY2時，延遲比較器930產生第二觸發信號TR2，以此類推。
第10圖係顯示根據本發明之另一實施例所述之輸出裝置之方塊圖。相較於第5圖之輸出裝置500，第10圖之輸出裝置1000更包括位元寬度暫存器1070。位元寬度暫存器1070儲存位元寬度比Q，位元寬度比較器550更根據計數信號CNT以及位元寬度比Q，產生半位元脈衝HBP以及全位元脈衝FBP。根據本發明之另一實施例，第4圖之前置碼產生器400結合第10圖之輸出裝置1000係對應至第1圖或第7圖之第一輸出裝置111、第二輸出裝置112、...以及第N輸出裝置11N之一者。
第11A-11B圖係顯示根據本發明第10圖之實施例所述之雙相標記碼之波形圖。如第11A圖所示，當位元寬度比Q係為1時，代表雙相標記碼BMC之邏輯0以及邏輯1之位元寬度比係為1：1。因此，雙相標記碼BMC之邏輯0之位元寬度係與邏輯1之位元寬度相同。
如第11B圖所示，當位元寬度比Q係為1.6時，代表雙相標記碼BMC之邏輯0之位元寬度係為邏輯1之位元寬度之1.6倍。換句話說，雙相標記碼BMC之邏輯0之位元寬度係大於邏輯1之位元寬度。
如第11A-11B圖之實施例所示，邏輯1之位元寬度係為固定，位元寬度比Q係用以調整邏輯0之位元寬度。根據本發明之一實施例，位元寬度比Q係大於1且小於2。根據本發明之其他實 施例，亦可將邏輯0之位元寬度固定，位元寬度比Q用以調整邏輯1之位元寬度。
回到第10圖，第10圖之位元寬度比較器550係根據位元寬度比Q，而調整全位元脈衝FBP與半位元脈衝HBP之比例，進而達成調整雙相標記碼BMC之邏輯0與邏輯1之位元寬度比。根據本發明之一實施例，全位元脈衝FBP之週期與半波週期脈衝HBP之週期的比例係等於位元寬度比Q。
回到第7圖，由於至少二相互不同之第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN，使得第一通道CH1、第二通道CH2、...以及第N通道CHN上之顯示單元的導通時間得以錯開。此外，第一轉移資料DT1、第二轉移資料DT2、...以及第N轉移資料DTN之位元寬度比Q並非為1，使得不同的轉移資料之轉換時間係為不同。因此，不同的顯示單元之導通時間得以進一步錯開，進而減輕顯示裝置之供應電壓產生電壓降的程度。
第12圖係顯示根據本發明之一實施例所述之控制方法之流程圖。以下針對第12圖之控制方法1200之敘述，將搭配第7圖之控制裝置700以利詳細說明。
首先，根據致能信號EN，利用第7圖之第一輸出裝置711、第二輸出裝置712、...以及第N多工器73N，產生第一轉移資料DT1、第二轉移資料DT2、...以及第N轉移資料DTN(步驟S1210)。
如第3圖、第4圖以及第5圖之實施例所示，根據致能信號EN，依序產生前置碼PRE、功能碼FNC、資料碼DTC以及 封包結尾EOP之轉移資料DT。如第3圖、第4圖以及第10圖之實施例所示，根據致能信號EN以及位元寬度比Q，產生之功能碼FNC、資料碼DTC以及封包結尾EOP之邏輯0以及邏輯1之位元寬度比係為位元寬度比Q。
回到第12圖，根據致能信號EN，利用第7圖之第一延遲產生器721、第二延遲產生器722、...以及第N延遲產生器72N計數第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN，而分別產生第一觸發信號TR1、第二觸發信號TR2、...以及第N觸發信號TRN(步驟S1220)。
如第9圖之實施例所示，計數既定時間TM，且當既定時間TM等於延遲時間DLY(對應至第7圖之第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN)時，產生觸發信號TR(對應至第7圖之第一觸發信號TR1、第二觸發信號TR2、...以及第N觸發信號TRN)。
回到第12圖，根據第一觸發信號TR1、第二觸發信號TR2、...以及第N觸發信號TRN，利用第一多工器731、第二多工器732、....以及第N多工器73N將第一轉移資料DT1、第二轉移資料DT2、...以及第N轉移資料DTN分別提供至顯示裝置10之對應的第一通道CH1、第二通道CH2、...以及第N通道CHN(步驟S1230)。
如第7圖之實施例所示，由於第一延遲產生器721、第二延遲產生器722、...以及第N延遲產生器72N用以計數第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN而對應產生第一觸發信號TR1、第二觸發信號TR2、...以及 第N觸發信號TRN，因此第一多工器731、第二多工器732、....以及第N多工器73N分別延後第一延遲時間DLY1、第二延遲時間DLY2、...以及第N延遲時間DLYN，才將第一轉移資料DT1、第二轉移資料DT2、...以及第N轉移資料DTN分別提供至第一通道CH1、第二通道CH2、...以及第N通道CHN，進而減輕顯示裝置之供應電壓產生電壓降的程度。
本發明在此提出使用者可定義之前置碼以及功能碼之控制裝置以及控制方法，透過可重新定義前置碼以及功能碼，使得控制裝置以及控制方法可適用於不同的需求。此外，本發明更提出分時導通不同通道之顯示單元以降低電阻電壓降之控制裝置以及控制方法，透過錯開不同顯示裝置之不同通道接收到前置碼的時間以及調整邏輯0與邏輯1之位元寬度比，以減少同時導通之顯示單元之數目，進而降低顯示裝置之供應電壓產生壓降的程度。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範 圍及實施例的組合。
100,700:控制裝置
10:顯示裝置
111:第一輸出裝置
112:第二輸出裝置
11N:第N輸出裝置
200:轉移資料
300,500,1000:輸出裝置
310,400:前置碼產生器
320:功能碼產生器
420:前置碼數值暫存器
430:位元計數器
440:前置碼移位暫存器
450:位元數比較器
510:功能碼產生器
511:功能碼數目暫存器
512:功能碼暫存器
513:功能碼計數器
514:功能碼移位暫存器
515:功能碼數目比較器
520:查找表暫存器
530:查找表比較器
540:寬度計數器
550:位元寬度比較器
560:位元產生器
721:第一延遲產生器
722:第二延遲產生器
72N:第N延遲產生器
731:第一多工器
732:第二多工器
73N:第N多工器
800:延遲轉移資料
900:延遲產生器
910:延遲計數器
920:延遲暫存器
930:延遲比較器
1070:位元寬度暫存器
1200:控制方法
EN:致能信號
CH1:第一通道
CH2:第二通道
CHN:第N通道
DI:輸入資料
DI1:第一輸入資料
DI2:第二輸入資料
DIN:第N輸入資料
DT1:第一轉移資料
DT2:第二轉移資料
DTN:第N轉移資料
PRE:前置碼
FNC:功能碼
DTC:資料碼
EOP:封包結尾
CC:指令碼
CC1:第一指令碼
CC2:第二指令碼
CC3:第三指令碼
CC4:第四指令碼
D1:第一資料
D2:第二資料
DM:第M資料
Idle:閒置狀態
P1:位元數
P2:功能碼數目
PV:既定數值
ENPRE:前置碼致能信號
ENFC:功能碼致能信號
CV1:第一計數數值
CV2:第二計數數值
SFT1:第一移位信號
SFT2:第二移位信號
BTC:位元碼
BMC:雙相標記碼
CLK:時脈信號
CNT:計數信號
HBP:半位元脈衝
FBP:全位元脈衝
LUT:查找表
DL:預設邏輯位準
DLY:延遲時間
DLY1:第一延遲時間
DLY2:第二延遲時間
DLYN:第N延遲時間
TR1:第一觸發信號
TR2:第二觸發信號
TRN:第N觸發信號
DDT1:第一延遲轉移資料
DDT2:第二延遲轉移資料
DDTN:第N延遲轉移資料
TM:既定時間
TR:觸發信號
Q:位元寬度比
S1210~S1230:步驟流程
第1圖係顯示根據本發明之一實施例所述之控制裝置之方塊圖； 第2圖係顯示根據本發明之一實施例所述之轉移資料之示意圖； 第3圖係顯示根據本發明之一實施例所述之輸出裝置之方塊圖； 第4圖係顯示根據本發明之一實施例所述之前置碼產生器之方塊圖； 第5圖係顯示根據本發明之一實施例所述之輸出裝置之方塊圖； 第6圖係顯示根據本發明之一實施例所述之位元碼以及雙相標記碼之關係圖； 第7圖係顯示根據本發明之另一實施例所述之控制裝置之方塊圖； 第8圖係顯示根據本發明第7圖之實施例所述之延遲轉移資料之示意圖； 第9圖係顯示根據本發明之一實施例所述之延遲產生器之方塊圖； 第10圖係顯示根據本發明之另一實施例所述之輸出裝置之方塊圖； 第11A-11B圖係顯示根據本發明第10圖之實施例所述之雙相標記碼之波形圖；以及 第12圖係顯示根據本發明之一實施例所述之控制方法之流程圖。
100:控制裝置
10:顯示裝置
111:第一輸出裝置
112:第二輸出裝置
11N:第N輸出裝置
EN:致能信號
CH1:第一通道
CH2:第二通道
CHN:第N通道
DI1:第一輸入資料
DI2:第二輸入資料
DIN:第N輸入資料
DT1:第一轉移資料
DT2:第二轉移資料
DTN:第N轉移資料

Claims (10)

  1. 一種控制裝置，用以驅動一顯示裝置，其中上述顯示裝置包括一第一通道，包括： 一第一輸出裝置，根據一致能信號，輸出一第一轉移資料至上述第一通道，其中上述第一轉移資料包括一前置碼以及一功能碼，其中上述第一輸出裝置更包括： 一前置碼產生器，根據上述前置碼之一位元數，將上述位元數之一既定數值輸出為上述前置碼，其中上述位元數以及上述既定數值係由一使用者所定義；以及 一功能碼產生器，根據一查找表，將一功能碼數目之指令碼分別轉換為一位元碼，其中上述功能碼數目之上述位元碼輸出為上述功能碼，其中上述指令碼以及上述位元碼之對應關係由上述使用者所定義且儲存於上述查找表。
  2. 如請求項1之控制裝置，其中上述前置碼產生器包括： 一前置碼位元數暫存器，用以儲存上述位元數； 一前置碼數值暫存器，用以儲存上述既定數值； 一位元計數器，根據上述致能信號以及一前置碼致能信號，進行計數而產生一第一計數數值以及一第一移位信號； 一前置碼移位暫存器，根據上述第一移位信號，將上述既定數值進行移位而輸出為上述前置碼；以及 一位元數比較器，將上述第一計數數值與上述位元數相比而產生上述前置碼致能信號，其中當上述第一計數數值不大於上述位元數時，上述前置碼致能信號致能上述前置碼位元計數器計數以及產生上述第一移位信號，其中當上述第一計數數值大於上述位元數時，上述前置碼致能信號失能上述前置碼位元計數器計數以及產生上述第一移位信號。
  3. 如請求項2之控制裝置，其中上述功能碼產生器包括： 一功能碼數目暫存器，用以儲存上述功能碼數目； 一功能碼暫存器，用以儲存上述功能碼數目之指令碼； 一功能碼計數器，其中當上述第一計數數值大於上述位元數時，上述功能碼計數器進行計數而產生一第二計數數值以及一第二移位信號； 一功能碼移位暫存器，根據上述第二移位信號，依序輸出上述功能碼暫存器儲存之上述指令碼；以及 一功能碼數目比較器，比較上述第二計數數值以及上述功能碼數目而產生一功能碼致能信號； 其中上述第一輸出裝置更包括： 一查找表暫存器，儲存上述查找表；以及 一查找表比較器，根據上述功能碼致能信號，利用上述查找表將上述指令碼轉換成對應的上述位元碼，其中當上述第二計數數值不大於上述功能碼數目時，上述查找表比較器將上述指令碼轉換成對應的上述位元碼，其中當上述第二計數數值大於上述功能碼數目時，上述查找表比較器停止接收上述指令碼。
  4. 如請求項3之控制裝置，其中上述第一轉移資料更包括一資料碼，其中上述第一輸出裝置更包括： 一位元產生器，將上述查找表比較器輸出之上述位元碼轉換為一雙相標記碼，其中當上述位元碼係為一第一邏輯位準時，上述雙相標記碼係於每半個週期切換一次，其中當上述位元碼係為一第二邏輯位準時，上述雙相標記碼係於每個週期切換一次。
  5. 如請求項4之控制裝置，其中上述顯示裝置更包括一第二通道，其中上述控制裝置更包括： 一第二輸出裝置，根據上述致能信號，輸出一第二轉移資料至上述第二通道，其中上述第二轉移資料包括上述前置碼、上述功能碼以及上述資料碼，其中上述第二輸出裝置係與上述第一輸出裝置相同； 一第一延遲產生器，根據上述致能信號，計數一第一延遲時間而產生一第一觸發信號； 一第二延遲產生器，根據上述致能信號，計數一第二延遲時間而產生一第二觸發信號； 一第一多工器，根據上述第一觸發信號，將上述第一轉移資料提供至上述第一通道；以及 一第二多工器，根據上述第二觸發信號，將上述第二轉移資料提供至上述第二通道。
  6. 如請求項5之控制裝置，其中上述第一輸出裝置以及上述第二輸出裝置之一者更包括： 一位元寬度暫存器，儲存一位元寬度比； 一寬度計數器，根據一系統時脈，產生一計數信號；以及 一位元寬度比較器，根據上述位元寬度比以及上述計數信號，產生一半位元脈衝以及一全位元脈衝，其中上述全位元脈衝之週期以及上述半位元脈衝之週期的比例係為上述位元寬度比。
  7. 如請求項6之控制裝置，其中當上述位元碼係為上述第一邏輯位準時，上述位元產生器根據上述半位元脈衝產生每半個週期切換一次之上述雙相標記碼。
  8. 一種控制方法，用以驅動一顯示裝置，其中上述控制方法包括： 根據一致能信號，輸出一第一轉移資料至上述顯示裝置之一第一通道，其中上述第一轉移資料包括一前置碼以及一功能碼，其中上述根據上述致能信號輸出上述第一轉移資料至上述顯示裝置之上述第一通道之步驟更包括： 根據上述前置碼之一位元數，將上述位元數之一既定數值輸出為上述前置碼，其中上述位元數以及上述既定數值係由一使用者所定義；以及 根據一查找表，將一功能碼數目之指令碼分別轉換為一位元碼； 其中上述功能碼數目之上述位元碼輸出為上述功能碼，其中上述指令碼以及上述位元碼之對應關係由上述使用者所定義且儲存於上述查找表。
  9. 如請求項8之控制方法，其中上述根據上述前置碼之上述位元數將上述位元數之上述既定數值輸出為上述前置碼之步驟更包括： 利用一前置碼位元數暫存器儲存上述位元數； 利用一前置碼數值暫存器儲存上述既定數值； 當一第一計數數值不大於上述位元數時，對上述第一計數數值進行累加以及產生一第一移位信號； 當上述第一計數數值大於上述位元數時，停止累加上述第一計數數值且停止產生第一移位信號；以及 根據上述第一移位信號，將上述既定數值進行移位而輸出為上述前置碼。
  10. 如請求項9之控制方法，其中上述根據上述查找表將上述功能碼數目之指令碼分別轉換為上述位元碼之步驟包括： 利用一功能碼數目暫存器儲存上述功能碼數目； 利用一功能碼暫存器儲存上述功能碼數目之指令碼； 當上述第一計數數值大於上述位元數時，對一第二計數數值進行累加以及產生一第二移位信號； 根據上述第二移位信號，依序輸出上述功能碼暫存器儲存之上述指令碼；以及 當上述第二計數數值不大於上述功能碼數目時，根據一查找表將上述指令碼轉換成對應的上述位元碼。
TW111116315A 2022-04-29 2022-04-29 控制裝置及其控制方法 TWI818529B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111116315A TWI818529B (zh) 2022-04-29 2022-04-29 控制裝置及其控制方法
CN202211471322.5A CN116978328A (zh) 2022-04-29 2022-11-23 控制装置及其控制方法
US18/309,619 US20230351942A1 (en) 2022-04-29 2023-04-28 Control device and control method for turning on different channels of display unit in time division to reduce voltage drop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111116315A TWI818529B (zh) 2022-04-29 2022-04-29 控制裝置及其控制方法

Publications (2)

Publication Number Publication Date
TWI818529B true TWI818529B (zh) 2023-10-11
TW202343404A TW202343404A (zh) 2023-11-01

Family

ID=88481987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116315A TWI818529B (zh) 2022-04-29 2022-04-29 控制裝置及其控制方法

Country Status (3)

Country Link
US (1) US20230351942A1 (zh)
CN (1) CN116978328A (zh)
TW (1) TWI818529B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200839723A (en) * 2007-03-26 2008-10-01 Sanyo Electric Co Liquid crystal driving device
CN102135867A (zh) * 2010-01-21 2011-07-27 联阳半导体股份有限公司 资料处理模块及其方法
TW201331925A (zh) * 2012-01-19 2013-08-01 Sitronix Technology Corp 傳輸介面與傳輸方法及其驅動電路與顯示裝置及電子裝置
US20200401732A1 (en) * 2019-06-19 2020-12-24 Samsung Display Co., Ltd. Electronic device with display panel copy protection module and method for determining duplicate display panel
TW202144992A (zh) * 2020-01-07 2021-12-01 美商複合光子股份有限公司 顯示器系統及操作顯示器系統的方法
TW202207194A (zh) * 2020-08-05 2022-02-16 友達光電股份有限公司 源極驅動器及其通道選擇方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200839723A (en) * 2007-03-26 2008-10-01 Sanyo Electric Co Liquid crystal driving device
CN102135867A (zh) * 2010-01-21 2011-07-27 联阳半导体股份有限公司 资料处理模块及其方法
TW201331925A (zh) * 2012-01-19 2013-08-01 Sitronix Technology Corp 傳輸介面與傳輸方法及其驅動電路與顯示裝置及電子裝置
US20200401732A1 (en) * 2019-06-19 2020-12-24 Samsung Display Co., Ltd. Electronic device with display panel copy protection module and method for determining duplicate display panel
TW202144992A (zh) * 2020-01-07 2021-12-01 美商複合光子股份有限公司 顯示器系統及操作顯示器系統的方法
TW202207194A (zh) * 2020-08-05 2022-02-16 友達光電股份有限公司 源極驅動器及其通道選擇方法

Also Published As

Publication number Publication date
CN116978328A (zh) 2023-10-31
TW202343404A (zh) 2023-11-01
US20230351942A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
JP4213127B2 (ja) ソースドライバ、ソースドライバアレー、ソースドライバアレーを備えたドライバ、およびドライバを備えた表示装置
CN104011783B (zh) 具有改进的串行总线的低成本led驱动器
TWI380740B (en) Control system for multiple fluorescent lamps and method for controlling system with multiple fluorescent lamps
TW201330691A (zh) Led移相調光電路及其方法
US20060066356A1 (en) Latch clock generation circuit and serial-parallel conversion circuit
CN103165075B (zh) 发光二极管的驱动电路及其方法
US20110102406A1 (en) Gate driver and operating method thereof
CN101516152A (zh) 一种实现同步刷新的系统和方法
CN104464613B (zh) 发光二极管驱动系统及控制方法
TWI818529B (zh) 控制裝置及其控制方法
CN104424888A (zh) 显示面板及其驱动方法、以及电子设备
TWI818528B (zh) 控制裝置及其控制方法
CN109686317B (zh) 显示设备及其操作方法
CN104376809A (zh) 源极驱动器与降低其中峰值电流的方法
KR102281469B1 (ko) 저전력 기능을 갖는 고주파 다채널 pwm 제어장치
TWI425878B (zh) 發光二極體的驅動電路
CN103347337A (zh) 一种led驱动集成电路的脉冲宽度调制方法
CN116312387A (zh) 一种栅极驱动电路及其驱动方法、显示面板
KR920009052B1 (ko) 직·병렬 변환 회로와 그것을 사용한 표시 구동 장치
CN100544172C (zh) 切换式电压转换器的工作频率产生方法与电路
CN107093400A (zh) Led显示装置及其驱动方法
CN206849474U (zh) Led显示装置
TWI412230B (zh) 暫存電路
CN116052588B (zh) 一种oled显示器的多级频率调节方法及装置
US8154496B2 (en) Liquid crystal display drive circuit