TWI814516B - 半導體裝置以及半導體記憶裝置 - Google Patents

半導體裝置以及半導體記憶裝置 Download PDF

Info

Publication number
TWI814516B
TWI814516B TW111129068A TW111129068A TWI814516B TW I814516 B TWI814516 B TW I814516B TW 111129068 A TW111129068 A TW 111129068A TW 111129068 A TW111129068 A TW 111129068A TW I814516 B TWI814516 B TW I814516B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
conductive
oxide semiconductor
protective film
Prior art date
Application number
TW111129068A
Other languages
English (en)
Other versions
TW202339275A (zh
Inventor
岡嶋睦
斉藤信美
池田圭司
野田光太郎
秋田貴誉
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Application granted granted Critical
Publication of TWI814516B publication Critical patent/TWI814516B/zh
Publication of TW202339275A publication Critical patent/TW202339275A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

實施方式提供一種可抑制可靠性的降低的半導體裝置以及半導體記憶裝置。實施方式的半導體裝置包括：氧化物半導體層，沿第一方向延伸；閘極電極，於與第一方向交叉的第二方向上與氧化物半導體層重疊；閘極絕緣膜，設置於閘極電極與氧化物半導體層之間；第一導電層，於第一方向上設置於氧化物半導體層之上並且包含導電性氧化物；第二導電層，於第一方向上設置於第一導電層之上並且包含金屬元素；第一保護膜，與第二導電層的側面相接觸；以及第二保護膜，與第一導電層的側面或上表面的至少一部分相接觸。第一保護膜及第二保護膜分別包含氧的擴散係數較第二導電層小的材料。

Description

半導體裝置以及半導體記憶裝置
本發明的實施方式是有關於一種半導體裝置以及半導體記憶裝置。
[相關申請案的參照]
本申請案享有以日本專利申請案2022-045940號(申請日：2022年3月22日)為基礎申請案的優先權。本申請案藉由參照該基礎申請案而包含基礎申請案的全部內容。
使用一種半導體記憶裝置，其具有位元線、字元線以及與該些連接的記憶單元(電晶體及電容器)。藉由選擇位元線與字元線並施加電壓，可針對記憶單元寫入、讀取資料。
本發明所欲解決之課題在於提供一種可抑制可靠性的降低的半導體裝置以及半導體記憶裝置。
實施方式的半導體裝置包括：氧化物半導體層，沿第一方向延伸；閘極電極，於與第一方向交叉的第二方向上與氧化物半導體層重疊；閘極絕緣膜，設置於閘極電極與氧化物半導體層之間；第一導電層，於第一方向上設置於氧化物半導體層之上並且包含導電性氧化物；第二導電層，於第一方向上設置於第一導 電層之上並且包含金屬元素；第一保護膜，與第二導電層的側面相接觸；以及第二保護膜，與第一導電層的側面或上表面的至少一部分相接觸。第一保護膜及第二保護膜分別包含氧的擴散係數較第二導電層小的材料。
實施方式的半導體裝置包括：氧化物半導體層，沿第一方向延伸；閘極電極，於與所述第一方向交叉的第二方向上與所述氧化物半導體層重疊；閘極絕緣膜，設置於所述閘極電極與所述氧化物半導體層之間；第一導電層，於所述第一方向上設置於所述氧化物半導體層之上並且包含導電性氧化物；第二導電層，於所述第一方向上設置於所述第一導電層的一部分之上並且包含金屬元素；以及保護膜，與所述第二導電層的側面相接觸。
實施方式的半導體記憶裝置包括：氧化物半導體層，沿第一方向延伸；閘極電極，於與所述第一方向交叉的第二方向上與所述氧化物半導體層重疊；閘極絕緣膜，設置於所述閘極電極與所述氧化物半導體層之間；第一導電層，於所述第一方向上設置於所述氧化物半導體層之上並且包含導電性氧化物；第二導電層，於所述第一方向上設置於所述第一導電層之上並且包含金屬元素；第一保護膜，與所述第二導電層的側面相接觸；第二保護膜，與所述第一導電層的側面或上表面的至少一部分相接觸；以及電容器，設置於所述氧化物半導體層之下並且電性連接於所述氧化物半導體層，所述第一保護膜及所述第二保護膜分別包含氧的擴散係數較所述第二導電層小的材料。
實施方式的半導體記憶裝置包括：氧化物半導體層，沿第一方向延伸；閘極電極，於與所述第一方向交叉的第二方向上與所述氧化物半導體層重疊；閘極絕緣膜，設置於所述閘極電極與所述氧化物半導體層之間；第一導電層，於所述第一方向上設置於所述氧化物半導體層之上並且包含導電性氧化物；第二導電層，於所述第一方向上設置於所述第一導電層的一部分之上並且包含金屬元素；保護膜，與所述第二導電層的側面相接觸；以及電容器，設置於所述氧化物半導體層之下並且電性連接於所述氧化物半導體層。
10:半導體基板
11:電路
20:電容器
21:電導體
22:絕緣膜
23:導電體
24:電導體
25:電導體
32:導電性氧化物層
33:導電體
34:絕緣層
35:絕緣層
40:場效應電晶體
41:氧化物半導體層
41a:凸部
42:導電層
43:絕緣層
45:絕緣層
51:導電性氧化物層
51a:凸部
51b:凸部
52:導電層
53:絕緣層
54:保護膜
55:保護膜
56:保護膜
57:導電層
57a:凸部
57b:凸部
58:層
63:絕緣層
64:絕緣層
411:側面
431:側面
511:凹凸面(階差面)
511a:表面
511b:表面
511c:表面
BLm:位元線
BLm+1:位元線
BLm+2:位元線
D1:凹部
MC:記憶單元
MCP:記憶電容器
MTR:記憶電晶體
TH:開口
TH1:面
WLn:字元線
WLn+1:字元線
WLn+2:字元線
圖1是用於說明記憶單元陣列的電路結構例的電路圖。
圖2是用於說明半導體記憶裝置的結構例的剖面示意圖。
圖3是用於說明記憶單元陣列的結構例的剖面示意圖。
圖4是用於說明記憶單元陣列的第一結構例的剖面示意圖。
圖5是用於說明第一結構例的製造方法例的剖面示意圖。
圖6是用於說明第一結構例的製造方法例的剖面示意圖。
圖7是用於說明第一結構例的製造方法例的剖面示意圖。
圖8是用於說明第一結構例的製造方法例的剖面示意圖。
圖9是用於說明第一結構例的製造方法例的剖面示意圖。
圖10是用於說明第一結構例的製造方法例的剖面示意圖。
圖11是用於說明第一結構例的製造方法例的剖面示意圖。
圖12是用於說明第一結構例的製造方法例的剖面示意圖。
圖13是用於說明記憶單元陣列的第二結構例的剖面示意圖。
圖14是用於說明記憶單元陣列的第二結構例的剖面示意圖。
圖15是用於說明第二結構例的製造方法例的剖面示意圖。
圖16是用於說明第二結構例的製造方法例的剖面示意圖。
圖17是用於說明記憶單元陣列的第三結構例的剖面示意圖。
圖18是用於說明第三結構例的製造方法例的剖面示意圖。
圖19是用於說明第三結構例的製造方法例的剖面示意圖。
圖20是用於說明第三結構例的製造方法例的剖面示意圖。
圖21是用於說明第三結構例的製造方法例的剖面示意圖。
圖22是用於說明第三結構例的製造方法例的剖面示意圖。
圖23是用於說明第三結構例的製造方法例的剖面示意圖。
圖24是用於說明第三結構例的製造方法例的剖面示意圖。
圖25是用於說明記憶單元陣列的第四結構例的剖面示意圖。
圖26是用於說明第四結構例的製造方法例的剖面示意圖。
圖27是用於說明第四結構例的製造方法例的剖面示意圖。
圖28是用於說明第四結構例的製造方法例的剖面示意圖。
圖29是用於說明第四結構例的製造方法例的剖面示意圖。
圖30是用於說明第四結構例的製造方法例的剖面示意圖。
圖31是用於說明第四結構例的製造方法例的剖面示意圖。
圖32是用於說明第四結構例的製造方法例的剖面示意圖。
圖33是用於說明記憶單元陣列的第五結構例的剖面示意圖。
圖34是用於說明第五結構例的製造方法例的剖面示意圖。
圖35是用於說明第五結構例的製造方法例的剖面示意圖。
圖36是用於說明第五結構例的製造方法例的剖面示意圖。
圖37是用於說明第五結構例的製造方法例的剖面示意圖。
圖38是用於說明第五結構例的製造方法例的剖面示意圖。
圖39是用於說明第五結構例的製造方法例的剖面示意圖。
圖40是用於說明第五結構例的製造方法例的剖面示意圖。
圖41是用於說明記憶單元陣列的第六結構例的剖面示意圖。
圖42是用於說明記憶單元陣列的第六結構例的剖面示意圖。
圖43是用於說明第六結構例的製造方法例的剖面示意圖。
圖44是用於說明第六結構例的製造方法例的剖面示意圖。
圖45是用於說明第六結構例的製造方法例的剖面示意圖。
圖46是用於說明第六結構例的製造方法例的剖面示意圖。
圖47是用於說明記憶單元陣列的第七結構例的剖面示意圖。
圖48是用於說明記憶單元陣列的第七結構例的剖面示意圖。
圖49是用於說明記憶單元陣列的第七結構例的剖面示意圖。
圖50是用於說明記憶單元陣列的第七結構例的剖面示意圖。
圖51是用於說明記憶單元陣列的第七結構例的剖面示意圖。
圖52是用於說明記憶單元陣列的第七結構例的剖面示意圖。
圖53是用於說明記憶單元陣列的第七結構例的剖面示意圖。
圖54是用於說明記憶單元陣列的第七結構例的剖面示意圖。
圖55是用於說明記憶單元陣列的第七結構例的剖面示意圖。
圖56是用於說明第七結構例的製造方法例的剖面示意圖。
圖57是用於說明第七結構例的製造方法例的剖面示意圖。
圖58是用於說明記憶單元陣列的第八結構例的剖面示意圖。
圖59是用於說明記憶單元陣列的第八結構例的剖面示意圖。
圖60是用於說明第八結構例的製造方法例的剖面示意圖。
圖61是用於說明第八結構例的製造方法例的剖面示意圖。
圖62是用於說明第八結構例的製造方法例的剖面示意圖。
圖63是用於說明第八結構例的製造方法例的剖面示意圖。
圖64是用於說明第八結構例的製造方法例的剖面示意圖。
圖65是用於說明第八結構例的製造方法例的剖面示意圖。
圖66是用於說明記憶單元陣列的第九結構例的剖面示意圖。
圖67是用於說明記憶單元陣列的第九結構例的剖面示意圖。
圖68是用於說明記憶單元陣列的第九結構例的剖面示意圖。
圖69是用於說明記憶單元陣列的第九結構例的剖面示意圖。
圖70是用於說明記憶單元陣列的第九結構例的剖面示意圖。
圖71是用於說明記憶單元陣列的第九結構例的剖面示意圖。
圖72是用於說明記憶單元陣列的第九結構例的剖面示意圖。
圖73是用於說明記憶單元陣列的第九結構例的剖面示意圖。
圖74是用於說明第九結構例的製造方法例的剖面示意圖。
圖75是用於說明第九結構例的製造方法例的剖面示意圖。
以下，參照圖式對實施方式進行說明。圖式中記載的各 構成元件的厚度與平面尺寸的關係、各構成元件的厚度的比率等有時與實物不同。上下方向有時與遵循重力加速度的上下方向不同。另外，於實施方式中，對實質上相同的構成元件標註相同的符號，並適宜省略說明。
於本說明書中，所謂「連接」，不僅包含物理連接亦包含電性連接，除特別指定的情況以外，不僅包含直接連接，亦包含間接連接。
實施方式的半導體記憶裝置為動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)，具有記憶單元陣列。
圖1是用於說明記憶單元陣列的電路結構例的電路圖。圖1中圖示出多個記憶單元MC、多條字元線WL(字元線WLn、字元線WLn+1、字元線WLn+2，n為整數)、多條位元線BL(位元線BLm、位元線BLm+1、位元線BLm+2，m為整數)。
多個記憶單元MC於矩陣方向上排列，形成記憶單元陣列。各個記憶單元MC包括作為場效應電晶體(Field Effect Transistor，FET)的記憶電晶體MTR與記憶電容器MCP。記憶電晶體MTR的閘極與對應的字元線WL連接，源極或汲極的其中一者與對應的位元線BL連接。記憶電容器MCP的其中一個電極與記憶電晶體MTR的源極或汲極的另一者連接，另一個電極與未圖示但供給特定電位的電源線連接。記憶單元MC可藉由基於字元線WL的記憶電晶體MTR的開關，自位元線BL向記憶電容器MCP蓄積電荷來保持資料。多個記憶單元MC的數量並不限定於 圖1所示的數量。
圖2是用於說明半導體記憶裝置的結構例的剖面示意圖，表示半導體記憶裝置的包含Y軸及與Y軸正交的Z軸的Y-Z剖面的一部分。
圖2所示的半導體記憶裝置包括半導體基板10、電路11、電導體21、絕緣膜22、導電體23、電導體24、電導體25、導電性氧化物層32、導電體33、絕緣層34、絕緣層35、氧化物半導體層41、導電層42、絕緣層43、絕緣層45、導電性氧化物層51、導電層52、絕緣層63。
電路11構成例如感測放大器等周邊電路。電路11具有例如P通道型場效應電晶體(P channel Field Effect Transistor，Pch-FET)、N通道型場效應電晶體(N channel Field Effect Transistor Nch-FET)等場效應電晶體。電路11的場效應電晶體例如能夠使用單晶矽基板等半導體基板10來形成，Pch-FET及Nch-FET於半導體基板10具有通道區域、源極區域及汲極區域。再者，半導體基板10可具有P型的導電型。再者，為方便起見，圖2中圖示出電路11的場效應電晶體。
電導體21、絕緣膜22、電導體24、及電導體25形成電容器20。電容器20是記憶單元MC的記憶電容器MCP。圖2中圖示出四個電容器20，但電容器20的數量並不限定於四個。
電容器20是所謂的柱型電容器、氣缸型電容器等三維電容器。電導體21具有作為記憶電容器MCP的第一電極的功能。 絕緣膜22具有作為記憶電容器MCP的電介質層的功能。導電體23具有作為記憶電容器MCP的第二電極的功能。電導體24設置於電導體21與絕緣膜22之間。電導體25設置於絕緣膜22與絕緣層34之間以及絕緣膜22與導電體23之間。
電導體21例如包含非晶矽等材料。絕緣膜22例如包含氧化鉿等材料。導電體23、電導體24、及電導體25例如包含鎢、氮化鈦等材料。
導電性氧化物層32設置於電導體21之上。導電性氧化物層32例如包含銦-錫-氧化物(Indium Tin Oxide，ITO)等金屬氧化物。
導電體33與電路11電性連接。導電體33具有作為通路的功能。導電體33例如包含銅。
絕緣層34例如設置於多個電容器20間。絕緣層34例如包含矽與氧。
絕緣層35設置於絕緣層34之上。絕緣層35例如包含矽與氮。
氧化物半導體層41、導電層42、及絕緣層43形成場效應電晶體40。場效應電晶體40是記憶單元MC的記憶電晶體MTR。場效應電晶體40設置於電容器20的上方。
氧化物半導體層41例如是沿Z軸方向延伸的柱狀體。氧化物半導體層41形成場效應電晶體40的通道。氧化物半導體層41例如包含銦(In)。氧化物半導體層41例如包含氧化銦與氧 化鎵、氧化銦與氧化鋅、或者氧化銦與氧化錫。作為一例，包含含有銦、鎵、及鋅的氧化物(銦-鎵-鋅-氧化物)、即所謂的IGZO(InGaZnO)。
氧化物半導體層41的Z軸方向的一端經由導電性氧化物層51而與導電層52連接，而作為場效應電晶體40的源極或汲極的其中一者發揮功能，另一端與導電性氧化物層32連接，而作為場效應電晶體40的源極或汲極的另一者發揮功能。此時，導電性氧化物層32設置於電容器20的電導體21與場效應電晶體40的氧化物半導體層41之間，而作為場效應電晶體40的源極電極或汲極電極中的另一者發揮功能。導電性氧化物層32與場效應電晶體40的氧化物半導體層41同樣地包含金屬氧化物，因此可減少場效應電晶體40與導電性氧化物層32的連接電阻。
導電層42沿Y軸方向延伸。導電層42於X-Y平面中夾著絕緣層43與氧化物半導體層41重疊。導電層42形成場效應電晶體40的閘極電極，並且形成字元線WL。導電層42例如包含金屬、金屬化合物或半導體。導電層42例如包含選自由鎢(W)、鈦(Ti)、氮化鈦(TiN)、鉬(Mo)、鈷(Co)、及釕(Ru)所組成的群組中的至少一種材料。導電層42與導電體33連接。
絕緣層43於X-Y平面中設置於氧化物半導體層41與導電層42之間。絕緣層43形成場效應電晶體40的閘極絕緣膜。絕緣層43例如包含矽、氧或氮。
場效應電晶體40是閘極電極圍繞通道而配置的所謂的 環繞閘極式電晶體(Surrounding Gate Transistor，SGT)。藉由SGT可減小半導體記憶裝置的面積。
具有包含氧化物半導體的通道層的場效應電晶體的截止洩漏(off-leak)電流較設置於半導體基板10的場效應電晶體低。因此，例如可長期保持記憶單元MC中保持的資料，因此可減少復新動作的次數。另外，由於具有包含氧化物半導體的通道層的場效應電晶體能夠藉由低溫製程形成，因此可抑制對電容器20施加熱應力。
絕緣層45例如設置於多個場效應電晶體40之間。絕緣層45例如包含矽與氧。
導電性氧化物層51設置於氧化物半導體層41之上。導電性氧化物層51是包含導電性氧化物的導電層。導電性氧化物層51例如包含銦-錫-氧化物(ITO)等金屬氧化物。
導電性氧化物層51與場效應電晶體40的氧化物半導體層41相接觸地設置，而作為場效應電晶體40的源極電極或汲極電極中的其中一者發揮功能。導電性氧化物層51例如包含銦-錫-氧化物(ITO)等金屬氧化物。導電性氧化物層51與氧化物半導體層41同樣地包含金屬氧化物，因此可減少場效應電晶體40與導電性氧化物層51的連接電阻。
導電層52設置於導電性氧化物層51的至少一部分之上。導電層52形成與未圖示的位元線BL電性連接的電極。導電層52包含金屬元素。導電層52例如包含鎢、氮化鈦等材料。
導電層52於場效應電晶體40的上方與導電性氧化物層51相接觸地設置，經由導電性氧化物層51而與場效應電晶體40的氧化物半導體層41連接。導電性氧化物層51作為場效應電晶體40的源極電極或汲極電極中的其中一者發揮功能。導電層52經由位元線BL而與電路11中的感測放大器電性連接。
絕緣層63例如設置於具有導電性氧化物層51與導電層52的積層之間。絕緣層63例如包含矽與氧。
圖3是用於說明記憶單元陣列的結構例的剖面示意圖，且是圖2的部分放大圖。於圖3所示的結構例的情況下，於後續步驟中，氧經由導電性氧化物層51而自氧化物半導體層41逸出。另外，於圖3所示的結構例的情況下，導電層52容易氧化。該些會成為場效應電晶體40的動作不良的原因，而降低半導體記憶裝置的可靠性。
相對於此，本實施方式的半導體記憶裝置的記憶單元陣列具有保護導電性氧化物層51及導電層52中的至少一者的至少一個保護膜。藉此，可抑制半導體記憶裝置的可靠性的降低。以下對具有保護膜的記憶單元陣列的具體結構例進行說明。
(記憶單元陣列的第一結構例)
圖4是用於說明記憶單元陣列的第一結構例的剖面示意圖。圖4表示記憶單元陣列的Y-Z剖面的一部分。圖4所示的記憶單元陣列除了包括圖3所示的構成元件以外，更包括絕緣層53、保護膜54、及保護膜55。對於與圖2及圖3相同的部分，可適宜引 用圖2及圖3的說明。
絕緣層53設置於導電層52之上。絕緣層53例如包含矽與氧。絕緣層53亦可未必設置。
保護膜54與導電層52的側面及絕緣層53的側面相接觸。保護膜54亦與導電性氧化物層51的一部分的上表面相接觸。保護膜54較佳為氧的擴散係數較導電層52及導電性氧化物層51小。藉此，可抑制導電層52的氧化。保護膜54包含矽、以及氧或氮中的至少任一種，或者包含鈦、釕、及銥中的至少一種、以及氧。
保護膜55與導電性氧化物層51的側面、保護膜54的側面及絕緣層53的上表面相接觸。保護膜55較佳為氧的擴散係數較導電層52及導電性氧化物層51小。藉此，可抑制氧經由導電性氧化物層51自氧化物半導體層41逸出。保護膜55包含矽、以及氧或氮中的至少任一種，或者包含鈦、釕、及銥中的至少一種、以及氧。
繼而，參照圖5至圖12對第一結構例的製造方法例進行說明。圖5至圖12是用於說明第一結構例的製造方法例的剖面示意圖，且表示Y-Z剖面。再者，此處對自形成場效應電晶體40至形成絕緣層63為止的製造步驟進行說明。
首先，如圖5所示，於形成場效應電晶體40之後，如圖6所示，依次形成導電性氧化物層51、導電層52、及絕緣層53。導電性氧化物層51及導電層52例如能夠使用濺鍍或原子層沈積 法(Atomic Layer Deposition，ALD)來形成。絕緣層53例如能夠使用化學氣相沈積法(Chemical Vapor Deposition，CVD)來形成。
繼而，如圖7所示，對絕緣層53進行加工而使導電層52的一部分露出。絕緣層53例如能夠藉由如下方式來加工，即：使用光微影技術於絕緣層53的一部分之上形成遮罩，並藉由使用該遮罩的蝕刻而將絕緣層53的露出部局部地去除。蝕刻的例子可列舉乾式蝕刻或濕式蝕刻等。
繼而，如圖8所示，利用將絕緣層53用作遮罩的蝕刻而將導電層52的露出部去除，藉此使導電性氧化物層51的一部分露出。蝕刻的例子可列舉乾式蝕刻或濕式蝕刻等。
繼而，如圖9所示，形成覆蓋導電性氧化物層51、導電層52、及絕緣層53的保護膜54。保護膜54例如能夠使用CVD、ALD來形成。
繼而，如圖10所示，藉由將保護膜54的一部分沿厚度方向去除，而於殘存與絕緣層53的側面及導電層52的側面相接觸的保護膜54的另一部分的狀態下使導電性氧化物層51的一部分露出，然後將導電性氧化物層51的露出部去除。保護膜54例如能夠藉由反應性離子蝕刻(Reactive Ion Etching，RIE)來局部地去除。導電性氧化物層51例如能夠藉由反應性離子蝕刻、乾式蝕刻、或濕式蝕刻來局部地去除。
然後，藉由在氧化性環境下進行熱處理，可經由導電性 氧化物層51向氧化物半導體層41導入氧。氧化性環境例如包含氧、臭氧、或水蒸氣等。進而亦可於氮氣環境下進行熱處理。進而亦可於氮氣環境下進行熱處理。
繼而，如圖11所示，形成覆蓋導電性氧化物層51的側面的保護膜55。藉由形成保護膜55，可抑制在熱處理後氧自氧化物半導體層41逸出。保護膜55例如能夠使用CVD、ALD來形成。保護膜55以亦覆蓋保護膜54的側面及絕緣層53的上表面的方式形成。
如圖12所示，可於保護膜55上形成保護膜56。保護膜56例如包含鋁以及氧。保護膜56較佳為氧的擴散係數較導電層52及導電性氧化物層51小。藉由形成保護膜56，例如可抑制氫因後續步驟侵入至導電性氧化物層51中。保護膜56例如能夠使用CVD、濺鍍、或ALD來形成。
然後，形成絕緣層63。對於其他構成元件的形成方法，可使用已知的方法。以上是第一結構例的製造方法例的說明。
(記憶單元陣列的第二結構例)
圖13及圖14是用於說明記憶單元陣列的第二結構例的剖面示意圖。圖13及圖14所示的記憶單元陣列除了包括圖4所示的構成元件以外更包括導電層57。對於與圖4相同的部分，可適宜引用圖4的說明。
導電層57設置於導電性氧化物層51與導電層52之間。導電層57例如是金屬化合物層，例如包含鈦以及氮。藉由形成導 電層57，可抑制氧自導電性氧化物層51向導電層52的擴散。
圖13所示的導電層52的側面及導電層57的側面與保護膜54相接觸，但並不限定於此，如圖14所示，亦可於導電層57的一部分之上設置導電層52，導電層52的側面與保護膜54相接觸，導電層57的側面與保護膜55相接觸。藉此，可增加導電性氧化物層51與導電層57的接觸面積。
繼而，參照圖15及圖16對第二結構例的製造方法例進行說明。圖15及圖16是用於說明第二結構例的製造方法例的剖面示意圖，且表示Y-Z剖面。再者，此處對自形成場效應電晶體40至形成絕緣層63為止的製造步驟進行說明。再者，對於與第一結構例的製造方法例相同的部分，省略說明，可適宜引用第一結構例的製造方法例的說明。
首先，於形成場效應電晶體40之後，依次形成導電性氧化物層51、導電層57、導電層52、及絕緣層53。導電層57例如能夠使用濺鍍或ALD來形成。
於圖13所示的結構的情況下，繼而如圖15所示，對絕緣層53、導電層52、及導電層57進行加工而使導電性氧化物層51的一部分露出。例如能夠藉由如下方式來加工，即：使用光微影技術於絕緣層53的一部分之上形成遮罩，並藉由使用該遮罩的蝕刻而將絕緣層53、導電層52、及導電層57的露出部局部地去除。蝕刻的例子可列舉乾式蝕刻或濕式蝕刻等。
於圖14所示的結構的情況下，如圖16所示，對絕緣層 53及導電層52進行加工而使導電層57的一部分露出。
然後，藉由與第一結構例的製造方法例相同的步驟形成保護膜54，於圖13所示的結構的情況下，對導電性氧化物層51進行加工。於圖14所示的結構的情況下，對導電層57及導電性氧化物層51進行加工。然後，形成保護膜55，進而形成絕緣層63。對於其他構成元件的形成方法，可使用已知的方法。以上是第二結構例的製造方法例的說明。
(記憶單元陣列的第三結構例)
圖17是用於說明記憶單元陣列的第三結構例的剖面示意圖。對於與圖4相同的部分，可適宜引用圖4的說明。以下對與圖4不同的部分進行說明。
絕緣層64設置於絕緣層45的一部分之上。絕緣層64例如於Y軸方向上設置於多個導電性氧化物層51之間。絕緣層64例如包含矽以及氧。
導電性氧化物層51具有凹凸面(階差面)511。凹凸面511的至少一部分與保護膜55相接觸。凹凸面511具有表面511a、表面511b、及表面511c。表面511a沿Y軸方向延伸，並且與保護膜55相接觸。表面511b自表面511a的端部沿Z軸方向延伸，並且與保護膜55相接觸。表面511c自表面511b的端部沿Y軸方向延伸，並且與導電層57相接觸。
自Z軸方向觀察時，導電層52及絕緣層53與氧化物半導體層41局部地重合。導電層52及絕緣層53的其他說明可適宜 引用第一結構例及第二結構例的說明。
保護膜55與表面511a及表面511b的各者相接觸。關於保護膜55的其他說明，可適宜引用第一結構例及第二結構例的說明。
導電層57設置於導電性氧化物層51與導電層52之間。導電層57例如包含鈦以及氮。藉由形成導電層57，可抑制氧自導電性氧化物層51向導電層52的擴散。關於導電層57的其他說明，可適宜引用第二結構例的說明。
如圖17所示，藉由在導電性氧化物層51形成凹凸面511，可增加導電性氧化物層51的表面積。因此，於向氧化物半導體層41供給氧的步驟中可容易地經由導電性氧化物層51向氧化物半導體層41供給氧。
繼而，參照圖18至圖24對第三結構例的製造方法例進行說明。圖18至圖24是用於說明第三結構例的製造方法例的剖面示意圖，且表示Y-Z剖面。再者，此處對自形成場效應電晶體40至形成絕緣層63為止的製造步驟進行說明。再者，對於與第一結構例或第二結構例的製造方法例相同的部分，省略說明，可適宜引用該些製造方法例的說明。
於形成場效應電晶體40之後，形成覆蓋絕緣層45及場效應電晶體40的絕緣層64，並將絕緣層64局部地去除，藉此如圖18所示，使氧化物半導體層41的上表面及絕緣層43的上表面露出。絕緣層64例如能夠使用CVD來形成。進而，絕緣層64例 如能夠藉由如下方式來加工，即：使用光微影技術於絕緣層64的一部分之上形成遮罩，並藉由使用該遮罩的蝕刻而將絕緣層64的露出部局部地去除。蝕刻的例子可列舉乾式蝕刻或濕式蝕刻等。
繼而，形成覆蓋絕緣層64的上表面、氧化物半導體層41的上表面、及絕緣層43的上表面的導電性氧化物層51，並將導電性氧化物層51的一部分沿厚度方向去除，藉此如圖19所示，使絕緣層64的上表面露出。導電性氧化物層51例如能夠使用反應性離子蝕刻或CMP來局部地去除。
繼而，如圖20所示，於絕緣層64之上及導電性氧化物層51之上依次形成導電層57、導電層52、及絕緣層53。導電層57、導電層52、及絕緣層53能夠藉由與第二結構例的製造方法例相同的方法來形成。
繼而，對絕緣層53進行加工而使導電層52的一部分露出，並利用將絕緣層53用作遮罩的蝕刻而將導電層52的露出部去除，藉此如圖21所示，使導電層57的一部分露出。導電層52及絕緣層53能夠藉由與第一結構例的製造方法例相同的方法來加工。
繼而，如圖22所示，形成覆蓋導電層52、絕緣層53、及導電層57的保護膜54。保護膜54例如能夠藉由與第一結構例及第二結構例的製造方法例相同的方法來形成。
繼而，藉由將保護膜54的一部分沿厚度方向去除，而於殘存與導電層52的側面及絕緣層53的側面相接觸的保護膜54 的另一部分的狀態下使導電性氧化物層51的一部分及絕緣層64的露出部的一部分露出，然後，如圖23所示，藉由將導電性氧化物層51的露出部的一部分及絕緣層64的露出部的一部分去除，而形成表面511a、表面511b、及表面511c。保護膜54例如能夠藉由反應性離子蝕刻來局部地去除。導電性氧化物層51及絕緣層64例如能夠藉由反應性離子蝕刻、乾式蝕刻、或濕式蝕刻來局部地去除。
然後，藉由在氧化性環境下進行熱處理，可經由導電性氧化物層51向氧化物半導體層41導入氧。氧化性環境例如包含氧、臭氧、或水蒸氣等。進而亦可於氮氣環境下進行熱處理。
繼而，如圖24所示，形成覆蓋導電性氧化物層51的表面511a及表面511b的保護膜55。藉由形成保護膜55，可抑制在熱處理後氧經由導電性氧化物層51自氧化物半導體層41逸出。保護膜55例如能夠使用CVD來形成。
然後，形成絕緣層63。對於其他構成元件的形成方法，可使用已知的方法。以上是第三結構例的製造方法例的說明。
(記憶單元陣列的第四結構例)
圖25是用於說明記憶單元陣列的第四結構例的剖面示意圖。對於與圖4相同的部分，可適宜引用圖4的說明。以下對與圖4不同的部分進行說明。
導電性氧化物層51的側面的至少一部分與絕緣層43相接觸。導電性氧化物層51具有凹凸面511。凹凸面511具有表面 511a、表面511b、及表面511c。表面511a沿Y軸方向延伸，並且與保護膜55相接觸。表面511b自表面511a的端部沿Z軸方向延伸，並且與保護膜55相接觸。表面511c自表面511b的端部沿Y軸方向延伸，並且與導電層57相接觸。
導電層52及絕緣層53設置於導電層57的上表面的一部分之上。自Z軸方向觀察時，導電層52及絕緣層53與氧化物半導體層41局部地重合。關於導電層52及絕緣層53的其他說明，可適宜引用第一結構例的說明。
保護膜55與表面511a及表面511b的各者相接觸。關於保護膜55的其他說明，可適宜引用第一結構例至第三結構例的說明。
導電層57設置於導電性氧化物層51與導電層52之間。導電層57例如包含鈦以及氮。藉由形成導電層57，可抑制氧自導電性氧化物層51向導電層52的擴散。關於導電層57的其他說明，可適宜引用第二結構例的說明。
如圖25所示，藉由在導電性氧化物層51形成凹凸面511，可增加導電性氧化物層51的表面積。因此，於向氧化物半導體層41供給氧的步驟中可容易地經由導電性氧化物層51向氧化物半導體層41供給氧。
繼而，參照圖26至圖32對第四結構例的製造方法例進行說明。圖26至圖32是用於說明第四結構例的製造方法例的剖面示意圖，且表示Y-Z剖面。再者，此處對自形成場效應電晶體 40至形成絕緣層63為止的製造步驟進行說明。再者，對於與第一結構例至第三結構例的製造方法例相同的部分，省略說明，可適宜引用該些製造方法例的說明。
如圖26所示，在場效應電晶體40更具體為氧化物半導體層41之上形成凹部D1，然後形成覆蓋絕緣層45、絕緣層43、及凹部D1的導電性氧化物層51，並將導電性氧化物層51的一部分沿厚度方向去除，藉此如圖27所示使絕緣層45的上表面露出。凹部D1能夠藉由如下方式來形成，即：於形成場效應電晶體40的氧化物半導體層41時，自與絕緣層45的上表面相同的高度沿厚度方向將氧化物半導體層41的一部分進一步去除。氧化物半導體層41例如能夠使用反應性離子蝕刻或CMP來局部地去除。
繼而，如圖28所示，於絕緣層45之上、絕緣層43之上、及導電性氧化物層51之上依次形成導電層57、導電層52、及絕緣層53。導電層57、導電層52、及絕緣層53能夠藉由與第二結構例的製造方法例相同的方法來形成。
繼而，對絕緣層53進行加工而使導電層52的一部分露出，並利用將絕緣層53用作遮罩的蝕刻而將導電層52的露出部去除，藉此如圖29所示，使導電層57的一部分露出。導電層52及絕緣層53能夠藉由與第一結構例的製造方法例相同的方法來加工。
繼而，如圖30所示，形成覆蓋導電層52、絕緣層53、及導電層57的保護膜54。保護膜54例如能夠藉由與第一結構例 至第三結構例的製造方法例相同的方法來形成。
繼而，如圖31所示，藉由將保護膜54的一部分沿厚度方向去除，而殘存與導電層52的側面及絕緣層53的側面相接觸的保護膜54的另一部分。然後，將導電層57的一部分去除而使導電性氧化物層51的一部分及絕緣層45的一部分露出。進而，藉由將導電性氧化物層51的露出部的一部分、及絕緣層45的露出部的一部分去除，而形成表面511a、表面511b、及表面511c。保護膜54例如能夠藉由反應性離子蝕刻來局部地去除。導電性氧化物層51及絕緣層45例如能夠藉由反應性離子蝕刻、乾式蝕刻、或濕式蝕刻來局部地去除。
然後，藉由在氧化性環境下進行熱處理，可經由導電性氧化物層51向氧化物半導體層41導入氧。氧化性環境例如包含氧、臭氧或水蒸氣等。進而亦可於氮氣環境下進行熱處理。
繼而，如圖32所示，形成覆蓋導電性氧化物層51的表面511a及表面511b的保護膜55。藉由形成保護膜55，可抑制在熱處理後氧經由導電性氧化物層51自氧化物半導體層41逸出。保護膜55例如能夠使用CVD來形成。
然後，形成絕緣層63。對於其他構成元件的形成方法，可使用已知的方法。以上是第四結構例的製造方法例的說明。
(記憶單元陣列的第五結構例)
圖33是用於說明記憶單元陣列的第五結構例的剖面示意圖。對於與圖4相同的部分，可適宜引用圖4的說明。以下對與 圖4不同的部分進行說明。
導電性氧化物層51的側面的至少一部分與絕緣層43相接觸。導電性氧化物層51具有凹凸面511。凹凸面511具有表面511a、表面511b、及表面511c。表面511a沿Y軸方向延伸，並且與保護膜55相接觸。表面511b自表面511a的端部沿Z軸方向延伸，並且與保護膜55相接觸。表面511c自表面511b的端部沿Y軸方向延伸，並且與保護膜54及導電層57相接觸。
導電層52及絕緣層53設置於導電層57的上表面的一部分之上。自Z軸方向觀察時，導電層52及絕緣層53與氧化物半導體層41局部地重合。關於導電層52及絕緣層53的其他說明，可適宜引用第一結構例的說明。
保護膜55與表面511a及表面511b的各者相接觸。關於保護膜55的其他說明，可適宜引用第一結構例至第四結構例的說明。
導電層57設置於導電性氧化物層51與導電層52之間。導電層57例如包含鈦以及氮。藉由形成導電層57，可抑制氧自導電性氧化物層51向導電層52的擴散。關於導電層57的其他說明，可適宜引用第二結構例的說明。
如圖33所示，藉由在導電性氧化物層51形成凹凸面511，並且使導電性氧化物層51以與絕緣層43、保護膜54相接觸的方式延伸，可增加導電性氧化物層51的表面積。因此，於向氧化物半導體層41供給氧的步驟中可容易地經由導電性氧化物層 51向氧化物半導體層41供給氧。
繼而，參照圖34至圖40對第五結構例的製造方法例進行說明。圖34至圖40是用於說明第五結構例的製造方法例的剖面示意圖，且表示Y-Z剖面。再者，此處對自形成場效應電晶體40至形成絕緣層63為止的製造步驟進行說明。再者，對於與第一結構例至第四結構例的製造方法例相同的部分，省略說明，可適宜引用該些製造方法例的說明。
如圖34所示，在場效應電晶體40更具體為氧化物半導體層41之上形成凹部D1，然後，如圖35所示，形成覆蓋絕緣層45、絕緣層43、及凹部D1的導電性氧化物層51。凹部D1能夠藉由如下方式來形成，即：於形成場效應電晶體40的氧化物半導體層41時，自與絕緣層45的上表面相同的高度沿厚度方向將氧化物半導體層41的一部分進一步去除。氧化物半導體層41例如能夠使用反應性離子蝕刻或CMP來局部地去除。
繼而，如圖36所示，於導電性氧化物層51之上依次形成導電層57、導電層52、及絕緣層53。導電層57、導電層52、及絕緣層53能夠藉由與第二結構例的製造方法例相同的方法來形成。
繼而，對絕緣層53進行加工而使導電層52的一部分露出，並利用將絕緣層53用作遮罩的蝕刻而將導電層52及導電層57的露出部去除，藉此如圖37所示，使導電性氧化物層51的一部分露出。導電層52及絕緣層53能夠藉由與第一結構例的製造 方法例相同的方法來加工。
繼而，如圖38所示，形成覆蓋導電性氧化物層51、導電層52、絕緣層53、及導電層57的保護膜54。保護膜54例如能夠藉由與第一結構例至第四結構例的製造方法例相同的方法來加工。
繼而，如圖39所示，藉由將保護膜54的一部分沿厚度方向去除，而於殘存與導電層52、絕緣層53、及導電層57各自的側面相接觸的保護膜54的另一部分的狀態下使導電性氧化物層51的一部分露出。然後，將導電性氧化物層51的一部分去除而使絕緣層45的一部分露出。進而，藉由將導電性氧化物層51的露出部的一部分及絕緣層45的露出部的一部分去除，而形成表面511a、表面511b、及表面511c。保護膜54例如能夠藉由反應性離子蝕刻來局部地去除。導電性氧化物層51及絕緣層45例如能夠藉由反應性離子蝕刻、乾式蝕刻、或濕式蝕刻來局部地去除。
然後，藉由在氧化性環境下進行熱處理，可經由導電性氧化物層51向氧化物半導體層41導入氧。氧化性環境例如包含氧、臭氧或水蒸氣等。進而亦可於氮氣環境下進行熱處理。
繼而，如圖40所示，形成覆蓋導電性氧化物層51的表面511a及表面511b的保護膜55。藉由形成保護膜55，可抑制氧自氧化物半導體層41逸出。保護膜55例如能夠藉由與第一結構例至第四結構例的製造方法例相同的方法來形成。
然後，形成絕緣層63。對於其他構成元件的形成方法， 可使用已知的方法。以上是第五結構例的製造方法例的說明。
(記憶單元陣列的第六結構例)
圖41及圖42是用於說明記憶單元陣列的第六結構例的剖面示意圖。記憶單元陣列的第六結構例不具有圖4所示的絕緣層53及保護膜55，而更包括導電層57。對於與圖4相同的部分，可適宜引用圖4的說明。以下對與圖4不同的部分進行說明。
導電性氧化物層51的側面與絕緣層63相接觸。導電性氧化物層51的上表面與導電層57及保護膜54相接觸。再者，如圖42所示，導電性氧化物層51的上表面亦可不與保護膜54相接觸。關於導電性氧化物層51的其他說明，可適宜引用第一結構例的說明。
導電層52的上表面與絕緣層63相接觸，導電層52的側面與保護膜54相接觸。關於導電層52的其他說明，可適宜引用第一結構例的說明。
導電層57設置於導電性氧化物層51與導電層52之間。導電層57的側面與保護膜54相接觸。藉由形成保護膜54，可抑制向氧化物半導體層41導入氧時導電層52的氧化及導電層57的氧化。導電層57例如包含鈦以及氮。藉由形成導電層57，可抑制氧自導電性氧化物層51向導電層52的擴散。
繼而，參照圖43至圖46對第六結構例的製造方法例進行說明。圖43至圖46是用於說明第六結構例的製造方法例的剖面示意圖，且表示Y-Z剖面。再者，此處對自形成場效應電晶體 40至形成絕緣層63為止的製造步驟進行說明。再者，對於與第一結構例至第五結構例的製造方法例相同的部分，省略說明，可適宜引用第一結構例至第五結構例的製造方法例的說明。
首先，於形成場效應電晶體40之後，依次形成導電性氧化物層51、導電層57、及導電層52。導電層57例如能夠使用濺鍍或ALD來形成。
繼而，如圖43所示，對導電層57及導電層52進行加工而使導電性氧化物層51的一部分露出。例如能夠藉由如下方式來加工，即：使用光微影技術於導電層52之上形成遮罩，並藉由使用該遮罩的蝕刻而將導電層52及導電層57的各者局部地去除。蝕刻的例子可列舉乾式蝕刻或濕式蝕刻等。
繼而，如圖44所示，形成覆蓋導電性氧化物層51、導電層52、及導電層57的保護膜54。保護膜54例如能夠藉由與第一結構例至第五結構例相同的方法來形成。
繼而，如圖45所示，藉由將保護膜54的一部分沿厚度方向去除，而於殘存與導電層52的側面相接觸的保護膜54的另一部分的狀態下使導電性氧化物層51的一部分露出，然後，如圖46所示，將導電性氧化物層51的露出部去除。保護膜54例如能夠藉由反應性離子蝕刻來局部地去除。導電性氧化物層51例如能夠藉由反應性離子蝕刻、乾式蝕刻、或濕式蝕刻來局部地去除。再者，於形成圖42所示的結構的情況下，於將導電性氧化物層51的露出部去除時，對導電性氧化物層51進行局部蝕刻，直至導電 性氧化物層51的側面位於較保護膜54更靠內側處。
然後，藉由在氧化性環境下進行熱處理，可經由導電性氧化物層51向氧化物半導體層41導入氧。氧化性環境例如包含氧、臭氧、或水蒸氣等。進而亦可於氮氣環境下進行熱處理。
然後，形成絕緣層63。對於其他構成元件的形成方法，可使用已知的方法。以上是第六結構例的製造方法例的說明。
(記憶單元陣列的第七結構例)
圖47至圖55是用於說明記憶單元陣列的第七結構例的剖面示意圖。對於與圖41相同的部分，可適宜引用圖41的說明。以下對與圖41不同的部分進行說明。
氧化物半導體層41具有在Z軸方向上朝向導電性氧化物層51突出的凸部41a。凸部41a不與絕緣層43相接觸。
凸部41a的形狀並無特別限定。凸部41a可如圖47所示般為四稜柱狀或圓柱狀。凸部41a亦可如圖48所示般為四稜錐狀或圓錐狀。凸部41a亦可如圖49所示般為曲面狀。凸部41a亦可如圖50所示般為半球狀。凸部41a亦可如圖51所示般為具有縮頸的形狀。凸部41a亦可如圖52所示般為凹凸狀。凸部41a亦可如圖53所示般為經倒角的四稜柱狀或圓柱狀。
於氧化物半導體層41具有凸部41a的情況下，如圖54所示，導電性氧化物層51可於凸部41a的相反側具有凸部51a，導電層57可於凸部51a的相反側具有凸部57a。凸部51a及凸部57a的形狀根據凸部41a的形狀而變化。於凸部41a如圖54所示 般為四稜柱狀或圓柱狀的情況下，凸部51a及凸部57a亦為四稜柱狀或圓柱狀。於凸部41a如圖55所示般為經倒角的四稜柱狀或圓柱狀的情況下，凸部51a及凸部57a亦為經倒角的四稜柱狀或圓柱狀。
藉由在氧化物半導體層41形成凸部41a，可增加氧化物半導體層41與導電性氧化物層51的接觸面積。因此，於向氧化物半導體層41供給氧的步驟中可容易地經由導電性氧化物層51向氧化物半導體層41供給氧。
繼而，參照圖56及圖57對第七結構例的製造方法例進行說明。圖56及圖57是用於說明第七結構例的製造方法例的剖面示意圖，且表示Y-Z剖面。再者，此處，作為一例，對凸部41a的結構為四稜柱狀或圓柱狀時的、自形成場效應電晶體40至形成絕緣層63為止的製造步驟進行說明。再者，對於與第一結構例至第六結構例的製造方法例相同的部分，省略說明，可適宜引用第一結構例至第六結構例的製造方法例的說明。
首先，於形成場效應電晶體40之後，將絕緣層45及絕緣層43沿著Z軸方向局部地去除，藉此使氧化物半導體層41的側面的一部分露出而形成凸部41a。絕緣層45及絕緣層43例如能夠藉由使用乾式蝕刻、濕式蝕刻、或反應性離子蝕刻的蝕刻來局部地去除。藉由對蝕刻的種類或條件進行調整，可將凸部41a加工成所期望的形狀。
然後，藉由與第六結構例的製造方法例相同的方法，如 圖57所示，分別形成導電性氧化物層51、導電層57、導電層52、及保護膜54。
然後，藉由在氧化性環境下進行熱處理，可經由導電性氧化物層51向氧化物半導體層41導入氧。氧化性環境例如包含氧、臭氧、或水蒸氣等。進而亦可於氮氣環境下進行熱處理。
然後，形成絕緣層63。對於其他構成元件的形成方法，可使用已知的方法。以上是第七結構例的製造方法例的說明。
(記憶單元陣列的第八結構例)
圖58及圖59是用於說明記憶單元陣列的第八結構例的剖面示意圖。對於與圖41相同的部分，可適宜引用圖41的說明。以下對與圖41不同的部分進行說明。
如圖58及圖59所示，氧化物半導體層41的與導電性氧化物層51鄰接的部分具有朝向氧化物半導體層41的與導電層42重疊的部分傾斜的側面411。
如圖59所示，絕緣層43亦可具有沿著側面411延伸的側面431。
藉由在氧化物半導體層41形成側面411，可增加氧化物半導體層41與導電性氧化物層51的接觸面積。因此，於向氧化物半導體層41供給氧的步驟中可容易地經由導電性氧化物層51向氧化物半導體層41供給氧。
繼而，參照圖60至圖65對第八結構例的製造方法例進行說明。圖60至圖65是用於說明第八結構例的製造方法例的剖 面示意圖，且表示Y-Z剖面。再者，此處，作為一例，對自形成電容器20至形成絕緣層63為止的製造步驟進行說明。再者，對於與第一結構例至第七結構例的製造方法例相同的部分，省略說明，可適宜引用第一結構例至第七結構例的製造方法例的說明。
首先，於形成電容器20之後，於電容器20之上形成導電層42及絕緣層45，並將導電層42的一部分及絕緣層45的一部分去除，藉此如圖60所示，形成在Z軸方向上貫通絕緣層45及導電層42的開口TH，並且使導電性氧化物層32的上表面露出。導電層42及絕緣層45例如能夠藉由如下方式來加工，即：使用光微影技術於絕緣層45之上形成遮罩，並藉由使用該遮罩的蝕刻而將導電層42及絕緣層45的露出部局部地去除。蝕刻的例子可列舉乾式蝕刻或濕式蝕刻等。
繼而，如圖61所示，形成覆蓋開口TH及絕緣層45的絕緣層43。絕緣層43例如能夠使用CVD來形成。
繼而，如圖62所示，藉由將絕緣層43沿著Z軸方向局部地去除，而使導電性氧化物層32的上表面及絕緣層45的上表面露出。絕緣層43例如能夠藉由使用反應性離子蝕刻的蝕刻來局部地去除。此時，由於蝕刻的影響，於開口TH的內壁面的上端形成相對於絕緣層43的與導電層42重疊的部分而傾斜的面TH1。再者，藉由對蝕刻條件進行調整，可於絕緣層43形成圖59所示的側面431。
繼而，如圖63所示，形成填埋開口TH並且覆蓋絕緣層 45的氧化物半導體層41。氧化物半導體層41沿著圖62所示的面TH1而形成側面411。氧化物半導體層41例如能夠使用濺鍍來形成。
繼而，如圖64所示，藉由將氧化物半導體層41沿著Z軸方向局部地去除，而使絕緣層45的上表面露出。氧化物半導體層41例如能夠藉由反應性離子蝕刻來局部地去除。
然後，藉由與第六結構例的製造方法例相同的方法，如圖65所示，分別形成導電性氧化物層51、導電層57、導電層52、及保護膜54。
然後，藉由在氧化性環境下進行熱處理，可經由導電性氧化物層51向氧化物半導體層41導入氧。氧化性環境例如包含氧、臭氧、或水蒸氣等。進而亦可於氮氣環境下進行熱處理。
然後，形成絕緣層63。對於其他構成元件的形成方法，可使用已知的方法。以上是第八結構例的製造方法例的說明。
(記憶單元陣列的第九結構例)
圖66至圖73是用於說明記憶單元陣列的第九結構例的剖面示意圖。記憶單元陣列的第六結構例不具有圖4所示的絕緣層53及保護膜55，而更包括導電層57。對於與圖4相同的部分，可適宜引用圖4的說明。以下對與圖4不同的部分進行說明。
如圖66所示，導電性氧化物層51的側面與絕緣層43相接觸。
導電層52設置於導電層57之上。自Z軸方向觀察時， 導電層52與氧化物半導體層41重合。導電層52的上表面與絕緣層63相接觸。關於導電層52的其他說明，可適宜引用第一結構例的說明。
保護膜54覆蓋導電層57的側面及導電層52的側面。關於保護膜54的其他說明，可適宜引用第一結構例的說明。
導電層57設置於導電性氧化物層51與導電層52之間。導電層57例如包含鈦以及氮。藉由形成導電層57，可抑制氧自導電性氧化物層51向導電層52的擴散。關於導電層57的其他說明，可適宜引用第二結構例的說明。
如圖66所示，藉由使導電性氧化物層51的側面的至少一部分與絕緣層43接觸，並且形成保護膜54，可抑制氧經由導電性氧化物層51自氧化物半導體層41逸出。
圖67所示的記憶單元陣列更包括層58。層58被導電性氧化物層51包圍，並且自導電層57朝向氧化物半導體層41延伸。層58例如具有矽或鋁、以及氧。
層58的形狀並無特別限定。層58可如圖67所示般為四稜柱狀或圓柱狀。層58亦可如圖68所示般為四稜錐狀或圓錐狀。層58亦可如圖69所示般於Z軸方向上延伸至氧化物半導體層41內並到達導電性氧化物層32。層58亦可如圖70所示般為四稜錐狀或圓錐狀，並且於Z軸方向上延伸至氧化物半導體層41內。
藉由形成層58，可減少氧化物半導體層41與導電性氧化物層51的接觸面積。藉此，可提高氧化物半導體層41與導電 性氧化物層51的密接性。
如圖71所示，導電性氧化物層51可具有在Z軸方向上朝向氧化物半導體層41突出的凸部51b。
凸部51b的形狀並無特別限定。凸部51b可如圖71所示般為四稜錐狀或圓錐狀。凸部51b亦可如圖72所示般為四稜柱狀或圓柱狀。凸部51b亦可如圖73所示般為四稜柱狀或圓柱狀，並且於Z軸方向上與絕緣層43相接觸。
於導電性氧化物層51具有凸部51b的情況下，如圖71至圖73所示，導電層57可於凸部51b的相反側具有凸部57b。凸部57b的形狀根據凸部51b的形狀而變化。於凸部51b如圖71所示般為四稜錐狀或圓錐狀的情況下，凸部57b亦為四稜錐狀或圓錐狀。於凸部51b如圖72或圖73所示般為四稜柱狀或圓柱狀的情況下，凸部57b亦為四稜柱狀或圓柱狀。
藉由在導電性氧化物層51形成凸部51b，可提高氧化物半導體層41與導電性氧化物層51的密接性。
繼而，參照圖74及圖75對第九結構例的製造方法例進行說明。圖74及圖75是用於說明第九結構例的製造方法例的剖面示意圖，且表示Y-Z剖面。再者，此處，作為一例，對形成圖66所示的結構，並且自形成場效應電晶體40至形成絕緣層63為止的製造步驟進行說明。再者，對於與第一結構例至第八結構例的製造方法例相同的部分，省略說明，可適宜引用該些製造方法例的說明。
如圖74所示，在場效應電晶體40更具體為氧化物半導體層41之上形成凹部D1，然後形成覆蓋絕緣層45、絕緣層43、及凹部D1的導電性氧化物層51，並將導電性氧化物層51的一部分沿厚度方向去除，藉此如圖75所示，使絕緣層45的上表面露出。凹部D1能夠藉由如下方式來形成，即：於形成場效應電晶體40的氧化物半導體層41時，自與絕緣層45的上表面相同的高度沿厚度方向將氧化物半導體層41的一部分進一步去除。氧化物半導體層41例如能夠使用反應性離子蝕刻或CMP來局部地去除。
於圖67至圖70所示的結構的情況下，繼而，形成貫通導電性氧化物層51或者氧化物半導體層41及導電性氧化物層51的開口，並形成層58以填埋開口。
然後，藉由與第六結構例的製造方法例相同的方法形成導電層57、導電層52、及保護膜54。然後，形成絕緣層63。對於其他構成元件的形成方法，可使用已知的方法。以上是第九結構例的製造方法例的說明。
第一結構例至第九結構例及其製造方法例可相互適宜組合。例如，於第七結構例、第八結構例或第九結構例中，亦可設置絕緣層53、保護膜55、及保護膜56。
雖然對本發明的若干實施方式進行了說明，但該些實施方式是作為例子而提出，並不意圖限定發明的範圍。該些新穎的實施方式能夠以其他各種形態實施，可於不脫離發明的主旨的範圍內進行各種省略、置換、變更。該些實施方式或其變形包含於 發明的範圍或主旨內，並且包含於申請專利範圍所記載的發明及其均等的範圍內。
22:絕緣膜
24:電導體
32:導電性氧化物層
35:絕緣層
40:場效應電晶體
41:氧化物半導體層
42:導電層
43:絕緣層
45:絕緣層
51:導電性氧化物層
52:導電層
53:絕緣層
54:保護膜
55:保護膜
63:絕緣層

Claims (22)

  1. 一種半導體裝置，包括：氧化物半導體層，沿第一方向延伸；閘極電極，於與所述第一方向交叉的第二方向上與所述氧化物半導體層重疊；閘極絕緣膜，設置於所述閘極電極與所述氧化物半導體層之間；第一導電層，於所述第一方向上設置於所述氧化物半導體層之上並且包含導電性氧化物；第二導電層，於所述第一方向上設置於所述第一導電層之上並且包含金屬元素；第一保護膜，與所述第二導電層的側面相接觸；以及第二保護膜，與所述第一導電層的側面或上表面的至少一部分相接觸，所述第一保護膜及所述第二保護膜分別包含氧的擴散係數較所述第二導電層小的材料。
  2. 如請求項1所述的半導體裝置，更包括：第三保護膜，覆蓋所述第二保護膜。
  3. 如請求項1所述的半導體裝置，其中所述第一導電層具有凹凸面，且於所述凹凸面的至少一部分與所述第二保護膜相接觸。
  4. 一種半導體裝置，包括： 氧化物半導體層，沿第一方向延伸；閘極電極，於與所述第一方向交叉的第二方向上與所述氧化物半導體層重疊；閘極絕緣膜，設置於所述閘極電極與所述氧化物半導體層之間；第一導電層，於所述第一方向上設置於所述氧化物半導體層之上並且包含導電性氧化物；第二導電層，於所述第一方向上設置於所述第一導電層的一部分之上並且包含金屬元素；以及保護膜，與所述第二導電層的側面相接觸。
  5. 如請求項4所述的半導體裝置，其中所述保護膜亦與所述第一導電層的另一部分的上表面相接觸。
  6. 如請求項1至請求項5中任一項所述的半導體裝置，其中所述氧化物半導體層具有朝向所述第一導電層突出的第一凸部。
  7. 如請求項1至請求項5中任一項所述的半導體裝置，其中所述第一導電層具有朝向所述氧化物半導體層突出的第二凸部。
  8. 如請求項1至請求項5中任一項所述的半導體裝 置，其中所述氧化物半導體層的與所述第一導電層鄰接的部分具有相對於所述氧化物半導體層的與所述閘極電極重疊的部分的側面而傾斜的側面。
  9. 如請求項1至請求項5中任一項所述的半導體裝置，其中所述第一導電層的側面的至少一部分與所述閘極絕緣膜相接觸。
  10. 如請求項9所述的半導體裝置，更包括：自所述第一導電層朝向所述氧化物半導體層延伸的層。
  11. 如請求項1至請求項5中任一項所述的半導體裝置，更包括：金屬化合物層，設置於所述第一導電層與所述第二導電層之間。
  12. 一種半導體記憶裝置，包括：氧化物半導體層，沿第一方向延伸；閘極電極，於與所述第一方向交叉的第二方向上與所述氧化物半導體層重疊；閘極絕緣膜，設置於所述閘極電極與所述氧化物半導體層之間；第一導電層，於所述第一方向上設置於所述氧化物半導體層之上並且包含導電性氧化物； 第二導電層，於所述第一方向上設置於所述第一導電層之上並且包含金屬元素；第一保護膜，與所述第二導電層的側面相接觸；第二保護膜，與所述第一導電層的側面或上表面的至少一部分相接觸；以及電容器，設置於所述氧化物半導體層之下並且電性連接於所述氧化物半導體層，所述第一保護膜及所述第二保護膜分別包含氧的擴散係數較所述第二導電層小的材料。
  13. 如請求項12所述的半導體記憶裝置，更包括：第三保護膜，覆蓋所述第二保護膜。
  14. 如請求項12所述的半導體記憶裝置，其中所述第一導電層具有凹凸面，且於所述凹凸面的至少一部分與所述第二保護膜相接觸。
  15. 一種半導體記憶裝置，包括：氧化物半導體層，沿第一方向延伸；閘極電極，於與所述第一方向交叉的第二方向上與所述氧化物半導體層重疊；閘極絕緣膜，設置於所述閘極電極與所述氧化物半導體層之間；第一導電層，於所述第一方向上設置於所述氧化物半導體層之上並且包含導電性氧化物； 第二導電層，於所述第一方向上設置於所述第一導電層的一部分之上並且包含金屬元素；保護膜，與所述第二導電層的側面相接觸；以及電容器，設置於所述氧化物半導體層之下並且電性連接於所述氧化物半導體層。
  16. 如請求項15所述的半導體記憶裝置，其中所述保護膜亦與所述第一導電層的另一部分的上表面相接觸。
  17. 如請求項12至請求項16中任一項所述的半導體記憶裝置，其中所述氧化物半導體層具有朝向所述第一導電層突出的第一凸部。
  18. 如請求項12至請求項16中任一項所述的半導體記憶裝置，其中所述第一導電層具有朝向所述氧化物半導體層突出的第二凸部。
  19. 如請求項12至請求項16中任一項所述的半導體記憶裝置，其中所述氧化物半導體層的與所述第一導電層鄰接的部分具有相對於所述氧化物半導體層的與所述閘極電極重疊的部分的側面而傾斜的側面。
  20. 如請求項12至請求項16中任一項所述的半導體 記憶裝置，其中所述第一導電層的側面的至少一部分與所述閘極絕緣膜相接觸。
  21. 如請求項20所述的半導體記憶裝置，更包括：自所述第一導電層朝向所述氧化物半導體層延伸的層。
  22. 如請求項12至請求項16中任一項所述的半導體記憶裝置，更包括：金屬化合物層，設置於所述第一導電層與所述第二導電層之間。
TW111129068A 2022-03-22 2022-08-03 半導體裝置以及半導體記憶裝置 TWI814516B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022045940A JP2023140085A (ja) 2022-03-22 2022-03-22 半導体装置および半導体記憶装置
JP2022-045940 2022-03-22

Publications (2)

Publication Number Publication Date
TWI814516B true TWI814516B (zh) 2023-09-01
TW202339275A TW202339275A (zh) 2023-10-01

Family

ID=88096917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129068A TWI814516B (zh) 2022-03-22 2022-08-03 半導體裝置以及半導體記憶裝置

Country Status (4)

Country Link
US (1) US20230309294A1 (zh)
JP (1) JP2023140085A (zh)
CN (1) CN116845094A (zh)
TW (1) TWI814516B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204122B1 (en) * 1996-10-05 2001-03-20 Samsung Electronics Co., Ltd. Methods of forming nonvolatile integrated circuit memory devices having high capacitive coupling ratios
US10998368B2 (en) * 2012-09-28 2021-05-04 Canon Kabushiki Kaisha Semiconductor apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204122B1 (en) * 1996-10-05 2001-03-20 Samsung Electronics Co., Ltd. Methods of forming nonvolatile integrated circuit memory devices having high capacitive coupling ratios
US10998368B2 (en) * 2012-09-28 2021-05-04 Canon Kabushiki Kaisha Semiconductor apparatus

Also Published As

Publication number Publication date
CN116845094A (zh) 2023-10-03
US20230309294A1 (en) 2023-09-28
JP2023140085A (ja) 2023-10-04
TW202339275A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
CN106796957B (zh) 晶体管及形成晶体管的方法
US11569244B2 (en) Vertical heterostructure semiconductor memory cell and methods for making the same
US11659704B2 (en) Method for manufacturing semiconductor structure with vertical gate transistor
TWI453868B (zh) 記憶體陣列、半導體結構與電子系統，以及形成記憶體陣列、半導體結構與電子系統之方法
TW202129916A (zh) 半導體記憶裝置
CN115148705A (zh) 半导体结构及其制备方法
US20240114690A1 (en) Three-dimensional memory device and method
TWI814516B (zh) 半導體裝置以及半導體記憶裝置
US20240090203A1 (en) Semiconductor storage device
TWI523235B (zh) 半導體裝置及其製造方法
US20240074151A1 (en) Semiconductor device
US20240057314A1 (en) Semiconductor device
WO2023279544A1 (zh) 半导体结构及其制造方法
JP2024089132A (ja) 半導体装置および半導体装置の製造方法
JP7445775B2 (ja) 半導体構造及びその製造方法
US20240098976A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI830322B (zh) 半導體裝置及半導體記憶裝置
CN118338668A (zh) 半导体结构的制造方法、半导体结构及存储器
CN116568030A (zh) 存储单元及其制备方法、存储器
JP2023044118A (ja) 半導体記憶装置
CN115843181A (zh) 存储器件及其制备方法
CN117316974A (zh) 半导体结构及其制作方法、存储器
CN115605017A (zh) 半导体结构及其制备方法