TWI809185B - 保護裝置、SiC TVS裝置及其製造方法 - Google Patents

保護裝置、SiC TVS裝置及其製造方法 Download PDF

Info

Publication number
TWI809185B
TWI809185B TW108131452A TW108131452A TWI809185B TW I809185 B TWI809185 B TW I809185B TW 108131452 A TW108131452 A TW 108131452A TW 108131452 A TW108131452 A TW 108131452A TW I809185 B TWI809185 B TW I809185B
Authority
TW
Taiwan
Prior art keywords
type
region
layer
sic
type region
Prior art date
Application number
TW108131452A
Other languages
English (en)
Other versions
TW202013672A (zh
Inventor
凱文 馬托查
基蘭 查蒂
柏克 鮑維爾
蘇吉特 巴納吉
Original Assignee
美商莫諾利斯半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商莫諾利斯半導體有限公司 filed Critical 美商莫諾利斯半導體有限公司
Publication of TW202013672A publication Critical patent/TW202013672A/zh
Application granted granted Critical
Publication of TWI809185B publication Critical patent/TWI809185B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Silver Salt Photography Or Processing Solution Therefor (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

提供一種保護裝置、SiC TVS裝置及其製造方法。所述保 護裝置可包括形成在一SiC基材內的一P-N二極體。該裝置可包括形成在該SiC基材內的一N型區域、形成在該N型區域的一上部分中的一P型區域；及一經植入N型層，該經植入N型層係設置在該P型區域與該N型區域之間。

Description

保護裝置、SiC TVS裝置及其製造方法
本揭露的實施例大致上係關於保護裝置，且具體關於基於SiC的TVS二極體。
[美國聯邦政府資助研究聲明]
本發明以根據美國國防部授予之契約第W911NF-15-2-0088號的政府資助產生。美國政府對本發明具有某些權利。
暫態電壓抑制器(Transient Voltage Suppressor,TVS)二極體係經設計以保護電子電路免受電壓暫態影響的保護二極體。電壓暫態係電能中具有短持續時間的突波。在正常操作期間，TVS二極體經設計以將漏電流及電容最小化。在電壓暫態期間，觸發TVS二極體操作以安全地放電該突波電流。TVS二極體的峰值功率(PP)的特徵在於不同的脈衝寬度(td)，並報告在產品規格書中。市售TVS二極體是基於矽(Si)技術。Si TVS二極體經設計以具有不同的崩潰電壓及功率定額，以符合不同應用的保護需求。對於 給定崩潰電壓，TVS二極體的峰值功率定額係藉由增加晶粒尺寸而增加。具有較大晶粒尺寸的TVS二極體具有較高的電流處理能力，且因此具有較高的峰值功率定額。
對於一些應用，預期TVS二極體在高環境溫度下操作。在高溫下，Si TVS二極體具有高漏電流從而限制其最大操作溫度。在高溫下，Si二極體的峰值功率處理能力下降。在一些實施方案中，可串聯連接多個Si TVS二極體以最小化各Si TVS二極體的功率處理。多個Si TVS二極體的使用意謂著更高的電路保護成本。市售Si TVS二極體的崩潰電壓被限制在從數伏特至約600V或更少。對於需要更高崩潰電壓的應用，將多個Si TVS二極體串聯使用，該組態減少二極體的峰值功率定額。
有鑑於前，已將基於碳化矽(SiC)的TVS二極體利用為Si TVS二極體的替代物。預期基於碳化矽(SiC)的TVS二極體的使用可解決Si TVS二極體的一些缺點。舉一者為例，因為SiC的大能帶隙(3.26eV之於Si的1.1eV)，相較於Si，SiC具有較低的本質載子濃度。相較於Si二極體，較低的本質載子濃度允許SiC二極體以較低的漏電流在較高的溫度下操作。由於優越的材料性質，相較於Si TVS二極體，預期SiC TVS二極體具有較高的峰值功率定額。
已知的基於SiC的TVS二極體可利用類似於矽TVS二極體的架構。N型基材可形成TVS二極體的主體，而將N型磊晶層(晶層)形成在該N型基材上。接著可將高度摻雜的P型區域形 成在N型晶層上，其中定義TVS二極體之性質的P/N接面形成在N型晶層與P型區域之間。在一些實施方案中，接面終止區域可在P型區域之周邊的周圍形成。值得注意的係，SiC TVS二極體的進一步改善對促成本技術的商業化可係有用的。有鑑於前，提供本揭露。
提供此發明內容而以簡化形式介紹於下文的實施方式中進一步描述之概念的精選。此發明內容並非意圖指出所主張之申請標的的關鍵或必要特徵，亦非意圖輔助判定所主張之申請標的的範疇。
在一個實施例中，提供一種裝置。該裝置可包括形成在一SiC基材內的一P-N二極體。該裝置可包括形成在該SiC基材內的一N型區域、形成在該N型區域的一上部分中的一P型區域；及一經植入N型層，該經植入N型層係設置在該P型區域與該N型區域之間。
在另一實施例中，一種形成一SiC TVS二極體的方法可包括在一SiC基材中提供一N型區域。該方法可包括植入P型離子，以形成自該N型區域的一第一表面延伸的一P型區域。該方法可進一步包括藉由植入N型離子以將一經植入N型層形成在該P型區域下方，其中該經植入N型層係設置在該P型區域與該N型區域之間。
在一額外實施例中，提供一種SiC TVS裝置。該SiC TVS裝置可包括一主體基材區域，該主體基材區域包含具有一第一摻雜劑位準的N型SiC。該SiC TVS裝置可包括一磊晶SiC層，該磊晶SiC層設置在該主體基材區域上，並包含具有一第二摻雜劑位準的一N型SiC材料。該SiC TVS裝置可包括一P型區域，其形成在該磊晶SiC層的一上部分中；及一經植入N型層，該經植入N型層係設置在該磊晶SiC層內在該P型區域下方，該經植入N型層包含大於該第二摻雜劑位準的一第三摻雜劑位準。
100:TVS二極體
101:SiC基材
102:主體基材區域/SiC基材
103:N型區域
104:磊晶SiC層
105:上表面
106:P型區域
107:下表面
108:經植入N型層/N型層/N型經植入層/經植入N型區域
109:第一端
110:陽極接觸件
111:第二端
112:背表面/表面
114:背側接觸件
116:JTE區域
120:TVS二極體
122:障壁金屬層
124:場氧化物層
126:金屬化區域
128:鈍化層
130:TVS二極體
132:聚合物層
134:最終金屬層
140:TVS二極體
150:TVS二極體
160:TVS二極體
180:第一植入遮罩
181:第一孔隙
182:第二植入遮罩
183:第二孔隙
184:第三植入遮罩
185:第三孔隙/孔隙
187:孔隙
800:程序流程
802:方塊
804:方塊
806:方塊
D1:第一距離/尺寸
D2:第二距離/尺寸
DP:深度
WN:寬度
WP:寬度
圖1顯示根據本揭露之實施例的單向SiC TVS二極體；圖2顯示根據本揭露之額外實施例配置的TVS二極體的實施例；圖3顯示根據本揭露之進一步實施例的TVS二極體；圖4顯示根據本揭露之進一步實施例的另一TVS二極體；圖5顯示根據本揭露之又進一步實施例的TVS二極體；圖6顯示根據本揭露之額外實施例的TVS二極體；圖7A至圖7J顯示根據本揭露的實施例之用於組裝TVS二極體的程序流程；及圖8顯示根據本揭露之實施例的例示性程序流程800。
現在將參考附圖(實施例顯示於其中)於下文更完整地描述例示性實施例。然而，例示性實施例可以許多不同形式體現，且不應解釋為受限於本文所闡述的實施例。在圖式中，相同的元件符號通篇指稱相同元件。
各種實施例提供新穎的SiC裝置，諸如，TVS二極體。
圖1顯示根據本揭露之實施例顯示為TVS二極體100的單向SiC TVS二極體。TVS二極體100的此結構對應於形成在SiC基材101內的P/N二極體。值得注意的係，TVS二極體100的各種部分未必按比例繪製，包括各種區域沿著所示之笛卡兒坐標系統之Z軸的厚度。TVS二極體可基於具有在100μm至375μm之範圍中的厚度的主體SiC基材形成。實施例並未受限於此上下文。在圖1的實例中，TVS二極體100包括一N型區域103，該N型區域包括一主體基材區域102，其中主體基材區域102可具有例如100μm至375μm的厚度。N型區域103亦可包括設置在主體基材區域102上的一磊晶SiC層104。磊晶SiC層104可由類似於或相同於主體基材區域102的N型SiC材料形成。例如，主體基材區域102可由具有高能帶隙(諸如，~3.2eV)的已知六角形SiC多型體形成。磊晶SiC層104可生長為六角形多型體，其中磊晶SiC層104與主體基材區域102之間的差係N型摻雜劑的位準。在其他實施例中，可省略磊晶SiC層104，如下文進一步討論的。在各種實施例中，磊晶SiC層104的厚度可經調整以調整TVS二 極體100的電性質，而代表性厚度範圍係在1μm與10μm之間。實施例並未受限於此上下文。
TVS二極體100進一步包括形成在磊晶SiC層104之上部分中的一P型區域106。P型區域106可藉由遮罩方法界定以佔據上表面105的一選擇部分，並可延伸至SiC基材101中達數微米。TVS二極體100可進一步包括一經植入N型層108，該經植入N型層係設置在磊晶SiC層內在P型區域下方，該經植入N型層包含大於第二摻雜劑位準的一第三摻雜劑位準。
TVS二極體100可進一步包括設置在P型區域106上的一陽極接觸件110，及設置在SiC基材101之一背表面112上與N型區域103接觸的一背側接觸件114。
如圖1所示，P型區域106包括一下表面107，其中下表面107在一第一端109與一第二端111之間延伸達第一距離D1。下表面107可用於界定P型區域106與N型區域103之間的P/N接面。TVS二極體100的崩潰電壓係由形成在P型區域106與經植入N型層108之間的P-N二極體的崩潰電壓所定義。在各種實施方案中，P型區域106的摻雜濃度可係固定的，而崩潰電壓可藉由改變形成N型層108的植入劑量，且因此改變經植入N型層108的摻雜濃度而調變。
作為背景，P-N接面二極體的崩潰電壓在跨P-N接面的電場超過臨界崩潰電場時發生。跨P-N接面的電場係由P型區域及N型區域的摻雜濃度判定。在TVS二極體100中，崩潰電壓可 由P型區域106及經植入N型層108的摻雜濃度判定。對於給定的P區域摻雜濃度，隨著經植入N型層108的摻雜濃度增加，TVS二極體的崩潰電壓降低。磊晶SiC層104的摻雜濃度低於經植入N型層108的摻雜濃度。因此，磊晶SiC層104不影響低電壓TVS二極體結構的崩潰電壓。
值得注意的係，對於具有低崩潰電壓的TVS二極體結構，其中N植入區域的摻雜濃度必需大於N基材區域的摻雜濃度，TVS二極體可在不具有N型磊晶區域的晶圓(基材)上製造。後面這種方法對降低低電壓TVS二極體結構的製造成本可係有利的。
為確保適當的裝置崩潰，經植入N型層108可不沿著下表面107的整體延伸。在圖1的實例中，經植入N型層108沿著下表面107延伸達小於第一距離D1的第二距離D2。值得注意的係，經植入N型層108係從第一端109及第二端111偏移。
在各種實施例中，主體基材區域102的摻雜濃度約係1018cm-3，而磊晶SiC層104的摻雜濃度範圍從1014至1017cm-3。
可將磊晶SiC層104的摻雜濃度選擇成使得形成在P型區域106與磊晶SiC層之間的P-N二極體的崩潰電壓高於形成在P型區域106與經植入N型層108之間的P-N二極體。P型區域106可使用如藉由陽極接觸件110所表示的歐姆金屬化接觸。在各種實施例中，金屬化方案可包括基於鎳(Ni)或鈦(Ti)的接觸件。在一個實例中，N型區域103可使用Ni接觸件在SiC基材102的表 面112上接觸。
在用於實作具有30V之崩潰電壓的低電壓SiC TVS的一些實施例中，P型區域106的峰值摻雜濃度可大約為1020cm-3。經植入N型層108的摻雜濃度可大約為1018cm-3。對於TVS二極體100的恰當操作，磊晶SiC層104的摻雜濃度經配置以低於經植入N型層108的摻雜濃度。例如，磊晶SiC層104的摻雜濃度可大約為1016cm-3。
現在轉至圖2，顯示根據本揭露之額外實施例配置的TVS二極體120的實施例。TVS二極體120可與TVS二極體100共享相同組件，不同處在於增加了顯示為JTE區域116的接面終止延伸區域(JTE區域)。JTE區域116設置在磊晶SiC層104內，在P型區域106周圍，並形成與磊晶SiC層104的一部分的一界面區域。值得注意的係，P型區域106可具有第一p摻雜位準，其中JTE區域116係以具有小於第一p摻雜位準的第二p摻雜位準的P型摻雜劑形成。根據本揭露的實施例，JTE區域116可由離子植入操作界定，以建立圍繞P型區域106之具有較低的p摻雜劑之摻雜濃度的區域。在一些實施例中，JTE區域116的摻雜濃度大約為1017cm-3。因此，JTE區域116可減少在裝置邊緣處的表面電場以確保TVS二極體120不在目標值之下崩潰。
現在轉至圖3，顯示根據本揭露之進一步實施例的TVS二極體130。圖3的實施例共享與圖2之TVS二極體120之特徵類似的特徵，具有不存在於TVS二極體120中的額外特徵，包括 設置在陽極接觸件110上方之標示為障壁金屬層122之顯示為金屬層結構的一可選障壁層。TVS二極體130進一步包括一金屬化區域126，該金屬化區域形成在由顯示為場氧化物層124之場氧化物區域所界定的窗內。根據一些實施例，障壁金屬層122可係Ti或Ti與氮化鈦(TiN)的組合。在一些實施例中，金屬化區域126可係鋁：銅合金材料，並可具有大於一微米的厚度，諸如，在特定實施例中係四微米。TVS二極體130可進一步包括設置在金屬化區域126上方的一鈍化層128。用於鈍化層128的合適材料系統的實例係磷矽酸鹽玻璃(PSG)及氮化矽(SiNx)。在一個實例中，PSG的厚度可係500nm，而SiNx的厚度可係850nm。實施例並未受限於此上下文。如圖3所示，將一聚合物層132(諸如，聚醯亞胺)提供在鈍化層128上方。聚合物層132及鈍化層128隨後可具備開口(未圖示)，以允許與TVS二極體130及總成電接觸。含有鎳/金或鎳/鈀/金的可焊接前側金屬化層亦可存在於金屬化區域126上方。值得注意的係，在圖1及圖2的實施例中，可將類似的金屬化及鈍化方案加至各別的TVS二極體，或提供用於接觸TVS二極體的另一已知合適的金屬化方案。
在上文討論之提供磊晶SiC層104的實施例中，各種區域的摻雜位準及厚度可輕易地調整以產生大於20V而小於650V的目標崩潰電壓。在特定實施例中，磊晶SiC層104區域的摻雜濃度小於經植入N型層108的摻雜濃度。經植入N型層108的摻雜濃度及厚度可分別>1016cm-3及小於10μm。P型區域106的摻 雜位準可大於1018cm-3，且在特定實施例中，大約1020cm-3。同樣地，經植入N型層的摻雜位準可係1018cm-3，其中確切值係由SiC P-N二極體的目標崩潰電壓判定。此外，根據一些實施例，主體基材區域102的厚度可係350μm或更小。值得注意的係，可將經植入N型層108界定成在P型區域106內。在一個實施方案中，經植入N型層108與P型區域106的邊緣間隔10μm。在另一實施例中，經植入N型層108可與P型區域106的邊緣間隔5μm。實施例並未受限於此上下文。一般而言，將N型層與P型區域106的邊緣間隔開，以確保將N型經植入層108包含在P型區域106內。
現在轉至圖4，顯示根據本揭露之進一步實施例的TVS二極體140。圖4的實施例共享與圖3之TVS二極體130之特徵類似的特徵，但TVS二極體140不包括JTE區域116。
現在轉至圖5，顯示根據本揭露之進一步實施例的TVS二極體150。圖5的實施例共享與圖4之TVS二極體140之特徵類似的特徵，但TVS二極體150不包括SiC磊晶層104。經植入N型層108的摻雜濃度可經調整以考量SiC磊晶層104的不存在。
作為一實例，對於在主體基材區域102中具有0.02歐姆-公分之電阻率的基材，N型摻雜劑的對應摻雜劑濃度大約係1.6×1018cm-3。因此，經植入N型層108的摻雜濃度可大於1.6×1018cm-3。根據一些實施例，所產生之具有圖5之結構的P/N二極體可展現大於20V且小於100V的崩潰電壓。
現在轉至圖6，顯示根據本揭露之進一步實施例的TVS二極體160。圖6的實施例共享與圖5之TVS二極體150之特徵類似的特徵，但增加了上文討論之JTE區域116。用於JTE區域116的摻雜處理可考慮到P型區域106的摻雜濃度以及主體基材區域102的摻雜濃度而調整。值得注意的係，將JTE區域116中的P型摻雜劑的濃度設定成小於P型區域106中之P型摻雜劑的濃度。此外，因為JTE區域116可藉由離子植入形成，用於形成JTE區域116的植入排程可調整以補償主體基材區域102中的N型摻雜劑的先前已存在摻雜濃度。因為主體基材區域102中之N型摻雜劑的濃度相對高，諸如，1.6×1018cm-3，將調整用於形成JTE區域116之P型離子的植入劑量以產生大約1017cm-3的淨P型摻雜劑濃度。因此，P型離子的植入可引入大於1.6×1018的總摻雜劑濃度，以補償主體基材區域102中之N型摻雜劑中的有效N型摻雜劑濃度。藉由比較方式，在圖2之JTE區域形成係藉由植入至SiC磊晶層104中而發生的實施例中，N型摻雜劑濃度在SiC基材101之以P型離子摻雜的區域中可大約為1016cm-3。因此，為了在JTE區域116中產生約1017cm-3的淨P型摻雜劑濃度，P型物種在圖2之實施例中的總摻雜劑濃度可僅稍微較高，諸如，1.5×1017cm-3，以補償1016cm-3的N型摻雜劑濃度。
現在轉至圖7A至圖7J，顯示根據本揭露的實施例之用於組裝TVS二極體的程序流程。該程序流程可特別應用於上述之TVS二極體130的形成。在圖7A，提供如所示之SiC基材101， 包括主體基材區域102，及SiC磊晶層104。
在圖7B中，提供一第一植入遮罩180，其中第一植入遮罩界定一第一孔隙181，該第一孔隙暴露N型區域103的一第一部分，且特別暴露SiC磊晶層104的一第一部分。在圖7B的實例，P型摻雜劑物種的植入已發生，導致P型區域106的形成。用於植入P型摻雜劑離子的離子能量可針對P型區域106的目標厚度(諸如，數微米的深度)定制。P型區域106的位置及側向尺寸係由第一孔隙181界定。用於第一植入遮罩180的合適材料係氧化矽，而氧化矽的厚度可經定制以含有離子，以防止植入至第一植入遮罩180下方的磊晶SiC層104中。
在圖7C的實例中，可移除第一植入遮罩180，並提供一第二植入遮罩182，其中第二植入遮罩182界定一第二孔隙183，該第二孔隙暴露N型區域103的一第二部分，且特別暴露SiC磊晶層104的一第二部分。在圖7C的實例，N型摻雜劑物種的植入已發生，導致經植入N型區域108的形成。用於植入N型摻雜劑離子的離子能量可針對經植入N型區域108的目標深度及厚度(諸如，上表面105下方的數微米)定制。P型區域106的位置及側向尺寸係由第二孔隙183界定。用於第二植入遮罩182的合適材料係氧化矽，而氧化矽的厚度可經定制以含有離子，以防止植入至第二植入遮罩182下方的磊晶SiC層104中。值得注意的係，第二孔隙183可經配置以具有小於第一孔隙181之尺寸D1的尺寸D2。第二孔隙183亦可沿著X軸及Y軸二者對準以落於第一孔隙 181內，所以經植入N型層108在X-Y平面上不延伸超出P型區域106。
在圖7D的實例中，可移除第二植入遮罩182，並提供一第三植入遮罩184，其中第三植入遮罩184作用為JTE遮罩並界定一第三孔隙185，該第三孔隙暴露N型區域103的一第三部分，且特別暴露SiC磊晶層104的一第三部分。在圖7D的實例，P型摻雜劑物種的植入已發生，導致JTE區域116的形成。第三植入遮罩184可對準以如圖所示地覆蓋P型區域106。用於植入P型摻雜物離子的離子能量可針對JTE區域116的目標深度(諸如，上表面105下方的數微米)定制。JTE區域116的位置及側向尺寸係由孔隙185界定。用於第三植入遮罩184的合適材料係氧化矽，而氧化矽的厚度可經定制以含有離子，以防止植入至第三植入遮罩184下方的磊晶SiC層104中。值得注意的係，在圖7D的實例之後，可執行活化退火程序以活化在由圖7B至圖7D之程序所界定的各種區域中的N摻雜劑及P摻雜劑。
在各種非限制性實施例中，P型區域106的深度DP可係0.5μm至2μm，而P型區域106的寬度WP可根據二極體應用變化，諸如，數百微米至數毫米之間。較大的P+寬度將導致較大的總體TVS二極體晶粒尺寸，促進具有某些應用所需之較高功率能力的TVS。在各種其他非限制性實施例中，具有寬度WN之經植入N型層108可自P型區域106的邊緣偏移5μm至10μm(參見繪示偏移的虛線區域)。該偏移確保崩潰電壓受控制，且裝置在P+ 接面隅角處沒有早發崩潰。
在圖7E所示的後續實例中，已沉積藉由場氧化物層124表示的氧化物層。場氧化物可經受已知緻密化退火及圖案化以在P型區域106上形成一孔隙187，如圖所示。
在圖7F所示的後續實例中，一陽極接觸件110及背側接觸件114已沉積並退火以形成與TVS二極體之半導體區域的歐姆接觸件。
在圖7G所示的後續實例中，一障壁金屬層122及金屬化區域126已沉積、圖案化、及蝕刻以形成所示之接觸結構。在圖7H所示的後續實例中，一鈍化層128已沉積、圖案化、及蝕刻以形成所示結構。在圖7I所示的後續實例中，一聚合物層132已沉積、顯影、及固化。在圖7J所示的後續實例中，一最終金屬層134已沉積在背側表面上，如圖所示。
在各種額外的實施例中，上文提及之TVS裝置的任何者可根據下列規格製造：A)P型區域106的淨摻雜濃度：1018至1020cm-3；B)P型JTE區域116的淨摻雜濃度：1×1017至5×1017cm-3；C)N磊晶層的淨摻雜濃度：1×1014cm-3至5×1017cm-3；及D)經植入N區域的淨摻雜濃度：1×1016至5×1018cm-3。此摻雜濃度範圍將產生具有範圍從15V至600V之崩潰電壓的裝置。
總之，本實施例提供優於基於Si之TVS裝置的各種優點。本實施例之基於SiC的TVS二極體提供在，諸如，大於15V至高達600V之電壓範圍內設計半導體晶粒中之崩潰電壓的能 力，同時避免串聯連接複數個晶粒的需求(如在用於較高電壓之Si二極體的情形中)。本實施例亦提供用於高溫操作下其中洩漏相較於Si TVS二極體減少的更強健二極體。
圖8顯示根據本揭露之實施例的例示性程序流程800。在方塊802中，在一SiC基材中提供一N型區域。該N型區域可包括一主體基材區域，該主體基材區域具有第一摻雜位準，及一磊晶SiC層，該磊晶SiC層具有小於第一摻雜位準的第二摻雜度。
在方塊804，執行植入P型離子的操作以形成自N型區域的一第一表面延伸的一P型區域。在方塊806，一經植入N型層係藉由植入N型離子在P型區域下方而形成。經植入N型層可因此設置在P型區域與N型區域之間。
雖然已參考某些實施例描述與TVS二極體關聯的裝置及方法，但所屬技術領域中具有通常知識者將理解可作出各種變化並可取代等效物而不脫離本申請案之申請專利範圍的精神及範疇。可作出其他修改以對上文揭示之教示調適特定情況或材料而不脫離申請專利範圍之範疇。因此，申請專利範圍不應解讀為受限於所揭示之具體實施例的任一者，而是僅由落入申請專利範圍之範疇內的任何實施例所界定。
100:TVS二極體
101:SiC基材
102:主體基材區域/SiC基材
103:N型區域
104:磊晶SiC層
105:上表面
106:P型區域
107:下表面
108:經植入N型層/N型層/N型經植入層/經植入N型區域
109:第一端
110:陽極接觸件
111:第二端
112:背表面/表面
114:背側接觸件
D1:第一距離/尺寸
D2:第二距離/尺寸

Claims (17)

  1. 一種保護裝置，其包含：一P-N二極體，其形成在一SiC基材內，且包含：一N型區域，其形成在該SiC基材內；一P型區域，其形成在該N型區域的一上部分中；及一經植入N型層，該經植入N型層係設置在該P型區域與該N型區域之間，其中所述保護裝置包含大於20V且小於650V的一崩潰電壓。
  2. 如申請專利範圍第1項所述的保護裝置，其中該N型區域包含：一主體基材區域，該主體基材區域具有一第一摻雜位準；及一磊晶SiC層，該磊晶SiC層係設置在該主體基材區域與該經植入N型層之間，且具有小於該第一摻雜位準的一第二摻雜位準。
  3. 如申請專利範圍第2項所述的保護裝置，其進一步包含一接面終止延伸區域(JTE區域)，該接面終止延伸區域設置在該磊晶SiC層內在該P型區域周圍，且形成與該磊晶SiC層的一部分的一界面區域，其中該P型區域包含一第一p摻雜位準，該JTE區域包含具有小於該第一p摻雜位準的一第二p摻雜位準的一p型摻雜劑。
  4. 如申請專利範圍第1項所述的保護裝置，其進一步包含一接面終止延伸區域(JTE區域)，該接面終止延伸區域設置在該P型區域周圍，且形成與該N型區域的一界面區域，其中該P型區域包含 一第一p摻雜位準，該JTE區域包含具有小於該第一p摻雜位準的一第二p摻雜位準的一p型摻雜劑。
  5. 如申請專利範圍第1項所述的保護裝置，其中該P型區域包含一下表面，該下表面在一第一端與一第二端之間延伸達一第一距離，其中該經植入N型層沿著該下表面延伸達小於該第一距離的一第二距離且自該第一端及該第二端偏移。
  6. 如申請專利範圍第4項所述的保護裝置，其中該P型區域包含一下表面，其中該經植入N型層沿著該下表面延伸，且自該接面終止延伸區域偏移。
  7. 如申請專利範圍第1項所述的保護裝置，其中該N型區域包含一主體基材區域，其中該經植入N型層形成在該主體基材區域內。
  8. 如申請專利範圍第7項所述的保護裝置，其中該P-N二極體包含大於20V且小於100V的一崩潰電壓。
  9. 如申請專利範圍第1項所述的保護裝置，其進一步包含：一陽極接觸件，該陽極接觸件係設置在該P型區域上；及一背側接觸件，該背側接觸件係設置在該SiC基材的一背表面上而與該N型區域接觸。
  10. 如申請專利範圍第9項所述的保護裝置，其進一步包含：一場氧化物區域，該場氧化物區界定在該P型區域上方的一窗；一金屬層結構，其設置成與該陽極接觸件接觸；一鈍化層，其設置在該金屬層結構上方；及 一聚合物層，其設置在該金屬層結構上方，其中該聚合物層及該金屬層結構界定用於接觸該金屬層結構的一開口。
  11. 一種形成SiC TVS二極體的方法，其包含：在一SiC基材中提供一N型區域；植入P型離子以形成自該N型區域的一第一表面延伸的一P型區域；及藉由植入N型離子在該P型區域下方而形成一經植入N型層，其中該經植入N型層係設置在該P型區域與該N型區域之間，其中所述SiC TVS二極體包含大於20V且小於650V的一崩潰電壓。
  12. 如申請專利範圍第11項所述的形成SiC TVS二極體的方法，其中該提供該N型區域包含：提供包含一主體基材區域的一SiC基材，該主體基材區域具有一第一摻雜位準的一N型摻雜劑；及在該主體基材區域上生長一磊晶SiC層，該磊晶SiC層包含一N型摻雜劑，且具有小於該第一摻雜位準的一第二摻雜位準。
  13. 如申請專利範圍第12項所述的形成SiC TVS二極體的方法，其進一步包含植入一P型摻雜劑以將一接面終止延伸區域(JTE區域)形成在該磊晶SiC層內在該P型區域周圍，其中該P型區域包含一第一p摻雜位準，該JTE區域的該P型摻雜劑包含小於該第一p摻雜位準的一第二p摻雜位準。
  14. 如申請專利範圍第11項所述的形成SiC TVS二極體的方法，其進一步包含藉由植入一P型摻雜劑在該N型區域內在該P型區域周圍以形成一接面終止延伸區域(JTE區域)，其中該P型區域包含一第一p摻雜位準，該P型摻雜劑具有小於該第一p摻雜位準的一第二p摻雜位準。
  15. 如申請專利範圍第11項所述的形成SiC TVS二極體的方法，其中該形成該經植入N型層包含通過一第一植入遮罩植入該等N型離子，其中該形成該P型區域包含通過一第二植入遮罩植入該等P型離子，其中該第二植入遮罩經配置以使該P型區域在一第一端與一第二端之間延伸達一第一距離，且其中該第一植入遮罩經配置以使該經植入N型層延伸達小於該第一距離的一第二距離且自該第一端及該第二端偏移。
  16. 如申請專利範圍第14項所述的形成SiC TVS二極體的方法，其中該形成該經植入N型層包含通過一第一植入遮罩植入該等N型離子，其中該形成該JTE區域包含通過一JTE遮罩植入該等P型離子，其中該JTE遮罩經配置以使該P型區域在一第一端與一第二端之間延伸達一第一距離，且其中該第一植入遮罩經配置以使該經植入N型層延伸達小於該第一距離的一第二距離且自該第一端及該第二端偏移。
  17. 一種SiC TVS裝置，其包含：一主體基材區域，該主體基材區域包含具有一第一摻雜劑位準的N型SiC； 一磊晶SiC層，該磊晶SiC層設置在該主體基材區域上，且包含具有一第二摻雜劑位準的一N型SiC材料；一P型區域，其形成在該磊晶SiC層的一上部分中；及一經植入N型層，該經植入N型層係設置在該磊晶SiC層內在該P型區域下方，該經植入N型層包含大於該第二摻雜劑位準的一第三摻雜劑位準，其中所述SiC TVS裝置包含大於20V且小於650V的一崩潰電壓。
TW108131452A 2018-09-05 2019-09-02 保護裝置、SiC TVS裝置及其製造方法 TWI809185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/121,916 US10910501B2 (en) 2018-09-05 2018-09-05 Stucture and method for SIC based protection device
US16/121,916 2018-09-05

Publications (2)

Publication Number Publication Date
TW202013672A TW202013672A (zh) 2020-04-01
TWI809185B true TWI809185B (zh) 2023-07-21

Family

ID=67875262

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131452A TWI809185B (zh) 2018-09-05 2019-09-02 保護裝置、SiC TVS裝置及其製造方法

Country Status (5)

Country Link
US (1) US10910501B2 (zh)
EP (2) EP4075517A1 (zh)
KR (2) KR102670357B1 (zh)
CN (1) CN110880538A (zh)
TW (1) TWI809185B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928168A (zh) 2019-12-06 2021-06-08 力特半导体（无锡）有限公司 具有不对称击穿电压的tvs二极管和组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972462B2 (en) * 2002-04-30 2005-12-06 Zarlink Semiconductor Ab Compact high voltage ESD protection diode
US20070090360A1 (en) * 2005-10-20 2007-04-26 Vishay General Semiconductors, Llc Blanket implant diode
US20090045457A1 (en) * 2006-11-16 2009-02-19 Alpha & Omega Semiconductor, Ltd. Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
TW201423943A (zh) * 2012-12-13 2014-06-16 Diodes Inc 半導體二極體組件
US20160126306A1 (en) * 2014-02-13 2016-05-05 Microsemi Corporation Sic transient voltage suppressor
US10008592B1 (en) * 2016-12-28 2018-06-26 Fuji Electric Co., Ltd. Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7907680A (nl) 1979-10-18 1981-04-22 Philips Nv Zenerdiode.
CN101383287B (zh) * 2008-09-27 2010-12-08 电子科技大学 一种垂直双扩散金属氧化物半导体器件的制造方法
US8445917B2 (en) * 2009-03-20 2013-05-21 Cree, Inc. Bidirectional silicon carbide transient voltage suppression devices
EP2677540A1 (en) * 2012-06-19 2013-12-25 Nxp B.V. Electronic device and method of manufacturing the same
US9425153B2 (en) * 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US9431385B2 (en) * 2013-08-09 2016-08-30 Semiconductor Components Industries, Llc Semiconductor component that includes a common mode filter and method of manufacturing the semiconductor component
DE102015118165A1 (de) * 2015-10-23 2017-04-27 Infineon Technologies Ag Elektrische baugruppe, umfassend eine halbleiterschaltvorrichtung und eine klemmdiode
JP6705155B2 (ja) * 2015-11-13 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
US20190140444A1 (en) * 2016-04-15 2019-05-09 Littelfuse Semiconductor (Wuxi) Co., Ltd. Overvoltage Protection and Linear Regulator Device Module
CN106847879B (zh) * 2017-01-19 2021-12-03 北京世纪金光半导体有限公司 一种斜面沟道的SiC MOSFET器件及制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972462B2 (en) * 2002-04-30 2005-12-06 Zarlink Semiconductor Ab Compact high voltage ESD protection diode
US20070090360A1 (en) * 2005-10-20 2007-04-26 Vishay General Semiconductors, Llc Blanket implant diode
US20090045457A1 (en) * 2006-11-16 2009-02-19 Alpha & Omega Semiconductor, Ltd. Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
TW201423943A (zh) * 2012-12-13 2014-06-16 Diodes Inc 半導體二極體組件
US20160126306A1 (en) * 2014-02-13 2016-05-05 Microsemi Corporation Sic transient voltage suppressor
US10008592B1 (en) * 2016-12-28 2018-06-26 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR102670357B1 (ko) 2024-05-30
US20200075780A1 (en) 2020-03-05
EP4075517A1 (en) 2022-10-19
KR20200027902A (ko) 2020-03-13
KR20240078639A (ko) 2024-06-04
US10910501B2 (en) 2021-02-02
TW202013672A (zh) 2020-04-01
EP3621121A1 (en) 2020-03-11
CN110880538A (zh) 2020-03-13

Similar Documents

Publication Publication Date Title
US9837516B2 (en) Bi-directional punch-through semiconductor device and manufacturing method thereof
US9019667B2 (en) Protection device and related fabrication methods
JP2008177537A (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
KR20240078639A (ko) SiC 기반 보호 디바이스를 위한 구조 및 방법
US9324806B2 (en) Silicon carbide semiconductor device
CN107293533B (zh) 瞬态电压抑制器及其制造方法
US10325904B2 (en) Transient overvoltage protection device
EP0579502A2 (en) Solid state transient suppressor
CN113675084A (zh) 混合PiN结肖特基二极管及其P型欧姆接触的制备方法
CN105576041B (zh) 用于具有双区基极的瞬时电压抑制设备的结构和方法
US9831327B2 (en) Electrostatic discharge protection devices and methods of forming the same
CN107301996B (zh) 瞬态电压抑制器及其制造方法
KR101800331B1 (ko) 개선된 역서지 내량 및 감소된 누설 전류를 위한 폴리실리콘 층을 갖는 제너 다이오드
CN117727798A (zh) 双向非对称瞬态电压抑制器器件
CN219017660U (zh) 高电压半导体器件
CN219040487U (zh) 非对称双向瞬态电压抑制器件
CN113284938B (zh) 半导体装置及半导体装置的制造方法
CN107301997B (zh) 瞬态电压抑制器及其制造方法
JPH01123469A (ja) ショットキ障壁半導体装置