TWI809019B - 處理基板之方法 - Google Patents

處理基板之方法 Download PDF

Info

Publication number
TWI809019B
TWI809019B TW107145164A TW107145164A TWI809019B TW I809019 B TWI809019 B TW I809019B TW 107145164 A TW107145164 A TW 107145164A TW 107145164 A TW107145164 A TW 107145164A TW I809019 B TWI809019 B TW I809019B
Authority
TW
Taiwan
Prior art keywords
mentioned
substrate
gas
organic compound
organic
Prior art date
Application number
TW107145164A
Other languages
English (en)
Other versions
TW201933426A (zh
Inventor
田端雅弘
久松亨
熊倉翔
浅子竜一
石川慎也
本田昌伸
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201933426A publication Critical patent/TW201933426A/zh
Application granted granted Critical
Publication of TWI809019B publication Critical patent/TWI809019B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Weting (AREA)

Abstract

本發明提供一種處理基板之方法。 於一實施形態中，提供處理基板之方法。基板具有被蝕刻區域及被圖案化之區域。被圖案化之區域設置於被蝕刻區域上。於方法中，於基板之表面上形成有機膜。繼而，藉由處理氣體之電漿，對被蝕刻區域進行蝕刻。有機膜之形成係於在腔室內之處理空間之中配置有基板之狀態下執行。於有機膜之形成中，朝向基板供給包含第1有機化合物之第1氣體，繼而，朝向基板供給包含第2有機化合物之第2氣體。藉由第1有機化合物與第2有機化合物之聚合而生成構成有機膜之有機化合物。

Description

處理基板之方法
本發明之實施形態係關於一種處理基板之方法。
於電子元件之製造中，為了對基板內之被蝕刻區域進行加工，而執行包含電漿蝕刻之基板處理。一種基板處理包含成膜與電漿蝕刻。此種基板處理記載於專利文獻1。
應用專利文獻1之基板處理之基板具有被蝕刻區域及遮罩。遮罩提供開口，設置於被蝕刻區域上。遮罩為抗蝕劑遮罩。於專利文獻1之基板處理中，於基板之表面上形成氧化矽膜。氧化矽膜係藉由根據原子層沈積法之成膜而形成。於該基板處理中，藉由氧化矽膜，調整遮罩之開口之寬度。繼而，將被蝕刻區域使用電漿來蝕刻。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2004-80033號公報
[發明所欲解決之問題]
作為包含成膜與電漿蝕刻之基板處理，亦考慮為了保護區劃形成於被蝕刻區域之開口之側面而將氧化矽膜形成於基板之表面上，然後執行電漿蝕刻。於此種基板處理及專利文獻1中所記載之基板處理之任一者中，均為了形成氧化矽膜，必須利用氧氣。氧氣由於與抗蝕劑遮罩內之碳反應，故而使抗蝕劑遮罩變形。又，氧氣可使被蝕刻區域氧化。即，氧氣可對包含被圖案化之區域及被蝕刻區域之基板賦予不期望之損傷。因此，於包含成膜與電漿蝕刻之基板處理中，要求抑制基板之損傷。
又，於被蝕刻區域由氧化矽形成之情形時，上述氧化矽膜與被蝕刻區域一起藉由電漿蝕刻而去除。因此，於包含成膜與電漿蝕刻之基板處理中，於被蝕刻區域由氧化矽形成之情形時，必須於被蝕刻區域之電漿蝕刻時將可抑制該蝕刻之膜藉由該成膜而形成。 [解決問題之技術手段]
於一態樣中，提供一種處理基板之方法。基板具有被蝕刻區域及被圖案化之區域。被圖案化之區域設置於被蝕刻區域上。方法包含(i)於基板之表面上形成有機膜之步驟；及(ii)於執行形成有機膜之步驟之後，使用處理氣體之電漿對被蝕刻區域進行蝕刻之步驟。形成有機膜之步驟係於腔室內之處理空間之中配置有基板之狀態下執行。形成有機膜之步驟包含(iii)朝向基板供給包含第1有機化合物之第1氣體之步驟；及(iv)朝向基板供給包含第2有機化合物之第2氣體之步驟。於形成有機膜之步驟中，藉由第1有機化合物與第2有機化合物之聚合而生成構成有機膜之有機化合物，供給第1氣體之步驟及供給第2氣體之步驟交替地重複。
於一態樣之方法中，向基板之表面上之成膜係藉由第1有機化合物與第2有機化合物之聚合而實現。於該方法中，向基板之表面上之成膜不利用氧氣。因此，根據該方法，於包含成膜與電漿蝕刻之基板處理中，抑制由氧氣所致之基板之損傷。又，利用該方法形成之膜為有機膜。因此，根據該方法，於被蝕刻區域由氧化矽形成之情形時，於被蝕刻區域之電漿蝕刻時可抑制該蝕刻之膜形成於基板上。
於另一態樣中，提供一種處理基板之方法。基板具有被蝕刻區域及被圖案化之區域。被蝕刻區域藉由經圖案化之區域之側面而包圍。另一態樣之方法包含：於基板之表面上形成有機膜之步驟；以於沿著經圖案化之區域之側面之部分殘留有機膜的方式，對在被蝕刻區域上延伸之有機膜進行蝕刻之步驟；及於對有機膜進行蝕刻之步驟之執行後，使用處理氣體之電漿對蝕刻區域進行蝕刻之步驟。形成有機膜之步驟係於腔室內之處理空間之中配置有基板之狀態執行。形成有機膜之步驟包含：朝向基板供給包含第1有機化合物之第1氣體之步驟；及朝向基板供給包含第2有機化合物之第2氣體之步驟。於形成有機膜之步驟中，藉由第1有機化合物與第2有機化合物之聚合而生成構成有機膜之有機化合物，供給第1氣體之步驟及供給第2氣體之步驟交替地重複。
於一實施形態中，第1有機化合物與第2有機化合物之聚合係以30℃以上且200℃以下之溫度產生。
於一實施形態中，供給第1氣體之步驟及供給第2氣體之步驟係於經圖案化之區域被加熱之狀態下執行。
於一實施形態中，於腔室之中，設置有支持基板之靜電吸盤，於靜電吸盤之中設置有加熱器。於供給第1氣體之步驟及供給第2氣體之步驟中，經圖案化之區域係藉由靜電吸盤之中之加熱器而加熱。
於一實施形態中，包含供給第1氣體之步驟及供給第2氣體之步驟之序列執行特定次數。根據該實施形態，藉由序列之執行次數決定有機膜之膜厚。
於一實施形態中，經圖案化之區域由有機材料、金屬、或含有矽之材料形成。被蝕刻區域由其他含有矽之材料形成。
於一實施形態中，處理氣體包含氟碳氣體、氫氟碳氣體、HBr氣體、或Cl2 氣體。
於一實施形態中，第1有機化合物為異氰酸酯，第2有機化合物為胺。
於一實施形態中，第1有機化合物為異氰酸酯，第2有機化合物為具有羥基之化合物。
於一實施形態中，第1有機化合物為羧酸，第2有機化合物為胺。
於一實施形態中，第1有機化合物為羧醯鹵化物，第2有機化合物為胺。
於一實施形態中，第1有機化合物為羧酸，第2有機化合物為具有羥基之化合物。
於一實施形態中，第1有機化合物為羧醯鹵化物，第2有機化合物為具有羥基之化合物。
於一實施形態中，第1有機化合物為羧酸酐，第2有機化合物為胺。 [發明之效果]
如以上所說明般，於包含成膜與電漿蝕刻之基板處理中，能夠抑制基板之損傷。又，於包含成膜與電漿蝕刻之基板處理中，於被蝕刻區域由氧化矽形成之情形時，能夠於被蝕刻區域之電漿蝕刻時將可抑制該蝕刻之膜藉由該成膜而形成。
以下，參照圖式對各種實施形態詳細地進行說明。再者，於各圖式中對相同或相當之部分標註相同之符號。
圖1係表示一實施形態之基板處理方法之流程圖。圖1所示之處理基板之方法(以下，稱為「方法MT」)包含步驟ST1之成膜及步驟ST2之電漿蝕刻。於一實施形態中，方法MT係使用電漿處理裝置執行。圖2係概略性地表示能夠於圖1所示之方法MT中使用之電漿處理裝置之一例的圖。圖2所示之電漿處理裝置10為電容耦合型之電漿處理裝置。
電漿處理裝置10具備腔室11。於腔室11之中提供內部空間S。內部空間S包含第1空間S1及第2空間S2。腔室11包含腔室本體12。腔室本體12具有大致圓筒形狀。於腔室本體12之中，提供內部空間S。腔室本體12例如由鋁構成。腔室本體12連接於接地電位。於腔室本體12之內壁面即區劃內部空間S之腔室本體12之表面，形成有具有耐腐蝕性之膜。該膜可為藉由陽極氧化處理而形成之膜、或由氧化釔形成之膜等陶瓷製膜。
於腔室本體12之側壁形成有通路12p。基板W於在內部空間S(第1空間S1)與腔室本體12之外部之間被搬送時，通過通路12p。通路12p能夠藉由閘閥12g而開閉。閘閥12g沿著腔室本體12之側壁設置。
於內部空間S之中，設置有間隔壁14。間隔壁14係於第1空間S1與第2空間S2之交界上延伸。於間隔壁14，以使第1空間S1與第2空間S2相互連通之方式，形成有複數個貫通孔。間隔壁14可藉由於由鋁等材料形成之母材之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可為藉由極氧化處理而形成之膜、或由氧化釔形成之膜等陶瓷製膜。
於一實施形態中，間隔壁14包含屏蔽部14a及擋板14b。屏蔽部14a具有大致筒形狀。屏蔽部14a於內部空間S之中沿著腔室本體12之側壁在鉛直方向上延伸。屏蔽部14a自腔室本體12之側壁離開。屏蔽部14a之上端延伸至腔室11之上部，且固定於該上部。於電漿處理裝置10中，於作為處理空間之第1空間S1內進行基板處理。於基板處理中產生反應產物等副產物。藉由屏蔽部14a，降低附著於腔室本體12之表面之副產物之量。
擋板14b於與屏蔽部14a交叉之方向延伸。擋板14b於屏蔽部14a與下述支持台之間延伸。間隔壁14之上述複數個貫通孔形成於擋板14b。再者，屏蔽部14a及擋板14b可一體地形成，亦可相互分離。
於內部空間S之中，支持部15自腔室本體12之底部向上方延伸。支持部15具有大致圓筒形狀，由石英等絕緣材料形成。於支持部15上搭載有支持台16。支持台16係藉由支持部15而支持。支持台16以於第1空間S1內支持基板W之方式構成。支持台16包含下部電極18及靜電吸盤20。支持台16亦可進而包含電極板21。電極板21由鋁等導電性材料形成，具有大致圓盤形狀。下部電極18設置於電極板21上。下部電極18由鋁等導電性材料形成，具有大致圓盤形狀。下部電極18電性連接於電極板21。
於下部電極18內，設置有流路18f。流路18f為熱交換介質用之流路。作為熱交換介質，例如，使用液狀之冷媒，或藉由其氣化而將下部電極18冷卻之冷媒(例如，氟氯碳化物)。自設置於腔室本體12之外部之冷卻器單元對流路18f經由配管22a供給熱交換介質。供給至流路18f之熱交換介質經由配管22b返回至冷卻器單元。即，熱交換介質以於流路18f與冷卻器單元之間循環之方式供給。
靜電吸盤20設置於下部電極18上。靜電吸盤20具有本體及電極。靜電吸盤20之本體由介電體形成，具有大致圓盤形狀。靜電吸盤20之電極為膜狀之電極，且設置於靜電吸盤20之本體內。於靜電吸盤20之電極，經由開關24電性連接有直流電源23。若自直流電源23對靜電吸盤20之電極施加電壓，則於載置於靜電吸盤20上之基板W與靜電吸盤20之間產生靜電引力。藉由所產生之靜電引力，而基板W被靜電吸盤20吸引，藉由該靜電吸盤20保持。
於電漿處理裝置10，設置有氣體供給線25。氣體供給線25將來自氣體供給機構之傳熱氣體，例如He氣體供給至靜電吸盤20之上表面與基板W之背面(下表面)之間。
於靜電吸盤20之中，亦可設置有一個以上之加熱器20h(例如電阻發熱體)。自加熱器控制器HC20對一個以上之加熱器20h賦予電力。於複數個加熱器20h設置於靜電吸盤20之中之情形時，藉由調整自加熱器控制器HC20賦予至複數個加熱器20h之電力，能夠個別地調整靜電吸盤20之複數個區域之各自之溫度，調整靜電吸盤20之面內(即，基板W之面內)之溫度分佈。
於靜電吸盤20之外周區域上，配置聚焦環FR。聚焦環FR具有大致環狀板形狀。聚焦環FR由矽、石英、或碳化矽等含有矽之材料形成。聚焦環FR以包圍基板W之邊緣之方式配置。
筒狀部26自腔室本體12之底部向上方延伸。筒狀部26沿著支持部15之外周延伸。筒狀部26由導電性材料形成，且具有大致圓筒形狀。筒狀部26連接於接地電位。筒狀部26之表面亦可由具有耐腐蝕性之膜形成。具有耐腐蝕性之膜可為藉由極氧化處理而形成之膜、或由氧化釔形成之膜等陶瓷製之膜。
於筒狀部26上，設置有絕緣部28。絕緣部28具有絕緣性，由石英等陶瓷形成。絕緣部28具有大致圓筒形狀，且沿著電極板21之外周、下部電極18之外周、及靜電吸盤20之外周延伸。再者，上述擋板14b之緣部設置於筒狀部26與絕緣部28之間，且亦可由筒狀部26與絕緣部28夾持。
支持部15、支持台16、筒狀部26、及絕緣部28構成支持組件SA。支持組件SA自第1空間S1遍及第2空間S2延伸。
電漿處理裝置10進而具備上部電極30。上部電極30設置於支持台16之上方。上部電極30與構件32一起將腔室本體12之上部開口關閉。構件32具有絕緣性。上部電極30隔著該構件32由腔室本體12之上部支持。
上部電極30包含頂板34及支持體36。頂板34之下表面區劃內部空間S(或第1空間S1)。於頂板34設置有複數個氣體噴出孔34a。複數個氣體噴出孔34a之各者將頂板34於板厚方向(鉛直方向)貫通。該頂板34並不限定，但例如由矽形成。或者，頂板34可具有於鋁製之母材之表面設置具有耐腐蝕性之膜之結構。該膜可為藉由陽極氧化處理而形成之膜、或由氧化釔形成之膜等陶瓷製之膜。
支持體36係裝卸自如地支持頂板34之零件。支持體36例如可由鋁等導電性材料形成。於支持體36之內部，設置有氣體擴散室36a。複數個氣體孔36b自氣體擴散室36a向下方延伸。複數個氣體孔36b分別連通於複數個氣體噴出孔34a。於支持體36形成有連接於氣體擴散室36a之氣體導入口36c，於該氣體導入口36c，連接有氣體供給管38。
於氣體供給管38，連接有氣體供給部40。氣體供給部40具有氣體源群40s、閥群40a、流量控制器群40b、及閥群40c。氣體源群40s包含複數個氣體源。氣體源群40s之複數個氣體源包含在方法MT中所使用之複數個氣體之源。又，氣體源群40s之複數個氣體源包含下述第1氣體。再者，氣體源群40s之複數個氣體源亦可包含下述第2氣體之源，而並非第1氣體之源。
閥群40a及閥群40c之各者包含複數個閥。流量控制器群40b包含複數個流量控制器。流量控制器群40b之複數個流量控制器之各者為質量流量控制器或壓力控制式之流量控制器。氣體源群40s之複數個氣體源之各者經由閥群40a之對應之閥、流量控制器群40b之對應之流量控制器、及閥群40c之對應之閥，連接於氣體供給管38。來自氣體供給部40之氣體經由氣體供給管38、氣體擴散室36a、複數個氣體孔36b、及複數個氣體噴出孔34a，供給至第1空間S1。
電漿處理裝置10進而具備氣體供給部42。氣體供給部42具有氣體源42s、閥42a、流量控制器42b、及閥42c。氣體源42s為第2氣體之源。再者，於氣體供給部40包含第2氣體之源而並非第1氣體之源之情形時，氣體源42s亦可為第1氣體之源。流量控制器42b為質量流量控制器或壓力控制式之流量控制器。氣體源42s經由閥42a、流量控制器42b、及閥42c，連接於第1空間S1。來自氣體供給部42之氣體供給至第1空間S1。
於電漿處理裝置10之腔室本體12之底部，連接有排氣管50。於排氣管50，連接有排氣裝置52。排氣裝置52經由排氣管50連接於第2空間S2。又，排氣裝置52經由第2空間S2及間隔壁14之複數個貫通孔連接於第1空間S1。排氣裝置52包含壓力調整閥及減壓泵。減壓泵經由壓力調整閥連接於第2空間S2。減壓泵可為渦輪分子泵及/或乾式真空泵。
電漿處理裝置10能夠於第1空間S1內產生供給至第1空間S1之氣體之電漿。電漿處理裝置10進而具備第1高頻電源61。第1高頻電源61為產生電漿產生用之第1高頻之電源。第1高頻例如具有27～100 MHz之範圍內之頻率。第1高頻電源61經由整合器63連接於上部電極30。整合器63具有用以使第1高頻電源61之輸出阻抗與負載側(上部電極30側)之阻抗整合之匹配電路。再者，第1高頻電源61亦可經由整合器63連接於下部電極18。於該情形時，上部電極30電性地接地。
電漿處理裝置10可進而具備第2高頻電源62。第2高頻電源62為產生用以對基板W引入離子之偏壓用之第2高頻之電源。第2高頻之頻率低於第1高頻之頻率。第2高頻之頻率例如為400 kHz～13.56 MHz之範圍內之頻率。第2高頻電源62經由整合器64連接於下部電極18。整合器64具有用以使第2高頻電源62之輸出阻抗與負載側(下部電極18側)之阻抗整合之匹配電路。
於電漿處理裝置10中，若於對第1空間S1供給有氣體之狀態下供給第1高頻，則該氣體激發，於第1空間S1(處理空間)內產生電漿。又，若將第2高頻供給至下部電極18，則電漿中之離子朝向基板W加速。
電漿處理裝置10進而具備直流電源70。直流電源70連接於上部電極30。直流電源70以將負極性之直流電壓施加至上部電極30之方式構成。若對上部電極30施加負極性之直流電壓，則於第1空間S1內產生之電漿中之正離子與上部電極30之頂板34碰撞。若正離子與頂板34碰撞，則自頂板34放出二次電子。於頂板34由矽形成之情形時，若正離子與頂板34碰撞，則可自頂板34放出矽。
電漿處理裝置10具有加熱器72。自加熱器控制器HC72對加熱器72賦予電力。若自加熱器控制器HC72對加熱器72賦予電力，則加熱器72產生用以將腔室本體12及內部空間S之中之物體加熱之熱。
於一實施形態中，電漿處理裝置10進而具備控制部80。控制部80以對電漿處理裝置10之各部進行控制之方式構成。控制部80可為具備處理器、記憶體等記憶裝置、輸入裝置、及顯示裝置等之電腦。控制部80執行記憶於記憶裝置之控制程式，基於記憶於該記憶裝置之製程配方資料對電漿處理裝置10之各部進行控制。藉此，電漿處理裝置10執行藉由製程配方資料而指定之製程。例如，控制部80於方法MT之執行中對電漿處理裝置10之各部進行控制。
再次一面參照圖1一面對方法MT進行說明。以下，以使用電漿處理裝置10執行方法MT之情形時為例，對方法MT進行說明。又，於以下之說明中，與圖1一起參照圖3(a)、圖3(b)、及圖3(c)。圖3(a)係可應用方法MT之一例之基板之局部放大剖視圖，圖3(b)係執行步驟ST1後之狀態之一例之基板的局部放大剖視圖，圖3(c)係執行步驟ST2後之狀態之一例之基板的局部放大剖視圖。
如圖3(a)所示，一例之基板W具有基底區域UR、被蝕刻區域(以下，稱為「區域ER」)及被圖案化之區域(以下，稱為「區域PR」)。區域ER係於方法MT中被蝕刻之區域，例如形成為層狀。區域ER設置於基底區域UR上。區域ER例如由含有矽之材料形成。區域PR設置於區域ER上。區域PR被圖案化。區域PR例如為以提供開口之方式圖案化之層。區域PR由有機材料、含有矽之材料、或含有金屬之材料(例如，含有鈦之材料或含有鎢之材料)形成。再者，於區域PR由含有矽之材料形成之情形時，區域ER由其他含有矽之材料形成。例如，於區域PR由氮化矽形成之情形時，區域ER由氧化矽形成。
方法MT之步驟ST1係於在第1空間S1，即處理空間之中配置有基板W之狀態下執行。基板W於處理空間之中，載置於支持台16上(靜電吸盤20上)。於步驟ST1中，如圖3(b)所示，於基板W之表面上形成有機膜OF。
步驟ST1包含步驟ST11及步驟ST12。步驟ST1亦可進而包含步驟STPa及步驟STPb。於步驟ST11中，朝向基板W供給第1氣體。於一實施形態之步驟ST11中，自氣體供給部40及氣體供給部42中一者對處理空間(第1空間S1)供給第1氣體。第1氣體包含第1有機化合物。藉由執行步驟ST11，第1有機化合物吸附於基板W或已經形成之有機膜。
步驟STPa係於步驟ST11與步驟ST12之間執行。於步驟STPa中，執行處理空間之沖洗。即，排出處理空間內之氣體。再者，於步驟STPa中，亦可自氣體供給部40將稀有氣體或氮氣等惰性氣體供給至處理空間。藉由執行步驟STPa，將過剩地堆積於基板W上之第1有機化合物去除。
於步驟ST12中，朝向基板W供給第2氣體。於一實施形態之步驟ST12中，自氣體供給部40及氣體供給部42中另一者對處理空間(第1空間S1)供給第2氣體。第2氣體包含第2有機化合物。於步驟ST1中，藉由第1有機化合物與第2有機化合物之聚合，生成構成有機膜OF之有機化合物。
步驟STPb係於執行步驟ST12之後執行。於步驟STPb中，執行處理空間之沖洗。即，排出處理空間內之氣體。再者，於步驟STPb中，亦可自氣體供給部40將稀有氣體或氮氣等惰性氣體供給至處理空間。藉由執行步驟STPb，將過剩地堆積於基板W上之第2有機化合物去除。
於一實施形態中，第1有機化合物與第2有機化合物之聚合係於30℃以上且200℃以下之溫度產生。於一實施形態之步驟ST1(步驟ST11及步驟ST12)之執行中，以產生第1有機化合物與第2有機化合物之聚合之方式，將區域PR加熱。區域PR係藉由任意之加熱機構而加熱。於一實施形態之步驟ST1(步驟ST11及步驟ST12)之執行中，藉由靜電吸盤20之中之一個以上之加熱器20h而將基板W加熱。於步驟ST1之執行中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。
於步驟ST1中，步驟ST11及步驟ST12交替地重複。於一實施形態中，包含步驟ST11及步驟ST12之序列執行特定次數。藉由該特定次數而決定有機膜OF之膜厚。於步驟STJ中，判定是否滿足停止條件。判定為停止條件例如於序列之執行次數達到特定次數之情形時滿足。於步驟STJ中，於判定為未滿足停止條件之情形時，再次執行序列。另一方面，於步驟STJ中，於判定為滿足停止條件之情形時，步驟ST1結束。再者，步驟ST1中之序列之執行次數亦可為1次。又，步驟ST1之各序列亦可不包含步驟STPa及步驟STPb中至少一者。又，於步驟ST1之各序列中，步驟ST12亦可較步驟ST11先執行。
藉由步驟ST1之執行，而如圖3(b)所示，於基板W之表面上形成有機膜OF。藉由該有機膜OF，調整區域PR之開口之寬度。
於方法MT中，繼而執行步驟ST2。於一實施形態中，步驟ST2係於在第1空間S1，即處理空間之中配置有基板W之狀態下執行。於步驟ST2中，執行區域ER之電漿蝕刻。於步驟ST2中，對處理空間(第1空間S1)供給處理氣體。處理氣體於區域ER由氧化矽形成之情形時，包含氟碳氣體(例如，C4 F6 氣體)，亦可進而包含稀有氣體及氧氣。處理氣體亦可除了氟碳氣體以外，或者代替氟碳氣體，包含氫氟碳氣體。於步驟ST2中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於步驟ST2中，為了激發處理氣體而供給第1高頻。於步驟ST2中，將第2高頻供給至下部電極18。
於步驟ST2中，於處理空間之中處理氣體被激發，產生處理氣體之電漿。於步驟ST2中，藉由來自處理氣體之電漿之離子、自由基等活性種，而將區域ER蝕刻。其結果，如圖3(c)所示，於自包含區域PR及有機膜OF之區域露出之部分中，將區域ER去除。
於一實施形態中，方法MT亦可進而包含步驟STb。步驟STb係於步驟ST1與步驟ST2之間執行。於步驟STb中，將於區域ER內之應蝕刻之部分之上延伸之有機膜OF去除。於步驟STb中，例如將包含氮氣(N2 氣體)與氫氣(H2 氣體)之處理氣體供給至處理空間(第1空間S1)。於步驟STb中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於步驟STb中，為了激發處理氣體而供給第1高頻。於步驟STb中，將第2高頻供給至下部電極18。藉由該步驟STb之執行，將於區域ER內之應蝕刻之部分之上延伸之有機膜OF去除，使區域ER露出。
於方法MT中，向基板W之表面上之成膜係藉由第1有機化合物與第2有機化合物之聚合而實現。於方法MT中，向基板W之表面上之成膜不利用氧氣。因此，根據方法MT，於包含成膜與電漿蝕刻之基板處理中，抑制由氧氣所致之基板之損傷。例如，於經圖案化之區域PR由有機材料形成之情形時，抑制該區域PR之由氧氣所致之損傷。又，於區域ER含有矽之情形時，抑制區域ER之氧化。
又，利用方法MT形成之膜為有機膜OF。因此，於區域ER由氧化矽形成之情形時，於區域ER之電漿蝕刻時可抑制該蝕刻之膜形成於基板W上。其結果，於有機膜OF具有調整區域PR之開口之寬度之功能之情形時，該功能於步驟ST2之電漿蝕刻中維持。
又，於一實施形態之步驟ST1中，包含步驟ST11、步驟STPa、步驟ST12、及步驟STPb之序列執行複數次。於該實施形態中，與藉由原子層沈積法而形成之膜之形成同樣地，形成有機膜OF。因此，於基板W之表面上獲得共形之有機膜OF。
以下，對第1有機化合物及第2有機化合物、以及藉由第1有機化合物與第2有機化合物之聚合而生成之有機化合物，即構成有機膜OF之有機化合物進行例示。
第1有機化合物可為以下之式(1)或式(2)所示之異氰酸酯，第2有機化合物可為以下之式(3)或式(4)所示之胺。即，第1有機化合物可為一官能性異氰酸酯或二官能性異氰酸酯，第2有機化合物可為一官能性胺或二官能性胺。 [化1] [化2] [化3] [化4]
於式(1)及式(2)中，R為烷基(直鏈狀烷基或環狀烷基)等飽和烴基、芳基等不飽和烴基、或包含N、O、S、F、或Si等雜原子之基。包含雜原子之基包含將其一部分元素以N、O、S、F、或Si等取代之飽和烴基或不飽和烴基。作為第1有機化合物之異氰酸酯例如可使用脂肪族化合物或芳香族化合物。作為脂肪族化合物，可使用脂肪族鏈式化合物或脂肪族環式化合物。作為脂肪族化合物，例如可列舉六亞甲基二異氰酸酯。又，作為脂肪族環式化合物，例如可列舉1,3-雙(異氰酸基甲基)環己烷(H6XDI)。
於式(3)及式(4)中，R為烷基(直鏈狀烷基或環狀烷基)等飽和烴基、芳基等不飽和烴基、或包含N、O、S、F、或Si等雜原子之基。包含雜原子之基包含將其一部分元素以N、O、S、F、或Si等取代之飽和烴基或不飽和烴基。再者，於式(1)及式(2)中由R所示之原子團可與式(3)及式(4)中由R所示之原子團相同，亦可不同。作為第2有機化合物之胺例如可使用脂肪族化合物或芳香族化合物。作為脂肪族化合物，可使用脂肪族鏈式化合物或脂肪族環式化合物。作為脂肪族化合物，例如可列舉1,12-二氨基十二烷(DAD)。作為脂肪族環式化合物，可列舉1,3-雙(胺甲基)環己烷(H6XDA)。再者，作為第2有機化合物之胺亦可為二級胺。
作為藉由異氰酸酯與胺之聚合(加成縮合)而獲得之有機化合物，可列舉以下之式(5)～式(8)所示之具有脲鍵之化合物。式(5)所示之化合物係藉由式(1)所示之化合物與式(3)所示之化合物之聚合而生成。式(6)所示之化合物係藉由式(1)所示之化合物與式(4)所示之化合物之聚合而生成。或者，式(6)所示之化合物係藉由式(2)所示之化合物與式(3)所示之化合物之聚合而生成。式(7)所示之化合物係藉由式(2)所示之化合物與式(4)所示之化合物之聚合而生成。又，式(8)所示之化合物具有使式(7)所示之聚合物之兩末端分別以具有異氰酸基之單體(例如式(1)所示之化合物)、具有胺基之單體(例如式(3)所示之化合物)封端之結構。再者，於式(7)及式(8)中，n為2以上之整數。 [化5] [化6] [化7] [化8]
於另一例中，第1有機化合物可為式(1)或式(2)所示之異氰酸酯，第2有機化合物可為以下之式(9)或式(10)所示之具有羥基之化合物。即，第1有機化合物可為一官能性異氰酸酯或二官能性異氰酸酯，第2有機化合物可為具有羥基之一官能性化合物或具有羥基之二官能性化合物。 [化9] [化10]
於式(9)及式(10)中，R為烷基(直鏈狀烷基或環狀烷基)等飽和烴基、芳基等不飽和烴基、或包含N、O、S、F、或Si等雜原子之基。包含雜原子之基包含將其一部分之元素以N、O、S、F、或Si等取代之飽和烴基或不飽和烴基。再者，於式(1)及式(2)中由R所示之原子團可與式(9)及式(10)中由R所示之原子團相同，亦可不同。具有羥基之化合物為醇或酚。作為第2有機化合物之醇例如可列舉乙二醇。又，作為第2有機化合物之酚例如可列舉對苯二酚。
作為藉由具有異氰酸酯與羥基之化合物之聚合(聚加成)而獲得之有機化合物，可列舉以下之式(11)～式(15)所示之具有胺基甲酸酯鍵之化合物。式(11)所示之化合物係藉由式(1)所示之化合物與式(9)所示之化合物之聚合而生成。式(12)所示之化合物係藉由式(1)所示之化合物與式(10)所示之化合物之聚合而生成。式(13)所示之化合物係藉由式(2)所示之化合物與式(9)所示之化合物之聚合而生成。式(14)所示之化合物係藉由式(2)所示之化合物與式(10)所示之化合物之聚合而生成。又，式(15)所示之化合物具有使式(14)所示之聚合物之兩末端分別以具有異氰酸基之單體(例如式(1)所示之化合物)、具有羥基之單體(例如式(9)所示之化合物)封端之結構。再者，於式(14)及式(15)中，n為2以上之整數。 [化11] [化12] [化13] [化14] [化15]
於又一例中，第1有機化合物可為以下之式(16)或式(17)所示之羧酸，第2有機化合物可為式(3)或式(4)所示之胺。即，第1有機化合物可為一官能性羧酸或二官能性羧酸，第2有機化合物可為一官能性胺或二官能性胺。 [化16] [化17]
於式(16)及式(17)中，R為烷基(直鏈狀烷基或環狀烷基)等飽和烴基、芳基等不飽和烴基、或包含N、O、S、F、或Si等雜原子之基。包含雜原子之基包含將其一部分之元素以N、O、S、F、或Si等取代之飽和烴基或不飽和烴基。再者，於式(3)及式(4)中由R所示之原子團可與式(16)及式(17)中由R所示之原子團相同，亦可不同。作為第1有機化合物之羧酸例如可列舉對苯二甲酸。
作為藉由羧酸與胺之聚合(縮聚)而獲得之有機化合物可列舉以下之式(18)～式(22)所示之具有醯胺鍵之化合物，例如聚醯胺。式(18)所示之化合物係藉由式(16)所示之化合物與式(3)所示之化合物之聚合而生成。式(19)所示之化合物係藉由式(16)所示之化合物與式(4)所示之化合物之聚合而生成。式(20)所示之化合物係藉由式(17)所示之化合物與式(3)所示之化合物之聚合而生成。式(21)所示之化合物係藉由式(17)所示之化合物與式(4)所示之化合物之聚合而生成。又，式(22)所示之化合物具有使式(21)所示之聚合物之兩末端分別以具有羧基之單體(例如式(16)所示之化合物)、具有胺基之單體(例如式(3)所示之化合物)封端之結構。再者，於式(21)及式(22)中，n為2以上之整數。於羧酸與胺之聚合反應中，亦生成水分子。經生成之水分子係於減壓環境下自處理空間排氣。因此，羧酸與胺之聚合反應不可逆。 [化18] [化19] [化20] [化21] [化22]
再者，用於與式(3)或式(4)所示之胺之聚合之第1有機化合物亦可為以下之式(23)所示之羧醯鹵化物。於式(23)中，X為F、Cl、Br、或I。又，於式(23)中由R所示之原子團可為與式(16)及式(17)中由R所示之原子團相同之原子團。 [化23]
於又一例中，第1有機化合物可為式(16)或式(17)所示之羧酸，第2有機化合物可為式(9)或式(10)所示之具有羥基之化合物。即，第1有機化合物可為一官能性羧酸或二官能性羧酸，第2有機化合物可為具有羥基之一官能性化合物或具有羥基之二官能性化合物。再者，於式(16)及式(17)中由R所示之原子團可與式(9)及式(10)中由R所示之原子團相同，亦可不同。
作為藉由羧酸與具有羥基之化合物之聚合(縮聚)而獲得之有機化合物，可列舉以下之式(24)～式(28)所示之具有酯鍵之化合物，例如聚酯。式(24)所示之化合物係藉由式(16)所示之化合物與式(9)所示之化合物之聚合而生成。式(25)所示之化合物係藉由式(16)所示之化合物與式(10)所示之化合物之聚合而生成。式(26)所示之化合物係藉由式(17)所示之化合物與式(9)所示之化合物之聚合而生成。式(27)所示之化合物係藉由式(17)所示之化合物與式(10)所示之化合物之聚合而生成。又，式(28)所示之化合物具有使式(27)所示之聚合物之兩末端分別以具有羧基之單體(例如式(16)所示之化合物)、具有羥基之單體(例如式(9)所示之化合物)封端之結構。再者，於式(27)及式(28)中，n為2以上之整數。於羧酸與具有羥基之化合物之聚合反應中，亦生成水分子。經生成之水分子係於減壓環境下自處理空間排氣。因此，羧酸與具有羥基之化合物之聚合反應不可逆。 [化24] [化25] [化26] [化27] [化28]
再者，用於與式(9)或式(10)所示之具有羥基之化合物之聚合之第1有機化合物亦可為上述式(23)所示之羧醯鹵化物。
於又一例中，第1有機化合物可為以下之式(29)或式(30)所示之羧酸酐，第2有機化合物可為式(3)或式(4)所示之胺。 [化29] [化30]
於式(29)及式(30)中，R為烷基(直鏈狀烷基或環狀烷基)等飽和烴基、芳基等不飽和烴基、或包含N、O、S、F、或Si等雜原子之基。包含雜原子之基包含將其一部分之元素以N、O、S、F、或Si等取代之飽和烴基或不飽和烴基。再者，於式(29)及式(30)中由R所示之原子團可與式(3)及式(4)中由R所示之原子團相同，亦可不同。作為第1有機化合物之羧酸酐例如可列舉均苯四甲酸二酐。
作為藉由羧酸酐與胺之聚合而獲得之有機化合物，可列舉以下之式(31)或式(32)所示之醯亞胺化合物。式(31)所示之化合物係藉由式(29)所示之化合物與式(3)所示之化合物之聚合而生成。式(32)所示之化合物係藉由式(30)所示之化合物與式(4)所示之化合物之聚合而生成。再者，於式(32)中，n為2以上之整數。於羧酸酐與胺之聚合反應中，亦生成水分子。經生成之水分子係於減壓環境下自處理空間排氣。因此，羧酸酐與胺之聚合反應不可逆。再者，於羧酸酐與胺之聚合中，亦可使用一官能性羧酸酐、二官能性之羧酸酐、一官能性胺、及二官能性胺。 [化31] [化32]
於又一例中，第1有機化合物可為雙酚A，第2有機化合物可為碳酸二苯酯。於又一例中，第1有機化合物可為雙酚A，第2有機化合物可為表氯醇。
以下，與圖1一起，參照圖4(a)、圖4(b)、圖4(c)、圖5(a)、及圖5(b)。圖4(a)係可應用方法MT之另一例之基板之局部放大剖視圖，圖4(b)係執行步驟ST1後之狀態之另一例之基板的局部放大剖視圖，圖4(c)係執行步驟ST2後之狀態之另一例之基板的局部放大剖視圖。圖5(a)係有機區域之蝕刻後之狀態之另一例之基板的局部放大剖視圖，圖5(b)係膜之蝕刻後之狀態之另一例之基板的局部放大剖視圖。於一實施形態中，方法MT對圖4(a)所示之基板W適用。又，於一實施形態中，方法MT係使用電漿處理裝置10執行。即，方法MT係於在第1空間S1，即處理空間之中配置有基板W之狀態下執行。
圖4(a)所示之基板W具有基底區域UR、膜SF、有機區域OR、抗反射膜AF、及遮罩RM。膜SF設置於基底區域UR上。膜SF為含有矽之膜。膜SF例如由氧化矽形成。
有機區域OR設置於膜SF上。有機區域OR由有機材料形成。抗反射膜AF設置於有機區域OR上。抗反射膜AF包含矽。遮罩RM為抗蝕劑遮罩，設置於抗反射膜AF上。遮罩RM被圖案化。遮罩RM例如以提供開口之方式被圖案化。
於圖4(a)所示之基板W中，遮罩RM為被圖案化之區域，即區域PR，抗反射膜AF為被蝕刻區域，即區域ER。藉由以基板W作為處理對象執行步驟ST1，如圖4(b)所示，有機膜OF形成於基板W上，即，遮罩RM之表面及抗反射膜AF之表面上。
繼而，執行步驟ST2。於步驟ST1與步驟ST2之間，亦可如上所述執行步驟STb。於步驟ST2中，執行抗反射膜AF之電漿蝕刻。於步驟ST2中，對處理空間(第1空間S1)供給處理氣體。處理氣體包含氟碳氣體(例如，CF4 氣體)。處理氣體亦可除了氟碳氣體以外，或者代替氟碳氣體包含氫氟碳氣體。於步驟ST2中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於步驟ST2中，為了激發處理氣體而供給第1高頻。於步驟ST2中，將第2高頻供給至下部電極18。
於步驟ST2中，於處理空間之中處理氣體被激發，產生處理氣體之電漿。藉由來自處理氣體之電漿之離子、自由基等活性種而抗反射膜AF被蝕刻。其結果，如圖4(c)所示，於自包含遮罩RM及有機膜OF之區域露出之部分中，將抗反射膜AF去除。
繼而，亦可執行有機區域OR之電漿蝕刻。於為了有機區域OR之電漿蝕刻之步驟中，將包含氮氣(N2 氣體)與氫氣(H2 氣體)之處理氣體供給至處理空間(第1空間S1)。再者，處理氣體亦可為含有氧之氣體。又，於該步驟中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於該步驟中，為了激發處理氣體而供給第1高頻。又，於該步驟中，將第2高頻供給至下部電極18。於該步驟中，藉由來自處理氣體之電漿之離子及/或自由基，而有機區域OR被蝕刻。其結果，如圖5(a)所示，自有機區域OR獲得有機遮罩OM。
繼而，亦可執行膜SF之電漿蝕刻。於膜SF由氧化矽形成之情形時，於為了膜SF之電漿蝕刻之步驟中，將包含氟碳氣體之處理氣體供給至處理空間(第1空間S1)。處理氣體亦可進而包含稀有氣體及氧氣。處理氣體亦可除了氟碳氣體以外，或者代替氟碳氣體包含氫氟碳氣體。又，於該步驟中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於該步驟中，為了激發處理氣體而供給第1高頻。又，於該步驟中，將第2高頻供給至下部電極18。於該步驟中，藉由來自處理氣體之電漿之離子及/或自由基，而膜SF被蝕刻(參照圖5(b))。
以下，與圖1一起，參照圖6(a)、圖6(b)、圖6(c)、圖7(a)、及圖7(b)。圖6(a)係可應用方法MT之又一例之基板之局部放大剖視圖，圖6(b)係抗反射膜之蝕刻後之狀態之又一例之基板的局部放大剖視圖，圖6(c)係有機區域之蝕刻後之狀態之又一例之基板的局部放大剖視圖。圖7(a)係執行步驟ST1後之狀態之又一例之基板的局部放大剖視圖，圖7(b)係執行步驟ST2後之狀態之又一例之基板的局部放大剖視圖。於一實施形態中，方法MT係對圖6(a)所示之基板W適用。又，於一實施形態中，方法MT係使用電漿處理裝置10執行。即，方法MT係於在第1空間S1，即處理空間之中配置有基板W之狀態下執行。圖6(a)所示之基板W為與圖4(a)所示之基板W相同之基板。於該基板W中，下述有機遮罩OM成為被圖案化之區域，即區域PR，膜SF會成為被蝕刻區域，即區域ER。
於對圖6(a)所示之基板W適用之方法MT中，首先，執行抗反射膜AF之電漿蝕刻。於抗反射膜AF之電漿蝕刻之步驟中，對處理空間(第1空間S1)供給處理氣體。處理氣體包含氟碳氣體(例如，CF4 氣體)。處理氣體亦可除了氟碳氣體以外，或者代替氟碳氣體包含氫氟碳氣體。又，於該步驟中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於該步驟中，為了激發處理氣體而供給第1高頻。又，於該步驟中，將第2高頻供給至下部電極18。於該步驟中，藉由來自處理氣體之電漿之離子及/或自由基，而抗反射膜AF被蝕刻(參照圖6(b))。
繼而，執行有機區域OR之電漿蝕刻。其結果，如圖6(c)所示，自有機區域OR獲得有機遮罩OM(即，區域PR)。有機區域OR之電漿蝕刻之步驟與參照圖5(a)所說明之步驟相同。
繼而，藉由執行步驟ST1，如圖7(a)所示，有機膜OF形成於基板W上，即，抗反射膜AF之表面、有機遮罩OM(即，區域PR)之表面、及膜SF之表面之上。於步驟ST1中，由於不利用氧氣，故而抑制有機遮罩OM(即，區域PR)之變形。
繼而，為了膜SF(區域ER)之電漿蝕刻執行步驟ST2。關於為了膜SF(區域ER)之電漿蝕刻之步驟ST2，與參照圖5(b)所說明之為了膜SF之電漿蝕刻之步驟相同。該步驟ST2之執行之結果，如圖7(b)所示，膜SF(區域ER)被蝕刻。
以下，與圖1一起，參照圖8(a)、圖8(b)、圖8(c)、圖8(d)、及圖8(e)。圖8(a)係可應用方法MT之又一例之基板之局部放大剖視圖，圖8(b)係執行步驟STa後之狀態之又一例之基板的局部放大剖視圖，圖8(c)係執行步驟ST1後之狀態之又一例之基板的局部放大剖視圖，圖8(d)係執行步驟STb後之狀態之又一例之基板的局部放大剖視圖，圖8(e)係執行步驟ST2後之狀態之又一例之基板的局部放大剖視圖。於一實施形態中，方法MT係對圖8(a)所示之基板W適用。又，於一實施形態中，方法MT係使用電漿處理裝置10執行。即，方法MT係於在第1空間S1，即處理空間之中配置有基板W之狀態下執行。
圖8(a)所示之基板W具有基底區域UR、區域ER、及圖案化之層PL。區域ER設置於基底區域UR上。區域ER為矽膜。層PL設置於區域ER上。層PL由氧化矽形成。層PL被圖案化。層PL例如以提供開口之方式被圖案化。
對圖8(a)所示之基板W適用之方法MT進而包含步驟STa。於步驟STa中，執行區域ER之電漿蝕刻。於步驟STa中，區域ER被局部地蝕刻。具體而言，區域ER係於其膜厚方向被蝕刻至表面(層PL側之面)與底面(基底區域UR側之面)之間之位置為止。
於步驟STa中，對處理空間(第1空間S1)供給處理氣體。處理氣體為含有鹵素之氣體，例如包含HBr氣體。處理氣體亦可除了HBr氣體以外，或者代替HBr氣體包含Cl2 氣體。於步驟STa中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於步驟STa中，為了激發處理氣體而供給第1高頻。於步驟STa中，將第2高頻供給至下部電極18。於步驟STa中，藉由來自處理氣體之電漿之離子、自由基等活性種而區域ER被蝕刻，形成開口OP(參照圖8(b))。區劃開口OP之區域ER之表面包含底面ERB及側面ERS。側面ERS連續於層PL之側面PLS。藉由該步驟STa之執行，形成被圖案化之區域PR。區域PR包含層PL及區域ER中在開口OP之側方延伸之部分ERP。
繼而，執行步驟ST1。藉由步驟ST1之執行，如圖8(c)所示，於基板W上，即層PL之表面及區劃開口OP之表面之上形成有機膜OF。換言之，於區域PR之表面及自區域PR露出之區域ER之表面(底面ERB)上形成有機膜OF。
然後，根據需要，執行步驟STb。藉由步驟STb之執行，將於底面ERB上延伸之有機膜OF去除(參照圖8(d))。於步驟STb中利用之處理氣體之電漿將於底面ERB上延伸之有機膜OF去除，但幾乎不對區域PR之層PL帶來損傷。
繼而，執行步驟ST2。於步驟ST2中，與步驟STa相同地產生處理氣體之電漿。其結果，如圖8(e)所示，區域ER進而被蝕刻。再者，於步驟ST2之執行中，藉由在側面ERS上延伸之有機膜OF，抑制向區域ER之部分ERP之橫向的蝕刻。即，抑制向被圖案化之區域PR之橫向的蝕刻。
方法MT亦可進而包含步驟STc。於步驟STc中，將有機膜OF去除。有機膜OF可藉由於處理空間(第1空間S1)內產生之處理氣體之電漿而去除。該處理氣體例如包含氮氣(N2 氣體)與氫氣(H2 氣體)。於有機膜OF由藉由異氰酸酯與胺之聚合而生成之有機化合物構成之情形時，或於由藉由異氰酸酯與具有羥基之化合物之聚合而生成之有機化合物構成之情形時，有機膜OF亦可藉由加熱基板W而去除。用以將有機膜OF去除之基板W之溫度為250℃以上且400℃以下之溫度。若如此加熱基板W，則產生構成有機膜OF之有機化合物之解聚。藉由解聚而生成之有機化合物之氣體排出。再者，基板W可藉由靜電吸盤20內之一個以上之加熱器20h而加熱。基板W亦可藉由加熱器72而加熱。
以下，與圖1一起，參照圖9(a)、圖9(b)、圖9(c)、及圖9(d)。圖9(a)係可應用方法MT之又一例之基板之局部放大剖視圖，圖9(b)係執行步驟STa後之狀態之又一例之基板的局部放大剖視圖，圖9(c)係執行步驟ST1後之狀態之又一例之基板的局部放大剖視圖，圖9(d)係執行步驟ST2後之狀態之又一例之基板的局部放大剖視圖。於一實施形態中，方法MT係對圖9(a)所示之基板W適用。又，於一實施形態中，方法MT係使用電漿處理裝置10執行。即，方法MT係於在第1空間S1，即處理空間之中配置有基板W之狀態下執行。
圖9(a)所示之基板W具有基底區域UR、區域ER、及圖案化之層PL。區域ER設置於基底區域UR上。區域ER為包含矽、氧、碳、及氫之低介電常數膜或多孔質膜。層PL設置於區域ER上。層PL由相對於區域ER之蝕刻具有耐性之材料，例如有機材料或含有金屬之材料形成。作為含有金屬之材料，例示含有鈦之材料或含有鎢之材料。層PL被圖案化。層PL例如以提供開口之方式被圖案化。
對圖9(a)所示之基板W適用之方法MT進而包含步驟STa。於步驟STa中，執行區域ER之電漿蝕刻。於步驟STa中，區域ER被局部地蝕刻。具體而言，區域ER係於其膜厚方向被蝕刻至表面(層PL側之面)與底面(基底區域UR側之面)之間之位置為止。
於步驟STa中，對處理空間(第1空間S1)供給處理氣體。處理氣體包含氟碳氣體(例如C4 F8 氣體)。處理氣體亦可進而包含稀有氣體、氮氣(N2 氣體)、及氧氣(O2 氣體)。處理氣體亦可除了氟碳氣體以外，或者代替氟碳氣體包含氫氟碳氣體。於步驟STa中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於步驟STa中，為了激發處理氣體而供給第1高頻。於步驟STa中，將第2高頻供給至下部電極18。於步驟STa中，藉由來自處理氣體之電漿之離子、自由基等活性種而區域ER被蝕刻(參照圖9(b))。藉由步驟STa之執行而生成之區域ER之表面包含底面ERB及側面ERS。側面ERS連續於層PL之側面PLS。藉由該步驟STa之執行，形成被圖案化之區域PR。區域PR包含在層PL及區域ER中於開口OP之側方延伸之部分ERP。
繼而，執行步驟ST1。藉由步驟ST1之執行，如圖9(c)所示，於基板W上，即，區域PR之表面(層PL之表面與部分ERP之側面ERS)及自區域PR露出之區域ER之表面(底面ERB)上形成有機膜OF。於該步驟ST1中，不使用氧氣。因此，防止由步驟ST1之執行所致之區域ER之氧化，即構成區域PR之部分ERP之氧化。
然後，根據需要，執行步驟STb。藉由步驟STb之執行，將於底面ERB上延伸之有機膜OF去除。
繼而，執行步驟ST2。於步驟ST2中，與步驟STa相同地產生處理氣體之電漿。其結果，如圖9(d)所示，區域ER進而被蝕刻。再者，於步驟ST2之執行中，藉由於側面ERS上延伸之有機膜OF，抑制活性種滲入至區域ER之部分ERP。
繼而，亦可執行步驟STc。於步驟STc中，將有機膜OF去除。有機膜OF可藉由於處理空間(第1空間S1)內產生之處理氣體之電漿而去除。該處理氣體例如包含氮氣(N2 氣體)與氫氣(H2 氣體)。於有機膜OF由藉由異氰酸酯與胺之聚合而生成之有機化合物構成之情形時，或由藉由異氰酸酯與具有羥基之化合物之聚合而生成之有機化合物構成之情形時，有機膜OF亦可藉由加熱基板W而去除。用以將有機膜OF去除之基板W之溫度為250℃以上且400℃以下之溫度。若如此加熱基板W，則產生構成有機膜OF之有機化合物之解聚。藉由解聚而生成之有機化合物之氣體排出。再者，基板W可藉由靜電吸盤20內之一個以上之加熱器20h而加熱。基板W亦可藉由加熱器72而加熱。
以下，與圖1一起，參照圖10、圖11(a)、圖11(b)、圖11(c)、圖11(d)、圖11(e)、及圖11(f)。圖10係表示方法MT中之一例之步驟ST2之流程圖。圖11(a)係可應用方法MT之又一例之基板之局部放大剖視圖，圖11(b)係執行步驟ST1後之狀態之又一例之基板的局部放大剖視圖，圖11(c)係執行步驟STb後之狀態之又一例之基板的局部放大剖視圖，圖11(d)係執行圖10之步驟ST21後之狀態之又一例之基板的局部放大剖視圖，圖11(e)係執行圖10之步驟ST22後之狀態之又一例之基板的局部放大剖視圖，圖11(f)係執行圖10之步驟ST23後之狀態之又一例之基板的局部放大剖視圖。於一實施形態中，方法MT係對圖10(a)所示之基板W適用。又，於一實施形態中，方法MT係使用電漿處理裝置10執行。即，方法MT係於在第1空間S1，即處理空間之中配置有基板W之狀態下執行。
圖11(a)所示之基板W具有被蝕刻區域，即區域ER及被圖案化之區域PR。區域ER及區域PR包含矽及氧。區域ER及區域PR例如由氧化矽形成。區域PR於區域ER上延伸。區域PR以提供開口之方式被圖案化。區域ER及區域PR可由單一之膜SF形成。
於一實施形態之方法MT中，步驟ST1係對圖11(a)所示之基板W執行。藉由步驟ST1之執行，如圖11(b)所示，於基板W上，即，區域PR之表面及自區域PR露出之區域ER之表面上形成有機膜OF。然後，執行步驟STb。藉由步驟STb之執行，如圖11(c)所示，將於區域PR之頂部及區域ER之上表面之上延伸之有機膜OF去除。
繼而，執行步驟ST2。如圖10所示，步驟ST2包含步驟ST21、步驟ST22、及步驟ST23。於步驟ST21中，包含區域ER之上表面之部分藉由離子而改質，如圖10(d)所示，自該部分形成改質區域MR。又，於步驟ST21中，區域PR之頂部亦藉由離子而改質，成為改質區域MR。
於步驟ST21中，對處理空間(第1空間S1)供給處理氣體。處理氣體為惰性氣體、氫氣、或一個以上之惰性氣體與氫氣之混合氣體。惰性氣體可為Ar氣體、He氣體等稀有氣體或氮氣。於步驟ST21中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於步驟ST21中，為了激發處理氣體而供給第1高頻。於步驟ST21中，將第2高頻供給至下部電極18。於步驟ST21中，將處理氣體之電漿之離子供給至基板，形成改質區域MR。
於接下來之步驟ST22中，進行用以使改質區域MR變質之處理，如圖11(e)所示，自改質區域MR形成變質區域AR。變質區域AR由矽氟化銨形成。於步驟ST22中，對處理空間(第1空間S1)供給處理氣體。處理氣體包含氟、氮、及氫。處理氣體例如為包含NF3 氣體與NH3 氣體之混合氣體、包含NF3 氣體與氫氣之混合氣體、或包含HF氣體與NH3 之混合氣體。於步驟ST22中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於步驟ST22中，為了激發處理氣體而供給第1高頻。於步驟ST22中，可將第2高頻供給至下部電極18，亦可不供給。於步驟ST22中，基板W之溫度設定為10℃以上且未達80℃之溫度。於步驟ST22中，藉由來自處理氣體之電漿之離子、自由基等活性種而自改質區域MR之構成材料形成矽氟化銨。其結果，自改質區域MR形成變質區域AR。
於接下來之步驟ST23中，如圖11(f)所示，將變質區域AR及有機膜OF去除。變質區域AR及有機膜OF藉由加熱基板W而去除。有機膜OF係由加熱所致之解聚之結果被去除。如上所述，此種有機膜OF可由藉由異氰酸酯與胺之聚合而生成之有機化合物、或藉由異氰酸酯與具有羥基之化合物之聚合而生成之上述有機化合物構成。用以將有機膜OF去除之基板W之溫度為250℃以上且400℃以下之溫度。若如此加熱該基板W，則產生構成有機膜OF之有機化合物之解聚。藉由解聚而生成之有機化合物之氣體排出。又，若將基板W加熱至該溫度，則變質區域AR亦被去除。再者，基板W可藉由靜電吸盤20內之一個以上之加熱器20h而加熱。基板W亦可藉由加熱器72而加熱。
根據上述例，可一面藉由有機膜OF保護經圖案化之區域PR之側壁面，一面對區域ER進行蝕刻。又，可不使用氧電漿將有機膜OF去除，且可將有機膜OF與改質區域MR一起去除。
以下，參照圖12、圖13(a)、圖13(b)、及圖13(c)。圖12係表示方法MT中之另一例之步驟ST2之流程圖。圖13(a)係執行圖12之步驟ST24後之狀態之又一例之基板的局部放大剖視圖，圖13(b)係執行圖12之步驟ST21及步驟ST22後之狀態之又一例之基板的局部放大剖視圖，圖13(c)係執行圖12之步驟ST23後之狀態之又一例之基板的局部放大剖視圖。
如圖12所示，於一實施形態之方法MT中，亦可於執行步驟ST21及步驟ST22之後執行步驟ST2a。於步驟ST2a中，判定是否滿足停止條件。於步驟ST2a中，判定為停止條件於包含步驟ST21及步驟ST22之序列之執行次數達到特定次數之情形時滿足。特定次數為2次以上。
若於步驟ST2a中判定為未滿足停止條件，則執行步驟ST24。步驟ST24對步驟ST22之適用後之狀態之基板W(例如，圖11(e)所示之基板W)執行。於步驟ST24中，基板W之變質區域AR如圖13(a)所示，相對於有機膜OF選擇性地去除。於步驟ST24中，將基板W加熱。於步驟ST24中，基板W之溫度設定為可相對於有機膜OF選擇性地將變質區域AR去除之溫度。於步驟ST24中，基板W之溫度設定為變質區域AR之矽氟化銨成為氣體但不產生構成有機膜OF之有機化合物之解聚的溫度。於步驟ST24中設定之基板W之溫度例如低於250℃。於步驟ST24中設定之基板W之溫度例如為100℃。於步驟ST24中，基板W可藉由靜電吸盤20內之一個以上之加熱器20h而加熱。基板W亦可藉由加熱器72而加熱。
於執行步驟ST24之後，再次執行包含步驟ST21及步驟ST22之序列。其結果，如圖13(b)所示進而形成變質區域AR。
若於步驟ST2a中判定為滿足停止條件，則執行上述步驟ST23。其結果，如圖13(c)所示，將有機膜OF與變質區域AR去除。
以下，參照圖14、圖15(a)、圖15(b)、及圖15(c)。圖14係表示方法MT中之又一例之步驟ST2之流程圖。圖15(a)係執行圖14之步驟ST26後之狀態之又一例之基板的局部放大剖視圖，圖15(b)係執行圖14之步驟ST27後之狀態之又一例之基板的局部放大剖視圖，圖15(c)係執行圖14之步驟ST28後之狀態之又一例之基板的局部放大剖視圖。
如圖14所示，於一實施形態之方法MT之步驟ST2中，亦可執行步驟ST26。步驟ST26係對步驟STb之適用後之狀態之基板W(例如，圖11(c)所示之基板W)執行。於步驟ST26中，產生處理氣體電漿，如圖15(a)所示，該電漿中之化學物種於基板W上形成堆積物DP。
於步驟ST26中，對處理空間(第1空間S1)供給處理氣體。於步驟ST26中，使用與步驟ST22中利用之處理氣體相同之處理氣體。於步驟ST26中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於步驟ST26中，為了激發處理氣體而供給第1高頻。於步驟ST26中，可將第2高頻供給至下部電極18，亦可不供給。於步驟ST26中，以抑制電漿中之化學物種與區域PR及區域ER反應且該化學物種於基板W上形成堆積物DP之方式，設定基板W之溫度。步驟ST26中之基板W之溫度例如低於10℃。
於接下來之步驟ST27中，對基板W供給離子。步驟ST27為與步驟ST21相同之步驟。於步驟ST27中，供給至基板W之離子促進構成堆積物DP之化學物種與區域ER之反應。其結果，如圖15(b)所示，自包含區域ER之上表面之部分形成變質區域AR。又，供給至基板W之離子促進構成堆積物DP之化學物種與區域PR之頂部之反應。其結果，自區域PR之頂部形成變質區域AR。變質區域AR由矽氟化銨形成。
接下來之步驟ST28為與步驟ST23相同之步驟。於步驟ST28中，如圖15(c)所示，將變質區域AR及有機膜OF去除。於步驟ST28中，為了將變質區域AR及有機膜OF去除，將基板W加熱至與步驟ST23中之基板W之溫度相同之溫度。
以下，參照圖16、圖17(a)、圖17(b)、及圖17(c)。圖16係表示方法MT中之又一例之步驟ST2之流程圖。圖17(a)係執行圖16之步驟ST29後之狀態之又一例之基板的局部放大剖視圖，圖17(b)係執行圖16之步驟ST26及步驟ST27後之狀態之又一例之基板的局部放大剖視圖，圖17(c)係執行圖16之步驟ST28後之狀態之又一例之基板的局部放大剖視圖。
如圖16所示，於一實施形態之方法MT中，亦可於執行步驟ST26及步驟ST27之後執行步驟ST2b。於步驟ST2b中，判定是否滿足停止條件。於步驟ST2b中，判定為停止條件於包含步驟ST26及步驟ST27之序列之執行次數達到特定次數之情形時滿足。特定次數為2次以上。
若於步驟ST2b中判定為未滿足停止條件，則執行步驟ST29。步驟ST29係對步驟ST27之適用後之狀態之基板W(例如，圖15(b)所示之基板W)執行。於步驟ST29中，將變質區域AR如圖17(a)所示相對於有機膜OF選擇性地去除。步驟ST29為與步驟ST24相同之步驟。於步驟ST29中，基板W之溫度設定為變質區域AR之矽氟化銨成為氣體但不產生構成有機膜OF之有機化合物之解聚的溫度。於步驟ST29中設定之基板W之溫度例如低於250℃。於步驟ST29中設定之基板W之溫度例如為100℃。於步驟ST29中，基板W可藉由靜電吸盤20內之一個以上之加熱器20h而加熱。基板W亦可藉由加熱器72而加熱。
於執行步驟ST29之後，再次執行包含步驟ST26及步驟ST27之序列。其結果，如圖17(b)所示進而形成變質區域AR。
若於步驟ST2b中判定為滿足停止條件，則執行上述步驟ST28。其結果，如圖17(c)所示，將有機膜OF與變質區域AR去除。
以下，參照圖18(a)及圖18(b)。圖11(a)所示之基板W如圖18(a)所示，亦可於區域PR之頂部上具有遮罩MK。遮罩MK由相對於區域ER之蝕刻具有耐性之材料，例如有機材料、含有金屬之材料、含有矽之材料形成。作為含有金屬之材料，例示含有鈦之材料或含有鎢之材料。作為含有矽之材料，例示矽、氮化矽。圖18(a)所示之基板W可應用包含圖10、圖12、圖14、或圖16所示致步驟ST2之上述實施形態之方法MT。於該方法MT應用於圖18(a)所示之基板W之情形時，於區域PR之頂部上遮罩MK延伸，故而，如圖18(b)所示，區域PR之頂部不被蝕刻。
再者，圖18(a)所示之基板W之區域ER及區域PR亦可由單一之膜SL製成。單一之膜SL例如由氧化矽形成。區域ER及區域PR亦可藉由對於單一之膜SL之步驟STa之電漿蝕刻而形成。於步驟STa中，對處理空間(第1空間S1)供給處理氣體。於單一之膜SL為氧化矽膜之情形時，處理氣體包含氟碳氣體(例如C4 F8 氣體)。處理氣體亦可進而包含稀有氣體及氧氣(O2 氣體)等其他氣體。於步驟STa中，以將處理空間內之壓力設定為指定之壓力之方式，控制排氣裝置52。又，於步驟STa中，為了激發處理氣體而供給第1高頻。於步驟STa中，將第2高頻供給至下部電極18。藉由步驟STa之執行，於自遮罩MK露出之部分單一之膜SL被蝕刻，形成區域PR及區域ER。
以下，參照圖19、圖20(a)、圖20(b)、圖20(c)、圖20(d)、圖20(e)、及圖20(f)。圖19係表示另一實施形態之處理基板之方法之流程圖。圖20(a)係可應用圖19所示之方法MTA之一例之基板的局部放大剖視圖，圖20(b)係執行方法MTA之步驟ST1後之狀態之一例之基板的局部放大剖視圖，圖20(c)係執行方法MTA之步驟STb後之狀態之一例之基板的局部放大剖視圖，圖20(d)係執行方法MTA之步驟ST21後之狀態之一例之基板的局部放大剖視圖，圖20(e)係執行方法MTA之步驟ST1後之狀態之一例之基板的局部放大剖視圖，圖20(f)係執行方法MTA之步驟STd後之狀態之一例之基板的局部放大剖視圖。圖19所示之方法MTA可對圖20(a)所示之基板W適用。又，於一實施形態中，方法MTA係使用電漿處理裝置10執行。即，方法MTA係於在第1空間S1，即處理空間之中配置有基板W之狀態下執行。
圖20(a)所示之基板W具有被蝕刻區域，即區域ER、被圖案化之區域PR、及遮罩MK。區域ER及區域PR由相同之材料形成。區域ER及區域PR由包含矽之材料形成。區域ER及區域PR例如由低介電常數材料形成。低介電常數材料例如包含矽、氧、碳、及氫。遮罩MK設置於區域PR之頂部上。遮罩MK由相對於區域ER之蝕刻具有耐性之材料，例如有機材料或含有金屬之材料形成。作為含有金屬之材料，例示含有鈦之材料或含有鎢之材料。區域ER由區域PR之側面包圍，或者夾持於區域PR之一對側面間。於區域ER與區域PR之間，可介置開口GV(例如槽)。
區域ER及區域PR亦可由單一之膜(例如低介電常數膜或多孔質膜)形成。即，亦可藉由對於單一之膜之步驟STa之電漿蝕刻，形成區域PR。該電漿蝕刻可為與相對於圖9(a)之基板W執行之步驟STa之電漿蝕刻相同之電漿蝕刻。再者，於步驟STa中使用之處理氣體係根據構成該單一之膜之材料選擇。
於方法MTA中，步驟ST1係對圖20(a)所示之基板W執行。即，將包含步驟ST11及步驟ST12之序列執行1次以上。藉由步驟ST1之執行，如圖20(b)所示，於基板W上，即，遮罩MK之表面、區域PR之表面、及區域ER之表面上形成有機膜OF。有機膜OF填埋開口GV。即，有機膜OF覆蓋區域PR之側面(或一對側面)。
於方法MTA中，繼而，執行步驟STb。藉由步驟STb之執行，如圖20(c)所示，沿著區域PR之側面(或一對側面)，即以於開口GV內殘留有機膜OF之方式，對在區域ER之上表面之上延伸之有機膜OF進行蝕刻。再者，藉由步驟STb之執行，副產物BP1如圖20(c)所示堆積於有機膜OF上。副產物BP1包含碳。又，副產物BP1可進而包含氮。
於方法MTA中，繼而，執行步驟ST2。於步驟ST2中，如圖20(d)所示，執行區域ER之電漿蝕刻。方法MTA中之步驟ST2之電漿蝕刻係與用以形成圖9(d)所示之基板W之上述步驟ST2之電漿蝕刻相同之電漿蝕刻。再者，於步驟ST2中使用之處理氣體根據構成區域ER之材料選擇。藉由該步驟ST2之執行，副產物BP2如圖20(d)所示堆積於副產物BP1上且有機膜OF上。副產物BP2包含步驟ST2中生成之電漿中之化學物種及區域ER之構成材料(例如矽)。
於方法MTA中，繼而，執行步驟STc。於步驟STc中，如圖20(e)所示，將有機膜OF去除。有機膜OF係藉由加熱基板W而被去除。藉由加熱產生解聚，結果有機膜OF被去除。如上所述，此種有機膜OF可由藉由異氰酸酯與胺之聚合而生成之有機化合物、或藉由異氰酸酯與具有羥基之化合物之聚合而生成之上述有機化合物構成。用以將有機膜OF去除之基板W之溫度為250℃以上且400℃以下之溫度。若如此加熱基板W，則產生構成有機膜OF之有機化合物之解聚。藉由解聚而生成之有機化合物之氣體被排出。再者，基板W可藉由靜電吸盤20內之一個以上之加熱器20h被加熱。基板W亦可藉由加熱器72被加熱。
於步驟STc之執行後，如圖20(e)所示，形成殘渣RS。殘渣RS由副產物BP1及/或副產物BP2形成。為了將殘渣RS去除，於方法MTA中，執行步驟STd。於步驟STd中，與步驟ST2同樣地執行電漿蝕刻。步驟STd之電漿蝕刻之結果如圖20(f)所示，將殘渣RS去除。
以上，對各種實施形態進行了說明，但並不限定於上述實施形態而能夠構成各種變化態樣。例如，方法MT及方法MTA亦可使用電漿處理裝置10以外之電漿處理裝置執行。作為此種電漿處理裝置，例示感應耦合型之電漿處理裝置、或藉由微波等表面波而產生電漿之電漿處理裝置。
又，於方法MT及方法MTA中，步驟ST1以外之步驟亦可使用與步驟ST1中所使用之裝置不同之裝置執行。例如，步驟ST1中所使用之裝置與步驟ST2中所使用之裝置亦可為不同之裝置。
以下，對為了評估方法MT及方法MTA而進行之實驗進行說明。本發明並不受以下所說明之實驗限定。
(第1實驗)
於第1實驗中，使用電漿處理裝置10執行步驟ST1，測定形成於複數個樣品上之有機膜之膜厚。於第1實驗中，將對於複數個樣品之各者之步驟ST12之執行時間設定為不同的時間。
以下，表示第1實驗中之步驟ST1之條件。 序列之執行次數：15次 步驟ST11 第1有機化合物：1,3-雙(異氰酸基甲基)環己烷 第1氣體之流量：10 sccm 處理空間之壓力：500 mTorr(66.66 Pa) 樣品之溫度：65℃ 處理時間：8秒 步驟STPa 惰性氣體：200 sccm之N2 氣體 處理空間之壓力：500 mTorr(66.66 Pa) 樣品之溫度：65℃ 處理時間：16秒 步驟ST12 第2有機化合物：1,3-雙(胺甲基)環己烷 第2氣體之流量：30 sccm 處理空間之壓力：500 mTorr(66.66 Pa) 樣品之溫度：65℃ 步驟STPb 惰性氣體：200 sccm之N2 氣體 處理空間之壓力：500 mTorr(66.66 Pa) 樣品之溫度：65℃ 處理時間：16秒
於第1實驗中，求出步驟ST12之執行時間與所形成之有機膜OF之膜厚之關係。圖21表示其結果。於圖21之曲線圖中，橫軸表示步驟ST12之執行時間，縱軸表示有機膜OF之膜厚。如圖21所示，於步驟ST12之執行時間為固定之時間以上之情形時，有機膜OF之膜厚飽和。因此，根據步驟ST1，確認到與原子層沈積法相同地，自控制(Self-Limiting)作用起作用。
(第2實驗)
於第2實驗中，使用電漿處理裝置10執行步驟ST1，測定形成於複數個樣品上之有機膜之膜厚。於第2實驗中，將對於複數個樣品之各者之序列之執行次數設定為不同的次數。第2實驗中之步驟ST1之其他條件與第1實驗中之步驟ST1之條件相同。再者，第2實驗中之步驟ST12之執行時間為32秒。
於第2實驗中，求出步驟ST1中之序列之執行次數與所形成之有機膜OF之膜厚之關係。圖22表示其結果。於圖22之曲線圖中，橫軸表示步驟ST1中之序列之執行次數，縱軸表示有機膜OF之膜厚。如圖22所示，有機膜OF之膜厚與步驟ST1中之序列之執行次數成比例。根據該結果，確認到藉由調整步驟ST1中之序列之執行次數，能夠調整有機膜OF之膜厚。
(第3實驗)
於第3實驗中，使用電漿處理裝置10對藉由步驟ST1之執行而形成之有機膜與氧化矽膜進行蝕刻。第3實驗中之步驟ST1之條件與第1實驗中之步驟ST1之條件相同。再者，第3實驗中之步驟ST12之執行時間為32秒。
以下，表示第3實驗中之蝕刻之條件。 處理氣體 C4 F6 氣體：5 sccm Ar氣體：1000 sccm O2 氣體：5 sccm 處理空間之壓力：30 mTorr(4 Pa) 第1高頻：40 MHz，350 W 第2高頻：0 W
於第3實驗中，求出有機膜之蝕刻速率與氧化矽膜之蝕刻速率。有機膜之蝕刻速率為5.2 nm/分鐘，氧化矽膜之蝕刻速率為29.7 nm/分鐘。根據該結果，確認到於步驟ST1中形成之有機膜於氧化矽膜之蝕刻中幾乎不被蝕刻。
10‧‧‧電漿處理裝置 11‧‧‧腔室 12‧‧‧腔室本體 12g‧‧‧閘閥 12p‧‧‧通路 14‧‧‧間隔壁 14a‧‧‧屏蔽部 14b‧‧‧擋板 15‧‧‧支持部 16‧‧‧支持台 18‧‧‧下部電極 18f‧‧‧流路 20‧‧‧靜電吸盤 20h‧‧‧加熱器 21‧‧‧電極板 22a‧‧‧配管 22b‧‧‧配管 23‧‧‧直流電源 24‧‧‧開關 25‧‧‧氣體供給線 26‧‧‧筒狀部 28‧‧‧絕緣部 30‧‧‧上部電極 32‧‧‧構件 34‧‧‧頂板 34a‧‧‧氣體噴出孔 36‧‧‧支持體 36a‧‧‧氣體擴散室 36b‧‧‧氣體孔 36c‧‧‧氣體導入口 38‧‧‧氣體供給管 40‧‧‧氣體供給部 40a‧‧‧閥群 40b‧‧‧流量控制器群 40c‧‧‧閥群 40s‧‧‧氣體源群 42‧‧‧氣體供給部 42a‧‧‧閥 42b‧‧‧流量控制器 42c‧‧‧閥 42s‧‧‧氣體源 50‧‧‧排氣管 52‧‧‧排氣裝置 61‧‧‧第1高頻電源 62‧‧‧第2高頻電源 63‧‧‧整合器 64‧‧‧整合器 72‧‧‧加熱器 80‧‧‧控制部 AF‧‧‧抗反射膜 BP1‧‧‧副產物 BP2‧‧‧副產物 ER‧‧‧區域 ERB‧‧‧底面 ERP‧‧‧部分 ERS‧‧‧側面 FR‧‧‧聚焦環 GV‧‧‧開口 HC20‧‧‧加熱器控制器 HC72‧‧‧加熱器控制器 MK‧‧‧遮罩 MT1‧‧‧方法 OF‧‧‧有機膜 OM‧‧‧有機遮罩 OR‧‧‧有機區域 PL‧‧‧層 PLS‧‧‧側面 PR‧‧‧區域 RM‧‧‧遮罩 RS‧‧‧殘渣 S‧‧‧內部空間 S1‧‧‧第1空間 S2‧‧‧第2空間 SA‧‧‧支持組件 SF‧‧‧膜 SL‧‧‧單一之膜 ST1‧‧‧步驟 ST2‧‧‧步驟 ST2a‧‧‧步驟 ST2b‧‧‧步驟 ST11‧‧‧步驟 ST12‧‧‧步驟 ST21～ST29‧‧‧步驟 STa‧‧‧步驟 STb‧‧‧步驟 STc‧‧‧步驟 STd‧‧‧步驟 STJ‧‧‧步驟 STPa‧‧‧步驟 STPb‧‧‧步驟 UR‧‧‧基底區域 W‧‧‧基板
圖1係表示一實施形態之處理基板之方法之流程圖。 圖2係概略性地表示能夠於圖1所示之方法MT中使用之電漿處理裝置之一例的圖。 圖3(a)係可應用方法MT之一例之基板之局部放大剖視圖，圖3(b)係執行步驟ST1後之狀態之一例之基板的局部放大剖視圖，圖3(c)係執行步驟ST2後之狀態之一例之基板的局部放大剖視圖。 圖4(a)係可應用方法MT之另一例之基板之局部放大剖視圖，圖4(b)係執行步驟ST1後之狀態之另一例之基板的局部放大剖視圖，圖4(c)係執行步驟ST2後之狀態之另一例之基板的局部放大剖視圖。 圖5(a)係有機區域之蝕刻後之狀態之另一例之基板的局部放大剖視圖，圖5(b)係膜之蝕刻後之狀態之另一例之基板的局部放大剖視圖。 圖6(a)係可應用方法MT之又一例之基板之局部放大剖視圖，圖6(b)係抗反射膜之蝕刻後之狀態之又一例之基板的局部放大剖視圖，圖6(c)係有機區域之蝕刻後之狀態之又一例之基板的局部放大剖視圖。 圖7(a)係執行步驟ST1後之狀態之又一例之基板的局部放大剖視圖，圖7(b)係執行步驟ST2後之狀態之又一例之基板的局部放大剖視圖。 圖8(a)係可應用方法MT之又一例之基板之局部放大剖視圖，圖8(b)係執行步驟STa後之狀態之又一例之基板的局部放大剖視圖，圖8(c)係執行步驟ST1後之狀態之又一例之基板的局部放大剖視圖，圖8(d)係執行步驟STb後之狀態之又一例之基板的局部放大剖視圖，圖8(e)係執行步驟ST2後之狀態之又一例之基板的局部放大剖視圖。 圖9(a)係可應用方法MT之又一例之基板之局部放大剖視圖，圖9(b)係執行步驟STa後之狀態之又一例之基板的局部放大剖視圖，圖9(c)係執行步驟ST1後之狀態之又一例之基板的局部放大剖視圖，圖9(d)係執行步驟ST2後之狀態之又一例之基板的局部放大剖視圖。 圖10係表示方法MT中之一例之步驟ST2之流程圖。 圖11(a)係可應用方法MT之又一例之基板之局部放大剖視圖，圖11(b)係執行步驟ST1後之狀態之又一例之基板的局部放大剖視圖，圖11(c)係執行步驟STb後之狀態之又一例之基板的局部放大剖視圖，圖11(d)係圖10之執行步驟ST21後之狀態之又一例之基板的局部放大剖視圖，圖11(e)係圖10之執行步驟ST22後之狀態之又一例之基板的局部放大剖視圖，圖11(f)係執行圖10之步驟ST23後之狀態之又一例之基板的局部放大剖視圖。 圖12係表示方法MT中之另一例之步驟ST2之流程圖。 圖13(a)係執行圖12之步驟ST24後之狀態之又一例之基板的局部放大剖視圖，圖13(b)係執行圖12之步驟ST21及步驟ST22後之狀態之又一例之基板的局部放大剖視圖，圖13(c)係執行圖12之步驟ST23後之狀態之又一例之基板的局部放大剖視圖。 圖14係表示方法MT中之又一例之步驟ST2之流程圖。 圖15(a)係執行圖14之步驟ST26後之狀態之又一例之基板的局部放大剖視圖，圖15(b)係執行圖14之步驟ST27後之狀態之又一例之基板的局部放大剖視圖，圖15(c)係執行圖14之步驟ST28後之狀態之又一例之基板的局部放大剖視圖。 圖16係表示方法MT中之又一例之步驟ST2之流程圖。 圖17(a)係執行圖16之步驟ST29後之狀態之又一例之基板的局部放大剖視圖，圖17(b)係執行圖16之步驟ST26及步驟ST27後之狀態之又一例之基板的局部放大剖視圖，圖17(c)係執行圖16之步驟ST28後之狀態之又一例之基板的局部放大剖視圖。 圖18(a)係可應用方法MT之又一例之基板之局部放大剖視圖，圖18(b)係執行方法MT後之狀態之又一例之基板的局部放大剖視圖。 圖19係表示另一實施形態之處理基板之方法之流程圖。 圖20(a)係可應用圖19所示之方法MTA之一例之基板之局部放大剖視圖，圖20(b)係執行方法MTA之步驟ST1後之狀態之一例之基板的局部放大剖視圖，圖20(c)係執行方法MTA之步驟STb後之狀態之一例之基板的局部放大剖視圖，圖20(d)係執行方法MTA之步驟ST21後之狀態之一例之基板的局部放大剖視圖，圖20(e)係執行方法MTA之步驟ST1後之狀態之一例之基板的局部放大剖視圖，圖20(f)係執行方法MTA之步驟STd後之狀態之一例之基板的局部放大剖視圖。 圖21係表示第1實驗之結果之曲線圖。 圖22係表示第2實驗之結果之曲線圖。
MT1‧‧‧方法
ST1‧‧‧步驟
ST2‧‧‧步驟
ST11‧‧‧步驟
ST12‧‧‧步驟
STa‧‧‧步驟
STb‧‧‧步驟
STc‧‧‧步驟
STJ‧‧‧步驟
STPa‧‧‧步驟
STPb‧‧‧步驟

Claims (19)

  1. 一種處理基板之方法，上述基板具有由含有矽之材料形成之被蝕刻區域、及設置於該被蝕刻區域上之被圖案化之區域，該方法包含：於上述基板之表面上形成有機膜之步驟；及於執行形成有機膜之上述步驟之後，使用處理氣體之電漿對上述被蝕刻區域進行蝕刻之步驟；形成有機膜之上述步驟係於在腔室內之處理空間之中配置有上述基板之狀態下執行，且包含：朝向上述基板供給包含第1有機化合物之第1氣體之步驟；及朝向上述基板供給包含第2有機化合物之第2氣體之步驟；於形成有機膜之上述步驟中，藉由上述第1有機化合物與上述第2有機化合物之聚合而生成構成上述有機膜之有機化合物，供給第1氣體之上述步驟及供給第2氣體之上述步驟交替地重複。
  2. 一種處理基板之方法，上述基板具有被蝕刻區域及被圖案化之區域，該被蝕刻區域由該被圖案化之區域之側面包圍，該方法包含：於上述基板之表面上形成有機膜之步驟；以於沿著上述被圖案化之區域之上述側面之部分殘留上述有機膜之方式，對在上述被蝕刻區域上延伸之上述有機膜進行蝕刻之步驟；及於執行對上述有機膜進行蝕刻之上述步驟之後，使用處理氣體之電漿對上述被蝕刻區域進行蝕刻之步驟；形成有機膜之上述步驟係於在腔室內之處理空間之中配置有上述基 板之狀態下執行，且包含：朝向上述基板供給包含第1有機化合物之第1氣體之步驟；及朝向上述基板供給包含第2有機化合物之第2氣體之步驟；於形成有機膜之上述步驟中，藉由上述第1有機化合物與上述第2有機化合物之聚合而生成構成上述有機膜之有機化合物，供給第1氣體之上述步驟及供給第2氣體之上述步驟交替地重複。
  3. 如請求項1或2之處理基板之方法，其中上述第1有機化合物與上述第2有機化合物之上述聚合係於30℃以上且200℃以下之溫度產生。
  4. 如請求項3之處理基板之方法，其中供給第1氣體之上述步驟及供給第2氣體之上述步驟係於將上述被圖案化之區域加熱之狀態下執行。
  5. 如請求項4之處理基板之方法，其中於上述腔室之中，設置有支持上述基板之靜電吸盤，於該靜電吸盤之中設置有加熱器，於供給第1氣體之上述步驟及供給第2氣體之上述步驟中，上述被圖案化之區域藉由上述靜電吸盤之中之上述加熱器被加熱。
  6. 如請求項1或2之處理基板之方法，其中包含供給第1氣體之上述步驟及供給第2氣體之上述步驟之序列執行特定次數。
  7. 一種處理基板之方法，上述基板具有由含有矽之材料形成之被蝕刻區域、及設置於該被蝕刻區域上之被圖案化之區域，該方法包含： 於上述基板之表面上形成有機膜之步驟；及於執行形成有機膜之上述步驟之後，使用處理氣體之電漿對上述被蝕刻區域進行蝕刻之步驟；形成有機膜之上述步驟係於在腔室內之處理空間之中配置有上述基板之狀態下執行，且包含：朝向上述基板供給包含第1有機化合物之第1氣體之步驟；及朝向上述基板供給包含第2有機化合物之第2氣體之步驟；於形成有機膜之上述步驟中，藉由上述第1有機化合物與上述第2有機化合物之聚合而生成構成上述有機膜之有機化合物，供給第1氣體之上述步驟及供給第2氣體之上述步驟交替地重複；上述被圖案化之區域由有機材料、金屬、或其他含有矽之材料形成。
  8. 一種處理基板之方法，上述基板具有被蝕刻區域及被圖案化之區域，該被蝕刻區域由該被圖案化之區域之側面包圍，該方法包含：於上述基板之表面上形成有機膜之步驟；以於沿著上述被圖案化之區域之上述側面之部分殘留上述有機膜之方式，對在上述被蝕刻區域上延伸之上述有機膜進行蝕刻之步驟；及於執行對上述有機膜進行蝕刻之上述步驟之後，使用處理氣體之電漿對上述被蝕刻區域進行蝕刻之步驟；形成有機膜之上述步驟係於在腔室內之處理空間之中配置有上述基板之狀態下執行，且包含：朝向上述基板供給包含第1有機化合物之第1氣體之步驟；及 朝向上述基板供給包含第2有機化合物之第2氣體之步驟；於形成有機膜之上述步驟中，藉由上述第1有機化合物與上述第2有機化合物之聚合而生成構成上述有機膜之有機化合物，供給第1氣體之上述步驟及供給第2氣體之上述步驟交替地重複；上述被圖案化之區域由有機材料、金屬、或含有矽之材料形成，上述被蝕刻區域由其他含有矽之材料形成。
  9. 一種處理基板之方法，上述基板具有由含有矽之材料形成之被蝕刻區域、及設置於該被蝕刻區域上之被圖案化之區域，該方法包含：於上述基板之表面上形成有機膜之步驟；及於執行形成有機膜之上述步驟之後，使用處理氣體之電漿對上述被蝕刻區域進行蝕刻之步驟；形成有機膜之上述步驟係於在腔室內之處理空間之中配置有上述基板之狀態下執行，且包含：朝向上述基板供給包含第1有機化合物之第1氣體之步驟；及朝向上述基板供給包含第2有機化合物之第2氣體之步驟；於形成有機膜之上述步驟中，藉由上述第1有機化合物與上述第2有機化合物之聚合而生成構成上述有機膜之有機化合物，供給第1氣體之上述步驟及供給第2氣體之上述步驟交替地重複；上述處理氣體包含氟碳氣體、氫氟碳氣體、HBr氣體、或Cl2氣體。
  10. 一種處理基板之方法，上述基板具有被蝕刻區域及被圖案化之區域，該被蝕刻區域由該被圖案化之區域之側面包圍，該方法包含： 於上述基板之表面上形成有機膜之步驟；以於沿著上述被圖案化之區域之上述側面之部分殘留上述有機膜之方式，對在上述被蝕刻區域上延伸之上述有機膜進行蝕刻之步驟；及於執行對上述有機膜進行蝕刻之上述步驟之後，使用處理氣體之電漿對上述被蝕刻區域進行蝕刻之步驟；形成有機膜之上述步驟係於在腔室內之處理空間之中配置有上述基板之狀態下執行，且包含：朝向上述基板供給包含第1有機化合物之第1氣體之步驟；及朝向上述基板供給包含第2有機化合物之第2氣體之步驟；於形成有機膜之上述步驟中，藉由上述第1有機化合物與上述第2有機化合物之聚合而生成構成上述有機膜之有機化合物，供給第1氣體之上述步驟及供給第2氣體之上述步驟交替地重複；上述處理氣體包含氟碳氣體、氫氟碳氣體、HBr氣體、或Cl2氣體。
  11. 如請求項1或2之處理基板之方法，其中上述第1有機化合物為異氰酸酯，上述第2有機化合物為胺。
  12. 如請求項1或2之處理基板之方法，其中上述第1有機化合物為異氰酸酯，上述第2有機化合物為具有羥基之化合物。
  13. 如請求項1或2之處理基板之方法，其中上述第1有機化合物為羧酸，上述第2有機化合物為胺。
  14. 如請求項1或2之處理基板之方法，其中上述第1有機化合物為羧醯鹵化物，上述第2有機化合物為胺。
  15. 如請求項1或2之處理基板之方法，其中上述第1有機化合物為羧酸，上述第2有機化合物為具有羥基之化合物。
  16. 如請求項1或2之處理基板之方法，其中上述第1有機化合物為羧醯鹵化物，上述第2有機化合物為具有羥基之化合物。
  17. 如請求項1或2之處理基板之方法，其中上述第1有機化合物為羧酸酐，上述第2有機化合物為胺。
  18. 一種電漿處理裝置，其使用如請求項1之處理基板之方法，該裝置包含：腔室，其具備配置有基板之第1空間及第2空間；氣體供給部，其向處理空間之上述第1空間供給第1氣體或第2氣體；加熱機構；及排氣裝置，其控制上述處理空間之壓力。
  19. 一種電漿處理裝置，其使用如請求項2之處理基板之方法，該裝置包含：腔室，其具備配置有基板之第1空間及第2空間；氣體供給部，其向處理空間之上述第1空間供給第1氣體或第2氣體； 加熱機構；及排氣裝置，其控制上述處理空間之壓力。
TW107145164A 2017-12-25 2018-12-14 處理基板之方法 TWI809019B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017247342 2017-12-25
JP2017-247342 2017-12-25
JP2018195950A JP7145031B2 (ja) 2017-12-25 2018-10-17 基板を処理する方法、プラズマ処理装置、及び基板処理装置
JP2018-195950 2018-10-17

Publications (2)

Publication Number Publication Date
TW201933426A TW201933426A (zh) 2019-08-16
TWI809019B true TWI809019B (zh) 2023-07-21

Family

ID=67222844

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107145164A TWI809019B (zh) 2017-12-25 2018-12-14 處理基板之方法
TW112123445A TW202345207A (zh) 2017-12-25 2018-12-14 處理基板之方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112123445A TW202345207A (zh) 2017-12-25 2018-12-14 處理基板之方法

Country Status (4)

Country Link
US (1) US20230010069A1 (zh)
JP (1) JP7145031B2 (zh)
KR (1) KR20190077234A (zh)
TW (2) TWI809019B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7493400B2 (ja) 2019-09-13 2024-05-31 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び基板処理システム
JP7379993B2 (ja) * 2019-09-20 2023-11-15 東京エレクトロン株式会社 エッチング装置及びエッチング方法
JP7323409B2 (ja) * 2019-10-01 2023-08-08 東京エレクトロン株式会社 基板処理方法、及び、プラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170350004A1 (en) * 2016-06-03 2017-12-07 Applied Materials, Inc. Integrated cluster tool for selective area deposition
US20170352533A1 (en) * 2016-06-01 2017-12-07 Asm Ip Holding B.V. Deposition of organic films

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233153A (ja) * 1988-07-22 1990-02-02 Toshiba Corp 半導体装置の製造方法
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
EP2171534B1 (en) * 2007-06-22 2015-12-02 The Regents of the University of Colorado Protective coatings for organic electronic devices made using atomic layer deposition and molecular layer deposition techniques
JP6537473B2 (ja) * 2015-10-06 2019-07-03 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170352533A1 (en) * 2016-06-01 2017-12-07 Asm Ip Holding B.V. Deposition of organic films
US20170350004A1 (en) * 2016-06-03 2017-12-07 Applied Materials, Inc. Integrated cluster tool for selective area deposition

Also Published As

Publication number Publication date
KR20190077234A (ko) 2019-07-03
TW202345207A (zh) 2023-11-16
JP7145031B2 (ja) 2022-09-30
TW201933426A (zh) 2019-08-16
US20230010069A1 (en) 2023-01-12
JP2019114778A (ja) 2019-07-11

Similar Documents

Publication Publication Date Title
TWI809019B (zh) 處理基板之方法
US9443701B2 (en) Etching method
TWI833725B (zh) 電漿處理裝置之零件之清潔方法
CN110010464B (zh) 处理基板的方法
TWI806323B (zh) 被處理體的處理系統、方法及裝置
KR20110020829A (ko) 반도체 웨이퍼를 에칭하기 위한 장치
KR102650948B1 (ko) 플라즈마 처리 장치의 부품의 클리닝 방법
US7097716B2 (en) Method for performing fluorocarbon chamber cleaning to eliminate fluorine memory effect
US10923332B2 (en) Plasma processing method
JP2015211156A (ja) ドライクリーニング方法及びプラズマ処理装置
US20070074741A1 (en) Method for dry cleaning nickel deposits from a processing system
JP6910319B2 (ja) 有機領域をエッチングする方法
JP7493400B2 (ja) エッチング方法、プラズマ処理装置、及び基板処理システム