TWI806164B - 半導體結構、光電元件及其製造方法 - Google Patents

半導體結構、光電元件及其製造方法 Download PDF

Info

Publication number
TWI806164B
TWI806164B TW110135057A TW110135057A TWI806164B TW I806164 B TWI806164 B TW I806164B TW 110135057 A TW110135057 A TW 110135057A TW 110135057 A TW110135057 A TW 110135057A TW I806164 B TWI806164 B TW I806164B
Authority
TW
Taiwan
Prior art keywords
doped
waveguide
region
column structures
doping type
Prior art date
Application number
TW110135057A
Other languages
English (en)
Other versions
TW202245363A (zh
Inventor
黃淵聖
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202245363A publication Critical patent/TW202245363A/zh
Application granted granted Critical
Publication of TWI806164B publication Critical patent/TWI806164B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure
    • G02F1/2257—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/06—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
    • G02F2201/063—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide ridge; rib; strip loaded

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Led Devices (AREA)

Abstract

本公開的各種實施例涉及一種包括波導的半導體結構。波導具有輸入區域和輸出區域。輸入區域配置成接收光。波導包括含有第一摻雜類型的下部摻雜結構和設置於下部摻雜結構內的多個摻雜柱結構。摻雜柱結構包括與第一摻雜類型相對的第二摻雜類型。摻雜柱結構從下部摻雜結構的頂部表面延伸到下部摻雜結構的頂部表面下方的點。

Description

半導體結構、光電元件及其製造方法
本發明實施例是關於一種半導體結構、光電元件與其製造方法，特別是關於一種包括波導的半導體結構及其製造方法。
光學電路可包括多種光子功能/元件和光波導。光波導配置成以最小衰減限制和引導來自集成晶片(integrated chip；IC)上的第一點的光到IC上的第二點。光波導可彼此靠近佈置以使得光可在鄰近光波導之間分裂和/或轉移。光波導還可配置成選擇性改變穿過光波導的光的相位、波長、頻率和/或其它特性。
根據本公開一些實施例，提供一種半導體結構，所述半導體結構包括具有輸入區域和輸出區域的波導，其中輸入區域配置成接收光，其中波導包含包括第一摻雜類型的下部摻雜結構；以及設置於下部摻雜結構內的多個摻雜柱結構，其中摻雜柱結構包括與第一摻雜類型相對的第二摻雜類型，且其中摻雜柱結構從下部摻雜結構的頂部表面延伸到下部摻雜結構的頂部表面下方的點。
根據本公開一些實施例，提供一種光電元件，所述光電元 件包含配置成接收入射光的輸入端；具有耦合到輸入端的第一輸入區域的第一波導，其中第一波導包括第一調變區域；具有耦合到輸入端的第二輸入區域的第二波導，其中第二波導包括第二調變區域，其中第一波導和第二波導分別包括第一調變區域和第二調變區域中的上部摻雜結構和下部摻雜結構；且其中上部摻雜結構包括延伸到下部摻雜結構中的多個摻雜柱結構，其中下部摻雜結構在PN接面處鄰接多個摻雜柱結構。
根據本公開一些實施例，提供一種用於形成光電元件的方法，所述方法包含：在基底上方形成包括第一摻雜類型的元件層；在元件層內形成多個摻雜柱結構，其中多個摻雜柱結構包括與第一摻雜類型相對的第二摻雜類型；在多個摻雜柱結構上方形成上部摻雜體結構，其中上部摻雜體結構包括第二摻雜類型；以及圖案化元件層以在上部摻雜體結構之下形成下部摻雜結構，其中多個摻雜柱結構設置於下部摻雜結構內。
100、200、300:光電元件
101:輸入端
102:介電結構
103:輸出端
107:入射光
108:下部摻雜結構
109:出射光
110:上部摻雜結構
110b:上部摻雜體結構
110p:摻雜柱結構
112:第一波導
112i:第一輸入區域
112m:第一調變區域
112o:第一輸出區域
115:第二波導
115i:第二輸入區域
115m:第二調變區域
115o:第二輸出區域
116:基底
118:塊狀介電結構
202:導通孔
204:導電線
400a、500a、600a、700a、800a、900a、1000a、1100a、1200a、1300a、1400a、1500a:橫截面視圖
400b、500b、500c、500d、600b、700b、800b、900b、1000b、1100b、1100c、1100d、1200b、1300b、1400b、1500b:俯視圖
402:元件層
404:半導體基底結構
502、802、1102、1402:罩幕層
504、1104:開口
702:多晶矽層
1302:上部摻雜區域
1600:方法
1602、1604、1606、1608、1610:動作
A-A':線
Lm:長度
當結合隨附圖式閱讀以下具體實施方式時將最佳地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，出於論述清晰起見，可任意地增大或減小各種特徵的尺寸。
圖1A和圖1B示出具有包含延伸到下部摻雜結構中的多個摻雜柱結構的第一波導和第二波導的光電元件的一些實施例的各種視圖。
圖2A示出具有包括延伸到下部摻雜結構中的多個摻雜柱結 構的第一波導的光電元件的一些實施例的橫截面視圖。
圖2B至圖2E示出圖2A的光電元件的各種實施例的俯視圖。
圖3示出具有包含延伸到下部摻雜結構中的多個摻雜柱結構的第一波導和第二波導的光電元件的一些實施例的俯視圖。
圖4A至圖4B到圖10A至圖10B示出用於形成具有包括延伸到下部摻雜結構中的多個摻雜柱結構的第一波導的光電元件的第一方法的一些實施例的各種視圖。
圖11A至圖11D到圖15A至圖15B示出用於形成具有包括延伸到下部摻雜結構中的多個摻雜柱結構的第一波導的光電元件的第二方法的一些實施例的各種視圖。
圖16示出對應于用於形成具有包括延伸到下部摻雜結構中的多個摻雜柱結構的第一波導的光電元件的方法的一些實施例的流程圖。
以下揭露內容提供用以實施本發明的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露內容。當然，此等組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的， 且本身並不指示所論述的各種實施例及/或組態之間的關係。
此外，本文中為了易於描述，可使用諸如「在...之下(underlying)」、「下方(below)」、「下部(lower)」、「在...之上(overlying)」、「上部(upper)」以及類似術語的空間相對術語來描述如圖式中所示出的一個元件或特徵與另一元件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。裝置可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
光電元件是關於入射於光電元件上的光子(例如，光)的傳輸和/或處理。光電元件包括波導，所述波導引導或“路由”光穿過光電元件。波導通常包括具有有利的光學、熱以及電特性的一些類型的半導體材料。多個波導可在光電元件中配置成靠近彼此以調變光、分裂光、組合光或類似者以使得呈光形式的資料可通過光電元件轉移和/或操控。舉例來說，波導可利用對光的相位調變來跨長距離或短距離傳送資訊。
光電元件可包含輸入端和輸出端。第一波導和第二波導可從輸入端處分叉且接著在輸出端處重組，以使得存在光可通過其行進穿過光電元件的兩個路徑或通道。第一波導可極接近第二波導或與第二波導直接接觸，以使得第一波導和第二波導彼此光學耦合。在光電元件的操作期間，輸入光以初始相位在輸入端處接收，且接著分裂以沿第一波導和第二波導通過，經重組且在輸出端處作為輸出光提供。因為第一波導和第二波導光學耦合在一起，所以輸出光可由於第一波導和第二波導產生的相長或相消干涉而相 移。
可通過調整摻雜方案以及第一波導和第二波導的長度來控制輸出光的相移。例如，第一波導和第二波導各自包括第一摻雜區域，所述第一摻雜區域包括鄰接第二摻雜區域的第一摻雜類型(例如，n型)，所述第二摻雜區域包括與第一摻雜類型相對的第二摻雜類型(例如，p型)。這導致在第一摻雜區域和第二摻雜區域的相交處的PN接面的形成，所述PN接面沿著第一波導和第二波導中的每一個的長度延伸。隨著PN接面的面積增加，波導內的電荷載流子的數目增加，由此提高第一波導和第二波導的調變效率。為了增加PN接面的面積(且由此提高調變效率)，增加第一摻雜區域和第二摻雜區域的長度。然而，這減少了可設置於單個半導體基底上方的光電元件的數目(例如，減小元件密度)且增加了與形成光電元件相關聯的成本。
相應地，本申請案的各種實施例涉及一種光電元件，所述光電元件包括波導，所述波導包含設置於波導的調變區域內的下部摻雜結構和上部摻雜結構。上部摻雜結構包括上覆於下部摻雜結構的上部摻雜體結構和從上部摻雜體結構連續延伸到下部摻雜結構的頂部表面下方的點的多個摻雜柱結構。下部摻雜結構在多個介面區域處連續環繞且鄰接每一摻雜柱結構的外部表面。下部摻雜結構包括第一摻雜類型(例如，n型)且上部摻雜結構(包含摻雜柱結構和上部摻雜體結構兩者)包括與第一摻雜類型相對的第二摻雜類型(例如，p型)，以使得PN接面在多個介面區域處形成。因為下部摻雜結構連續環繞每一摻雜柱結構的外部表面，所以調變區域中的PN接面的面積大於橫跨波導的調變區域的長度 的PN接面的面積。因此，在保持或增大PN接面的面積的同時可降低波導的調變區域的長度，由此在減小波導的整體大小的同時保持或提高光電元件的調變效率。因此，可在不減小光電元件的波導中的PN接面的面積的情況下增加設置於光電元件區域的給定橫向距離內的光電元件的數目。這部分地有助於在不降低光電元件的性能的情況下增加元件密度。
圖1A和圖1B示出具有包含延伸到下部摻雜結構108中的多個摻雜柱結構110p的第一波導112和第二波導115的光電元件100的一些實施例的各種視圖。圖1A示出沿圖1B的線A-A'截取的光電元件100的一些實施例的俯視圖。圖1B示出沿圖1A的線A-A'截取的光電元件100的一些實施例的橫截面視圖。
光電元件100包含設置於上覆於基底116的介電結構102內的第一波導112和第二波導115。此外，塊狀介電結構118設置在基底116與第一波導112和第二波導115之間。光電元件100進一步包含輸入端101和輸出端103，其中第一波導112和第二波導115從輸入端101處分叉且接著在輸出端103處重組。這提供光可通過其行進穿過光電元件100的兩個路徑或通道。在一些實施例中，第一波導112具有耦合到輸入端101的第一輸入區域112i和耦合到輸出端103的第一輸出區域112o，且第二波導115具有耦合到輸入端101的第二輸入區域115i和耦合到輸出端103的第二輸出區域115o。在各種實施例中，第一輸入區域112i耦合到第二輸入區域115i且第一輸出區域112o耦合到第二輸出區域115o。在另外其它實施例中，第一波導112和第二波導115包括半導體材料(例如，多晶矽、單晶矽或另一合適的材料)。
在各種實施例中，入射光107以初始相位在輸入端101處接收，且接著分裂以沿第一波導112和第二波導115通過，經重組且在輸出端103處作為出射光109提供。在一些實施例中，在橫穿第一波導112和第二波導115之後，出射光109可相對於入射光107調變，以使得出射光109具有與入射光107的初始相位不同的相位。舉例來說，因為第一波導112和第二波導115光學耦合，所以出射光109可由於第一波導112和第二波導115產生的相長或相消干涉而相移。另外，第一波導112和第二波導115分別包括在第一調變區域112m和第二調變區域115m內的上部摻雜結構110和下部摻雜結構108。第一調變區域112m和第二調變區域115m的上部摻雜結構110和下部摻雜結構108配置成相對於從第一調變區域112m和第二調變區域115m橫向偏移地行進穿過第一波導112和第二波導115的區域的光的速度和/或相位來變換行進穿過第一波導112和第二波導115中的對應一個的光的速度和/或相位。在各種實施例中，可通過調整下部摻雜結構108和上部摻雜結構110的摻雜方案、調整施加於下部摻雜結構108和上部摻雜結構110的電壓和/或調整第一調變區域112m和第二調變區域115m的長度Lm來控制通過第一調變區域112m和第二調變區域115m的光的調變。
在一些實施例中，上部摻雜結構110包括上部摻雜體結構110b和從上部摻雜體結構110b連續延伸到下部摻雜結構108中的多個摻雜柱結構110p。在一些實施例中，下部摻雜結構108在多個介面區域連續環繞且鄰接多個摻雜柱結構110p中的每一摻雜柱結構的外部表面。此外，下部摻雜結構108包括第一摻雜類 型(例如，n型)且上部摻雜結構110包括與第一摻雜類型相對的第二摻雜類型(例如，p型)，以使得PN接面在多個介面區域形成。另外，下部摻雜結構108的頂部表面沿著上部摻雜體結構110b的底部表面連續延伸且鄰接所述底部表面以使得PN接面在下部摻雜結構108和上部摻雜體結構110b的介面處形成。因為下部摻雜結構108連續環繞摻雜柱結構110p的外部表面，所以第一調變區域112m和第二調變區域115m中的PN接面的面積大於橫跨第一調變區域112m或第二調變區域115m的長度Lm的PN接面的面積。因此，在保持或增加第一調變區域112m和第二調變區域115m內的PN接面的面積的同時可降低第一波導112和第二波導115的整體大小，由此保持或提高光電元件100的調變效率。因此，可在不減小第一波導和第二波導中的PN接面的面積的情況下增加設置於基底116上方的給定橫向距離內的光電元件的數目。這部分地有助於在不降低第一波導112和第二波導115的性能的情況下增加元件密度。
圖2A示出具有包括延伸到下部摻雜結構中的多個摻雜柱結構的第一波導112的光電元件200的一些實施例的橫截面視圖。
第一波導112上覆於基底116，且塊狀介電結構118佈置於第一波導112與基底116之間。介電結構102上覆於第一波導112和基底116。塊狀介電結構118可例如為或包括氧化物(例如，二氧化矽)、另一合適的氧化物、低k介電材料、另一合適的介電材料或前述內容的任何組合。介電結構102可例如包括一層或多層的低k介電材料、氮化矽、碳化矽、二氧化矽或另一合適的介電 材料。此外，基底116可例如為或包括塊狀矽、單晶矽或另一合適的半導體材料。
第一波導112包括配置成傳輸光的半導體材料(例如，單晶矽、多晶矽等)。第一波導112包括上覆於下部摻雜結構108的上部摻雜結構110。在各種實施例中，下部摻雜結構108包括第一摻雜類型(例如，n型)且上部摻雜結構110包括與第一摻雜類型相對的第二摻雜類型(例如，p型)。在一些實施例中，第一摻雜類型為n型且第二摻雜類型為p型，或反之亦然。此外，上部摻雜結構110包括沿下部摻雜結構108的頂部表面設置的上部摻雜體結構110b，和從上部摻雜體結構100b連續延伸到下部摻雜結構108的頂部表面下方的點的多個摻雜柱結構110p。多個導通孔202和多個導電線204設置於介電結構102內且電耦合到上部摻雜結構110和下部摻雜結構108。在各種實施例中，上部摻雜結構110和下部摻雜結構108設置於第一波導112的第一調變區域(例如，圖1A的112m)內。
在光電元件200的操作期間，橫穿第一波導112的光的調變可通過等離子分散效應來實現，其中可通過操控第一波導112內的電荷載流子的濃度來改變第一波導112的折射率，由此在光橫穿第一波導112的第一調變區域(例如，圖1A的112m)時改變光的相位。在各種實施例中，第一波導112的調變效率可由VπL表示，其中V為施加於第一調變區域(例如，圖1A的112m)內的下部摻雜結構108和上部摻雜結構110的電壓且L為第一調變區域(例如，圖1A的112m)中的PN接面的長度。例如，在一些實施例中，L可對應於第一調變區域和/或第二調變區域(例如， 圖1A的112m、115m)的長度(圖1A的Lm)。另外，電壓偏壓(例如，反向偏壓)可借助於多個導通孔202和導電線204施加於上部摻雜結構110和下部摻雜結構108，其中電壓偏壓增加第一調變區域(例如，圖1A的112m)的電荷密度且有助於第一波導112中的光的調變。憑藉下部摻雜結構108連續環繞摻雜柱結構110p的外部表面，相對於由跨越第一調變區域(例如，圖1A的112m)的長度(例如，圖1A的Lm)的矩形形狀限定的PN接面的區域，第一調變區域(例如，圖1A的112m)中的PN接面的面積增加。相應地，在減小第一調變區域(例如，圖1A的112m)的長度(例如，圖1A的Lm)的同時和/或在減小施加於上部摻雜結構110和下部摻雜結構108的電壓偏壓的同時，可保持或提高第一波導的調變效率。因此，在增加設置於基底116上方的光電元件的數目和/或降低光電元件200的功耗的同時可提高第一波導112的調變效率。
在一些實施例中，下部摻雜結構108包括第一摻雜類型(例如，n型)，所述第一摻雜類型具有大約1x1017個原子/立方公分到大約1x1018個原子/立方公分的摻雜濃度或另一合適的摻雜濃度值。在另外的實施例中，摻雜柱結構110p和上部摻雜體結構110b分別包括第二摻雜類型(例如，p型)，所述第二摻雜類型具有大約1x1017個原子/立方公分到大約1x1018個原子/立方公分的摻雜濃度或另一合適的摻雜濃度值。在另外其它實施例中，下部摻雜結構108、摻雜柱結構110p以及上部摻雜體結構110b分別包括相同摻雜濃度。在各種實施例中，下部摻雜結構108包括第一半導體材料(例如，單晶矽)，且摻雜柱結構110p和上部摻雜體結構110b 分別包括與第一半導體材料不同的第二半導體材料(例如，多晶矽)。在另外其它實施例中，下部摻雜結構108、摻雜柱結構110p以及上部摻雜體結構110b分別包括相同半導體材料(例如，矽、單晶矽等)且可各自為元件層的摻雜區域。此外，多個導通孔202和導電線204可例如分別為或包括銅、鋁、氮化鈦、氮化鉭、鎢、釕、另一導電材料或前述內容的任何組合。
圖2B至圖2E示出沿圖2A的線A-A'截取的圖2A的光電元件200的一些實施例的各種俯視圖。為了清楚起見且易於說明，從圖2B至圖2E的俯視圖中省略介電結構(圖2A的102)。參考圖2B和圖2C，當從上方觀察時，多個摻雜柱結構110p具有圓形形狀。參考圖2D，當從上方觀察時，多個摻雜柱結構110p具有矩形或正方形形狀。參考圖2E，當從上方觀察時，多個摻雜柱結構110p具有五邊形形狀。應瞭解，當從上方觀察時，多個摻雜柱結構110p可具有橢圓形形狀、多邊形形狀或另一合適的形狀。
圖3示出對應於圖1A至圖1B的光電元件100的一些替代實施例的光電元件300的一些實施例的俯視圖，其中第一波導112的第一調變區域112m內的多個摻雜柱結構110p具有第一形狀(例如，圓形)且第二波導115的第二調變區域115m內的多個摻雜柱結構110p具有與第一形狀不同的第二形狀(例如，矩形)。
圖4A至圖4B到圖10A至圖10B示出根據本公開的用於形成具有包括延伸到下部摻雜結構中的多個摻雜柱結構的第一波導的光電元件的第一方法的一些實施例的一系列各種視圖。具有尾碼“A”的圖式示出在各種形成製程期間的光電元件的橫截面視圖。具有尾碼“B”的圖式示出沿具有尾碼“A”的圖式的線 A-A'截取的俯視圖。雖然圖4A至圖4B到圖10A至圖10B中所繪示的各種視圖是參考形成光電元件的第一方法描述的，但是應瞭解，圖4A至圖4B到圖10A至圖10B中所繪示的結構不限於形成的第一方法，而是可獨立於第一方法。此外，雖然圖4A至圖4B到圖10A至圖10B描述為一系列動作，但是應瞭解，這些動作不限於可在其他實施例中更改的動作的次序，且所公開的方法也適用於其它結構。在其它實施例中，可完全或部分地省略所示出和/或所描述的一些動作。
如圖4A至圖4B的橫截面視圖400a和俯視圖400b中所繪示，提供半導體基底結構404。在一些實施例中，半導體基底結構404可例如為或包括絕緣體上矽(silicon-on-insulator；SOI)基底。半導體基底結構404包括基底116、塊狀介電結構118以及元件層402。塊狀介電結構118設置在基底116與元件層402之間。在一些實施例中，塊狀介電結構118在基底116上方形成且元件層402在塊狀介電結構118上方形成。基底116和元件層402可例如為或包括本質矽、塊狀矽、單晶矽、摻雜矽、另一合適的塊狀基底材料或類似物。在一些實施例中，可對元件層402執行離子注入製程以使得元件層402具有第一摻雜類型(例如，n型)。在另外的實施例中，元件層402摻雜有具有大約1x1017個原子/立方公分到大約1x1018個原子/立方公分的摻雜濃度或另一合適的摻雜濃度值的砷、磷、一些其它合適的n型摻雜劑或前述內容的任何組合。
如圖5A至圖5B的橫截面視圖500a和俯視圖500b中所繪示，對元件層402執行圖案化製程，由此在元件層402內形成 多個開口504。在一些實施例中，圖案化製程包含：在元件層402上方形成罩幕層502；以及根據罩幕層502對元件層402執行蝕刻製程，由此限定多個開口504。在一些實施例中，蝕刻製程包含執行乾式蝕刻、濕式蝕刻或前述內容的任何組合。
圖5C示出對應於沿圖5A的線A-A'截取的圖5A的橫截面視圖500a的一些其它實施例的俯視圖500c，其中當從上方觀察時，開口504具有矩形形狀。
圖5D示出對應於沿圖5A的線A-A'截取的圖5A的橫截面視圖500a的另外其它實施例的俯視圖500d，其中當從上方觀察時，開口504具有圓形形狀。
如圖6A至圖6B的橫截面視圖600a和俯視圖600b中所繪示，執行移除製程以從元件層402上方移除罩幕層(圖5A至圖5B的502)。在一些實施例中，移除製程包含執行濕式灰化製程和/或乾式灰化製程或另一合適的移除製程。
如圖7A至圖7B的橫截面視圖700a和俯視圖700b中所繪示，多晶矽層702在元件層402上方形成且填充多個開口(圖6A至圖6B的504)。在各種實施例中，通過外延製程(例如，分子束外延(molecular beam epitaxy；MBE)、氣相外延(vapor phase epitaxy；VPE)、液相外延(liquid phase epitaxy；LPE)等)和/或另一形式的沉積製程(例如，化學氣相沉積(chemical vapor deposition；CVD)、原子層沉積(atomic layer deposition；ALD)、物理氣相沉積(physical vapor deposition；PVD)等)在元件層402上方沉積多晶矽層702。在另外其它實施例中，多晶矽層702可例如為或包括多晶矽或另一合適的半導體材料且具有與第一摻雜類 型相對的第二摻雜類型(例如，p型)。在一些實施例中，第一摻雜類型為n型且第二摻雜類型為p型，或反之亦然。在另外其它實施例中，多晶矽層702摻雜有具有大約1x1017個原子/立方公分到大約1x1018個原子/立方公分的摻雜濃度或另一合適的摻雜濃度值的硼、銦、一些其它合適的p型摻雜劑或前述內容的任何組合。多晶矽層702可生長(或沉積)且原位摻雜有第二摻雜類型。在另外其它實施例中，在元件層402上方形成多晶矽層702在多個開口(圖6A至圖6B的504)內形成多個摻雜柱結構110p以使得元件層402連續橫向環繞且罩蓋多個摻雜柱結構110p中的每一摻雜柱結構。在各種實施例中，上覆於元件層402的頂部表面的多晶矽層702的上部部分可稱為上部摻雜層或上部摻雜區域。
如圖8A至圖8B的橫截面視圖800a和俯視圖800b中所繪示，罩幕層802在多晶矽層702上方形成。在各種實施例中，罩幕層802直接上覆於多個摻雜柱結構110p。
如圖9A至圖9B的橫截面視圖900a和俯視圖900b中所繪示，根據罩幕層(圖8A至圖8B的802)對多晶矽層(圖8A至圖8B的702)和元件層(圖8A至圖8B的402)執行圖案化製程，由此限定包括上部摻雜結構110和下部摻雜結構108的第一波導112。在一些實施例中，圖案化製程包含執行乾式蝕刻製程、濕式蝕刻製程、另一合適的蝕刻製程或前述內容的任何組合。此外，上部摻雜結構110包括上部摻雜體結構110b和多個摻雜柱結構110p，其中多個摻雜柱結構110p從上部摻雜體結構110b連續延伸到下部摻雜結構108中。在一些實施例中，用於形成上部摻雜結構110和/或下部摻雜結構108的製程包含圖4A至圖4B到圖 9A至圖9B中所示出和/或所描述的處理步驟的至少一部分。
如圖10A至圖10B的橫截面視圖1000a和俯視圖1000b中所繪示，介電結構102在第一波導112和基底116上方形成。此外，多個導通孔202和多個導電線204在介電結構102內和第一波導112上方形成。在各種實施例中，可通過CVD製程、PVD製程、ALD製程或另一合適的沉積或生長製程在基底116上方形成介電結構102。在另外的實施例中，可通過一或多個圖案化製程、一或多個沉積製程和/或其它合適的製造製程形成多個導通孔202和多個導電線204。為了清楚起見且易於說明，從圖10B的俯視圖1000b中省略介電結構102。
圖11A至圖11D到圖15A至圖15B示出根據本公開的用於形成具有包括延伸到下部摻雜結構中的多個摻雜柱結構的第一波導的光電元件的第二方法的一些實施例的一系列各種視圖。具有尾碼“A”的圖式示出在各種形成製程期間的光電元件的橫截面視圖。具有尾碼“B”的圖式示出沿具有尾碼“A”的圖式的線A-A'截取的俯視圖。雖然圖11A至11D到圖15A至圖15B中所繪示的各種視圖是參考形成光電元件的第二方法描述的，但是應瞭解，圖11A至圖11D到圖15A至圖15B中所繪示的結構不限於形成的第二方法，而是可獨立於第二方法。此外，雖然圖11A至圖11D到圖15A至圖15B描述為一系列動作，但是應瞭解，這些動作不限於可在其它實施例中更改的動作的次序，且所公開的方法也適用於其它結構。在其它實施例中，可完全或部分地省略所示出和/或所描述的一些動作。
如圖11A至圖11B的橫截面視圖1100a和俯視圖1100b 中所繪示，提供具有元件層402的半導體基底結構404且對元件層402執行離子注入製程以在元件層402內形成多個摻雜柱結構110p。半導體基底結構404包括基底116、塊狀介電結構118以及元件層402，其中元件層402具有第一摻雜類型(例如，n型)。此外，可如圖4A至圖4B中所示出和/或所描述形成半導體基底結構404。在另外的實施例中，離子注入製程包含：在元件層402上方形成罩幕層1102，以使得罩幕層1102具有限定多個開口1104的多個側壁；以及根據罩幕層1102將離子選擇性注入到元件層402中，由此在元件層402內形成多個摻雜柱結構110p。在各種實施例中，多個摻雜柱結構110p具有與第一摻雜類型(例如，n型)相對的第二摻雜類型(例如，p型)。在另外的實施例中，第一摻雜類型為n型且第二摻雜類型為p型，或反之亦然。此外，將離子選擇性注入到元件層402中以形成摻雜柱結構110p可包含用具有大約1x1017個原子/立方公分到大約1x1018個原子/立方公分的摻雜濃度或另一合適的摻雜濃度值的硼、銦、一些其它合適的p型摻雜劑或前述內容的任何組合來摻雜元件層402。
圖11C示出對應於沿圖11A的線A-A'截取的圖11A的橫截面視圖1100a的一些其它實施例的俯視圖1100c，其中當從上方觀察時，摻雜柱結構110p具有矩形形狀。
圖11D示出對應於沿圖11A的線A-A'截取的圖11A的橫截面視圖1100a的另外其它實施例的俯視圖1100d，其中當從上方觀察時，摻雜柱結構110p具有圓形形狀。
如圖12A至圖12B的橫截面視圖1200a和俯視圖1200b中所繪示，執行移除制程以從元件層402上方移除罩幕層(圖11A 至圖11B的1102)。在一些實施例中，移除製程包含執行濕式灰化製程和/或乾式灰化製程或另一合適的移除製程。
如圖13A至圖13B的橫截面視圖1300a和俯視圖1300b中所繪示，對元件層402執行離子注入製程以在元件層402內形成上部摻雜區域1302。在各種實施例中，離子注入製程包含在元件層402內選擇性注入摻雜劑(例如，硼、銦、一些其它合適的p型摻雜劑)以使得上部摻雜區域1302具有第二摻雜類型(例如，p型)。在一些實施例中，上部摻雜區域1302包括第二摻雜類型(例如，n型)，所述第二摻雜類型具有大約1x1017個原子/立方公分到大約1x1018個原子/立方公分的摻雜濃度或另一合適的摻雜濃度值。在各種實施例中，元件層402的上部摻雜區域1302可稱為上部摻雜層。
如圖14A至圖14B的橫截面視圖1400a和俯視圖1400b中所繪示，罩幕層1402在上部摻雜區域1302上方形成。在各種實施例中，罩幕層1402直接上覆於多個摻雜柱結構110p。
如圖15A至圖15B的橫截面視圖1500a和俯視圖1500b中所繪示，根據罩幕層(圖14A至圖14B的1402)對上部摻雜區域(圖14A至圖14B的1302)和元件層(圖14A至圖14B的402)執行圖案化製程，由此限定包括上部摻雜結構110和下部摻雜結構108的第一波導112。在一些實施例中，圖案化製程包含執行乾式蝕刻製程、濕式蝕刻製程、另一合適的蝕刻製程或前述內容的任何組合。此外，上部摻雜結構110包括上部摻雜體結構110b和多個摻雜柱結構110p，其中多個摻雜柱結構110p從上部摻雜體結構110b連續延伸到下部摻雜結構108中。在一些實施例中，用於形 成上部摻雜結構110和/或下部摻雜結構108的製程包含圖11A至圖11D到圖14A至圖14B中所示出和/或所描述的處理步驟的至少一部分。在另外的實施例中，如圖10A至圖10B中所示出和/或所描述，介電結構(例如，圖10A至圖10B的102)、多個導通孔(例如，圖10A至圖10B的202)以及多個導電線(例如，圖10A至圖10B的204)在第一波導112上方形成。
圖16示出根據本公開的用於形成具有包括延伸到下部摻雜結構中的多個摻雜柱結構的第一波導的光電元件的方法1600。雖然將方法1600示出和/或描述為一系列動作或事件，但應瞭解，所述方法不限於所示出的次序或動作。因此，在一些實施例中，動作可以與所示出的不同次序進行，和/或可同時進行。此外，在一些實施例中，所示出的動作或事件可細分成多個動作或事件，其可與其它動作或子動作在不同時間進行或同時進行。在一些實施例中，可省略一些所示出的動作或事件，且可包含其它未示出的動作或事件。
在動作1602處，在基底上方形成包括第一摻雜類型的元件層。圖4A至圖4B示出對應於動作1602的一些實施例的各種視圖。
在動作1604處，在元件層內形成多個摻雜柱結構，其中摻雜柱結構包括與第一摻雜類型相對的第二摻雜類型；圖5A至圖5D到圖7A至圖7B示出對應於動作1604的一些實施例的各種視圖。圖11A至圖11D示出對應於動作1604的一些實施例的各種視圖。
在動作1606處，在多個摻雜柱結構上方形成上部摻雜層， 其中上部摻雜層鄰接多個摻雜柱結構且包括第二摻雜類型。圖7A至圖7B示出對應於動作1606的一些實施例的各種視圖。圖13A至圖13B示出對應於動作1606的一些實施例的各種視圖。
在動作1608處，圖案化上部摻雜層和元件層，由此限定包括上部摻雜結構和下部摻雜結構的第一波導，其中上部摻雜結構包含上部摻雜體結構和從上部摻雜體結構延伸到下部摻雜結構中的多個摻雜柱結構。圖8A至圖8B到圖9A至圖9B示出對應於動作1608的一些實施例的各種視圖。圖14A至圖14B到圖15A至圖15B示出對應於動作1608的一些實施例的各種視圖。
在動作1610處，在第一波導上方形成多個導通孔和多個導電線。圖10A至圖10B示出對應於動作1610的一些實施例的各種視圖。
相應地，在一些實施例中，本公開涉及一種具有第一波導的光電元件，所述第一波導包括上部摻雜結構和下部摻雜結構，其中上部摻雜結構包含上部摻雜體結構和從上部摻雜體結構延伸到下部摻雜結構中的多個摻雜柱結構。
在一些實施例中，提供一種半導體結構，所述半導體結構包括具有輸入區域和輸出區域的波導，其中輸入區域配置成接收光，其中波導包含包括第一摻雜類型的下部摻雜結構；以及設置於下部摻雜結構內的多個摻雜柱結構，其中摻雜柱結構包括與第一摻雜類型相對的第二摻雜類型，且其中摻雜柱結構從下部摻雜結構的頂部表面延伸到下部摻雜結構的頂部表面下方的點。
在一些實施例中，提供一種光電元件，所述光電元件包含配置成接收入射光的輸入端；具有耦合到輸入端的第一輸入區域 的第一波導，其中第一波導包括第一調變區域；具有耦合到輸入端的第二輸入區域的第二波導，其中第二波導包括第二調變區域，其中第一波導和第二波導分別包括第一調變區域和第二調變區域中的上部摻雜結構和下部摻雜結構；且其中上部摻雜結構包括延伸到下部摻雜結構中的多個摻雜柱結構，其中下部摻雜結構在PN接面處鄰接多個摻雜柱結構。
在一些實施例中，提供一種用於形成光電元件的方法，所述方法包含：在基底上方形成包括第一摻雜類型的元件層；在元件層內形成多個摻雜柱結構，其中多個摻雜柱結構包括與第一摻雜類型相對的第二摻雜類型；在多個摻雜柱結構上方形成上部摻雜體結構，其中上部摻雜體結構包括第二摻雜類型；以及圖案化元件層以在上部摻雜體結構之下形成下部摻雜結構，其中多個摻雜柱結構設置於下部摻雜結構內。
前文概述若干實施例的特徵，使得所屬技術領域的技術人員可更好地理解本揭露內容的態樣。所屬技術領域的技術人員應理解，其可易於使用本揭露內容作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他方法及結構的基礎。所屬領域的技術人員亦應認識到，此類等效構造並不脫離本揭露內容的精神及範疇，且所屬領域的技術人員可在不脫離本揭露內容的精神及範疇的情況下在本文中作出改變、替代以及更改。
1600:方法
1602、1604、1606、1608、1610:動作

Claims (10)

  1. 一種半導體結構，包括：波導，具有輸入區域和輸出區域，其中所述輸入區域配置成接收光，其中所述波導包括：下部摻雜結構，包括第一摻雜類型；多個摻雜柱結構，設置於所述下部摻雜結構內，其中所述摻雜柱結構包括與所述第一摻雜類型相對的第二摻雜類型，且其中所述摻雜柱結構從所述下部摻雜結構的頂部表面延伸到所述下部摻雜結構的所述頂部表面下方的點；以及上部摻雜體結構，上覆於所述下部摻雜結構，其中所述上部摻雜體結構包括所述第二摻雜類型，其中所述上部摻雜體結構的相對側壁與所述下部摻雜結構的外部側壁對準。
  2. 如請求項1所述的半導體結構，其中所述多個摻雜柱結構的摻雜濃度與所述上部摻雜體結構的摻雜濃度相等。
  3. 如請求項1所述的半導體結構，其中所述多個摻雜柱結構接觸所述上部摻雜體結構的底部表面。
  4. 如請求項1所述的半導體結構，其中所述下部摻雜結構包括第一材料，且其中所述多個摻雜柱結構包括不同於所述第一材料的第二材料。
  5. 一種光電元件，包括： 輸入端，配置成接收入射光；第一波導，具有耦合到所述輸入端的第一輸入區域，其中所述第一波導包括第一調變區域；第二波導，具有耦合到所述輸入端的第二輸入區域，其中所述第二波導包括第二調變區域，其中所述第一波導和所述第二波導分別包括在所述第一調變區域和所述第二調變區域中的上部摻雜結構和下部摻雜結構；以及其中所述上部摻雜結構包括延伸到所述下部摻雜結構中的多個摻雜柱結構，其中所述下部摻雜結構在PN接面處鄰接所述多個摻雜柱結構。
  6. 如請求項5所述的光電元件，進一步包括：輸出端，配置成提供出射光，其中所述輸出端耦合到所述第一波導的第一輸出區域和所述第二波導的第二輸出區域。
  7. 如請求項6所述的光電元件，其中所述上部摻雜結構和所述多個摻雜柱結構橫向設置在所述輸入端與所述輸出端之間。
  8. 如請求項5所述的光電元件，其中當從上方觀察時，所述第一調變區域內的所述摻雜柱結構的形狀與所述第二調變區域內的所述摻雜柱結構的形狀不同。
  9. 一種用於形成光電元件的方法，所述方法包括：在基底上方形成包括第一摻雜類型的元件層；在所述元件層內形成多個摻雜柱結構，其中所述多個摻雜柱結構包括與所述第一摻雜類型相對的第二摻雜類型；在所述多個摻雜柱結構上方形成上部摻雜體結構，其中所述上部摻雜體結構包括所述第二摻雜類型；以及 圖案化所述元件層以在所述上部摻雜體結構之下形成下部摻雜結構，其中所述多個摻雜柱結構設置於所述下部摻雜結構內。
  10. 如請求項9所述的用於形成光電元件的方法，其中形成所述多個摻雜柱結構包括：在所述元件層上方形成罩幕層；根據所述罩幕層蝕刻所述元件層，由此在所述元件層內形成多個開口；以及在所述元件層上方和所述開口內沉積多晶矽層。
TW110135057A 2021-05-06 2021-09-22 半導體結構、光電元件及其製造方法 TWI806164B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163184910P 2021-05-06 2021-05-06
US63/184,910 2021-05-06
US17/391,285 2021-08-02
US17/391,285 US20220357603A1 (en) 2021-05-06 2021-08-02 Waveguide having doped pillar structures to improve modulator efficiency

Publications (2)

Publication Number Publication Date
TW202245363A TW202245363A (zh) 2022-11-16
TWI806164B true TWI806164B (zh) 2023-06-21

Family

ID=82974860

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135057A TWI806164B (zh) 2021-05-06 2021-09-22 半導體結構、光電元件及其製造方法

Country Status (3)

Country Link
US (1) US20220357603A1 (zh)
CN (1) CN114967273A (zh)
TW (1) TWI806164B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100232742A1 (en) * 2006-02-09 2010-09-16 Nec Corporation Optical waveguide
TW201239500A (en) * 2010-11-12 2012-10-01 Alcatel Lucent Usa Inc Thermally controlled semiconductor optical waveguide
TW202032752A (zh) * 2019-02-15 2020-09-01 荷蘭商亦菲特光子有限公司 具有n型接點間改良電氣隔離作用之光子積體電路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2868171B1 (fr) * 2004-03-29 2006-09-15 Univ Paris Sud Modulateur optoelectronique haute frequence integre sur silicium
EP1833095B1 (en) * 2006-03-06 2018-08-01 ams AG Photo diode having reduced dark current
US7603016B1 (en) * 2007-04-30 2009-10-13 The United States Of America As Represented By The Secretary Of The Air Force Semiconductor photonic nano communication link apparatus
US20110176762A1 (en) * 2008-11-13 2011-07-21 Junichi Fujikata Optical modulator and optical modulator fabrication method
US8548281B2 (en) * 2009-09-08 2013-10-01 Electronics And Telecommunications Research Institute Electro-optic modulating device
CN204927295U (zh) * 2015-06-18 2015-12-30 中航（重庆）微电子有限公司 超级结布局结构
US20170336564A1 (en) * 2016-05-18 2017-11-23 University Of Massachusetts ULTRALOW-ENERGY ELECTRO-OPTICAL LOGIC AND NxN SWITCHING BY RESONANT ON-CHIP NANOBEAM WAVEGUIDE NETWORKS
US10162200B1 (en) * 2017-06-19 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Electro-optic phase modulator and method of manufacturing the same
EP3581993A1 (en) * 2018-06-11 2019-12-18 IMEC vzw Monolithic iii-v/si waveguide phase modulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100232742A1 (en) * 2006-02-09 2010-09-16 Nec Corporation Optical waveguide
TW201239500A (en) * 2010-11-12 2012-10-01 Alcatel Lucent Usa Inc Thermally controlled semiconductor optical waveguide
TW202032752A (zh) * 2019-02-15 2020-09-01 荷蘭商亦菲特光子有限公司 具有n型接點間改良電氣隔離作用之光子積體電路

Also Published As

Publication number Publication date
US20220357603A1 (en) 2022-11-10
TW202245363A (zh) 2022-11-16
CN114967273A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
US8532440B2 (en) Silicon-based electro-optic device
US7719688B2 (en) Optical device and method of making the same
US20170184883A1 (en) Dual-junction optical modulator and the method to make the same
US9316789B2 (en) Semiconductor devices and methods of manufacturing the same
US11251326B2 (en) Method of fabrication of a photonic chip comprising an SACM-APD photodiode optically coupled to an integrated waveguide
US11054674B2 (en) PN-junction phase modulator in a large silicon waveguide platform
CN113161444B (zh) 半导体器件和形成半导体器件的方法
US20170131578A1 (en) Controlling the composition of electro-absorption media in optical devices
EP3123239A1 (en) Mos capacitor optical modulator with transparent conductive and low-refractive-index gate
KR20060033721A (ko) 내장형 도파관 검출기
US11269201B2 (en) Multi-layer p-n junction based phase shifter and methods of manufacturing and using the same
TWI755117B (zh) 半導體裝置及其形成方法
TWI787807B (zh) 光電子元件與其形成方法
KR20160087960A (ko) 전계흡수 광변조 소자 및 그 제조 방법
US10942315B2 (en) Reducing back reflection in a photodiode
JP6386039B2 (ja) 欠陥の少ないエピタキシャルフォトニックデバイスを提供する方法およびその結果生じる構造
FR2655774A1 (fr) Perfectionnement aux transistors de puissance en materiaux iii-v sur substrat silicium et procede de fabrication.
TWI806164B (zh) 半導體結構、光電元件及其製造方法
US11874540B2 (en) Capacitor resonator modulator
JP3748726B2 (ja) 量子細線の製造方法
CN116165813A (zh) 光调制器及其形成方法
TWI846490B (zh) 積體晶片及其形成方法
TWI851601B (zh) 光子光電系統及其製造方法
JPH02214135A (ja) 半導体装置およびその製造方法