TWI804495B - 包括多種金屬氧化物的金屬膜之選擇性乾式蝕刻 - Google Patents

包括多種金屬氧化物的金屬膜之選擇性乾式蝕刻 Download PDF

Info

Publication number
TWI804495B
TWI804495B TW107117710A TW107117710A TWI804495B TW I804495 B TWI804495 B TW I804495B TW 107117710 A TW107117710 A TW 107117710A TW 107117710 A TW107117710 A TW 107117710A TW I804495 B TWI804495 B TW I804495B
Authority
TW
Taiwan
Prior art keywords
substrate
oxide
substrate surface
transfer agent
etching
Prior art date
Application number
TW107117710A
Other languages
English (en)
Other versions
TW201901795A (zh
Inventor
傑佛瑞Ｗ 安瑟斯
大衛 湯普森
班哲明 史密格
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201901795A publication Critical patent/TW201901795A/zh
Application granted granted Critical
Publication of TWI804495B publication Critical patent/TWI804495B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)

Abstract

一種選擇性蝕刻包括多種金屬氧化物之基板表面的製程包括：將該基板表面暴露至鹵化劑，且然後將該基板表面暴露至配位基轉移劑。該多種金屬氧化物中的金屬之蝕刻速率實質上一致。

Description

包括多種金屬氧化物的金屬膜之選擇性乾式蝕刻
本案揭露內容之多個實施例關於蝕刻金屬膜之製程，該等金屬膜包括多種金屬氧化物。更特定而言，本案揭露內容之多個實施例涉及用於從基板選擇性蝕刻氧化銦鎵鋅（IGZO）膜的方法。
氧化物半導體在主動矩陣面板方面的使用受到關注，該主動矩陣面板用於顯示器應用以及其他微電子元件。最有望的氧化物材料之一是氧化銦鎵鋅（IGZO），該IGZO已顯示具有卓越的電子性質。IGZO具有高電子遷延率、電穩定性、及絕佳均勻度。由於IGZO可在相對低溫於基板上形成為膜，所以IGZO已應用至使用薄膜顯示器的輕量可攜式電子物件。然而，這些膜的處理仍存在挑戰。
傳統的用於蝕刻金屬氧化物膜的製程被描述為溼製程或是乾製程。溼製程是將基板浸泡於化學蝕刻液中，以移除多層基板表面材料。乾製程將該基板暴露至氣態蝕刻反應劑。
乾蝕刻製程的一般形式是基於電漿的蝕刻製程，或是電漿蝕刻。電漿蝕刻涉及暴露至樣本的適當氣體混合物的高速電漿流。該電漿流可為連續式或是以脈衝或波的方式實施。該蝕刻製程一般仰賴自由基反應。反應製程期間，電漿從基板表面元素與電漿之間的化學反應生成揮發性蝕刻產物。當這些揮發性產物從基板表面移除時，基板之厚度減少，造成受到蝕刻的表面。然後，暴露剩餘的表面，使得有潛能進行後續反應。一旦已移除預定量的基板，該製程可中斷。
然而，使用電漿蝕刻對包括金屬氧化物的基板蝕刻時有許多缺點。首先，電漿蝕刻會以不同速率蝕刻不同材料。當蝕刻包括多種化學成分的基板時，這會造成某些物種堆積在基板表面上，而不會像其他材料一樣易於蝕刻。其次，電漿蝕刻中所用的條件與反應劑有潛力修改膜的組成或是不完全蝕刻該等元素之一或多者。電漿蝕刻會經常引進或產生污染物，而修改了表面的物理與化學性質。
作為替代性的乾蝕刻製程，熱蝕刻仰賴基板表面上有利的化學反應。當可利用熱蝕刻製程時，該熱蝕刻製程一般是較佳的，因為這些製程比起電漿蝕刻製程使用了較低反應溫度且容許較大程度地控制蝕刻製程。然而，熱蝕刻製程有許多與電漿蝕刻製程相同的缺點。這些缺點關於不同速率進行的不同材料的蝕刻速率，以及蝕刻製程後殘餘的膜的污染，而這些缺點也在熱蝕刻製程中引人關切。熱蝕刻製程也受限於可用的反應（這些反應必須是有利的），並且熱蝕刻製程也由於可用的反應劑、反應條件、及基板材料而受到限制。
因此，需要蝕刻混合的金屬氧化物膜的蝕刻製程。
本案揭露內容的一或多種實施例涉及蝕刻基板表面的方法。該等方法包括，將包括多種金屬氧化物的基板表面暴露至鹵化劑。該鹵化劑包括下述一或多者：HF；NF3 ；Cl2 ；BCl3 ；經驗式為SFy 的化合物，其中y是2至6；或是Ca Hb Xc ，其中X是鹵素，a是1至6，b是1至13，且c是1至13。該基板表面暴露至配位基轉移劑，該配位基轉移劑包括MR2 X或MR3 之一或多者，其中M是In、Ga、Al、或B，R是C1至C6基團，且X是鹵素。多種金屬氧化物中的金屬的蝕刻速率實質上一致。
本案揭露內容之額外實施例涉及蝕刻基板表面之方法。該等方法包括，提供基板表面，該基板表面包括氧化銦、氧化鎵、及氧化鋅。該基板表面暴露至HF，而形成鹵化基板表面。該鹵化基板表面暴露至Al(CH3 )3 ，而蝕刻該鹵化基板表面，以移除氧化銦、氧化鎵、或氧化鋅之一或多者。該氧化銦、氧化鎵、及氧化鋅之蝕刻速率實質上一致。
本案揭露內容的進一步實施例涉及蝕刻基板表面的方法。該等方法包括，提供具有第一表面與第二表面的基板。該第一表面包括氧化矽，該第二表面包括氧化銦、氧化鎵、及氧化鋅。該基板暴露至鹵化劑以形成鹵化第二表面。該基板暴露至配位基轉移劑，以蝕刻該鹵化第二表面，而移除該氧化銦、氧化鎵、或氧化鋅之一或多者。該氧化銦、氧化鎵、及氧化鋅之蝕刻速率實質上一致。該第二表面的蝕刻速率大於或等於該第一表面的蝕刻速率的約25倍。
本案揭露內容之實施例提供用於蝕刻包括多種金屬氧化物的基板表面的反應劑與製程。各種實施例的製程使用乾熱蝕刻技術，諸如原子層蝕刻（ALE），以蝕刻包括多種金屬氧化物之膜。
如本文所用的「基板表面」是指，上面執行膜處理或蝕刻的在基板上修飾的材料表面的部分或是基板的任何部分。舉例而言，上面能夠執行處理的基板表面包括下述材料，諸如：矽、氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石、及任何其他材料，諸如金屬、金屬氮化物、金屬氧化物、金屬合金、及其他導電材料，視應用而定。基板包括（而非限制）半導體晶圓。基板可暴露至預處理製程，以研磨、蝕刻、還原、氧化、氫氧化、退火、UV固化、電子束固化、及/或烘烤該基板表面。除了直接在基板本身表面上進行膜處理之外，在本發明中，所揭露的膜處理步驟之任一者也可在下層上執行，該下層形成於基板上，在下文中會更詳細揭露，且希望術語「基板表面」包括如上下文所指的此類下層。因此，舉例而言，在膜/層或部分的膜/層已經從基板表面蝕刻掉時，暴露表面變成該基板表面。基板可具有各種尺寸，諸如200mm或300mm直徑的晶圓，以及矩形或方形板。一些實施例中，基板包括剛性、分立的材料。
如在本文所用，「蝕刻速率」界定為給定的材料從基板表面移除的速率。「實質上一致」的蝕刻速率界定為這樣的蝕刻速率：其中不同金屬物種從基板表面移除，使得相對於彼此無任何一種物種堆積。換言之，基板表面的相對金屬組成在整個蝕刻製程中維持相似。
選擇性蝕刻製程是其中蝕刻僅基板表面一部分的製程。這樣的製程中，基板表面的一個部分會在厚度上減少（或蝕刻）得比不同的基板部分更為顯著。蝕刻製程的選擇性一般是表達為蝕刻速率的倍數。舉例而言，若一個表面蝕刻得比不同表面快而達到25倍，則該製程會描述為具有25:1之選擇性。就這方面而言，愈高的比數指示更選擇性的蝕刻製程。
如本文所用的「原子層蝕刻」、「ALE」、「循環性蝕刻」、或類似用語是指將兩種或更多種反應性化合物依序暴露而從基板表面蝕刻材料層。如在此說明書及所附的申請專利範圍中所用，術語「反應性化合物」、「反應性氣體」、「反應性物種」、「反應劑」、「前驅物」、「處理氣體」、及類似物可互換使用，以意味有能夠在表面反應中與基板表面或基板表面上之材料反應的物種的物質，該表面反應例如為化學吸附、氧化、還原。該基板（或基板之部分）依序暴露至該兩種或更多種反應性化合物，該兩種或更多種反應性化合物被引至處理腔室的反應區中。在時域ALE製程中，暴露至各反應性化合物是透過時間延遲而分開，以使各化合物得以於基板表面上吸附及/或反應，然後從處理腔室沖洗。在空間ALE製程中，基板表面（或基板表面上之材料）的不同部分同時暴露至該兩種或更多種反應性化合物，使得在基板上任何給定點實質上不同時暴露至超過一種反應性化合物。如在此說明書及所附之申請專利範圍中所用，在這方面所用的術語「實質上」意味，有可能基板的一小部分會由於擴散而同時暴露至多種反應性氣體，而該同時的暴露是不受到期望的，正如熟悉此技術者所瞭解。
時域ALE製程的一個態樣中，第一反應性氣體或化合物A脈衝輸送至反應區，之後跟隨著第一時間延遲。接著，第二前驅物或化合物B脈衝輸送至反應區中，之後跟隨著第二延遲。在每一時間延遲期間，諸如氬氣之類的惰性沖洗氣體引入處理腔室中，以沖洗反應區，或若不然則從反應區移除任何殘餘的反應性化合物或反應副產物。作為替代方案，該沖洗氣體可在整個沉積製程連續流動，使得在反應性化合物的脈衝之間的時間延遲期間僅有沖洗氣體流動。反應性化合物交替脈衝輸送，直到基板表面上有預定蝕刻深度或膜厚度為止。在任一情境中，脈衝輸送化合物A、沖洗氣體、化合物B及沖洗氣體的ALE製程為一循環。化合物A或化合物B可為於循環中暴露的第一反應性氣體。
空間ALE製程的實施例中，將第一反應性氣體與第二反應性氣體同時遞送至反應區，該反應區由氣簾所分開，該氣簾包括一或多個沖洗氣體通口及/或一或多個真空流。如在此說明書及所附之申請專利範圍中所用，術語「真空流」是指離開處理區域或處理腔室而例如至前級或真空泵的氣流。基板相對於氣體遞送設備移動，使得基板上任何給定的點暴露至第一反應性氣體與第二反應性氣體。
一些實施例中，蝕刻包括多種金屬氧化物之基板表面的方法包括，將基板表面暴露至鹵化劑，且將該基板表面暴露至配位基轉移劑，其中該多種金屬氧化物中的金屬之蝕刻速率實質上一致。
一些實施例中，該多種金屬氧化物包括氧化銦。一些實施例中，該多種金屬氧化物包括氧化鎵。一些實施例中，該多種金屬氧化物包括氧化鋅。一些實施例中，該多種金屬氧化物包括氧化銦、氧化鎵及氧化鋅。一些實施例中，該多種金屬氧化物膜具有基本上由銦、鎵、及鋅組成的金屬。如在這方面所用，術語「基本上由……組成」意味，在原子基礎上，該膜的金屬組成物為，所述金屬佔大於或等於約95%、98%、或99%。
在一些實施例中，該鹵化劑包括下述一或多者：HF；NF3 ；Cl2 ；BCl3 ；經驗式為SFn 的化合物，其中n是2至6；或是Ca Hb Xc ，其中X是鹵素，a是1至6，b是1至13，且c是1至13。一些實施例中，該鹵化劑包括HF。一些實施例中，該鹵化劑包括NF3 。一些實施例中，該鹵化劑包括Cl2 。一些實施例中，該鹵化劑包括BCl3 。一些實施例中，該鹵化劑包括SF4 。一些實施例中，該鹵化劑包括SF6 。一些實施例中，該鹵化劑基本上由HF組成。一些實施例中，該鹵化劑基本上由NF3 組成。一些實施例中，該鹵化劑基本上由Cl2 組成。一些實施例中，該鹵化劑基本上由BCl3 組成。一些實施例中，該鹵化劑基本上由SF4 組成。一些實施例中，該鹵化劑基本上由SF6 組成。如在這方面所用，術語「基本上由……組成」意味，在重量基礎上，作為該鹵化劑的該物種為，大於或等於約95%、98%、或99%。為此目的，惰性氣體、稀釋氣體、及/或載氣的添加並不包括在作為鹵化劑的該物種中。
一些實施例中，該鹵化劑包括HF-吡啶。吡啶可用作為一些製程的鹵化劑中HF的穩定劑。一些實施例中，該鹵化劑基本上由HF-吡啶組成。如在這方面所用，術語「基本上由HF-吡啶組成」意味，在重量基礎上，該HF及吡啶之總和佔該鹵化劑之鹵化或穩定化物種的大於或等於約95%、98%、或99%。
一些實施例中，該鹵化劑包括經驗式為SFn的化合物，其中n為2至6。一些實施例中，n是2。一些實施例中，n是3。一些實施例中，n是4。一些實施例中，n是5。一些實施例中，n是6。一些實施例中，有超過一個硫原子，且根據該經驗式，氟原子的數目是硫原子之數目的倍數。例如，一些實施例的鹵化劑包括S2F6。
一些實施例中，該鹵化劑包括CaHbXc，其中X是鹵素，a是1至6，b是1至13，且c是1至13。一些實施例中，X包括F。一些實施例中，X包括Cl。一些實施例中，X包括Br。一些實施例中，X包括I。一些實施例中，X基本上由F組成。一些實施例中，X基本上由Cl組成。一些實施例中，X基本上由Br組成。一些實施例中，X基本上由I組成。如在這方面所用，術語「基本上由……組成」意味，在原子基礎上，大於或等於約95%、98%、或99%的該鹵素原子是所述的鹵素。一些實施例中，a是2至6、3至6、4至6、或5至6。一些實施例中，b大於或等於2、3、4、5、6、7、8、9、10、11、或12。一些實施例中，c大於或等於2、3、4、5、6、7、8、9、10、11、或12。一些實施例中，b與c之總和等於2a+2。一些實施例中，a是2，b是1至5，且c是1至5。一些實施例中，a是3，b是1至7，且c是1至7。一些實施例中，a是4，b是1至9，且c是1至9。一些實施例中，a是5，b是1至11，且c是1至11。一些實施例中，a是6，b是1至13，且c是1至13。一些實施例中，該鹵化劑包括通式為Ca Hb Xc 的不飽和碳氫化合物，其中X是鹵素，a是1至6，b是1至11，且c是1至11，且b與c之總和是2a。
一些實施例中，該配位基轉移劑包括MR2 X或MR3 之一或多者，其中M是In、Ga、Al或B，R是C1至C6基團，且X是鹵素。如在本文所用的「C1至C6基團」或類似術語是指含有1至6個碳原子的任何基團。該基團可為飽和或不飽和、直鏈、分支、或環狀。一些實施例中，該配位基轉移劑包括MR2 X之一或多者，其中M是In、Ga、Al或B，R是C1至C6基團，且X是鹵素。一些實施例中，該配位基轉移劑包括MR3 之一或多者，其中M是In、Ga、Al或B，且R是C1至C6基團。一些實施例中，R是C2至C6基團、或C3至C6基團、或C4至C6基團、或C5至C6基團。一些實施例中，X基本上由氟、氯、溴、或碘組成。如以此方式所用，「基本上由……組成」意味，所述之鹵素為，大於或等於約95%、98%、或99%的該所述物種中的總鹵素原子。一些實施例中，該配位基轉移劑基本上由MR2 X組成，其中M是In、Ga、Al或B，R是C1至C6基團，且X是鹵素。一些實施例中，R是C2至C6基團、或C3至C6基團、或C4至C6基團、或C5至C6基團。一些實施例中，該配位基轉移劑基本上由MR3組成，其中M是In、Ga、Al或B，R是C1至C6基團。一些實施例中，R是C2至C6基團、或C3至C6基團、或C4至C6基團、或C5至C6基團。
一些實施例中，配位基轉移劑中的M包括In。一些實施例中，配位基轉移劑中的M包括Ga。一些實施例中，配位基轉移劑中的M包括Al。一些實施例中，配位基轉移劑中的M包括B。一些實施例中，配位基轉移劑中的X包括F。一些實施例中，配位基轉移劑中的X包括Cl。一些實施例中，配位基轉移劑中的X包括Br。一些實施例中，配位基轉移劑中的X包括I。一些實施例中，配位基轉移劑中的M基本上由In組成。一些實施例中，配位基轉移劑中的M基本上由Ga組成。一些實施例中，配位基轉移劑中的M基本上由Al組成。一些實施例中，配位基轉移劑中的M基本上由B組成。如在這方面所用，「基本上由……組成」意味，所述之元素構成大於或等於該配位基轉移劑中總金屬原子的約95%、98%、或99%。一些實施例中，配位基轉移劑中的X基本上由F組成。一些實施例中，配位基轉移劑中的X基本上由Cl組成。一些實施例中，配位基轉移劑中的X基本上由Br組成。一些實施例中，配位基轉移劑中的X基本上由I組成。如在這方面所用，「基本上由……組成」意味，所述之元素構成大於或等於該配位基轉移劑中總鹵素原子的約95%、98%、或99%。
本案揭露內容之一些實施例涉及蝕刻包括金屬氧化物之混合物的基板表面的方法，該金屬氧化物例如為氧化銦、氧化鎵、及氧化鋅。該基板表面暴露至鹵化劑（例如HF），而形成鹵化基板表面。該鹵化基板表面暴露至配位基轉移劑（例如Al(CH3 )3 ），而蝕刻該鹵化基板表面，以移除該等金屬氧化物（例如為氧化銦、氧化鎵、及氧化鋅）之一或多者，使得該等金屬氧化物之蝕刻速率實質上一致。
本案揭露內容之一些實施例涉及選擇性蝕刻混合金屬氧化物表面（相對於不同表面）的方法。參考圖1A，基板100具有兩個材料表面；第一材料110及第二材料120。第一材料110具有第一材料表面115，而第二材料具有第二材料表面125。
基板100暴露至鹵化劑，而產生鹵化的第一材料表面116，如圖1B所示。不受任何特定操作理論所限制，相信鹵化劑取代氧原子，以在基板表面上形成金屬鹵化物。第二材料表面125維持實質上未受鹵化。然而，熟悉此技術者會瞭解可能有相對於第一材料表面115而言少量的第二材料表面125會變成鹵化。
鹵化劑可在有載氣或稀釋氣體或是無載氣或稀釋氣體的情況下暴露至基板。一些實施例中，該鹵化劑與惰性氣體共同流動，該惰性氣體可用作為承載物或稀釋劑。
一些實施例中，鹵化劑與非惰性氣體共同流動。非惰性氣體可影響不同基板上鹵化製程的選擇性。適合的非惰性氣體包括（但不限於）NO、NO2 、NH3 、H2 、O2 、HBr、HCl、及上述氣體之組合。
鹵化製程可透過熱製程或以電漿發生。一些實施例中，該鹵化是使用直接或遠端電漿進行電漿式增強（plasma-enhanced）。該電漿可為電容耦合或感應耦合，且可使用任何適合的氣體。一些實施例中，該電漿包括非惰性氣體之一或多者。一些實施例中，使鹵化劑脈衝輸送至該電漿中或連續地流動。一些實施例中，該電漿進一步包括He、N2 、或Ar之一或多者。
鹵化後，基板100暴露至配位基轉移劑。相信該配位基轉移劑與金屬鹵化物反應，而形成鹵化的第一材料表面116，而移除金屬鹵化物。移除該金屬鹵化物造成於第一材料表面115有另一層的金屬氧化物暴露，且減少第一材料110的整體高度，如圖1C所說明。
可使基板100重覆暴露至鹵化劑，而形成鹵化的第一材料表面116，之後暴露至配位基轉移劑，以從表面蝕刻金屬鹵化物。可重複該循環以移除第一材料110之所有或一些部分，同時實質上不移除第二材料120或移除非常少的第二材料120。如在這方面所用，術語「實質上不或非常少」意味，相對於第一材料110減少100Å，第二材料120的高度減少小於約10Å、5Å、4Å、3Å、2Å、或1Å。
另一實施例中，蝕刻基板表面之方法包括，提供基板100，該基板100具有第一材料110及第二材料120，該第一材料110包括氧化銦、氧化鎵、及氧化鋅，該第二材料120包括氧化矽。基板100暴露至鹵化劑，而形成鹵化的第一材料表面116，該表面包括鹵化銦、鹵化鎵、或鹵化鋅之一或多者。之後，將基板100暴露至配位基轉移劑，而蝕刻或移除該鹵化的第一材料表面，以移除鹵化銦、鹵化鎵、或鹵化鋅之一或多者。該氧化銦、氧化鎵、及氧化鋅之蝕刻速率實質上一致，且第一材料的蝕刻速率大於或等於該第二材料的蝕刻速率的約25倍。
如在本文所用，「基板表面」是指上面可形成層的任何基板表面。該基板表面可具有形成於該基板表面中的一或多個特徵、形成於該基板表面上的一或多層、及上述各者之組合。該基板（或基板表面）可在蝕刻該基板表面前經過前處理，例如，透過研磨、氧化、退火、烘烤、或類似處理。
基板可為能夠具有包括從該基板蝕刻的金屬氧化物之材料的任何基板，該基板諸如矽基板、二六族化合物基板、矽鍺（SiGe）基板、磊晶基板、絕緣體上矽（SOI）基板、顯示器基板（諸如液晶顯示器（LCD）、電漿顯示器、電致發光（EL）燈顯示器）、太陽能電池陣列、太陽能板、發光二極體（LED）基板、半導體晶圓、及類似物。一些實施例中，可在基板上配置一或多個額外層。例如，一些實施例中，可在基板上配置包括金屬、氮化物、氧化物、或類似物、或前述各項之組合的層，且該層可具有從此類層蝕刻或對此類層選擇性蝕刻的含金屬氧化物之層。
時域ALE實施例中，對處理氣體之各者的暴露是由時間延遲/暫停分開，以容許處理氣體之成分於基板表面上附著及/或反應。作為替代方案，或是相互組合，一些實施例中，在將基板暴露至處理氣體之前及/或之後可執行沖洗，其中使用惰性氣體執行該沖洗。例如，可提供第一處理氣體至處理腔室，之後以惰性氣體沖洗。接著可提供第二處理氣體至處理腔室，之後以惰性氣體沖洗。一些實施例中，可連續地提供該惰性氣體至該處理腔室，且第一處理氣體可分劑（dose）或脈衝輸送至處理腔室中，之後將第二處理氣體分劑或脈衝輸送至處理腔室中。這樣的實施例中，在第一處理氣體與第二處理氣體之分劑之間可發生延遲或暫停，而使惰性氣體之連續流得以在處理氣體之分劑之間沖洗處理腔室。
空間ALE實施例中，不同的處理氣體流進處理腔室的不同處理區域，使得對處理氣體之各者的暴露可同時發生於基板的不同部分或是不同基板，使得基板的一個部分暴露至第一反應性氣體，同時基板的不同部分暴露至第二反應性氣體（若只使用兩種反應性氣體）。該基板相對於氣體遞送系統移動，使得基板上的每一點依序暴露於第一反應性氣體及第二反應性氣體。
時域ALE或空間ALE製程之任一實施例中，可重複該順序直到從基板表面蝕刻預定厚度為止。
希望如本文所用的「脈衝」或「分劑」是指來源氣體量間歇式或不連續地引入處理腔室。每一脈衝內的特定化合物的量可隨時間變化，取決於脈衝持續時間。特定的處理氣體可包括單一化合物或兩種或更多種化合物之混合物/組合，例如，下文所述之處理氣體。
每一脈衝/分劑的持續時間是可變的，且可經調整以適應例如處理腔室之體積容量以及與處理腔室耦接的真空系統的容量。此外，處理氣體的分劑時間可根據下述因子而變化：處理氣體的流速、處理氣體的溫度、控制閥的類型、運用的處理腔室的類型、以及處理氣體之成分吸附至基板表面上的能力。分劑時間也可根據受蝕刻的金屬氧化物的類型及形成的元件的幾何而變化。分劑時間應該夠長，以提供足以吸附/化學吸附至實質上基板整體表面上且在上面形成處理氣體成分層的化合物體積。
如上文所述，本案揭露內容之時域ALE類型的實施例可開始於，將基板表面暴露至包括鹵化劑的反應性氣體，或是暴露至包括配位基轉移劑的反應性氣體。蝕刻多種金屬氧化物之製程可透過將基板暴露至第一反應性氣體而開始。一些實施例中，第一反應性氣體包括鹵化劑，且暴露於基板達第一段時間。該第一反應性氣體與基板表面上的金屬氧化物反應，而產生金屬鹵化物層。
如本文所用的「處理氣體」可為包括鹵化劑或是包括配位基轉移劑的反應性氣體。可用一或多個脈衝或是連續式提供處理氣體。該處理氣體的流速可為任何適合的流速，包括（但不限於），該流速在下述範圍內：在約1至約5000sccm的範圍內、或在約2至約4000sccm的範圍內、或在約3至約3000sccm的範圍內、或在約5至約2000sccm的範圍內。可在任何適當壓力提供該處理氣體，該適當壓力包括（但不限於）在下述範圍內的壓力：在約5毫托至約25托的範圍內、或在約100毫托至約20托的範圍內、或在約5托至約20托的範圍內、或在約50毫托至約2000毫托的範圍內、或在約100毫托至約1000毫托的範圍內、或在約200毫托至約500毫托的範圍內。
基板暴露至處理氣體的該段時間可為任何適合量的時間，該量的時間是使處理氣體與基板表面反應所必須。例如，該處理氣體可流進該處理腔室達約0.1秒至約90秒的時段。一些時域ALE製程中，該處理氣體暴露基板表面達在下述範圍內的時間：在約0.1秒至約90秒的範圍內、或在約0.5秒至約60秒的範圍內、或在約1秒至約30秒的範圍內、或在約2秒至約25秒的範圍內、或在約3秒至約20秒的範圍內、或在約4秒至約15秒的範圍內、或在約5秒至約10秒的範圍內。
一些實施例中，可與該處理氣體同時額外地提供惰性氣體至該處理腔室。該惰性氣體可與處理氣體混合（例如作為稀釋氣體），或與處理氣體分開，且可脈衝輸送該惰性氣體或是使該惰性氣體為連續流動。一些實施例中，該惰性氣體以範圍約1至約10000sccm的恆定流速流進處理腔室。該惰性氣體可為任何惰性氣體，舉例而言，諸如氬氣、氦氣、氖氣、前述氣體之組合、或類似物。一或多個實施例中，該處理氣體先與氬氣混合，再流入處理腔室中。
可例如透過設定基板支撐件或支座的溫度，而控制沉積期間基板的溫度。一些實施例中，基板保持在下述溫度：範圍約100°C至約600°C、或範圍約150°C至約500°C、或範圍約200°C至約400°C、或範圍約250°C至約300°C。一或多個實施例中，基板維持在小於約400°C、或小於約350°C、或小於約300°C的溫度。
除了上述之外，可在將基板暴露至處理氣體的同時調節額外的製程參數。例如，一些實施例中，該處理腔室可維持在約0.2至約100托的壓力、或在約0.3至約50托的範圍內、或在約0.4至約20托的範圍內、或在約0.5至約6托的範圍內。
接著，可使用惰性氣體沖洗該處理腔室（尤其是時域ALE）。（這在空間ALE製程可為不需要，因為有氣簾分隔反應性氣體）。該惰性氣體可為任何惰性氣體，舉例而言，諸如氬氣、氦氣、氖氣、或類似氣體。一些實施例中，該惰性氣體可與基板暴露至第一處理氣體期間提供至處理腔室惰性氣體相同，或作為替代方案，不同。在其中惰性氣體相同的實施例中，該沖洗可透過將第一處理氣體從處理腔室轉向而執行，使得該惰性氣體流過處理腔室，而沖洗處理腔室移除任何過剩的第一處理氣體成分或反應副產物。一些實施例中，可於上文所述之與第一處理氣體協同使用的相同流速提供該惰性氣體，或在一些實施例中，可增加或減少該流速。例如，一些實施例中，可於約0至約10000sccm之流速提供惰性氣體至處理腔室，以沖洗該處理腔室。在空間ALE中，沖洗氣簾維持在處理氣體流之間，且沖洗該處理腔室可為非必要。在空間ALE製程的一些實施例中，可用惰性氣體沖洗處理腔室或處理腔室之區域。
惰性氣體流可助於從處理腔室移除任何過剩的第一處理氣體成分及/或過剩的反應副產物，以防止第一處理氣體與第二處理氣體有不想要的氣相反應。例如，惰性氣體流可從處理腔室移除過剩的鹵化劑，而防止鹵化劑與配位基轉移劑之間的反應。
接著，基板表面暴露至第二反應性氣體。一些實施例中，該第二反應性氣體包括配位基轉移劑，且暴露至基板表面達第二段時間。該第二反應性氣體與基板表面上的金屬鹵化物反應，而產生包括金屬鹵化物之金屬的揮發性金屬物種。
接著，可使用惰性氣體沖洗處理腔室。該惰性氣體可為任何惰性氣體，舉例而言，諸如氬氣、氦氣、氖氣、或類似氣體。一些實施例中，該惰性氣體可與先前處理步驟期間提供至處理腔室的惰性氣體相同，或作為替代方案，不同。在其中惰性氣體相同的實施例中，該沖洗可透過將第二處理氣體從處理腔室轉向而執行，使得該惰性氣體流過處理腔室，而沖洗處理腔室移除任何過剩的第二處理氣體成分或反應副產物。一些實施例中，可於上文所述之與第二處理氣體協同使用的相同流速提供該惰性氣體，或在一些實施例中，可增加或減少該流速。例如，一些實施例中，可於約0至約10000sccm之流速提供惰性氣體至處理腔室，以沖洗該處理腔室。
雖然上文所述之處理方法的上位實施例包括僅只兩個脈衝的反應性氣體，但會瞭解這僅是示範性，可使用額外脈衝的反應性氣體。該等脈衝可以其全體或部分重複。例如，能夠重複所有三個脈衝，或是可重複僅兩個脈衝。這可依每一循環而有所變化。
接著，確定是否蝕刻表面已達成預定深度。若尚未達成預定深度，則該方法循環回到開始處，以繼續蝕刻基板表面，直到達到預定深度為止。一旦完成將基板表面蝕刻至期望厚度，則該方法大致上結束，且基板可進行任何進一步的處理。
一些實施例中，該基板表面包括複數種表面。這些實施例中，上文所述之製程可造成基板表面的一種表面相對於基板表面的其他表面有選擇性蝕刻。一些實施例中，該蝕刻選擇性大於或等於約10:1或約15:1或約20:1或約25:1或約30:1或約36:1或約40:1或約50:1。
儘管在本文已參考特定實施例描述本案揭露內容，但應瞭解這些實施例僅為說明本案揭露內容的原則與應用。對於熟悉此技術者而言，很明顯可對本案揭露內容之方法與設備製作各種修飾形態與變化形態，但不可背離本案揭露內容之精神與範疇。因此，希望本案揭露內容包括落在所附的申請專利範圍之範疇內的修飾形態及變化形態以及他們的等效例。
100‧‧‧基板110‧‧‧第一材料115‧‧‧第一材料表面116‧‧‧鹵化的第一材料表面120‧‧‧第二材料125‧‧‧第二材料表面
透過參考實施例（其中一些實施例是於附圖說明），可得到上文簡要總結的本案揭露內容的更特定的描述，而得以詳細瞭解本案揭露內容的上文所記載之特徵。然而，應注意，附圖僅說明本案揭露內容之典型實施例，因此不應將該等附圖視為限制本案揭露內容之範疇，因為本案揭露內容可容許其他等效實施例。
圖1A至圖1C說明有兩種不同材料表面的基板的選擇性蝕刻製程的概略示意圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100‧‧‧基板
110‧‧‧第一材料
115‧‧‧第一材料表面
120‧‧‧第二材料
125‧‧‧第二材料表面

Claims (20)

  1. 一種蝕刻基板表面的方法，該方法包括：將包括一混合金屬氧化物的該基板表面暴露至一鹵化劑，該基板表面具有一相對金屬組成，該鹵化劑包括下述一或多者：HF；NF3；Cl2；BCl3；經驗式為SFn的化合物，其中n是2至6；或是CaHbXc，其中X是鹵素，a是1至6，b是1至13，且c是1至13；以及將該基板表面暴露至一配位基轉移劑以蝕刻該基板表面，該配位基轉移劑包括MR2X或MR3之一或多者，其中M是In、Ga、Al、或B，R是C1至C6基團，且X是鹵素，其中在蝕刻後該基板表面的該相對金屬組成大約相同。
  2. 如請求項1所述之方法，其中該混合金屬氧化物包括銦及至少一種額外的金屬。
  3. 如請求項1所述之方法，其中該混合金屬氧化物包括鎵及至少一種額外的金屬。
  4. 如請求項1所述之方法，其中該混合金屬氧化物包括鋅及至少一種額外的金屬。
  5. 如請求項1所述之方法，其中該混合金屬氧化物包括銦、鎵及鋅。
  6. 如請求項1所述之方法，其中該鹵化劑包括HF。
  7. 如請求項1所述之方法，其中該鹵化劑包括NF3。
  8. 如請求項1所述之方法，其中該鹵化劑包括經驗式SFn的化合物，其中n是2至6。
  9. 如請求項8所述之方法，其中該鹵化劑包括SF4。
  10. 如請求項8所述之方法，其中該鹵化劑包括SF6。
  11. 如請求項1所述之方法，其中該配位基轉移劑包括MR2X，且其中M是In、Ga、Al、或B，R是C1至C6基團，且X是鹵素。
  12. 如請求項1所述之方法，其中該配位基轉移劑包括MR3，且其中M是In、Ga、Al、或B，且R是C1至C6基團。
  13. 如請求項1所述之方法，其中該配位基轉移劑包括InR2X或InR3之一或多者，其中R是C1至C6基團，且X是鹵素。
  14. 如請求項1所述之方法，其中該配位基轉移劑包括GaR2X或GaR3之一或多者，R是C1至C6基團，且X是鹵素。
  15. 如請求項1所述之方法，其中該配位基轉移劑包括BR2X或BR3之一或多者，R是C1至C6基團，且X是鹵素。
  16. 如請求項1所述之方法，其中該配位基轉移劑包括AlR2X或AlR3之一或多者，R是C1至C6基團，且X是鹵素。
  17. 如請求項16所述之方法，其中該配位基轉移劑包括Al(CH3)2Cl。
  18. 如請求項16所述之方法，其中該配位基轉移劑包括Al(CH3)3。
  19. 一種蝕刻基板表面的方法，該方法包括：提供一基板表面，該基板表面包括一混合金屬氧化物，該混合金屬氧化物具有氧化銦、氧化鎵、及氧化鋅，該基板表面具有一相對金屬組成；將該基板表面暴露至HF，而形成一鹵化基板表面；及將該鹵化基板表面暴露至Al(CH3)3，而蝕刻該鹵化基板表面，以移除氧化銦、氧化鎵、及氧化鋅，其中在蝕刻後該基板表面的該相對金屬組成大約相同。
  20. 一種選擇性蝕刻基板表面的方法，該方法包括： 提供具有一第一表面與一第二表面的一基板，該第一表面包括氧化矽，且該第二表面包括一混合金屬氧化物，該混合金屬氧化物具有氧化銦、氧化鎵、及氧化鋅，該第二表面具有一相對金屬組成；將該基板暴露至一鹵化劑以形成一鹵化第二表面；及將該基板暴露至一配位基轉移劑，以蝕刻該鹵化第二表面，而移除該氧化銦、氧化鎵、及氧化鋅；其中在蝕刻後該第二表面的該相對金屬組成大約相同，且若該第一表面受到蝕刻，則該第二表面的蝕刻速率大於或等於該第一表面的蝕刻速率的約25倍。
TW107117710A 2017-05-26 2018-05-24 包括多種金屬氧化物的金屬膜之選擇性乾式蝕刻 TWI804495B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/606,461 US10242885B2 (en) 2017-05-26 2017-05-26 Selective dry etching of metal films comprising multiple metal oxides
US15/606,461 2017-05-26

Publications (2)

Publication Number Publication Date
TW201901795A TW201901795A (zh) 2019-01-01
TWI804495B true TWI804495B (zh) 2023-06-11

Family

ID=64395910

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117710A TWI804495B (zh) 2017-05-26 2018-05-24 包括多種金屬氧化物的金屬膜之選擇性乾式蝕刻

Country Status (5)

Country Link
US (1) US10242885B2 (zh)
KR (1) KR102507313B1 (zh)
CN (1) CN110832625B (zh)
TW (1) TWI804495B (zh)
WO (1) WO2018217753A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354887B2 (en) * 2017-09-27 2019-07-16 Lam Research Corporation Atomic layer etching of metal oxide
JP7418230B2 (ja) * 2020-02-03 2024-01-19 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7096279B2 (ja) * 2020-03-25 2022-07-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム、および基板処理方法
US11398388B2 (en) * 2020-09-08 2022-07-26 Applied Materials, Inc. Methods for selective dry etching gallium oxide
EP3989266B1 (en) * 2020-10-23 2024-08-28 Imec VZW Method for etching an igzo structure
WO2022154901A1 (en) * 2021-01-15 2022-07-21 Lam Research Corporation Metal etch
KR102693152B1 (ko) * 2021-08-04 2024-08-08 한양대학교 에리카산학협력단 자기제한반응을 이용한 원자층 식각 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069057A2 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Etching amorphous semiconductor oxides with alkaline etchant solution
CN103980905A (zh) * 2014-05-07 2014-08-13 佛山市中山大学研究院 一种用于氧化物材料体系的新型蚀刻液及其蚀刻方法和应用
US20150099327A1 (en) * 2013-04-19 2015-04-09 Panasonic Corporation Etching solution for an aluminum oxide film, and method for manufacturing a thin-film semiconductor device using the etching solution

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5782986A (en) 1996-01-11 1998-07-21 Fsi International Process for metals removal using beta-diketone or beta-ketoimine ligand forming compounds
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
EP1901363A4 (en) 2005-05-27 2011-07-13 Univ Gifu LUMINESCENT DEVICE AND ELECTROLUMINESCENCE USING THE SAME
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US20120272892A1 (en) * 2011-04-07 2012-11-01 Veeco Instruments Inc. Metal-Organic Vapor Phase Epitaxy System and Process
US8940647B2 (en) 2011-12-28 2015-01-27 Boe Technology Group Co., Ltd. Method for surface treatment on a metal oxide and method for preparing a thin film transistor
TWI486419B (zh) * 2012-12-27 2015-06-01 Hon Hai Prec Ind Co Ltd 膠帶
JP2014220387A (ja) 2013-05-08 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法
JP6275441B2 (ja) 2013-09-30 2018-02-07 富士フイルム株式会社 半導体膜、酸化物微粒子分散液、半導体膜の製造方法、及び、薄膜トランジスタ
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US20150345029A1 (en) 2014-05-28 2015-12-03 Applied Materials, Inc. Metal removal
EP3203320B9 (en) * 2014-09-30 2020-05-06 Toray Industries, Inc. Photosensitive resin composition, cured film, element provided with cured film, and method for manufacturing semiconductor device
US9633838B2 (en) * 2015-12-28 2017-04-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069057A2 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Etching amorphous semiconductor oxides with alkaline etchant solution
US7960289B2 (en) * 2006-12-05 2011-06-14 Canon Kabushiki Kaisha Etching method, pattern forming process, thin-film transistor fabrication process, and etching solution
US20150099327A1 (en) * 2013-04-19 2015-04-09 Panasonic Corporation Etching solution for an aluminum oxide film, and method for manufacturing a thin-film semiconductor device using the etching solution
CN103980905A (zh) * 2014-05-07 2014-08-13 佛山市中山大学研究院 一种用于氧化物材料体系的新型蚀刻液及其蚀刻方法和应用

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Chem. Mater. Jan. 2017, 29, 1183−1191
Chem. Mater. Jan. 2017, 29, 1183-1191 *

Also Published As

Publication number Publication date
CN110832625B (zh) 2023-06-20
US10242885B2 (en) 2019-03-26
WO2018217753A1 (en) 2018-11-29
KR20200001603A (ko) 2020-01-06
KR102507313B1 (ko) 2023-03-06
TW201901795A (zh) 2019-01-01
CN110832625A (zh) 2020-02-21
US20180342403A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
TWI804495B (zh) 包括多種金屬氧化物的金屬膜之選擇性乾式蝕刻
US11887847B2 (en) Methods and precursors for selective deposition of metal films
TWI758363B (zh) 用於ald及cvd薄膜沉積之釕前驅物及其用法
WO2019229537A2 (en) Infiltration apparatus and methods of infiltrating an infiltrateable material
KR102709945B1 (ko) 텅스텐 막에서의 결함들을 감소시키거나 제거하는 방법들
US11946135B2 (en) Low temperature deposition of iridium containing films
CN111602228A (zh) 通过选择性沉积的硅化物膜
US20170022609A1 (en) Heteroleptic Diazadiene-Containing Tungsten Precursors for Thin Film Deposition
JP2021534572A (ja) グラフェン拡散バリア
TWI847071B (zh) 沉積膜的方法
US20210002765A1 (en) Thermal ald of metal oxide using issg
TW201944468A (zh) 金屬氧化物之低溫原子層沉積的方法
US20180340255A1 (en) Cobalt Oxide Film Deposition
US11370669B2 (en) Amorphous silicon doped yttrium oxide films and methods of formation
TW202300683A (zh) 金屬氟化物膜之原子層沉積
TW202418368A (zh) 用於20 nm以下間距EUV圖案化之選擇性沉積
JP2024524999A (ja) 新規の酸化剤及び歪環前駆体
JP2008187190A5 (zh)