TWI804145B - 電子裝置的製造方法 - Google Patents

電子裝置的製造方法 Download PDF

Info

Publication number
TWI804145B
TWI804145B TW111100352A TW111100352A TWI804145B TW I804145 B TWI804145 B TW I804145B TW 111100352 A TW111100352 A TW 111100352A TW 111100352 A TW111100352 A TW 111100352A TW I804145 B TWI804145 B TW I804145B
Authority
TW
Taiwan
Prior art keywords
base layer
carrier substrate
substrate
electronic device
sub
Prior art date
Application number
TW111100352A
Other languages
English (en)
Other versions
TW202312251A (zh
Inventor
陳永一
鄭承恩
劉育廷
王程麒
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202312251A publication Critical patent/TW202312251A/zh
Application granted granted Critical
Publication of TWI804145B publication Critical patent/TWI804145B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Laminated Bodies (AREA)

Abstract

本揭露提供一種電子裝置的製造方法。電子裝置的製造方法包括：提供承載基板；於承載基板上形成第一基底層；以及於第一基底層上形成彼此分隔的多個工作單元。

Description

電子裝置的製造方法
本揭露是關於電子裝置的製造方法，特別是關於具有承載基板的電子裝置的製造方法。
由於消費者對於電子產品傾向輕薄化，使得相關電子裝置亦趨向微型化開發。因此，提出具有縮小體積、提升性能或降低成本等優勢的電子裝置製造方法為亟需面臨的議題。
舉例來說，扇出型面板級封裝（fan-out panel-level package, FOPLP）技術是目前較為先進的封裝技術。儘管晶片尺寸持續地隨縮化，扇出型面板級封裝技術以扇出的方式將線路從原本容置晶粒的面積範圍延伸而出，故而可提供高度整合的封裝結構。雖然扇出型面板級封裝技術具有高度發展的潛力而受到注目，但在製程上仍面臨著許多難題。因此，仍需針對製程瓶頸提出各式各樣的解決方案，以改善電子裝置的可靠度與產率。
根據本揭露一些實施例，提供一種電子裝置的製造方法。電子裝置的製造方法包括：提供承載基板；於承載基板上形成第一基底層；以及於第一基底層上形成多個工作單元，其中工作單元彼此分隔。
為了使本揭露的特徵或優點能更明顯易懂，以下特舉出一些實施例，並參照所附圖式提供詳細描述。
以下針對本揭露實施例的電子裝置的製造方法作詳細說明。應了解的是，以下之敘述提供許多不同的實施例，用以實施本揭露一些實施例之不同態樣。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用類似及/或對應的標號標示類似及/或對應的元件，以清楚描述本揭露。然而，這些類似及/或對應的標號的使用僅為了簡單清楚地敘述本揭露一些實施例，不代表所討論之不同實施例及/或結構之間具有任何關連性。
應理解的是，本揭露之圖式並未按照比例繪製，事實上，可能任意的放大或縮小元件的尺寸以便清楚表現出本揭露的特徵。
此外，當述及「一膜層位於另一膜層上方或之上」可指該膜層與其他膜層直接接觸之情形。或者，亦可能是該膜層與其他膜層不直接接觸之情形，在此情形中，該膜層與其他膜層之間設置有一或更多中間層。
應能理解的是，說明書與申請專利範圍中所使用的序數例如「第一」、「第二」等之用詞用以修飾元件，其本身並不意含及代表該（或該些）元件有任何之前的序數，也不代表某一元件與另一元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的元件得以和另一具有相同命名的元件能作出清楚區分。申請專利範圍與說明書中可不使用相同用詞，例如，說明書中的第一元件在申請專利範圍中可能為第二元件。
本文中所使用的「約」一詞通常表示在一給定值或範圍的10%內、或5%內、或3%之內、或2%之內、或1%之內、或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」的情況下，仍可隱含「約」之含義。此外，用語「範圍大於或等於第一數值且小於或等於第二數值」表示所述範圍包含第一數值、第二數值以及它們之間的其它數值。
除非另有定義，否則本文中使用的所有技術及科學用語具有與本揭露所屬技術領域中具有通常知識者所通常理解的相同涵義。應能理解的是，這些在通用字典中定義的用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以理想化或過度正式的方式解讀，除非在本揭露有特別定義。
根據本揭露的實施例，可使用光學顯微鏡（optical microscopy, OM）、掃描式電子顯微鏡（scanning electron microscope, SEM）、薄膜厚度輪廓測量儀（α-step）、橢圓測厚儀、或其它合適的方式量測各元件之間的間距或距離、或各元件的寬度、厚度、高度或面積。詳細而言，根據一些實施例，可使用掃描式電子顯微鏡取得包含欲量測的元件的剖面結構影像，並量測各元件之間的間距或距離、或各元件的寬度、厚度、高度或面積。
應理解的是，以下所舉實施例可以在不脫離本揭露的精神下，將數個不同實施例中的特徵進行替換、組合、重組以完成其它實施例。各實施例間特徵只要不違背發明精神或相衝突，均可任意重組搭配使用。
應理解的是，本揭露的電子裝置可包括封裝元件、顯示裝置、天線裝置、觸控顯示裝置（touch display）、曲面顯示裝置（curved display）或非矩形顯示裝置（free shape display），但不限於此。電子裝置可為可彎折或可撓式電子裝置。電子裝置可例如包括發光二極體、液晶（liquid crystal）、螢光（fluorescence）、磷光（phosphor）、其它合適的顯示介質或前述之組合，但不限於此。發光二極體可例如包括有機發光二極體（organic light-emitting diode，OLED）、無機發光二極體（inorganic light-emitting diode，LED）、次毫米發光二極體（mini-light-emitting diode，mini LED）、微發光二極體（micro-light-emitting diode，micro-LED）、量子點（quantum dots，QDs）發光二極體（可例如為QLED、QDLED）、其他適合之材料或上述的任意排列組合，但不限於此。顯示裝置可例如包括拼接顯示裝置，但不限於此。本揭露的概念或原理也可應用在非自發光式的液晶顯示器（liquid crystal display，LCD），但不限於此。
天線裝置可例如是液晶天線或其他種類的天線類型，但不限於此。天線裝置可例如包括拼接天線裝置，但不限於此。需注意的是，電子裝置可為前述之任意排列組合，但不限於此。此外，電子裝置的外型可為矩形、圓形、多邊形、具有彎曲邊緣的形狀或其他適合的形狀。電子裝置可以具有驅動系統、控制系統、光源系統、層架系統等週邊系統以支援顯示裝置、天線裝置或拼接裝置。本揭露的電子裝置可例如是顯示裝置，但不限於此。
第1A、1B圖是根據本揭露的一些實施例，繪示出在製造電子裝置10過程中的剖面圖。參照第1A圖，提供承載基板100，且於承載基板100上形成第一基底層102。根據一些實施例，形成於承載基板100上的元件可從承載基板100移除，其中承載基板100可能重複使用於電子裝置10的製造流程中，但不限於此。承載基板100的材料可包括石英、玻璃、不鏽鋼、藍寶石、其他合適的材料或前述的組合，但不限於此。在一些實施例中，第一基底層102可包括具有黏性的熱（thermal-type）離型材料或光學（optical-type）離型材料，以使後續形成的工作單元、元件或膜層可暫時貼合於第一基底層102上。換句話說，第一基底層102可以協助後續形成於承載基板100上的工作單元、元件或膜層從承載基板100上移除。當熱離型材料用於形成第一基底層102時，熱離型材料於加熱時會失去黏性，使得其上形成的元件或膜層可從第一基底層102剝離。例如，在一些實施例中，熱離型材料可包括樹脂（resin）、環氧樹脂（epoxy）、壓克力（acrylic acid）、聚對苯二甲酸乙二酯（PET）類的聚合物材料或其他適合的材料，但不限於此。
光學離型材料可以是具有光熱轉換特性的離型材料。當光學離型材料用於形成第一基底層102時，光學離型材料例如可吸收雷射光而失去黏性，使得其上形成的工作單元、元件或膜層可從第一基底層102剝離。具體而言，光學離型材料可吸收波長大於或等於約250nm且小於或等於1100nm的雷射光，表示光學離型材料的雷射吸收峰值可大於或等於約250nm且小於或等於1100nm。本文所使用的「雷射吸收峰值」一詞指的是光學離型材料具有最大雷射吸收率時的雷射光波長。例如，在一些實施例中，光學離型材料可包括聚醯亞胺（polyimide）或其他適合的材料，但不限於此。
在其他實施例中，請參照第1B圖，第一基底層102可包括不具有黏性的基底材料。因此，可進一步於第一基底層102上形成第一粘著層103。例如，在一些實施例中，不具有黏性的基底材料可包括氧化矽（silicon oxide, SiO x）、氮化矽（silicon nitride, SiN x）、氮氧化矽（silicon oxynitride, SiO xN y）或其他適合的材料，但不限於此。此外，在一些實施例中，第一粘著層103可包括多晶碳酸鹽、聚碳乙醯胺（polycarbodiimide）、環氧樹脂（epoxy resin）、聚乙烯縮醛（poly-vinyl acetal）、丙烯樹脂（acrylic resin）、聚脂（polyester）、其他合適的黏著材料或前述之組合，但不限於此。詳細而言，根據一些實施例，第一粘著層103可具有熱離型或光學離型的特性。
接著，參照第2A-2C圖，第2A-2C圖是根據本揭露的各種實施例，繪示出利用不同方法形成子基板(sub-carrier)106的剖面示意圖。在一些實施例中，如第2A與2B圖所示，可先於第一基底層上102形成基板104，再利用合適的切割方法將基板104分成彼此分隔的多個子基板106。根據一些實施例，合適的切割方法可包括蝕刻、輪刀切割、雷射切割、其他合適的切割技術或前述之組合。或者，在其他實施例中，如第2C圖所示，也可將具有適當尺寸的多個子基板106直接貼合於第一基底層102上，且貼合後的子基板106之間彼此分隔。應能理解的是，雖然第2B、2C圖中的子基板106係繪示於X方向彼此分隔，但子基板106於Y方向也可彼此分隔(如第5C圖所示)。根據一些實施例，第2A圖中的基板104與第2C圖的子基板106可包括石英、玻璃、不鏽鋼、藍寶石、其他合適的材料或前述的組合，但不限於此。在一些實施例中，子基板106可包括與承載基板100不同的材料，但不限於此。
再者，可利用後續形成工作單元中的連接件的各道製程中最小的優化製程面積(maxmimum optimized process area,MOPA)來決定子基板106的尺寸。「優化製程面積」一詞指的是對一道製程進行優化時所能達到的最大製程面積。此外，本文中所使用的「工作單元」一詞指的是沿著承載基板100法線方向(例如Z方向)形成於承載基板100上的各元件或膜層的一堆疊結構。由於不同製程具有不同的優化製程面積，故而採用各個製程中最小的優化製程面積來決定子基板106的尺寸，其中，子基板106可例如為工作單元的承載基板，但不限於此。在一些實施例中，子基板106於上視圖中的面積可大於或等於約1倍的最小優化製程面積，且可小於或等於約1.5倍的最小優化製程面積。
此外，如第2B圖所示，可根據子基板106貼合與剝離製程時對於對準精度的需求以及承載基板100的面積利用率，來決定相鄰子基板106的間距D，其中，間距D可例如相鄰子基板106沿X方向或沿Y方向之間的距離。在一些實施例中，相鄰子基板106的間距D可大於或等於約1mm且小於或等於約50mm，或可大於或等於約3mm且小於或等於約40mm，或大於或等於約5mm且小於或等於約30mm，但不限於此。若相鄰子基板106的間距過大，則電子裝置10的產量與製造效率可能較低。若相鄰子基板106的間距過小，後續製程對單一工作單元進行處理時，例如將單一工作單元從承載基板100移除時，可能會對鄰近的工作單元造成損傷或瑕疵。另一方面，尚須考慮保留部份子基板106的空間形成用於進行製程控制監測（process control monitoring, PCM）的測試鍵（testkey，未繪示）或者也可利用相鄰子基板106之間的空間形成製程控制監測的測試鍵，以監控製程變異、評估製程寬裕度或檢測工作單元中可能存在的瑕疵，但不限於此。
舉例來說，電子裝置10可透過扇出型面板級封裝製程形成。扇出型封裝製程可於玻璃所製成的大面積承載基板上直接形成工作單元。然而，形成電子裝置10所使用的材料與玻璃承載基板具有不同的剛性，本揭露所使用的「剛性」一詞指的是材料受外力而改變的程度，其中，任何會改變本揭露元件產生形變的條件或狀況，均屬於本揭露所指的外力。舉例來說，電子裝置10中的絕緣層的熱膨脹係數介於20ppm/℃至40ppm/℃之間，而玻璃承載基板的熱膨脹係數介於9ppm/℃至20ppm/℃之間。於電子裝置10的製造過程中，可能包括加熱步驟。因加熱步驟造成絕緣層或玻璃承載基板形變，且由於絕緣層的熱膨脹係數不同於玻璃承載基板的熱膨脹係數，兩者的形變程度或剛性不同，進而導致承載基板容易產生翹曲。承載基板的翹曲可能會影響後續製程，例如使後續微影製程中的曝光圖案失真，進而使所製得的工作單元或電子裝置不符合預期的設計需求。此外，當承載基板上形成的工作單元具有瑕疵時，可能需要報廢整塊承載基板及形成於承載基板上的所有工作單元，或可能需要在承載基板的局部區域進行重工或修復。雖然可以修復此局部區域內的工作單元，但修復過程中也可能會損壞鄰近區域內已知良好的工作單元而影響製程良率。
根據本揭露所提供的實施例，於承載基板上設置面積較小的多個子基板，並以各個子基板作為最小單位而完成所欲的工作單元。應能理解，根據本揭露的實施例，各個子基板係包含於個別的工作單元中。如此一來，可降低承載基板產生翹曲。再者，工作單元經測試具有瑕疵時，可將個別的工作單元從承載基板上剝離進行修復，以避免鄰近區域內良好的工作單元受損。修復後已知良好的工作單元可再貼合至承載基板上進行進一步的製程。再者，由於承載基板上形成有第一基底層，形成每個工作單元之後，可將工作單元從承載基板剝離且於承載基板上再形成新的工作單元。可重複使用相同的承載基板，因此承載基板的材料可使用具有較高剛性、較高強度、耐受性高、不易變形或可重複使用的材料，進而避免承載基板於製造電子裝置的過程中產生的翹曲。
在一些實施例中，承載基板100與子基板106可具有不同的剛性（stiffness）。一般而言，可藉由許多指標來判斷承載基板100與子基板106的剛性，例如厚度、熱膨脹係數（coefficient of thermal expansion, CTE）、楊氏模數（Young's modulus）、其他合適的指標或前述之組合，以下將進行詳細的說明。根據一些實施例，承載基板100沿Z方向（承載基板100的法線方向）具有一厚度T1，子基板106沿Z方向（承載基板100的法線方向）具有一厚度T2，其中，厚度T1可相同於或不同於厚度T2。本揭露所述厚度為基板頂面至基板底面之間的距離，例如，第2B圖中子基板106的頂面TS至底面BS之間的距離，但不限於此。在一實施例中，承載基板100在的厚度T1可大於子基板106的厚度T2。在一些實施例中，承載基板100的厚度T1可大於或等於約0.7mm且小於或等於約1.5mm，且子基板106的厚度T2可大於或等於約0.3mm且小於或等於約1.1mm，但不限於此。根據一些實施例，承載基板100的熱膨脹係數與子基板106的熱膨脹係數可不同。在一實施例中，承載基板100的熱膨脹係數可小於子基板106的熱膨脹係數。在一些實施例中，承載基板100的熱膨脹係數可大於或等於約9x10 -6/℃且小於或等於約20x10 -6/℃，且子基板106的熱膨脹係數可大於或等於約9x10 -6/℃且小於或等於約20x10 -6/℃。根據一些實施例，承載基板100的楊氏模數與子基板106的楊氏模數可不同。在一實施例中，承載基板100的楊氏模數可小於子基板106的楊氏模數。在一些實施例中，承載基板100的楊氏模數可大於或等於約70GPa且小於或等於220GPa，且子基板106的楊氏模數可大於或等於約50GPa且小於或等於90GPa。舉例而言，承載基板100的厚度與子基板106的厚度相同時，承載基板100的熱膨脹係數可大於子基板106的熱膨脹係數。或者，當承載基板100的熱膨脹係數與子基板106的熱膨脹係數相同時，承載基板100的厚度可大於子基板106的厚度，但不限於此。透過本揭露承載基板的剛性不同於子基板的剛性，可降低承載基板於製造電子裝置的過程中產生的翹曲並提升製造電子裝置的過程的彈性度，但不限於此。
根據一些實施例，可利用熱膨脹收縮率分析儀來測量承載基板100與子基板106的熱膨脹係數，但熱膨脹係數的獲得方式不限於此。根據一些實施例，本揭露的楊氏模數可例如透過萬能試驗機測得，但楊氏模數的獲得方式不限於此。例如，使用萬能試驗機測試乘載基板或子基板的變形量與荷重關係，並經過換算可得楊氏模數。並將乘載基板或子基板樣品（例如，40mm x 40mm x 1mm）平放於萬能試驗機測試治具上，以5mm/min的移動速率下壓萬能試驗機，使得萬能試驗機施壓頭重壓於，直到乘載基板或子基板樣品破片或乘載基板或子基板樣品荷重降低10%時停止。
接著，第3A與3B圖是根據本揭露的一些實施例，繪示出在製造電子裝置10的過程中各個中間階段的剖面圖。參照第3A圖，於各個子基板106上形成第二基底層108。根據一些實施例，第二基底層108可包括前述具有黏性的光學離型材料，以使後續形成的連接件可透過第二基底層108貼合於子基板106上。應注意的是，在第一基底層102包括光學離型材料的實施例中，第二基底層108的光學離型材料可具有與第一基底層102的光學離型材料不同的雷射吸收峰值。具體而言，可使用不同材料組成的光學離型材料來分別形成第一基底層102與第二基底層108，使得第一基底層102與第二基底層108具有不同的雷射吸收峰值。因此，可利用波長接近第一基底層102的雷射吸收峰值的雷射光，從承載基板100剝離之後形成的工作單元（包含子基板106及其上形成的部分），以修復工作單元、進行進一步的處理或形成新的工作單元。
在其他實施例中，第二基底層108可包括前述不具黏性的基底材料。在此情況下，如第3B圖所示，可於第二基底層108上進一步形成第二粘著層109。第二粘著層109的材料可包括多晶碳酸鹽、聚碳乙醯胺、環氧樹脂、聚乙烯縮醛、丙烯樹脂、聚脂、其他合適的黏著材料或前述之組合，但不限於此。詳細而言，根據一些實施例，第二粘著層109可具有光學離型的特性。
參照第4圖，第4圖是根據本揭露的一些實施例，繪示出形成連接件110的剖面圖。如第4圖所示，於各個第二基底層108上形成連接件110。完成連接件110後，子基板106、第二基底層108與連接件110可共同稱為「工作單元120」。在一些實施例中，連接件110可例如為金屬層112與絕緣層116交錯堆疊而成。金屬層112可透過導體層114彼此電性連接，其中金屬層112以及導體層114的數量可根據產品需求而選擇。例如，在第4圖中，工作單元120可各具有三層金屬層112，且三層金屬層112之間透過兩個導體層114連接，但不限於此。在其他實施例中，工作單元120可包括更多或更少的金屬層112與導體層114。本揭露所指電子裝置10可應用於不同產品。例如，可透過電子裝置10與其他元件（例如，積體電路（integrated circuit, IC）或被動元件等）連接電路板。換言之，電子裝置10可進一步包括接合墊（未繪示），且電路板可透過接合墊或連接件110與積體電路電性連接，但不限於此。
根據一些實施例，金屬層112與導體層114可例如為單層材料或複合層材料。舉例而言，材料可包括鋁（Al）、銅（Cu）、鎢（W）、鈦（Ti）、鉭（Ta）、鎳（Ni）、氮化鈦（TiN）、氮化鉭（TaN）、矽化鎳（NiSi）、矽化鈷（CoSi）、碳化鉭（TaC）、矽氮化鉭（TaSiN）、碳氮化鉭（TaCN）、鋁化鈦（TiAl），鋁氮化鈦（TiAlN）、其他適合的導電材料或前述之組合，但不限於此。可利用電鍍（electro-plating）、物理氣相沉積（physical vapor deposition, PVD）、原子層沉積（atomic layer deposition, ALD）、金屬有機化學氣相沉積（metalorganic chemical vapor deposition, MOCVD）、其他合適的沉積技術或前述之組合沉積金屬層112與導體層114的材料。
根據一些實施例，絕緣層116的材料可包括由一或多種介電材料形成的多層結構，絕緣層116可例如為包括有機材料、無機材料、有機-無機複合材料或上述之組合，其中，有機材料可例如聚亞醯胺（polyimide, PI）、矽氧烷（Siloxane）、其他適合的有機材料或前述之組合，但不限於此。其中無機材料可例如氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃（phosphosilicate glass, PSG）、硼磷矽酸鹽玻璃（borophosphosilicate glass, BPSG）、低介電常數（low-k）介電材料、其他適合的介電材料或前述之組合，但不限於此。在一些實施例中，低介電常數介電材料可包括氟矽酸鹽玻璃（fluorinated silica glass, FSG）、碳摻雜氧化矽（carbon doped silicon oxide）、非晶質氟化碳（amorphous fluorinated carbon）、聚對二甲苯（parylene）、苯並環丁烯 （benzocyclobutenes, BCB）、聚亞醯胺（polyimide, PI）、其他合適的低介電常數介電材料或前述之組合，但不限於此。
根據一些實施例，形成連接件110中第一層的金屬層112之後，可於第一層的金屬層112上形成絕緣層116。接著，可利用圖案化製程於絕緣層116中形成多個開口（未繪示），且沉積金屬材料並填充開口以形成導體層114。圖案化製程包括光學微影（photolithography）製程與蝕刻製程。在一些實施例中，光學微影製程可包括光阻塗佈（photoresist coating）、軟烘烤（soft baking）、硬烘烤（hard baking）、遮罩對準（mask aligning）、曝光（exposure）、曝光後烘烤（post-exposure baking, PEB）、顯影（developing）光阻、潤洗（rinsing）、乾燥（drying）或其他合適的製程。在一些實施例中，蝕刻製程可包括乾式蝕刻製程、濕式蝕刻製程或前述之組合。例如，乾式蝕刻製程可包括反應離子蝕刻（reactive ion etch, RIE）製程、感應耦合電漿反應離子蝕刻（inductively coupled plasma reactive ion etching, ICP-RIE）、電漿蝕刻製程等或前述之組合。接著，可利用與上述相同的製程來形成更多的金屬層112、導體層114與絕緣層116以產生連接件110。
第5A圖是根據本揭露的一些實施例，繪示出對工作單元120進行檢測後，從承載基板100移除具有瑕疵的工作單元120A的剖面圖；第5B圖是根據本揭露的一些實施例，繪示出將已知良好的工作單元120B貼合至承載基板100的剖面圖；且第5C圖是根據本揭露的一些實施例，例如將已知良好的工作單元120B貼合至承載基板100的上視圖，但不限於此。如第5A圖所示，形成形成連接件110之後，可對各個工作單元進行檢測步驟，以辨別是否存在具有瑕疵的工作單元。根據一些實施例，檢測步驟可包括自動光學檢測（automated optical inspection, AOI）、電性檢測、其他合適的檢測方法或前述之組合。自動光學檢測法可利用光學儀器檢視工作單元的表面，並以電腦影像處理系統來偵測出結構上的瑕疵。此外，可利用前文所述形成於工作單元之間的測試鍵來對工作單元進行電性檢測。
當辨別出具有瑕疵的工作單元120A時，進行剝離製程130以從承載基板100剝離具有瑕疵的工作單元120A。可根據第一基底層102所使用的材料（例如，熱離型材料或光學離型材料）選擇合適的剝離製程以剝離具有瑕疵的工作單元120A。具體而言，當第一基底層102包括熱離型材料時，對承載基板100進行局部加熱以使具有瑕疵的工作單元120A從承載基板100剝離。或者，當第一基底層102包括光學離型材料時，對承載基板100上具有瑕疵的工作單元120A所在的區域照射特定波長範圍的雷射光，以使具有瑕疵的工作單元120A從承載基板100剝離。應注意的是，當第一基底層102與第二基底層108皆包括光學離型材料時，第一基底層102與第二基底層108的光學離型材料可具有不同的雷射吸收峰值，並使用波長為第二基底層108的雷射吸收峰值以外且接近第一基底層102的雷射吸收峰值的雷射光，以避免具有瑕疵的工作單元120A中的連接件110從子基板106剝離。
接著，在一些實施例中，可於承載基板100之外的地方修復具有瑕疵的工作單元120A，以獲得已知良好的（known good）工作單元120B。或者，在其他實施例中，也可不修復具有瑕疵的工作單元120A，而直接以現成且已知良好的工作單元120B取代。本文中所使用的「已知良好的工作單元」一詞指的是利用如前文所述的光學檢測、電性檢測或其他合適的檢測方法確認電性及/或結構符合設計需求或製程規範的工作單元。
之後，將已知良好的工作單元120B貼合至具有瑕疵的工作單元120A從承載基板100剝離的位置。根據一些實施例，如第5C圖所示，工作單元120中的連接件110形成於一部份的第二基底層108上，使得連接件110沒有覆蓋第二基底層108所有的上表面。在此情況下，第二基底層108沒有被連接件110覆蓋的區域可用於形成對準標記。在一些實施例中，子基板106上的第二基底層108上各形成有至少一對準標記135。雖然第5C圖繪示出每個工作單元120具有4個對準標記135，且對準標記135各具有十字型的形狀，但本揭露不限於此。在其他實施例中，可根據設計需求於第二基底層108上形成更多或更少的對準標記135，且對準標記135可具有適合貼合製程與剝離製程中的機台偵測工作單元120位置的任何形狀。應注意的是，為了簡易起見，第5C圖省略了工作單元120中連接件110的各個元件。
再者，根據一些實施例，可在形成連接件110的任一層金屬層時，同時於第二基底層108沒有被連接件110覆蓋的區域上形成對準標記135。因此，在一些實施例中，對準標記135可包括與連接件110中的金屬層相同的材料。此外，雖然第5C圖繪示出對準標記135形成於第二基底層108的四個角落，但本揭露並非限於此。在其他實施例中，可於第二基底層108的兩個斜對角形成兩個對準標記135，或在第二基底層108上位於同側的兩個角落形成兩個對準標記135。
第5C圖中，經修復後已知良好的工作單元120B可透過工作單元120中的對準標記135貼合至具有瑕疵的工作單元從承載基板剝離的位置140。如此一來，在將已知良好的工作單元120B貼合至承載基板時，可避免對相鄰的工作單元120造成損傷，且可精準地將已知良好的工作單元120B貼合至預定的位置140。
參照第6A至6D圖，第6A至6D圖是根據本揭露的各種實施例，繪示出在製造電子裝置10的過程中各個中間階段的剖面圖。根據一些實施例，如第6A圖所示，可形成連接件110具有相同數量的金屬層112與導體層114的工作單元120與150，但工作單元120與150中金屬層112與導體層114的線路配置不同。第6B圖中，可利用與前述相同的剝離製程130剝離已符合產品需求的工作單元150，而於承載基板100上保留工作單元120以進行連接件110的後續製程。如第6C圖所示，可透過第一基底層102將額外的子基板106與第二基底層108貼合至承載基板100上不具有工作單元120的位置。接著，如第6D圖所示，持續進行連接件110的形成步驟，以於工作單元120上進一步形成兩層金屬層112及金屬層112之間的兩個導體層114，且同時於新貼合的子基板106上形成符合產品需求的連接件110。完成連接件110後，可形成連接件110具有四層金屬層112的工作單元120，且同時可形成連接件110具有兩層金屬層112的工作單元160。因此，在一些實施例中，相鄰的工作單元120與160可具有不同的金屬層數量。
根據第6A至6D圖所示的實施例，由於承載基板100上設置有多個子基板106，且子基板106透過第一基底層102貼合於承載基板100上，可於連接件110製造過程中同時形成符合不同產品需求的工作單元120、150與160。例如，可形成具有不同數量金屬層112與導體層114的連接件110（例如，如第6C、6D圖所示），或可形成具有不同金屬層112與導體層114線路布局的連接件110（例如，如第6A、6B圖所示）。
根據本揭露的一些實施例，可於承載基板100上進行進一步的封裝製程，例如晶粒接合製程（bonding process）與模造製程（molding process）。例如，參照第6D圖，可在金屬層112上形成接合墊BP，其中接合墊BP的數量可依照需求配置。接合墊BP材料可包括金屬，例如鎳（Ni）、銅（Cu）、金（Au）、錫（Sn）、鋁（Al），但不限於此。接著，再將至少一晶粒118接合於接合墊BP上。第6A至第6D圖所描述的電子裝置10製造方法屬於線路先製（redistribution layer first, RDL-first）製程。在其他實施例中，形成連接件110之後，也可從承載基板100剝離工作單元120、150與160並於承載基板100之外的地方進行後續製程，且剝離工作單元120、150與160後的承載基板100可再用以形成新的工作單元。
第7A與7B圖是根據本揭露的其他實施例，繪示出在製造電子裝置20的過程中各個中間階段的剖面圖。參照第7A圖，根據一些實施例，可先將至少一晶粒118貼合於第二基底層108上。接著，參照第7B圖，再於晶粒118上形成連接件110以製造工作單元170。第7A與7B圖所示的實施例中，電子裝置20的製造方法屬於晶粒先製（chip-first）製程。本揭露所指晶粒先製製程可進一步包含晶粒朝下（chip face down）製程與晶粒朝上（chip face up）製程。同樣地，圖式中沒有繪示出工作單元170的後續製程。然而，根據一些實施例，在形成連接件110之後，可於承載基板100上進行工作單元170的後續製程，或可從承載基板100剝離工作單元170並於承載基板100以外的地方進行後續製程。此外，雖然第7B圖繪示出每個工作單元170包括三個晶粒118，但每個工作單元170中設置的晶粒118的數量並非限於此。例如，根據實際產品需求，每個工作單元170中可設置有1個、2個、4個或4個以上的晶粒118。根據一些實施例，晶粒118的範例可包括低雜訊放大器（low noise amplifire, LNA）、低損耗濾波器（low-loss filter）、功率放大器、基頻帶電路（baseband circuit）、功率管理積體電路（power management integrated circuit, PMIC）、記憶體、微機電系統（micro electro mechanical systems, MEMS）裝置、積體電路（integrated circuit）、其他合適的主動元件（active components）、被動元件（passive components）或前述之組合，但本揭露不限於此。
綜上所述，根據本揭露的一些實施例，提供的電子裝置的製造方法於承載基板上設置彼此分隔的多個子基板。可以各個子基板作為最小單位而完成成個別的工作單元。如此一來，可減少承載基板與工作單元的翹曲程度，且降低因翹曲而對後續製程所造成的影響，例如可能影響微影製程的圖案失真。此外，也可使用具有不同剛性的承載基板與子基板的材料，因此承載基板與子基板的材料選擇較不受限制。例如，可使用具有高機械強度、高剛性的承載基板來形成電子裝置，以進一步防止電子裝置產生翹曲。另一方面，由於承載基板與子基板之間形成有第一基底層，若檢測出具有瑕疵的工作單元，可將具有瑕疵的工作單元從承載基板剝離進行修復。修復後已知良好的工作單元可再貼合至承載基板，可避免相鄰的工作單元受損而降低製程良率。此外，完成工作單元之後，可從承載基板剝離這些工作單元並再利用相同的承載基板形成新的工作單元。再者，可於連接件製程時形成具有不同連接件結構（例如，具有不同數量的金屬層與導體層，或具有不同金屬層與導體層的線路配置）的工作單元，以達成各式各樣的產品需求。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。本揭露實施例之間的特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此，本揭露之保護範圍包含上述製程、機器、製造、物質組成、裝置、方法及步驟。本揭露之保護範圍當視後附之申請專利範圍所界定者為準。本揭露的任一實施例或請求項不須達成本揭露所公開的全部目的、優點、特點。
10,20:電子裝置 100:承載基板 102:第一基底層 103:第一粘著層 104:基板 106:子基板 108:第二基底層 109:第二粘著層 110:連接件 112:金屬層 114:導體層 116:絕緣層 118:晶粒 120,150,160,170:工作單元 120A:具有瑕疵的工作單元 120B:已知良好的工作單元 130:剝離製程 135:對準標記 140:位置 BP:接合墊 BS:底面 D:間距 TS:頂面 T1,T2:厚度
第1A、1B是根據本揭露的一些實施例，繪示出在製造電子裝置的過程中各個中間階段的剖面圖。 第2A-2C是根據本揭露的各種實施例，繪示出利用不同方法形成子基板的剖面示意圖。 第3A、3B圖是根據本揭露的一些實施例，繪示出在製造電子裝置的過程中各個中間階段的剖面圖。 第4圖是根據本揭露的一些實施例，繪示出形成連接件的剖面圖。 第5A圖是根據本揭露的一些實施例，繪示出對工作單元進行檢測後從承載基板移除具有瑕疵的工作單元的剖面圖。 第5B圖是根據本揭露的一些實施例，繪示出將已知良好的工作單元貼合至承載基板的剖面圖。 第5C圖是根據本揭露的一些實施例，將已知良好的工作單元貼合至承載基板的上視圖。 第6A-6D與7A-7B圖是根據本揭露的各種實施例，繪示出在製造電子裝置的過程中各個中間階段的剖面圖。
10:電子裝置 100:承載基板 102:第一基底層 106:子基板 108:第二基底層 110:連接件 112:金屬層 114:導體層 116:絕緣層 120:工作單元

Claims (9)

  1. 一種電子裝置的製造方法，包括：提供一承載基板；於該承載基板上形成一第一基底層；以及於該第一基底層上形成多個工作單元，其中該些工作單元彼此分隔，且該些工作單元各包括：一子基板；以及一第二基底層，形成於該子基板上；其中該第一基底層包括一熱離型材料或一光學離型材料，且該第二基底層包括一光學離型材料。
  2. 如請求項1之電子裝置的製造方法，其中於該第一基底層上形成該些工作單元的步驟包括於該第一基底層上形成一基板，且將該基板切割成彼此分隔的多個子基板。
  3. 如請求項1之電子裝置的製造方法，其中於該第一基底層上形成該些工作單元的步驟包括將多個子基板貼合至該第一基底層上，且其中該些子基板彼此分隔。
  4. 如請求項1之電子裝置的製造方法，更包括：對該些工作單元進行一檢測步驟，以辨別是否存在具有瑕疵的工作單元；當辨別出一具有瑕疵的工作單元時，從該承載基板剝離該具有瑕疵的工作單元； 修復該具有瑕疵的工作單元以獲得一已知良好的(known good)工作單元；以及將該已知良好的工作單元貼合至該具有瑕疵的工作單元從該承載基板剝離的位置。
  5. 如請求項4之電子裝置的製造方法，其中該些工作單元上各形成有至少一對準標記，且其中將該已知良好的工作單元貼合的步驟包括透過該些工作單元上的該些對準標記，將該已知良好的工作單元貼合至該具有瑕疵的工作單元從該承載基板剝離的位置。
  6. 如請求項1之電子裝置的製造方法，其中該些工作單元各更包括：一連接件，形成於該第二基底層之上。
  7. 如請求項1之電子裝置的製造方法，其中該第一基底層的該光學離型材料具有與該第二基底層的該光學離型材料不同的雷射吸收峰值。
  8. 如請求項6之電子裝置的製造方法，其中該些工作單元的該些連接件各包括多個金屬層，且其中該些工作單元至少其中一者中的該連接件的該些金屬層的數量與其餘該些工作單元中個別的該連接件的該些金屬層的數量不同。
  9. 如請求項1之電子裝置的製造方法，其中該承載基板的厚度與該子基板的厚度不同，且其中該承載基板的厚度大 於或等於0.7mm且小於或等於1.5mm，且該子基板的厚度大於或等於0.3mm且小於或等於1.1mm。
TW111100352A 2021-09-03 2022-01-05 電子裝置的製造方法 TWI804145B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111031500.8A CN115763346A (zh) 2021-09-03 2021-09-03 电子装置的制造方法
CN202111031500.8 2021-09-03

Publications (2)

Publication Number Publication Date
TW202312251A TW202312251A (zh) 2023-03-16
TWI804145B true TWI804145B (zh) 2023-06-01

Family

ID=85332395

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100352A TWI804145B (zh) 2021-09-03 2022-01-05 電子裝置的製造方法

Country Status (3)

Country Link
US (1) US20230077312A1 (zh)
CN (1) CN115763346A (zh)
TW (1) TWI804145B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200366050A1 (en) * 2019-05-14 2020-11-19 Soraa Laser Diode, Inc. Manufacturable laser diodes on a large area gallium and nitrogen containing substrate
US20210194214A1 (en) * 2019-05-14 2021-06-24 Kyocera Sld Laser, Inc. Method for manufacturable large area gallium and nitrogen containing substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361842B2 (en) * 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9831148B2 (en) * 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200366050A1 (en) * 2019-05-14 2020-11-19 Soraa Laser Diode, Inc. Manufacturable laser diodes on a large area gallium and nitrogen containing substrate
US20210194214A1 (en) * 2019-05-14 2021-06-24 Kyocera Sld Laser, Inc. Method for manufacturable large area gallium and nitrogen containing substrate

Also Published As

Publication number Publication date
TW202312251A (zh) 2023-03-16
US20230077312A1 (en) 2023-03-09
CN115763346A (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
TWI500090B (zh) 半導體封裝件之製法
US9324580B2 (en) Process for fabricating a circuit substrate
CN104425432A (zh) 半导体装置
TWI804145B (zh) 電子裝置的製造方法
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
US7632707B2 (en) Electronic device package and method of manufacturing the same
US11488899B2 (en) Package device
US20220328387A1 (en) Package carrier and manufacturing method thereof
JP2010108964A (ja) 回路基板の製造方法
TW201712818A (zh) 晶片封裝體及其製造方法
US20230027220A1 (en) Package device
US20240258297A1 (en) Electronic device and manufacturing method thereof
US11830833B2 (en) Electronic substrate and electronic device
US20230178447A1 (en) Method for manufacturing composite layer circuit structure of electronic device
US20230043187A1 (en) Electronic device and manufacturing method thereof
US20240038550A1 (en) Method for manufacturing electronic device
TW202349625A (zh) 電子裝置及其製造方法
TWI835142B (zh) 電子裝置以及其製造方法
TWI821852B (zh) 電子元件及其製備方法
US11764077B2 (en) Composite layer circuit element and manufacturing method thereof
US20240071840A1 (en) Method for manufacturing electronic device
US20230402393A1 (en) Electronic device and manufacturing method thereof
US20230395452A1 (en) Electronic device and manufacturing method thereof
US20220181242A1 (en) Redistribution layer structure and manufacturing method thereof
CN115831923A (zh) 电子装置及其制作方法