TWI802206B - 多貝西d6小波轉換/反轉換量子電路及其製造方法 - Google Patents
多貝西d6小波轉換/反轉換量子電路及其製造方法 Download PDFInfo
- Publication number
- TWI802206B TWI802206B TW111100519A TW111100519A TWI802206B TW I802206 B TWI802206 B TW I802206B TW 111100519 A TW111100519 A TW 111100519A TW 111100519 A TW111100519 A TW 111100519A TW I802206 B TWI802206 B TW I802206B
- Authority
- TW
- Taiwan
- Prior art keywords
- quantum circuit
- matrix
- wavelet
- quantum
- dobesy
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/148—Wavelet transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Artificial Intelligence (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Junction Field-Effect Transistors (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
Description
本發明關於一種量子電路及其製造方法,尤其關於使用多貝西D6小波轉換/反轉換的一種多貝西D6小波轉換/反轉換量子電路及其製造方法。
自從英特爾公司的創辦人之一一摩爾一發現集成在一塊晶片上的電晶體數量大約為每兩年增加一倍,這個發現便在隨後數十年間的晶片發展歷史中一再地被驗證,這也就是電腦及半導體業界所熟知的摩爾定律(Moore’s Law)。然而,隨著電晶體集成度的不斷提高,晶片的耗能和散熱以及晶片的製造等問題恐導致傳統矽晶片電腦將遭遇到發展極限,而摩爾定律也會因為物理極限的問題而失效。因此,相關業界已嘗試引進微觀尺度下粒子的量子行為,並且以量子位元形式來處理資訊,此即所謂的量子電腦,一般預計量子電腦勢將隨著矽晶片電腦遭遇極限而蓬勃發展。
另一方面,傳統的小波包轉換(Wavelet Package Transformation)已經廣泛的運用在資訊處理的領域,尤以哈爾(Haar)小波包轉換以及多貝西(Daubechies)小波包轉換為兩個最重要的傳統小波包轉換,其中依據不同的濾波器長度可將多貝西小波包分類為D2、D4、D6、D8...等多貝西小波,而哈爾小波轉換則是小波轉換中最簡單的一種轉換,其即等同於多貝西D2小波轉換。
換言之,為克服傳統矽晶片電腦即將面臨的極限問題,確實需要設法將多貝西小波包轉換應用於量子資訊領域中而延伸出量子多貝西小波包轉換,且應研製出可對應於具有較高解析度的D6以上的量子多貝西D6小波包轉換的量子電路,以因應現今資訊領域之高資訊複雜度的需求。
有鑑於此,本發明的目的之一在於將維度高且係數關係複雜的多貝西D6小波矩陣降維成僅涉及4×4矩陣複雜度,以實現多貝西D6小波轉換量子電路。
本發明於一實施例提出了一種多貝西D6小波轉換量子電路,其包含:B量子電路、.量子電路及A量子電路。此B量子電路用於接收一n個維度的資料的一第一部分並產生一第一中間結果,其中第一部分包含此資料的第(n-1)個及第n個維度的資料;.量子電路用於接收此資料的一第二部分,且.量子電路耦接B量子電路以接收第一中間結果,.量子電路係產生對應於第一中間結果的一第二中間結果及對應於第二部分的一第一結果,其中第二部分包含此資料的第一個至第(n-2)個維度的資料;A量子電路耦接.量子電路以接收第二中間結果,並根據第二中間結果產生一第二結果。B量子電路及A量子電路係供實現二個4×4參數矩陣,.量子電路係供實現用於轉移狀態振幅的二個相同的2 n ×2 n 么正矩陣的內積,n為正整數,而第一結果及第二結果的集合為多貝西D6小波轉換量子電路的輸出。
本發明於另一實施例提出了一種多貝西D6小波反轉換量子電路,其包含:(A)-1量子電路、()-1.()-1量子電路及(B)-1量子電路。(A)-1量子電路用於接收一n個維度的資料的一第一部分並產生一第一中間結果,其
中第一部分包含此資料的第(n-1)個及第n個維度的資料;()-1.()-1量子電路用於接收此資料的一第二部分,且()-1.()-1量子電路耦接(A)-1量子電路以接收第一中間結果,()-1.()-1量子電路係產生對應於第一中間結果的一第二中間結果及對應於第二部分的一第一結果,其中第二部分包含此資料的第一個至第(n-2)個維度的資料;(B)-1量子電路耦接()-1.()-1量子電路以接收第二中間結果,並根據第二中間結果產生一第二結果。(A)-1量子電路及(B)-1量子電路係供實現二個4×4參數矩陣的反矩陣,()-1.()-1量子電路係供實現二個相同的2 n ×2 n 么正矩陣之反矩陣的內積,且2 n ×2 n 么正矩陣用於轉移狀態振幅,n為正整數,而第一結果及第二結果的集合為多貝西D6小波反轉換量子電路的輸出。
除了上述多貝西D6小波轉換反轉換量子電路,本發明一實施例還提出了一種多貝西D6小波轉換量子電路的製造方法,此方法包含:將多貝西D6小波的矩陣分解為( A)...( B);將A分解為(U A1 U A2).M.(A a1♁A a2).M †.(V A1 V A2),並將B分解為(U B1 U B2).M.(B b1♁B b2).M †.(V B1 V B2);以多個基本1位元邏輯閘、受控反閘及受控-U閘基於( A)...( B)、(U A1 U A2).M.(A a1 A a2).M †.(V A1 V A2)及(U B1 U B2).M.(B b1♁B b2).M †.(V B1 V B2)組成多貝西D6小波轉換量子電路。在上述內容中,A a1為Ph(π)..R y (1.15909π).,A a2為Ph(π)..R y (-0.15909π).,U A1為Ph(-0.283553π)...,U A2為Ph(-0.716447π)...R z (-1.93289π),V A1為.R z (-1.15912π)..,V A2為...,B b1為Ph(π)..
R y (1.15909π).,B b2為Ph(π)..R y (-0.15909π).,U B1為Ph(π)...R z (-1.84088π),U B2為Ph(π)...,V B1為Ph(-0.125529π)...,V B2為Ph(-0.874471π).R z (-1.24894π)..,M之矩陣形式為,M †之矩陣形式為M之矩陣形式的共軛轉置矩陣,2 n ×2 n 么正矩陣為。
1:多貝西D6小波轉換量子電路
11:A量子電路
12:B量子電路
2:多貝西D6小波反轉換量子電路
21:(A)-1量子電路
22:(B)-1量子電路
M1:M量子電路
M2:M †量子電路
圖1A至圖1I為本發明一實施例的多貝西D6小波轉換量子電路可使用的基本1位元邏輯閘的元件符號圖。
圖2A為本發明一實施例的多貝西D6小波轉換量子電路可使用的受控反閘的示意圖。
圖2B為本發明一實施例的多貝西D6小波轉換量子電路可使用的受控-U閘的示意圖。
圖3A為本發明一實施例的多貝西D6小波轉換量子電路的電路架構圖。
圖3B為圖3A之實施例的多貝西D6小波轉換量子電路中之A量子電路的電路架構圖。
圖3C為圖3A之實施例的多貝西D6小波轉換量子電路中之B量子電路的電路架構圖。
圖4A為圖3B或圖3C之實施例的多貝西D6小波轉換量子電路中之M量子電路的電路架構圖。
圖4B為圖3B或圖3C之實施例的多貝西D6小波轉換量子電路中之M †量子電路的電路架構圖。
圖4C至圖4H為圖3B實施例的多貝西D6小波轉換量子電路中之A a1、A a2、U A1、U A2、V A1及V A2的電路架構圖。
圖4I至圖4N為圖3C實施例的多貝西D6小波轉換量子電路中之B b1、B b2、U B1、U B2、V B1及V B2的電路架構圖。
圖5A為本發明一實施例的多貝西D6小波反轉換量子電路的電路架構圖。
圖5B為圖5A之實施例的多貝西D6小波反轉換量子電路中之(A)-1量子電路的電路架構圖。
圖5C為圖5A之實施例的多貝西D6小波反轉換量子電路中之(B)-1量子電路的電路架構圖。
圖6為本發明一實施例的多貝西D6小波反轉換量子電路之製造方法的流程圖。
以下在實施方式中詳細敘述本發明之詳細特徵以及特點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之構想及特點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
本發明係基於多貝西D6小波的矩陣形式提出多貝西D6小波轉換/反轉換量子電路,且此量子電路係表示為包含多個基本1位元邏輯閘(通常表示為2×2矩陣)、受控反閘(controlled-NOT gate,CNOT gate)及受控-U閘(controlled-U gate)之組合,惟本發明並不以此為限。為闡述上述的基本1量子邏輯閘、受控反閘及受控-U閘以更清楚說明本發明一實施例的多貝西D6小波轉換/反轉換量子電路,請一併參閱圖1A至1I、圖2A及圖2B所示。詳言之,圖1A至1I即依序繪示基本1量子邏輯閘的恆等閘(identity gate)、哈達馬閘(Hadamard gate)、泡利-X閘(Pauli-X gate)、泡利-Y閘(Pauli-Y gate)、泡利-Z閘(Pauli-Z gate)、X旋轉閘(Rotation-X gate)、Y旋轉閘(Rotation-Y gate)、Z旋轉閘(Rotation-Z gate)及相位偏移閘(Phase-Shift gates)。另,圖2A係繪示受控反閘,而圖2B則繪示受控-U閘。
基於矩陣運算,上述的矩陣可進一步分解為: A)...( B),藉此即可將維度高且係數關係複雜的矩陣降維成僅涉及4×4矩陣複雜度的二參數矩陣A、B,以促成多貝西D6小波轉換量子電路的實現。在上述的關係式中,為2 n-2×2 n-2的單位矩陣;為直積(direct product)運算子;為如下所示用於轉移狀態振幅的2 n ×2 n 么正矩陣(unitary matrix):
此外,上述的參數矩陣A及參數矩陣B可更進一步分別分解為:A=(U A1 U A2).M.(A a1♁A a2).M †.(V A1 V A2);B=(U B1 U B2).M.(B b1♁B b2).M †.(V B1 V B2),以便將此二參數矩陣實現於量子電路中。在上述關聯於參數矩陣A及參數矩陣B的等式中,♁為直和(direct sum)運算子;U A1、U A2、A a1、A a2、V A1、V A2、U B1、U B2、B b1、B b2、V B1及V B2均為2×2矩陣,以供以1量子位元邏輯閘實現於量子電路中;而M為一幻基(magic basis),M †則為此幻基的共軛轉置(conjugate transpose),也就是M †=(M)-1,其中M及M †的矩陣形式如下:
根據分解後的多貝西D6小波(即前述的( A)...( B)),可得本實施例的多貝西D6小波轉換量子電路1即如圖3A所示。在圖3A中,本發明的一實施例用於實現參數矩陣A的A量子電路11係可如圖3B所示,而用於實現參數矩陣B的B量子電路12係如圖3C所示,而實現么正矩陣與其本身的內積(即.)的.量子電路13則如圖3D所示。在本實施例的多貝西D6小波轉換量子電路1中,B量子電路12係耦接於.量子電路13的一側,而A量子電路11耦接於.量子電路13的另一側。於運作上,此實施例的多貝西D6小波轉換量子電路1係用於接收n個維度的資料,其中每個維度係包含一2×1向量。在上述接收的n個維度的資料之中,第一個至第(n-2)個維度的資料(可對應於圖3A所示的j 0至未繪示的j n-3)輸入.量子電路13,而第(n-1)個至第n個維度的資料(可對應於圖3A所示的j n-2及j n-1)則輸入至B量子電路12後,再以B量子電路12的運算結果(以下稱為第一中間結果)輸入.量子電路13。隨後,將.量子電路13所產生的第一個至第(n-2)個運算結果(簡稱為第一結果)作為此多貝西D6小波轉換量子電路1的一部分輸出;而.量子電路13所產生對應於第一中間結果的第(n-1)個及第n個運算結果(以下稱為第二中間結果)則輸入至A量子電路11,A量子電路11依據第二中間結果所產生的運算結果(簡稱為第二結果)即作為此多貝西D6小波轉換量子電路1的另一部分輸出。
詳言之,於A量子電路11之中的幻基M的M量子電路M1係如圖4A所示,而此幻基的共軛轉置M †的M †量子電路M2係如圖4B所示。A量子電路11之中的A a1、A a2、U A1、U A2、V A1及V A2係分別為:A a1=Ph(π)..R y (1.15909π).;A a2=Ph(π)..R y (-0.15909π).;U A1
=Ph(-0.28355π)...;U A2=Ph(-0.71644π)...R z (-1.93289π);.R z (-1.15912π)..;...,且可如圖4C至圖4H所示的方式各以多個基本1量子邏輯閘實現。同理,B量子電路12之中的B b1、B b2、U B1、U B2、V B1及V B2係分別為:B b1=Ph(π)..R y (1.15909π).;B b2=Ph(π)..R y (-0.15909π).;U B1=Ph(π)...R z (-1.84088π);U B2=Ph(π)...;V B1=Ph(-0.12552π)...;V B2=Ph(-0.87447π).R z (-1.24894π)..,且可如圖4I至圖4N所示的方式各以多個基本1量子邏輯閘實現。在本實施例中,上述各基本1量子邏輯閘的函式的輸入值(自變數)中,在π的倍數值為無理數的情況下,係以小數點後5位表示,然而本發明並不以此為限。換言之,只要能夠實現具有足夠準確性的量子電路,這些倍數值的精準度是可調的,例如在π的倍數值取至小數點後5位即已符合需求的情況下,小數點後的第6位可以視為是0至9的任一數值,其後的位數亦同。藉由上述方式,即可透過降維方式實現多貝西D6小波轉換量子電路,以獲得具有更高解析度的量子電路,從而因應現今資訊領域(尤其是在圖像處理及訊號處理方面)之高資訊複雜度的需求。
在本發明的另一實施例中,更進一步實現了多貝西D6小波反轉換量子電路2,而此多貝西D6小波反轉換量子電路2係與前述的多貝西D6小波轉換量子電路1成對。在此實施例中,係可將多貝西D6小波的反矩陣分解為((B)-1).()-1.()-1.((A)-1),即可得本實施例的多貝西D6小波反轉換量子電路2即如圖5A所示。在此量子電路中,
參數矩陣A之反矩陣(A)-1可表示為((V A1)-1 (V A2)-1).M.((A a1)-1♁(A a2)-1).M †.((U A1)-1 (U A2)-1),且實現反矩陣(A)-1的(A)-1量子電路21係如圖5B所示;同理,參數矩陣B之反矩陣(B)-1可表示為((V B1)-1 (V B2)-1).M.((B b1)-1♁(B b2)-1).M †.((U B1)-1 (U B2)-1),且實現反矩陣(B)-1的(B)-1量子電路22係如圖5C所示;么正矩陣之反矩陣()-1與其本身的內積(即()-1.()-1)的()-1.()-1量子電路23則如圖5D所示。
請參照圖5A,對應於前述的多貝西D6小波轉換量子電路1,在此實施例的多貝西D6小波反轉換量子電路2中,(A)-1量子電路21係耦接於()-1.()-1量子電路23的一側,而(B)-1量子電路22耦接於()-1.()-1量子電路23的另一側。於運作上,此實施例的多貝西D6小波反轉換量子電路2亦用於接收n個維度的資料,其中每個維度係包含一2×1向量。在上述接收的n個維度的資料之中,第一個至第(n-2)個維度的資料(可對應於圖5A所示的j 0至未繪示的j n-3)輸入()-1.()-1量子電路23,而第(n-1)個至第n個維度的資料(可對應於圖5A所示的j n-2及j n-1)則輸入至(A)-1量子電路21後,再以(A)-1量子電路21的運算結果輸入()-1.()-1量子電路23。隨後,將()-1.()-1量子電路23所產生的第一個至第(n-2)個運算結果作為此多貝西D6小波轉換量子電路1的一部分輸出;而()-1.()-1量子電路23所產生的第(n-1)個及第n個運算結果則輸入至(B)-1量子電路22,而(B)-1量子電路22所產生的運算結果即作為此多貝西D6小波轉換量子電路1的另一部分輸出。此外,可依據U A1、U A2、A a1、A a2、V A1、V A2、U B1、U B2、B b1、B b2、V B1及V B2取得其個別的反矩陣(U A1)-1、(U A2)-1、(A a1)-1、(A a2)-1、(V A1)-1、(V A2)-1、(U B1)-1、(U B2)-1、(B b1)-1、(B b2)-1、(V B1)-1及(V B2)-1係屬可理解者。
請參考圖6,為產生上述多貝西D6小波轉換量子電路1,可藉由一運算裝置並配合邏輯閘製程執行下列步驟,實現此多貝西D6小波轉換量子電路1的製造方法。於步驟S1,係將多貝西D6小波的矩陣分解為( A)...( B);再於步驟S2將其中的參數矩陣A分解為(U A1 U A2).M.(A a1♁A a2).M †.(V A1 V A2),並將參數矩陣B分解為(U B1 U B2).M.(B b1♁B b2).M †.(V B1 V B2);最後,於步驟S3中,以多個基本1位元邏輯閘、受控反閘及受控-U閘基於上述的( A)...( B)、(U A1 U A2).M.(A a1♁A a2).M †.(V A1 V A2)及(U B1 U B2).M.(B b1♁B b2).M †.(V B1 V B2)組成多貝西D6小波轉換量子電路1,而這多個基本1位元邏輯閘可包含前述的哈達馬閘、泡利-X閘、泡利-Z閘、Y旋轉閘、Z旋轉閘及相位偏移閘。
藉由上述利用參數矩陣A及參數矩陣B來簡化多貝西D6小波轉換矩陣及反轉換矩陣以取得其量子電路,可以僅利用基本1位元邏輯閘、受控反閘及受控-U閘來具體實現,而且更可將此小波轉換/反轉換量子電路應用於處理高資訊複雜度(例如圖像處理及訊號處理)的相關領域中而降低電路整體的體積,以克服傳統矽晶片電腦日益增加的電晶體數量問題。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
11:A量子電路
12:B量子電路
Claims (6)
- 一種多貝西D6小波轉換量子電路,包含:一B量子電路,用於接收一n個維度的資料的一第一部分並產生一第一中間結果,其中該第一部分包含該資料的第(n-1)個及第n個維度的資料;一.量子電路,用於接收該資料的一第二部分,且該.量子電路耦接該B量子電路以接收該第一中間結果,該.量子電路係產生對應於該第一中間結果的一第二中間結果及對應於該第二部分的一第一結果,其中該第二部分包含該資料的第一個至第(n-2)個維度的資料;
- 如請求項1所述之多貝西D6小波轉換量子電路,其中該A量子電路係實現(U A1 U A2).M.(A a1♁A a2).M †.(V A1 V A2),該B量子電路係實現(U B1 U B2).M.(B b1♁B b2).M †.(V B1 V B2),該A a1為Ph(π)..R y (1.15909π).,該A a2為Ph(π)..R y (-0.15909π).,該U A1為Ph(-0.28355π)...,該U A2為Ph(-0.71644π)...R z (-1.93289π),該V A1為.R z (-1.15912π)..,該V A2為...,該B b1為Ph(π)..R y (1.15909π).,該B b2 為Ph(π)..R y (-0.15909π).,該U B1為Ph(π)...R z (-1.84088π),該U B2為Ph(π)...,該V B1為Ph(-0.12552π)...,該V B2為Ph(-0.874471π).R z (-1.24894π)..,該M之矩陣形式為,該M †之矩陣形式為M之矩陣形式的共軛轉置矩陣,該2 n ×2 n 么正矩陣為。
- 一種多貝西D6小波反轉換量子電路,包含:一(A)-1量子電路,用於接收一n個維度的資料的一第一部分並產生一第一中間結果,其中該第一部分包含該資料的第(n-1)個及第n個維度的資料;一()-1.()-1量子電路,用於接收該資料的一第二部分,且該()-1.()-1量子電路耦接該(A)-1量子電路以接收該第一中間結果,該()-1.()-1量子電路係產生對應於該第一中間結果的一第二中間結果及對應於該第二部分的一第一結果,其中該第二部分包含該資料的第一個至第(n-2)個維度的資料;
- 如請求項3所述之多貝西D6小波轉換量子電路,其中該(A)-1量子電路係實現((V A1)-1 (V A2)-1).M.((A a1)-1♁(A a2)-1).M †.((U A1)-1 (U A2)-1),該(B)-1量子電路係實現((V B1)-1 (V B2)-1).M.((B b1)-1♁(B b2)-1).M †.((U B1)-1 (U B2)-1),該A a1為Ph(π)..R y (1.15909π).,該A a2為Ph(π)..R y (-0.15909π).,該U A1為Ph(-0.28355π)...,該U A2為Ph(-0.71644π)...R z (-1.93289π),該V A1為.R z (-1.15912π)..,該V A2為...,該B b1為Ph(π)..R y (1.15909π).,該B b2為Ph(π)..R y (-0.15909π).,該U B1為Ph(π)...R z (-1.84088π),該U B2為Ph(π)...,該V B1為Ph(-0.12552π)...,該V B2為Ph(-0.87447π). R z (-1.24894π)..,該M之矩陣形式為,該 M †之矩陣形式為M之矩陣形式的共軛轉置矩陣,該2 n ×2n么正矩陣為
- 一種多貝西D6小波轉換量子電路的製造方法,包含:以多個基本1位元邏輯閘、受控反閘及受控-U閘基於該( A)...( B)、(U A1 U A2).M.(A a1♁A a2).M †.(V A1 V A2)及(U B1 U B2).M.(B b1♁B b2).M †.(V B1 V B2)組成一多貝西D6小波轉換量子電路,其中該為用於轉移狀態振幅的2 n ×2 n 么正矩陣,該M為,該M †為M的共軛轉置矩陣,該A a1為Ph(π)..R y (1.15909π).,該A a2為Ph(π)..R y (-0.15909π).,該U A1為Ph(-0.28355π)...,該U A2為Ph(-0.71644π)...R z (-1.93289π),該V A1為.R z (-1.15912π)..,該V A2為...,該B b1為Ph(π)..R y (1.15909π).,該B b2為Ph(π)..R y (-0.15909π).,該U B1為Ph(π)... R z (-1.84088π),該U B2為Ph(π)...,該V B1為Ph(-0.12552π)...,該V B2為Ph(-0.87447π).R z (-1.24894π)..。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111100519A TWI802206B (zh) | 2022-01-04 | 2022-01-04 | 多貝西d6小波轉換/反轉換量子電路及其製造方法 |
US17/738,944 US20230214444A1 (en) | 2022-01-04 | 2022-05-06 | Quantum circuit for daubechies-6 (d6) wavelet transform and inverse transform and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111100519A TWI802206B (zh) | 2022-01-04 | 2022-01-04 | 多貝西d6小波轉換/反轉換量子電路及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI802206B true TWI802206B (zh) | 2023-05-11 |
TW202328948A TW202328948A (zh) | 2023-07-16 |
Family
ID=86991785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111100519A TWI802206B (zh) | 2022-01-04 | 2022-01-04 | 多貝西d6小波轉換/反轉換量子電路及其製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230214444A1 (zh) |
TW (1) | TWI802206B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107153632A (zh) * | 2017-05-10 | 2017-09-12 | 广西师范大学 | 一种量子Haar小波变换实现量子线路设计的方法 |
CN107180013A (zh) * | 2017-05-10 | 2017-09-19 | 广西师范大学 | 一种量子d(4)小波变换实现量子线路设计的方法 |
CN108255784A (zh) * | 2018-01-15 | 2018-07-06 | 广西师范大学 | 多层量子d(4)小波包变换和逆变换实现量子线路设计的方法 |
TW202107744A (zh) * | 2019-08-09 | 2021-02-16 | 國立研究開發法人科學技術振興機構 | 量子閘裝置及積體量子電路 |
-
2022
- 2022-01-04 TW TW111100519A patent/TWI802206B/zh active
- 2022-05-06 US US17/738,944 patent/US20230214444A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107153632A (zh) * | 2017-05-10 | 2017-09-12 | 广西师范大学 | 一种量子Haar小波变换实现量子线路设计的方法 |
CN107180013A (zh) * | 2017-05-10 | 2017-09-19 | 广西师范大学 | 一种量子d(4)小波变换实现量子线路设计的方法 |
CN108255784A (zh) * | 2018-01-15 | 2018-07-06 | 广西师范大学 | 多层量子d(4)小波包变换和逆变换实现量子线路设计的方法 |
TW202107744A (zh) * | 2019-08-09 | 2021-02-16 | 國立研究開發法人科學技術振興機構 | 量子閘裝置及積體量子電路 |
Also Published As
Publication number | Publication date |
---|---|
TW202328948A (zh) | 2023-07-16 |
US20230214444A1 (en) | 2023-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Khan et al. | High performance nanocomparator: a quantum dot cellular automata-based approach | |
US20080238480A1 (en) | Reversible sequential apparatuses | |
TWI802206B (zh) | 多貝西d6小波轉換/反轉換量子電路及其製造方法 | |
Rahardja et al. | Family of unified complex Hadamard transforms | |
US20210294958A1 (en) | Logic circuits with reduced transistor counts | |
Ahmed et al. | Design of quantum‐dot cellular automata‐based communication system using modular N‐bit binary to gray and gray to binary converters | |
US20230367950A1 (en) | Semiconductor structure, device, and method | |
Debnath et al. | Reversible palm vein authenticator design with quantum dot cellular automata for information security in nanocommunication network | |
US7427876B1 (en) | Reversible sequential element and reversible sequential circuit thereof | |
Nozaki et al. | AI hardware oriented neural network physical unclonable function and its evaluation | |
Tseng et al. | Quantum circuit design of 8/spl times/8 discrete cosine transform using its fast computation flow graph | |
CN108255784B (zh) | 多层量子d(4)小波包变换和逆变换实现量子线路设计的方法 | |
Asadi et al. | Towards designing quantum reversible ternary multipliers | |
Pan et al. | Energy-efficient convolutional neural network based on cellular neural network using beyond-CMOS technologies | |
JPH06161712A (ja) | 多値減算器 | |
Skoneczny et al. | Reversible Fourier transform chip | |
Sánchez-Macián et al. | Reducing the impact of defects in Quantum-Dot Cellular Automata (QCA) approximate adders at nano scale | |
CN116051883A (zh) | 一种基于CNN-Transformer混合架构的网络流量分类方法 | |
Parameshwara et al. | An area-efficient majority logic-based approximate adders with low delay for error-resilient applications | |
WO2022087829A1 (zh) | 数据处理电路、数据处理方法及电子设备 | |
Mukherjee et al. | The design, analysis, and cost estimation of a generic adder and subtractor using the layered T (LT) logic reduction methodology with a quantum-dot cellular-automata-based approach | |
Naudts et al. | Covariance systems | |
Chakrabarti et al. | Rules for synthesizing quantum boolean circuits using minimized nearest-neighbour templates | |
JPH01220528A (ja) | パリテイ発生器 | |
Tavakkoli et al. | Design and analysis of energy‐efficient compressors based on low‐power XOR gates in carbon nanotube technology |