TWI796607B - 銅銠鍍層的製備方法 - Google Patents

Abstract

本創作提供一種銅銠鍍層的製備方法，包含步驟(a)：提供真空濺鍍系統及基材；步驟(b)：通入氬氣氣體至該真空濺鍍系統中，形成濺鍍環境；步驟(c)：於濺鍍壓力為1×10^-3torr至1×10^-2torr及濺鍍功率為150W至200W之條件下，使用一銅靶材及一銠靶材於該濺鍍環境中進行一共濺鍍步驟，於該基材上形成一鍍層；以及步驟(d)：對該鍍層進行退火以得到該銅銠鍍層，其中，該退火溫度大於或等於340℃且小於700℃，該退火時間大於或等於1小時；其中，以該銅銠鍍層的總原子數為基準，銠的含量為0.2at%至1.5at%。以前述製法製得之銅銠鍍層具有低電阻率及高穩定性之功效。

Description

銅銠鍍層的製備方法

本創作係關於一種銅銠鍍層及其製備方法，尤指一種適合用於半導體或光電相關產業的銅銠鍍層及其製備方法。

銅金屬材料相較於鋁金屬材料具有較低的電阻率(resistivity)和較佳的導電性，而相較於銀金屬材料則具有較佳的成本優勢，因此銅金屬材料廣泛地應用於超大規模集成電路、微電子電路、印刷電路等與半導體或光電產業相關的領域中。

然而，藉由銅金屬材料將電子器件的基材進行金屬化形成一銅鍍層於該基材表面後，容易發生銅擴散至被金屬化的基材中，而銅隨後易與基材中所含有的二氧化矽或矽形成氧化物，導致所述電子器件的電阻率上升而影響運作。因此，通常在印刷電路上欲形成一銅鍍層時，會於銅鍍層與基材(如矽襯底)之間額外設置一層阻擋層以避免銅擴散發生。

不過，隨著電子產品或設備的需求趨向更輕、更小及更便於攜帶的方向發展，其包含的印刷電路亦需縮小至奈米尺寸範圍，此時，晶界造成電子散射的作用已不可忽略而會導致電阻率急遽增加，若仍採用設置阻擋層的方式防止銅擴散，則會再進一步提高電阻率而不適用於奈米等級的印刷電路。

據此，業界仍有待發展出具有低電阻率且不需要設置阻擋層即可有效防止銅擴散的技術方案，以利應用於半導體或光電相關產業並促進其發展。

有鑑於上述現有技術所面臨之技術缺陷，本創作之目的在於提供一種銅銠鍍層的製備方法，並以所述方法製得之銅銠鍍層具有低電阻率，並同時具有抗氧化能力高、漏電流低、使用壽命長以及附著力佳等特性，即統稱為具有優異的穩定性。

本創作之另一目的在於提供一種銅銠鍍層的製備方法，以所述方法製得之銅銠鍍層能夠在未設置阻擋層的情況下仍有效降低銅擴散至矽基材的現象發生。

為達成前述目的，本創作提供一種銅銠鍍層的製備方法，其包含以下步驟：步驟(a)：提供一真空濺鍍系統以及一基材；步驟(b)：通入一氬氣氣體至該真空濺鍍系統中，形成一濺鍍環境；步驟(c)：於濺鍍壓力大於或等於1×10^-3托耳(torr)且小於或等於1×10^-2托耳、以及濺鍍功率大於或等於150瓦(W)且小於或等於200瓦之條件下，使用一銅靶材及一銠靶材於該濺鍍環境中進行一共濺鍍步驟(co-sputtering)，於該基材上形成一鍍層；以及步驟(d)：對該鍍層進行一退火步驟(annealing)以得到該銅銠鍍層，其中，該退火步驟的溫度大於或等於340℃且小於700℃，該退火步驟的時間大於或等於1小時；其中，以該銅銠鍍層的總原子數為基準，該銅銠鍍層中的銠含量大於或等於0.2原子百分比(atomic percentage，at%)且小於或等於1.5原子百分比。

藉由於特定條件的濺鍍環境下進行共濺鍍步驟及退火步驟，本創作製得含有特定含量範圍的銠元素之銅銠鍍層，其相較於純銅鍍層具有更低的電阻率，並同時具有有效降低銅擴散至矽基材中之功效；除此之外，以前述製法製得之銅銠鍍層相較於純銅鍍層還具有更佳的抗氧化能力、更低的漏電流程度、更長的使用壽命以及更佳的附著力，換言之，以前述製法製得之銅銠鍍層相較於純銅鍍層具有更佳的穩定性。

較佳的，於本創作之銅銠鍍層的製備方法中，該共濺鍍步驟係以直流磁控濺鍍(direct current magnetron sputter deposition process)方式共濺鍍銅靶材及銠靶材，以製得該鍍層，其中，該鍍層係含有銅以及銠。

較佳的，於本創作之銅銠鍍層的製備方法中，該基材係持續繞著一軸心旋轉，以製得具有良好均勻性的銅銠鍍層。

依據本創作，該濺鍍環境的溫度大於或等於20℃且小於或等於40℃，該共濺鍍步驟進行的時間大於或等於10分鐘且小於或等於80分鐘。

在本創作的一些實施例中，於該共濺鍍步驟之前會先進行一預濺鍍(pre-sputtering)步驟，且進行預濺鍍的壓力大於或等於1×10^-3托耳且小於或等於1×10^-2托耳；進行預濺鍍的功率大於或等於40瓦且小於或等於80瓦；進行預濺鍍的溫度大於或等於20℃且小於或等於40℃；以及進行預濺鍍的時間大於或等於5分鐘且小於或等於15分鐘。

較佳的，於步驟(d)中，該退火步驟的溫度大於或等於400℃且小於或等於670℃。透過進一步控制退火步驟的溫度於特定範圍，其所製得之銅銠鍍層能具有更低的電阻率以及更佳的附著力。

依據本創作，該退火步驟可為持溫退火或者循環退火。較佳的，該退火步驟為持溫退火。

在本創作的一些實施例中，該退火步驟為持溫退火，且持溫退火的溫度大於或等於400℃且小於或等於670℃，持溫退火的時間大於或等於1小時。

在本創作的另一些實施例中，該退火步驟為循環退火，且循環退火的溫度大於或等於400℃且小於或等於670℃；循環退火之加熱速率大於或等於6℃/分鐘且小於或等於8℃/分鐘；循環退火之冷卻速率大於或等於8℃/分 鐘且小於或等於12℃/分鐘；以及循環退火之循環次數大於或等於4次且小於或等於6次。

較佳的，該基材主要由矽(silicon)所製成，在該基材的一表面上更設置有一二氧化矽(silicon dioxide)層，且該銅銠鍍層係形成於該二氧化矽層上。由此可知，該銅銠鍍層、該二氧化矽層以及該基材(由矽組成)三者係依序組成一金氧半導體電容(Metal-Oxide-Semiconductor Capacitor，MOSC)。

較佳的，以前述製法製得之銅銠鍍層的平均厚度大於或等於8奈米(nanometer，nm)且小於或等於300nm。

此外，本創作另提供一種銅銠鍍層，以該銅銠鍍層的總原子數為基準，該銅銠鍍層中的銠含量大於或等於0.2原子百分比且小於或等於1.5原子百分比。

較佳的，該銅銠鍍層的平均厚度大於或等於8nm且小於或等於300nm。

較佳的，該銅銠鍍層可由前述之製法製備而得。

較佳的，該銅銠鍍層之電阻率大於或等於2微歐姆‧公分(μΩ‧cm)且小於或等於6μΩ‧cm，該銅銠鍍層之附著力大於或等於25百萬帕(MPa)且小於或等於45MPa，且該銅銠鍍層之漏電流密度大於或等於1×10^-11安培/平方公分(A/cm²)且小於或等於1×10^-10A/cm²。

圖1A係比較例1與製備例1於不同退火溫度下進行持溫退火1小時後所具有的電阻值與退火溫度的關係圖；圖1B係比較例1與製備例1於不同退火溫度下進行5次循環退火後所具有的電阻值與退火溫度的關係圖； 圖1C係比較例2與製備例2於不同退火溫度下進行持溫退火1小時後所具有的電阻值與退火溫度的關係圖；圖1D係比較例2與製備例2於不同退火溫度下進行5次循環退火後所具有的電阻值與退火溫度的關係圖；圖2係製備例1以及製備例2分別於400℃以及450℃於不同時間進行持溫退火後所具有的電阻值；圖3係製備例1、製備例2、比較例1以及比較例2於不同退火溫度下退火後所具有的附著力與退火溫度的關係圖；圖4A係製備例2之X射線繞射圖譜；圖4B係實施例15之X射線繞射圖譜；圖4C係比較例3之X射線繞射圖譜；圖5A係分別以比較例3與實施例11製得之金氧半導體電容之電流密度與電場關係圖；圖5B係分別以比較例3與實施例11製得之金氧半導體電容於電場強度為2.7百萬伏特/公分(MV/cm)條件下之漏電流與時間關係圖；圖6係分別以比較例3與實施例11製得之金氧半導體電容的依時性介電層崩潰電壓與電場關係圖；圖7係比較例3與實施例11之銅擴散測試結果。

以下列舉具體實施例說明本發明之實施方式，熟習此技藝者可經由本說明書之內容輕易地了解本發明所能達成之優點與功效，並且於不悖離本發明之精神下進行各種修飾與變更，以施行或應用本發明之內容。

製備例1：未經退火之銅銠鍍層

首先，提供一壓力為7×10^-7torr的真空濺鍍系統，並將一矽基材置於該真空濺鍍系統中。

接著，於該真空濺鍍系統中通入高純度的氬氣(純度為99.995%)，使得該真空濺鍍系統中的壓力維持於5×10^-3torr。

然後，將無氧純銅靶材(純度為99.9%)及銠靶材置於該矽基材的正下方20公分處，並使該矽基材以其中心持續以10轉/每分鐘(revolution per minute，rpm)之速率做定速旋轉，其中，該矽基材的溫度大於或等於20℃且小於或等於40℃。隨後，以180W之濺鍍功率及5.4奈米/分(nm/min)之濺鍍速率下，以直流磁控濺鍍之方式，使得銅以及銠共濺鍍於該矽基材上以製得一鍍層，所述鍍層即為製備例1之未經退火之銅銠鍍層。再以電子微探針分析儀(EPMA)測得製備例1之未經退火之銅銠鍍層中的銠含量為0.4at%，且平均厚度為8nm。

製備例2：未經退火之銅銠鍍層

製備例2的製備流程係與製備例1大致相同，其不同之處在於：製備例2之未經退火之銅銠鍍層的平均厚度為300nm。

實施例1至5：銅銠鍍層

將製備例1製得的5個樣品(即未經退火之銅銠鍍層)，分別置於壓力為1×10^-7torr的環境中，接著，前述5個樣品分別以溫度為400℃、450℃、530℃、600℃以及670℃的條件下各自進行持溫退火1小時，最後冷卻至室溫即得到實施例1至5之銅銠鍍層；其中，以所述銅銠鍍層的總原子數為基準，實施例1至5之銅銠鍍層中的銠含量皆分別為0.4at%，且實施例1至5之銅銠鍍層的平均厚度皆各自為8nm。

實施例6至10：銅銠鍍層

實施例6至10的製備流程大致上與實施例1至5相同，其不同之處在於實施例6至10係將所述5個樣品分別以溫度為400℃、450℃、530℃、600℃以及670℃的條件下各自進行循環退火5個循環，最後冷卻至室溫即得到實施例6至10之銅銠鍍層；其中，以所述銅銠鍍層的總原子數為基準，實施例6至10之銅銠鍍層中的銠含量皆分別為0.4at%，且實施例6至10之銅銠鍍層的平均厚度皆各自為8nm。

實施例11至15：銅銠鍍層

將製備例2製得的5個樣品(即未經退火之銅銠鍍層)，分別置於壓力為1×10^-7torr的環境中，接著，前述5個樣品分別以溫度為400℃、450℃、530℃、600℃以及670℃的條件下各自進行持溫退火1小時，最後冷卻至室溫即得到實施例11至15之銅銠鍍層；其中，以所述銅銠鍍層的總原子數為基準，實施例11至15之銅銠鍍層中的銠含量皆分別為0.4at%，且實施例11至15之銅銠鍍層的平均厚度皆各自為300nm。

實施例16至20：銅銠鍍層

實施例16至20的製備流程大致上與實施例11至15相同，其不同之處在於實施例16至20係將所述5個樣品分別以溫度為400℃、450℃、530℃、600℃以及670℃的條件下各自進行循環退火5個循環，最後冷卻至室溫即得到實施例16至20之銅銠鍍層；其中，以所述銅銠鍍層的總原子數為基準，實施例16至20之銅銠鍍層中的銠含量皆分別為0.4at%，且實施例16至20之銅銠鍍層的平均厚度皆各自為300nm。

比較例1：未經退火之純銅鍍層

比較例1的製備流程係與製備例1大致相同，其不同之處主要在於比較例1僅使用無氧純銅靶材進行濺鍍步驟。以下是比較例1的製備流程：首 先，提供一壓力為7×10^-7torr的真空濺鍍系統，並將一矽基材置於該真空濺鍍系統中。

接著，於該真空濺鍍系統中通入高純度的氬氣，使得該真空濺鍍系統中的壓力維持於1×10^-2torr至1×10^-3torr，並以150W之濺鍍功率，使用無氧純銅靶材，以直流磁控濺鍍之方式，使得銅濺鍍於該矽基材上以製得比較例1之未經退火之純銅鍍層。比較例1之未經退火之純銅鍍層的平均厚度為8nm。

比較例2：未經退火之純銅鍍層

比較例2的製備流程係與比較例1大致相同，其不同之處在於：比較例2之未經退火之純銅鍍層的平均厚度為300nm。

比較例3：純銅鍍層

本比較例係先按照與比較例2完全相同的製備流程製得純銅鍍層，隨後再將其置於壓力為1×10^-7torr、溫度為400℃的環境中進行持溫退火1小時，最後冷卻至室溫即得到比較例3之純銅鍍層，其中，比較例3之純銅鍍層的平均厚度為300nm。

試驗例1：退火步驟對於銅銠鍍層之電阻率的影響

本試驗例選用製備例1之未經退火之銅銠鍍層、製備例2之未經退火之銅銠鍍層、比較例1之未經退火之純銅鍍層以及比較例2之未經退火之純銅鍍層進行測試。

在本試驗例中，先依照前述不同組別的製備流程分別製得相同的5組樣品(例如依照製備例1之製備流程製得5組相同之未經退火之銅銠鍍層)，再將前述不同組別中的5組樣品皆置於壓力為1×10^-7torr至1×10^-6torr的環境中，接著將不同組別中的5組樣品分別於400℃、450℃、530℃、600℃以及670℃的退火溫度下進行退火步驟，並測試各樣品於上述退火溫度下對應的電阻率，其結果如下表1以及圖1A至圖1D所示，其中，退火步驟的測試方式可分為於特定 溫度持溫退火1小時(圖1A以及圖1C)以及於特定溫度循環退火5個循環(圖1B以及圖1D)。於此，製備例1之5組樣品於前述不同特定溫度條件進行1小時持溫退火後，即分別對應製得實施例1至5之銅銠鍍層；製備例1之5組樣品於前述不同特定溫度條件進行5次循環之循環退火後，即分別對應製得實施例6至10之銅銠鍍層；製備例2之5組樣品於前述不同特定溫度條件進行1小時持溫退火後，即分別對應製得實施例11至15之銅銠鍍層；製備例2之5組樣品於前述不同特定溫度條件進行5次循環之循環退火後，即分別對應製得實施例16至20之銅銠鍍層。

由圖1A、圖1B以及表1可見，不論退火步驟選擇持溫退火還是循環退火，當經過溫度高於約340℃之退火步驟後，相較於比較例1，由製備例1製得之銅銠鍍層明顯有較低的電阻率，其中，當退火溫度大於或等於400℃且小於或等於670℃的範圍時，由製備例1製得之銅銠鍍層具有最低的電阻率；此外，由圖1A、圖1B以及表1中的結果亦顯示持溫退火相較於循環退火可獲得更低的電阻率。

再觀圖1C、圖1D以及表1，其亦分別與圖1A以及圖1B顯示出相似的結果，即經過溫度高於約340℃之退火步驟後，由製備例2製得之銅銠鍍層顯然有較低的電阻率，且當退火溫度大於或等於400℃且小於或等於670℃的範圍時，由製備例2製得之銅銠鍍層也具有最低的電阻率，其中，製備例2在溫度為670℃條件下進行持溫退火1小時後(即實施例15之銅銠鍍層)的電阻率約為2.7μΩ‧cm；此外，圖1C、圖1D以及表1中的結果同樣顯示持溫退火相較於循環退火可獲得更低的電阻率。

綜合圖1A至圖1D以及表1的結果可知，製備例1與製備例2由於含有特定含量的銠，因此在經過溫度大於或等於340℃且小於700℃的退火步驟製得銅銠鍍層後，具有明顯低於比較例1和比較例2的電阻率，其中，在退火溫度大於或等於400℃且小於或等於670℃時，可進一步獲得較低的電阻率(約為大於或等於2μΩ‧cm且小於或等於6μΩ‧cm)。

除此之外，本試驗例進一步將製備例1以及製備例2置於400℃以及450℃的條件下進行持溫退火，並將退火時間延長至200小時，以測試退火的時間對於銅銠鍍層之電阻率的影響，其結果如圖2所示。

由圖2的結果可見，不論製備例1與製備例2以400℃或450℃的溫度進行退火，當退火時間在大於或等於1小時且小於或等於200小時的範圍中時，其製得之銅銠鍍層之電阻率基本上維持不變，其中，製備例2於400℃進行退火和於450℃進行退火後呈現的結果相當近似，故於圖2中代表400℃的黑線與代表450℃的紅線幾乎重疊；相似地，製備例1於400℃進行退火和於450℃進行退火後呈現的結果也相當近似，故於圖2中代表400℃的綠線與代表450℃的藍線亦幾乎重疊。此外，製備例2在溫度為400℃以及450℃條件下進行持溫退火200小時後製得之銅銠鍍層的電阻率分別約為2.56μΩ‧cm以及2.5μΩ‧cm。由此可知，由製備例1以及製備例2製得之銅銠鍍層除了具有較低的電阻率之外，亦具有相當優異的高溫穩定性，即具有於高溫下防止銅銠鍍層發生氧化的特性。

試驗例2：退火步驟對於銅銠鍍層之附著力的影響

本試驗例選用製備例1之未經退火之銅銠鍍層、製備例2之未經退火之銅銠鍍層、比較例1之未經退火之純銅鍍層以及比較例2之未經退火之純銅鍍層進行比較測試。

本試驗例大致上採用與試驗例1相同的退火步驟條件，於不同溫度進行1小時的持溫退火，並依據ASTM D4541-02所規範之流程進行附著力測試，其結果如圖3所示，於此，所述附著力係指各鍍層對於矽基材之附著力。

由圖3之結果可知，製備例1與製備例2在退火溫度為0℃至600℃的範圍中進行退火步驟後製得之銅銠鍍層所具有的附著力皆明顯高於比較例1與比較例2，此外，於退火溫度高於400℃後可觀察到由製備例1與製備例2所製得之銅銠鍍層所具有的附著力可再進一步提升。其中，於進行退火前(即退火溫度為0℃)，製備例1之未經退火的銅銠鍍層的附著力約為17.8±0.02MPa，其約為比較例1之附著力的8至9倍，製備例2之未經退火的銅銠鍍層的附著力約為19.4±0.03MPa，其亦約為比較例2之附著力的8至9倍；而在600℃退火溫度的條件下，由製備例1所製得之銅銠鍍層(即實施例4)之附著力提升至約為38.3±0.02MPa，其約為比較例1之附著力(2.6±0.01MPa)的14至15倍，由製備例2所製得之銅銠鍍層(即實施例14)之附著力提升至約為44.5±0.03MPa，其亦約為比較例2之附著力(3.7±0.02MPa)的12至13倍。

由此可知，在未進行退火步驟前，製備例1以及製備例2由於含有特定含量範圍的銠，因此對於矽基材的附著力已遠高於比較例1以及比較例2，更進一步的，在經過退火步驟，尤其溫度範圍大於或等於400℃且小於或等於600℃的退火步驟後，由製備例1以及製備例2製得之銅銠鍍層的附著力更顯著地優於比較例1以及比較例2。

試驗例3：銅銠鍍層之穩定性測試

(1)經退火步驟後之晶相組成變化

本試驗例選用製備例2之未經退火的銅銠鍍層、實施例15之銅銠鍍層以及比較例3之純銅鍍層進行比較，並以X射線技術量測得到該等組別於繞 射角(2θ)為20°至100°之條件下的X射線繞射圖譜，其結果分別如圖4A至圖4C所示。

綜合比較圖4A以及圖4B可見，製備例2與實施例15所呈現出來的X射線繞射圖譜相當近似，且根據國際粉末繞射委員會(joint committee of powder diffraction standard，JCPDS)的繞射資料檔(Powder Diffraction File，PDF)編號87-0714的X光繞射圖譜可識別出銠的晶相、根據JCPDS之PDF編號04-0836的X光繞射圖譜可識別出銅的晶相，此外，圖譜中並無觀察到銅與銠反應後之化合物而產生的晶相，因此認為銅與銠之間並無反應發生。

由圖4A以及圖4B結果顯示製備例2之未經退火的銅銠鍍層在經過670℃持溫退火1小時製得實施例15之銅銠鍍層後，並未因高溫而發生氧化，故未於實施例15之X射線繞射圖譜中觀察到氧化物的晶相；反觀圖4C，其明顯可觀察到比較例3之純銅鍍層在經過400℃退火步驟後，因發生氧化而產生的銅氧化物(CuO)的晶相，此外，亦可觀察到銅擴散至矽基材而產生的Cu-Si的晶相。由此可知，實施例15之銅銠鍍層由於含有特定含量的銠，即便經過退火步驟仍不易氧化且晶相組成穩定，即表示本創作所製得的銅銠鍍層具有良好的抗氧化特性。

(2)漏電電流測試

本試驗例係選用比較例3以及實施例11進行比較，並進一步將比較例3之純銅鍍層以及實施例11之銅銠鍍層設置於一二氧化矽層的表面，且該二氧化矽層係設置於一矽基材上，據此得到比較例3之金氧半導體電容以及實施例11之金氧半導體電容，再於不同電場強度下測試該等組別的電流密度，其結果如圖5A所示。

由圖5A可知，於相同電場強度下，實施例11之金氧半導體電容所測得之電流密度皆遠低於比較例3之金氧半導體電容。舉例而言，於2百萬伏 特/公分(MV/cm)之電場強度下，實施例11之金氧半導體電容所測得的電流密度為7.53×10^-11安培/平方公分(A/cm²)，而比較例3之金氧半導體電容所測得的電流密度則高達1.6×10^-7A/cm²；此外，於圖5A中亦可觀察到當電場強度約超過2.7MV/cm時，比較例3之金氧半導體電容的電流密度呈現明顯的增加，被認為是銅擴散的現象所導致。

除此之外，再進一步於電場強度為2.7MV/cm之條件下，測試比較例3之金氧半導體電容與實施例11之金氧半導體電容的漏電流程度，其結果如圖5B所示。由圖5B可見，實施例11之金氧半導體電容的漏電流直到約為274200秒仍未急遽增加；然而比較例3之金氧半導體電容的漏電流則於1000秒時即急遽增加(如圖中虛線所標示處)，也就是說，於電場強度為2.7MV/cm之條件下，相較於比較例3之金氧半導體電容，實施例11之金氧半導體電容結構需要明顯更長的時間才會被破壞。

由此可見，實施例11之銅銠鍍層由於具有特定含量的銠，因此應用於金氧半導體電容中能有效降低漏電流的發生，即具有良好的穩定性與呈現較佳的電信性賴度。

(3)依時性介電層崩潰電壓(time dependence dielectric breakdown，TDDB)

本試驗例係選用比較例3以及實施例11進行比較，並進一步將比較例3之純銅鍍層以及實施例11之銅銠鍍層設置於一二氧化矽層的表面，且該二氧化矽層係設置於一矽基材上，據此得到比較例3之金氧半導體電容以及實施例11之金氧半導體電容，並探討該等組別的依時性介電層崩潰電壓，其結果如圖6所示。

如圖6所示，相較於比較例3之金氧半導體電容，在不同電場強度之測試條件下，實施例11之金氧半導體電容皆具有較長的使用壽命，顯示實 施例11之金氧半導體電容對依時性介電崩潰(TDDB)的信賴度較高。由此可見，實施例11由於具有特定含量之銠，因此應用於金氧半導體電容中對依時性介電崩潰(TDDB)能具有較比較例3之金氧半導體電容為佳的信賴度，即具有更長的使用壽命。

試驗例4：銅擴散深度測試

本試驗例選用比較例3以及實施例11進行比較。具體測試方式為先以硝酸移除矽基材上的鍍層，再以二次離子質譜儀(Secondary Ion Mass Spectrometry，SIMS)偵測銅擴散至矽基材中的深度，其結果如圖7所示。

由圖7的結果可見，實施例11於深度約為0.15微米(μm)處已經幾乎沒有偵測到銅，反觀比較例3則於深度約為0.4μm處才不再偵測到銅訊號，換言之，實施例11對於矽基材的銅擴散程度只有比較例3的一半。由此可證實，實施例11之銅銠鍍層由於含有特定比例的銠，確實能夠在未設置阻擋層的情況下仍有效地降低銅擴散至矽基材的擴散程度。

綜上所述，本創作之銅銠鍍層的製備方法透過於特定條件的濺鍍環境下進行共濺鍍步驟及退火步驟，製得含有特定含量範圍的銠元素之銅銠鍍層，進而能使所述銅銠鍍層具有更低的電阻率，並同時具有在未設置阻擋層的情況下有效降低銅擴散至基材中之功效；除此之外，以前述製法製得之銅銠鍍層更具有優異的穩定性，即良好抗氧化能力、低漏電流程度、使用壽命長及良好附著力之功效。

Claims (8)

1. 一種銅銠鍍層的製備方法，其包含以下步驟：步驟(a)：提供一真空濺鍍系統以及一基材；步驟(b)：通入一氬氣氣體至該真空濺鍍系統中，形成一濺鍍環境；步驟(c)：於濺鍍壓力大於或等於1×10^-3托耳且小於或等於1×10^-2托耳、以及濺鍍功率大於或等於150瓦且小於或等於200瓦之條件下，使用一銅靶材及一銠靶材於該濺鍍環境中進行一共濺鍍步驟，於該基材上形成一鍍層；以及步驟(d)：對該鍍層進行一退火步驟以得到該銅銠鍍層，其中，該退火步驟的溫度大於或等於400℃且小於或等於670℃，該退火步驟的時間大於或等於1小時；其中，以該銅銠鍍層的總原子數為基準，該銅銠鍍層中的銠含量大於或等於0.2原子百分比且小於或等於1.5原子百分比；該銅銠鍍層的平均厚度大於或等於8奈米且小於或等於300奈米。
2. 如請求項1所述之銅銠鍍層的製備方法，其中，步驟(c)包含利用一直流磁控濺鍍方式進行該共濺鍍步驟。
3. 如請求項1所述之銅銠鍍層的製備方法，其中，於步驟(c)中，該基材係於該共濺鍍步驟中持續繞一軸心旋轉。
4. 如請求項1至3中任一項所述之銅銠鍍層的製備方法，其中，該基材係由矽所製成，該基材之表面上設置有一二氧化矽層，且該銅銠鍍層係形成於該二氧化矽層上。
5. 如請求項1所述之銅銠鍍層的製備方法，其中，於步驟(d)中，該退火步驟的溫度大於或等於450℃且小於或等於670℃。
6. 如請求項1所述之銅銠鍍層的製備方法，其中，於步驟(d)中，該退火步驟為循環退火。
7. 如請求項6所述之銅銠鍍層的製備方法，其中，該循環退火之加熱速率大於或等於6℃/分鐘且小於或等於8℃/分鐘，該循環退火之冷卻速率大於或等於8℃/分鐘且小於或等於12℃/分鐘。
8. 如請求項6所述之銅銠鍍層的製備方法，其中，該循環退火之循環次數大於或等於4次且小於或等於6次。

Images