TWI795596B

TWI795596B - 特徵化高介電係數電介質之方法及其光學系統

Info

Publication number: TWI795596B
Application number: TW108133889A
Authority: TW
Inventors: 菲利浦Ｃ阿德爾; 哈利Ａ亞特華德
Original assignee: 加州理工學院
Priority date: 2015-10-05
Filing date: 2016-09-30
Publication date: 2023-03-11
Also published as: TW201723467A; TWI715638B; TW201947210A

Abstract

本發明係關於一種光學特徵化半導體結構之方法，該半導體結構包含一半導體，與一形成於該半導體表面之高介電係數介電層，其中於該高介電係數介電層中形成電子陷阱。該方法包含提供一入射光至該高介電係數介電層，及量測不同於該入射光頻率之光線的一非線性光譜。該非線性光譜包含具有不同之強度變化速率之一第一時間相依性區域與一第二時間相依性區域。該方法進一步包含基於「從該非線性光譜測得之該第一時間相依性區域之一第一時間常數或該第二時間相依性區域之一第二時間常數或其組合」，測定該高介電係數介電層中該些電子陷阱的濃度。

Description

特徵化高介電係數電介質之方法及其光學系統

發明係關於一種特徵化半導體結構之方法及其光學系統，特別地，更係關於一種高介電係數電介質之特徵化方法。

隨著互補金屬氧化物半導體(complementary metal-oxide-semiconductor,CMOS)技術不斷演進，市場對於金屬氧化物半導體(MOS)電晶體之各種元件的性能需求也不斷提高，其中一種此類元件便是MOS電晶體的閘介電層。由於以熱生長二氧化矽為基材製成之閘介電層的物理厚度不斷變薄，已產生無法接受的電流洩漏。為解決電流洩漏的問題，業界以致力於研究將高介電係數(高-k)介電層應用在繼承MOS中以二氧化矽為基材的閘介電層。以相同厚度的介電層來說，較高的介電係數能提供電介質較高的閘極電容。藉由使用高-k電介質，在維持相同電容的情況下，閘介電層的厚度能夠增厚，以減少洩漏流電量。目前已研發出許多高-k介電層用以繼承二氧化矽為基材的閘介電層，包括(例如)以氧化鋁(Al₂O₃)以及二氧化鉿(HfO₂)為基材的高-k介電層，由於這兩種物質不只介電係數高，且在與矽接觸時具有一定程度的熱穩定性，故此兩種材質是目前相當熱門的材質。

儘管對高-k電介質有必要的需求，但高-k介電層的某些電學性質，使其應用在高階MOS電晶體時仍具有相當的挑戰與困難。一些結構上的缺陷如固定負電荷、界面狀態和電荷陷阱中心，皆會影響該高-k介電層的特徵表現與良率，如負偏壓溫度不穩定性、閾值電壓偏移與閘極漏電等，進而限制其應用。為了進一步的研究、開發與製造，能夠用於快速、定量化且非破壞性地特徵化高-k電介質之結構缺陷的系統與方法便愈發重要。現有的特徵化技術皆有其缺點存在：特徵化電學性質的方式如電容與電壓(CV)、電流與電壓(IV)的量測，大部分皆使用已被製造生產的儀器結構進行，這些方式不僅費時，且很難導入生產過程；而某些特徵化物理及光學性質的方式如X射線電子能譜(XPS)、二次離子質譜法(SIMS)、紅外線光譜(FTIR)與光學吸收/發散光譜等，雖可用化學或光學性質特徵化部分的結構缺陷，但該等方法不一定能表現其電活性缺陷，而可能引起無法預期之設備或良率的問題。除上述缺點之外，許多檢測方式不僅具有破壞性，更有費時、難以導入生產過程等問題。為解決上述問題與缺點，本發明提供一種能夠量化、快速、非破壞性且易於導入生產過程之特徵化高-k電介質的方法。

在一方面，本發明之一種特徵化一半導體結構的方法包含：提供一半導體結構，該半導體結構包含一半導體與一形成於該半導體表面之高介電係數介電層，其中該高介電係數介電層具有多數形成於其中的電子陷阱。本發明之方法另外包括：使一具有入射能量之入射光至少部分穿透該高介電係數介電層，並至少部分入射能量被該半導體吸收。該入射能量足以使部分電子從該半導體轉移至該些電子陷阱，並暫時被該些電子陷阱困住。該入射能量足以使該些電子暫時填充該些電子陷阱，並產生一具能量之光線，該光線之能量不同於該入射能量，且該光線之產生係基於非線性光學效應。本發明之方法另外包括：量測從該具有不同於該入射能量之能量的光線產生之光譜，其中該非線性光譜包含一第一時間相依性區域與一第二時間相依性區域，該第一時間相依性區域係以相較於該第二時間相依性區域不同地速率改變強度。該方法進一步包含從該光譜測定得該第一時間相依性區域之一第一時間常數或該第二時間相依性區域之一第二時間常數或其組合，並從該第一時間常數或該第二時間常數或其組合，測定該高介電係數介電層中該些電子陷阱的濃度。

在另一方面，本發明之一特徵化一半導體結構的方法包含：提供一包含一半導體基體之半導體結構，及一形成於該半導體基材表面之高介電係數介電層，其中該高介電係數介電層設有多數形成於其中的電子陷阱。本發明之方法另外包括：使一具有入射能量之入射光至少部分穿透該高介電係數介電層，且至少部分入射能量被該半導體基體吸收，其中該入射能量足以使部分電子從該半導體基體轉移至該些電子陷阱並暫時被該些電子陷阱困住。該入射能量足以使該些電子暫時填充該些電子陷阱，並產生倍頻效應(harmonic generation,SHG)。該方法進一步包含量測由該倍頻效應產生的二次諧波光譜，其中該二次諧波光譜包含一第一時間相依性區域與一第二時間相依性區域，其中該第一時間相依性區域之強度變化率較該第二時間相依性區域快。本發明之方法更進一步包含從該二次諧波光譜測定得該第一時間相依性區域之一第一時間常數，或該第二時間相依性區域之一第二時間常數或其組合，並從該第一時間常數或該第二時間常數或其組合，測定該高介電係數介電層中該些電子陷阱的濃度。

在另一方面，本發明之一特徵化一半導體結構的系統包含一光源，該光源可發射一具有入射能量之入射光，其中該入射光有至少部分係穿透一形成於一半導體基體表面的高介電係數介電層，且至少部分係被該半導體基體吸收，其中該高介電係數介電層具有多數形成於其中的電子陷阱。該入射能量足以使部分電子從該半導體結構轉移至該些電子陷阱，並暫時被該些電子陷阱困住。該入射能量足以使該些電子暫時填充該些電子陷阱，並產生一具能量之光線，該光線之能量不同於該入射能量，且該光線之產生係基於非線性光學效應。該系統進一步包含一感測器，用以偵測該光線之光譜，其中該光譜係非線性光譜，該光譜包含一第一時間相依性區域與一第二時間相依性區域，其中該第一時間相依性區域之強度變化速率較該第二時間相依性區域快。該系統進一步包含一電子裝置，用以測定得該第一時間相依性區域之一第一時間常數，或該第二時間相依性區域之一第二時間常數或其組合，並從該第一時間常數或該第二時間常數或其組合，測定該高介電係數介電層中該些電子陷阱的濃度。

在另一方面，本發明之一特徵化一半導體結構的系統包含一光源，該光源可發射一具有入射能量之入射光，其中該入射光有至少部分係穿透一形成於一半導體基體表面的高介電係數介電層，且至少部分係被該半導體基體吸收，其中該高介電係數介電層設有多數形成於其中的電子陷阱。該入射能量足以使部分電子從該半導體基體轉移至該些電子陷阱，並暫時被該些電子陷阱困住。其中該入射能量足以使該些電子暫時填充該些電子陷阱，並產生倍頻效應。該系統進一步包含一感測器，用以偵測由該倍頻效應產生之二次諧波光譜，其中該二次諧波光譜具有一第一時間相依性區域與一第二時間相依性區域，且其中該第一時間相依性區域之強度變化速率較該第二時間相依性區域快。該系統更進一步包含一時間常數測定單元，用以從該二次諧波光譜測定得該第一時間相依性區域之一第一時間常數，或該第二時間相依性區域之一第二時間常數或其組合，並從該第一時間常數或該第二時間常數或其組合，測定該高介電係數介電層中該些電子陷阱的濃度。

100:方法

104、108、112、116、120:步驟

200a:系統

200b、200c:能帶示意圖

202:半導體結構

204:半導體基體

208:界面層

212:高介電係數介電層

216:光源

220:入射光

224:反射光

228:二次諧波光

232:感測器

238a、238b:箭號

240:電子

242:箭號

244:電洞

246:時間常數測定單元

248:電子陷阱

250:電子陷阱濃度測定單元

260:電子裝置

400:二次諧波光譜示意圖

404:二次諧波光譜

408、412:二次諧波訊號

404a:第一時間相依性區域

404b:第二時間相依性區域

500、600、700、800:圖表

504:實施例之二次諧波光譜

508:模式配適度

604、608、704、712:樣品之二次諧波光譜

604a、608a、704a、712a:第一時間相依性區域

604b、608b、704b、712b:第二時間相依性區域

圖1係以倍頻效應特徵化高介電係數電介質之結構缺陷的方法流程圖。

圖2A係以倍頻效應特徵化高介電係數電介質之結構缺陷的系統示意圖。

圖2B、2C係圖2A之半導體結構在圖1之不同實施階段的能帶示意圖。

圖3係以倍頻效應量測時間常數與結構缺陷之濃度的二次諧波光譜示意圖。

圖4係以實驗性二次諧波光譜測定時間常數及該高介電係數電介質結構缺陷之濃度與一光譜模型重疊比較的實施例。

圖5、6係以倍頻效應測定不同樣品的時間常數與高介電係數電介質結構缺陷之濃度的實施例。

圖7係實施例中高介電係數電介質之厚度與時間常數的關係圖。

本發明所提供之實施例係用以解決市場對於能夠較快速、非破壞性且易於導入半導體裝置之製造過程並量化高介電係數電介質之電活性結構特徵或電子陷阱的特徵化技術之需求。特別地，以下之具體實施例係利用雷射光在固體中引發的非線性光學效應。

當光線在一固體中傳播，該光線的電磁波會與該固體的偶電極產生交互作用，進而產生非線性光學效應，其中該偶電極係由該固體的原子核與電子所產生。該光線的電磁波與該固體的偶極子產生交互作用使其產生振動後，產生振動的偶極子即成為一個會產生電磁波的源頭。當振動的幅度很小，偶極子發出的電磁波會與入射光有相同的頻率。在本發明的一些實施例中，當入射光的輻射照度夠高，輻射照度與震動幅度會轉變為非線性的關係，使振動的偶極子產生特定頻率的諧波，即所謂的倍頻或二次諧波。當入射光地輻射照度繼續提高，甚至可能產生更高階的頻率效應。電極化(或單位體積的偶極矩)P可以外加電場E的冪級數展開式表示為：P=ε ₀(χE+χ ₂ E ²+χ ₃ E ³+...)。 [1]

在方程式[1]中，χ係線性敏感度，χ₂、χ₃...係非線性光學常數。將外加電場E以電磁波的正弦函數E=E ₀sinωt表示，方程式[1]即可改寫為：

在方程式[2]中，2ω代表一頻率係兩倍入射頻率的電磁波。當外加電場相對提高，例如使用雷射，2ω的大小就相對變得顯著。第二諧波可在非中心對稱性的固體中被觀察到。在對稱的固體中，一外加電場會使偶極子產生大小相同但方向相反的極化，導致整體的淨極化很微弱，甚至沒有淨極化產生。因此，某些中心對稱性的半導體，例如：矽，便無法產生倍頻效應。然而，在本發明所提供的實施例中，通過半導體與介電層界面的電場可導致倍頻效應的產生。

以倍頻效應特徵化高介電係數電介質中電子陷阱的方法與系統

參考圖1，係例舉說明根據本發明之實施例利用倍頻效應特徵化高介電係數電介質中結構缺陷的方法100。參考圖2A，係例舉說明搭配方法100而架設的系統200a。更清楚地，參照圖2A詳細說明根據本發明實施例中的各個光學元件。

參考圖1，方法100包含步驟104，提供一半導體結構，該半導體結構包含一半導體基體與一形成於該半導體基體表面的高介電係數介電層，其中該介電層中具有多數形成於其中的電荷載流子陷阱。方法100又包含步驟108，將一具有入射能量之入射光至少部分穿透該高介電係數介電層，且至少部分被該半導體基體吸收。在本發明的實施例中，該入射能量足以使部分電子由該半導體基體轉移至電子陷阱中並暫時被電子陷阱困住。此外，該入射能量足以使該些被電子暫時填充的電子陷阱產生倍頻效應。方法100又包含步驟112，量測由該倍頻效應所產生的二次諧波光譜，該二次諧波光譜包含一第一時間相依性區域與一第二時間相依性區域，其中該第一時間相依性區域的強度變化速率較該第二時間相依性區域快。方法100進一步包含步驟116，從該二次諧波光譜測定該第一時間相依性區域之一第一時間常數，或該第二時間相依性區域之一第二時間常數或其組合；以及步驟120，從該第一時間常數或第二時間常數或其組合，測定該高介電係數介電層中該些電子陷阱的濃度。

圖2A例舉說明一用於特徵化高介電係數電介質之結構缺陷的系統200a。參照圖2A，該系統200a包含一半導體結構202，該半導體結構202包含一半導體基體204，與一形成於該半導體基體202表面的高介電係數介電層212，其中該高介電係數介電層212具有形成於其中被用來特徵化之電活性結構缺陷，或稱電子陷阱248。

如本發明提供的實施例，該半導體基體204包含，但不限於一N型或一P型的半導體基體，其中該半導體基體可由第四族元素(如碳、矽、鍺或錫)或由第五族元素形成的合金(如矽鍺合金、矽鍺碳合金、碳化矽、矽化錫、矽錫碳合金、鍺錫合金等)；第III、V族化合物之半導體材料(如砷化鎵、氮化鎵、砷化銦等)或第III、V族元素形成的合金；第II、IV族半導體材料(如硒化鎘、硫化鎘、硒化鋅等)或第II、IV族之合金為材料。

根據本發明的一些實施例，半導體基體204可係一半導體或一絕緣體，如矽絕緣體基體(SOI)。矽絕緣體基體基本包含一在矽中間夾入一絕緣體的結構。上述的結構許多係用一絕緣層如埋入一二氧化矽層的方式與支撐基體隔離。其中，根據本發明提供的實施例，許多結構可至少在表面或靠近表面的區域形成一晶膜層。

如本發明的一些實施例，半導體結構202可進一步作為一具有許多區域的中間裝置，如作為方法100(參照圖1)串連特徵化步驟的一部分，甚至加工成一具功能的金屬氧化物半導體電晶體。如上述實施例，該半導體結構202可包含摻雜區域，例如在進一步加工時產生的重摻雜區域，以作為一具功能的金屬氧化物半導體電晶體或其他裝置中的源極和/或汲極區。該半導體結構202可能進一步包含隔離區，如淺溝隔離區。在其他實施例中，由於該半導體結構202有一高介電係數介電層212形成於其上，除了可用以特徵化其結構缺陷，更可作為一監測結構，例如監測製造工具或生產線的狀況。

參考圖2A，雖然該半導體結構202係一平面結構，但實施方式並不限於此。例如該半導體結構202可包含一具有隔離區的半導體基體204與一鰭狀半導體結構垂直突出於該些隔離區，以進一步加工成鰭狀電場效應電晶體(FinFETs)。在這些實施例中，高介電係數介電層212可環繞在該鰭狀半導體結構外。

本發明所揭露之高介電係數介電層係指介電係數較二氧化矽高的介電材料。根據實施例，該高介電係數介電層212的介電係數k可能大於4、大於8或大於15。根據本發明之各種實施例，高介電係數介電層212的材質可為氮化矽、氧化鉭、鈦酸鍶、氧化鋯、二氧化鉿、氧化鋁、氧化鑭、氧化釔、矽氧化鉿與氧化鑭鋁(包含上述物質的非化學計量形式與各種混合物)，以及其組合物、堆疊物或奈米層疊...等。

參考圖2A，在半導體基體204與高介電係數介電層212之間有一界面層208。當該高介電係數介電層212係以二氧化鉿製成，且該半導體基體204係一矽基體，該界面層208可由矽氧化物或矽氧化鉿...等製成。該界面層208可透過氧氣前驅物在生成該高介電係數介電層212時擴散至高介電係數電介質與基體之界面和/或過量氧原子在該高介電係數介電層212生成時或生成後在該高介電係數介電層212中以體擴散方式不經意產生。在一些實施例中，該界面層208可為一刻意形成之二氧化矽層，用以抑制界面氧化物的自發成長，和/或提供該界面層較佳的性能控制並提供二氧化鉿較穩定的成核作用。本發明的實施例包含但不限制於此。在一些實施例中，界面層208是可省略的。

如本發明的實施例，該高介電係數介電層212設有多數形成於其中，可使用本發明之方法與系統特徵化之結構缺陷，或稱電子陷阱248。該些結構缺陷可為點缺陷，如高介電係數介電層212中缺失或額外的電子。例如，當該高介電係數介電層212係以氧化物或氮氧化物製成，該些電子陷阱248可包含氧空位，以對應缺失的氧原子；或是間隙氧原子，對應額外的氧原子。若該些電子陷阱248包含氧空位，該些電子陷阱可能帶電或係電中性。例如，二氧化鉿中的氧空位有五種電荷狀態，分別係+2、+1、0、-1和-2。

參考圖2A，系統200a包含一光源216，該光源216可係一包含雷射、一燈泡和/或發光二極體的第一光源，其配置能引導一具有入射能量hν₁的入射光220至該半導體結構202並在瞄準時進一步穿透該界面層208。該光源216進一步配置成能使該入射光220至少部分被該半導體基體 204吸收並將能量傳給該半導體基體204，以於其中引發彈性或非彈性過程。更進一步，該光源216係發射一單色入射光220，且該部分穿透的入射光220具有足夠的入射能量使電荷載子(如電子)至少部分從該半導體基體204轉移至該些電子陷阱248中並暫時被該些電子陷阱248困住，得到一捕獲截面積σ。

在一些實施例中，該光源216可提供一適當的波長範圍，使該些電子陷阱248容易被該些電子暫時填充，並產生一光線；其中該光線的能量不同於該入射光220之入射能量hν₁，該光線的產生係基於非線性光學效應。在一些實施例中，該光源216可能提供波長範圍為700-2000奈米，峰值功率約為10千瓦至1吉瓦的光源。

在一些實施例中，該光源216可提供一適當的強度或功率濃度範圍，使該些電子陷阱248容易被該些電子暫時填充，並產生一光線；其中該光線的能量不同於該入射光220之入射能量hν₁，該光線的產生係基於非線性光學效應。在一些實施例中，該光源216可能提供一平均供率介於10毫瓦至10瓦左右，或介於約100毫瓦與約1瓦之間，例如300毫瓦。

參考圖2A，在一些實施例中，該具有入射能量之入射光220足以使該些電子陷阱被電荷載子填充，並產生倍頻效應。如前述，倍頻效應可在非中心對稱的固體中被觀察到。不詳述任何科學原理，即使該半導體基體204係中心對稱，如一具有菱形立方結構的矽，根據方程式[3]：I ^2ω(t)=|χ ₂+χ ₃ E(t)|²(I ^ω)²， [3]當形成於該半導體基底204表面的介電層設有電子陷阱248，淨極化便可通過半導體/電介質的介面產生。在方程式[3]中，I^ω與I^2ω分別係基礎與倍頻效應的信號強度，χ₂、χ₃分別係二階與三階的磁化率，E(t)係穿過界面的電場。由於至少部分結構缺陷或陷阱被電荷載子(如電子)填充，倍頻效應便得以產生。其中該二次諧波光228的頻率係入射光220的兩倍。

參考圖2A，在一些實施例中，系統200a進一步包含一感測器232，用以量測由該具有兩倍於該入射光220的能量之二次諧波光228所產生的二次諧波光譜，並進一步量測或濾出與入射光220具有相同能量的反射光224。該感測器232可為一光電放大管、電耦合照相裝置、崩潰感測器、光電二極體感測器、條紋攝影機和矽感測器，或其他類型的感測器。

在本發明的實施例中，雖然光源216係一單一光源，同時作為致動器與探測器以產生並量測二次諧波光228，但並不限於此。在其他實施例中，可同時提供一分離的第二光源(並未標示在圖式中)，該第二光源可係一雷射或一燈泡。在這些實施例中，該光源216可作為致動器或探測器，第二光源則可相對光源216作為探測器或致動器。在一些實施例中，第二光源可提供波長範圍為約80-約800奈米，平均供率介於約10毫瓦至10瓦的光。

雖未明標於圖式中，系統200a可包含其他光學元件。例如該系統200a可包含：一光子計數器；一反射或折射濾波器，可選擇性地過濾二次諧波訊號；一稜鏡，可從較強的多階反射之主光束中分離較弱的二次諧波訊號；一繞射光柵或一薄膜分光器；一用來聚焦與準直的光束；一濾色輪、變焦透鏡和/或偏光器。

如上述關於圖2A中其他光學元件的敘述與其變化組合，在US 14/690,179“Pump and Probe Type Second Harmonic Generation Metrology”(2015.04.17)、US 14/690,256“Charge Decay Measurement Systems and Methods”(2015.04.17)、US 14/690,251“Field-Based Second Harmonic Generation Metrology”(2015.04.17)、US 14/690,279“Wafer Metrology Technologies”(215.04.17)與US 14/939,750“Systems for Parsing Material Properties From Within SHG Signals”(2015.11.12)中皆有描述。以上文獻皆以參考文獻的方式併入本發明。

系統200a進一步包含電子裝置或一時間常數測定單元246，用以從該二次諧波光譜測定該第一時間相依性區域之第一時間常數τ1，或該第二時間相依性區域之第二時間常數τ2或其組合，其中該第一時間常數τ1至少與該些電子陷阱248困住電子的速率有關，該第二時間常數τ2至少與該些電子陷阱248釋放電子的速率有關。

該系統200a進一步包含電子裝置或一電子陷阱濃度測定單元250，用以從該第一時間常數τ1或該第二時間常數τ2或其組合測定該高介電係數介電層212中電荷載子陷阱的濃度。

時間常數測定單元246與電子陷阱濃度測定單元250可係一電子裝置260的一部分，該電子裝置260可能係一計算裝置，例如一可程式化邏輯電路(FPGA)，特別適合用來實施本發明所揭露之方法，如下文所述。該電子裝置260可為一計算裝置、一電腦、一平板電腦、一微處理器或一可程式化邏輯電路。該電子裝置260包含一處理器或一處理電子，可執行一或多個軟體模組。除了執行操作系統，該處理器更可用來執行一或多個軟體應用程式，如網頁瀏覽器、電話應用、電子郵件程式或任何其他軟體應用程式。該電子裝置260可透過執行一機器可讀的非暫時存取記憶體(如隨機存取記憶體RAM、唯讀記憶體ROM、電子抹除式可複寫唯讀記憶體EEPROM等)中的指令實施本發明所揭露之方法。該電子裝置260可包含一顯示裝置和/或一使用者圖形介面與使用者互動。該電子裝置260可透過網路介面與一或多個裝置通信。網路介面可包含發射器、接收器和/或收發器，透過有線或無線方式連接進行通信。

圖2B係例舉說明系統200a(參考圖2A)中半導體結構202的能帶圖200b。更精確地，能帶圖200b係對應量測該二次諧波光譜的初始階段，如該二次諧波光譜的第一時間相依性區域。

在能帶圖200b中，高介電係數介電層212設有如上述可能為點缺陷的結構缺陷或電子陷阱248(以分佈曲線表示)。該些電子陷阱248的能極分佈可能係圍繞一峰值，或具有中心能階E_τ。在一些實施例中，該些電子陷阱248可能分布在該高介電係數介電層212地整個厚度中；在另一些實施例中，該缺陷可能局部集中，例如當沒有界面層208存在時，分佈會集中在高介電係數介電層212與半導體基體204的交界處；而例如有界面層208存在時，則會集中在高介電係數介電層212與界面層208的交界處。在一些實施例中，該些電子陷阱248係用來困住從半導體基體204轉移出的電子。

如上述，當具有入射能量hν₁的入射光220穿透高介電係數介電層212與界面層208時，該入射能量會有部分被半具有一導帶邊緣(CB_SUB)與一價帶邊緣(VB_SUB)的導體基體204吸收。

在一些實施例中，當半導體基體204係無摻雜、相對淡摻雜(如低於1*10¹⁴/cm³)或p摻雜時，導帶中的電子濃度可能相對較低。在這些實施例中，可選擇入射光220的入射能量hν₁，使hν₁較半導體基體204的能帶間隙高出至少0.1eV或至少0.3eV，如此半導體基體204中能產生電子240和/或電洞244，轉移至高介電係數界電層212後被電子陷阱248困住。例如當半導體基體204係以矽製成，該入射光220的入射能量hν₁較矽的能帶間隙1.12eV(1110奈米)高，以使足夠的電子240填充於該導帶中。舉例來說，該入射光的能量可能為1.2eV，甚至更高。

另一方面，在一些實施例中，若半導體基體204係相對高摻雜的n摻雜(如高於1*10¹⁴/cm³)，則該入射能量hν₁不能高於該半導體基體204的能帶間隙。相對的，由於該半導體基體204的導帶已經被該些電子240填充，該入射光220的入射能量hν₁需將額外的能量傳給填充在導帶中的電子，使電子能轉移至高介電係數界電層212中並被電子陷阱248困住。

一旦半導體基體204的導帶被電子填充，該些電子240便會穿透界面層208，並/或至少部分穿透該高介電係數介電層212的厚度，被電子陷阱248困住，如箭號238a所示。

電子240可經由穿隧方式(如直接穿隧或陷阱輔助穿隧)，從半導體基體204的導帶轉移至電子陷阱248之能量分佈的能階。電子的直接穿隧係一量子力學的現象，其可能受物理障礙的厚度、電子需穿隧的高度以及其他因素影響，當潛在的障礙厚度和/或高度較低，穿隧的機率便會相對提高。一般來說，在初始狀態(在半導體基體204中)穿隧的機率會較在最終狀態(在高介電係數介電層212中)高。當位於半導體基體204中電子240的能階相對較高，且未落於該些電子陷阱248的能階時，便可能在穿隧之前先發生熱弛緩的現象，如箭號242所示。然而電子的轉移除了穿隧尚有其他機制，如普爾-夫倫克爾轉移效應、Fowler-Norheim隧道效應、熱離子放射以及其他機制。

在一些實施例中，為了使電子大量從半導體基體204內部，穿隧至高介電係數介電層212之結構缺陷或電子陷阱248中，高介電係數介電層212的厚度，或高介電係數介電層212與界面層208組合後的厚度係不超過5奈米、不超過4奈米或不超過3奈米，以使電子240能通過該高介電係數介電層212和界面層208(如有界面層208存在)的一部分，到達位於高介電係數介電層212中的結構缺陷或電子陷阱248。再者，穿隧基本上會在量測二次諧波光譜間，例如在少於30秒、少於1秒或少於1毫秒的時間內產生。此外，當成為金屬氧化物半導體電晶體製造過程的一部分，高介電係數介電層212或高介電係數介電層212與界面層208組合後有效的氧化物厚度(EOT)係介於約0.5-3奈米、0.5-2奈米或0.5-1奈米之間。

進一步說明，為了使電子有機會到達高介電係數介電層212中的結構缺陷或電子陷阱248並被困住以實施本發明所揭露的方法，電子陷阱248的缺陷能分佈需與導帶邊緣充分重疊。在本發明的實施例中，電子陷阱248之缺陷能的不同波峰或能量中心E_τ，係少於約2eV、少於約1eV或少於約0.5eV。在一些其他實施例中，E_τ係介於該高介電係數介電層212之導帶與該半導體基體204之導帶之間。

參考圖2B，在該些結構缺陷或電子陷阱248被電子240填充之前，會產生相對微弱的倍頻效應，發出大部份光子皆具有與入射光220相同的能量hν₁的反射光224。

圖2C係系統200a(參考圖2A)中半導體結構202的能帶示意圖200c。更精確地，能帶圖200c係對應量測該二次諧波光譜的後期階段，如該二次諧波光譜的第二時間相依性區域。

圖2C係例舉說明圖2A中系統200a的能帶示意圖200c。更精確地，該能帶示意圖200c相較於能帶圖200b(參考圖2B)，係對應電子240開始從結構缺陷或電子陷阱248中被釋放的後期階段。在一些實施例中，當大量電子240被電子陷阱248困住，使利於電子240反向穿隧的電場得以建立，顯著的電子釋放也隨之產生，如箭頭所示。

當電子陷阱248大部分被電子240占據，會產生顯著的倍頻效應，發出能量為入射光220兩倍的二次諧波光228，同時產生能量與入射光220相同的反射光224。

由於二次諧波的訊號較反射光束微弱，如何提高二次諧波的訊雜比便相當重要。其中一種減低雜訊的方法是積極冷卻感測器。冷卻可減少因熱雜訊產生的假陽性光子感測。此方法可以低溫流體如液態氮/氦或固體冷卻，如以帕耳帖裝置的方式達成。

從二次諧波光譜測定時間常數與電子陷阱的濃度

參考圖1，方法100包含在步驟112量測一二次諧波光譜之後的步驟116從該二次諧波光譜測定一與電子240被電子陷阱248困住的速率相關的第一時間常數、一與電子240從電子陷阱248中被釋放的速率相關的第二時間常數(參考圖2A-2C)或其組合。

圖3係一些實施例中用來測定時間常數與電子陷阱濃度的二次諧波光譜示意圖400。二次諧波光譜404中包含一時變相對快速但照射時間相對短暫的第一時間相依性區域404a與一時變相對緩慢但照射持續時間較長的第二時間相依性區域404b。

該第一時間相依性區域404a可對應至二次諧波光譜404的一部分。如前述，其中該部分的二次光譜訊號係由因被電子240填充而提高之電子陷阱248的濃度所主導(如圖2A、2B)，因此二次諧波的訊號強度以相對較快的速度增強(以第一時間常數τ₁特徵化)。在此狀態下，因電子240被電子陷阱248釋放而產生之電子陷阱濃度減低的效應(如圖2C所示)相對較低。

相反地，第二時間相依性區域404b所對應之二次諧波光譜404的部分，不再由因被電子240填充而增加之電子陷阱248的濃度所主導(如圖2A、2B)。在此狀態下，因電子240被電子陷阱248釋放而產生之電子陷阱濃度減低的效應相對較大(如圖2A、2C)，使二次諧波光譜的成長相對緩慢(以第二時間常數τ₂特徵化)。

在一些實施例中，二次諧波光譜404中的第一時間相依性區域404a及第二時間相依性區域404b的二次諧波訊號，係與被電子240填充之結構缺陷的濃度成正比，並具有對數時間相依性。該對數時間相依性可為一電子陷阱248與高介電係數介電層/半導體基體介面的距離，或與高介電係數介電層/界面層介面(當有界面層存在時)的距離相關的函數。如前面圖2B、2C所述，當穿隧距離增加，電子轉移的機率減低，電子被困住與釋放的速率也因此增加。由於二次諧波的訊號強度直接與被電子填充之電子陷阱的濃度成正比，第一時間相依性區域404a與第二時間相依性區域404b中因電子陷阱248被電子240填充而產生的二次諧波訊號之有效的時間相依性可表現為：

在方程式[4]、[5]中，I₁(t)與I₂(t)分別係二次諧波光譜404中第一時間相依性區域404a與第二時間相依性區域404b的強度，τ₁與τ₂分別係相對應區域的第一、第二時間常數。整體的二次諧波光譜404可表示為一和式：

τ₁與τ₂可由分別近似兩區域404a、404b中近乎獨立的二次諧波訊號408與412得到，如圖3。

由電子陷阱之填充所主導的τ₁可表示為：

在方程式[7a]中，σ_t係捕獲截面積，ν_th係電子的熱速度，n_c(x,t)係電子從矽基體轉移(如穿隧)至高介電係數電介質中的濃度。σ_t與ν_th的值可由獨立的理論或實驗測得。如上述，n_c(x,t)係與電子從半導體基體穿隧(如直接穿隧)至分佈在高介電係數介電層中之電子陷阱的機率有關。由於穿隧效應係一量子力學的現象，其可能受物理障礙的厚度、電子需穿隧的高度以及其他因素影響，故n_c(x,t)受許多因素影響，包含入射光的能量與強度。當入射光的能量與強度足以使幾乎所有高介電係數介電層中的電子陷阱皆捕獲電子，即可測得幾乎飽和的二次諧波光譜。例如當入射光的能量足以使大部分電子從半導體基體轉移至能量較高的電子陷阱中，且當入射光的強度足以使電子陷阱迅速被填充，所有的結構缺陷基本上都能在開始有電子被釋放前捕獲電子。在此情況下，可獲得一飽和的二次諧波光譜。並非如圖3中所示之二諧波光譜400具有一持續時間較短、時間相依性相對快速的第一時間相依性區域404a，與一持續時間較長但時間相依性相對緩慢的第二時間相依性區域404b，一飽和的二次諧波光譜具有一持續時間較短、時間相依性相對快速的第一時間相依性區域與一時間相依性為常數的第二時間相依性區域。亦即，一飽和的二次諧波光譜會有與圖3中反卷積的二次諧波光訊號408相似的圖形。在此情況下，方程式[7a]可表示為：

在方程式[7b]中，N_t係介電係數介電層中被填充之電子陷阱與未被填充之電子陷阱的總濃度。在一些實施例中，基於完全填充的N_t與二次諧波強度的定量相關性，N_t可由τ₁單獨獲得。

不同的結構缺陷會導致不同的τ₁與τ₂。許多實施例皆可量測或提取各時間常數的範圍。例如時間常數的範圍可係0.1飛秒至1飛秒之間、1飛秒至10飛秒之間、10飛秒至100飛秒之間、100飛秒至1皮秒之間、1皮秒至10皮秒之間、10皮秒至100皮秒之間、100皮秒與1奈秒之間、1奈秒與10奈秒之間、10奈秒與100奈秒之間、100奈秒與1微秒之間、1奈秒至100微秒之間、100微秒至1毫秒之間、1微秒至100毫秒之間、100微秒與1秒之間、1秒至10秒之間、10秒至100秒之間，或者更長，或者更短。相同地，探測器與致動器之間或致動器與探測器之間的延遲時間Δ可介於0.1飛秒至1飛秒之間、1飛秒至10飛秒之間、10飛秒至100飛秒之間、100飛秒至1皮秒之間、1皮秒至10皮秒之間、10皮秒至100皮秒之間、100皮秒與1奈秒之間、1奈秒與10奈秒之間、10奈秒與100奈秒之間、100奈秒與1微秒之間、1奈秒至100微秒之間、100微秒至1毫秒之間、1微秒至100毫秒之間、100微秒與1秒之間、1秒至10秒之間或10秒至100秒之間。時間常數亦可能落於上述範圍之外。

儘管電子陷阱的總濃度N_t可從一些二次諧波光譜(如一飽和的光譜)並基於方程式[7a]獲得，獲得N_t的方法並不限於此。參考圖1，方法100在測定τ₁與τ₂(如上述)之後，進一步包含步驟120從第一時間常數或第二時間常數或其組合，測定高介電係數介電層中電子陷阱的濃度。在一些實施例中，電子陷阱的濃度可由偏微分方程式測定：

在方程式[8]中，n_t(x,t)係高介電係數介電層中被填充之電子陷阱濃度的曲線，N_t係電子陷阱的總密度。參考圖3，基於從二次諧波光譜測得的τ₁與τ₂，n_t(x,t)與N_t的一個值可經由如以有限差分法數值求解測定，其他n_t(x,t)與N_t係作為輸入值。如實施例，將n_t(x,t)作為輸入值，以有限差分法數值求解微分方程式[8]，即可測得電子陷阱的總密度N_t，例如將穿過高介電係數介電層厚度不同的n_t(x,t)曲線作為輸入值，像是一常數曲線、一常態分佈曲線或一Δ函數曲線(如在高介電係數介電層與二氧化矽的界面)，僅列舉幾個例子。

實驗數據

參考圖5至圖7，以下例舉說明實施例的二次諧波光譜。該等二次諧波光譜係從以原子層沉積法製成之物理樣品測得。在每個樣品中，一於(100)矽積體表面以原子層沉積法製成的二氧化鉿薄膜具有約1-5歐姆^．厘米的電阻率。圖5至圖7中的每個二次諧波光譜皆由一光子能量為1.5895eV，平均雷射功率300mW的入射光引發，使其對應的二次諧波之光子能量為3.179eV。其中該些入射光子以約45度的入射角射入二氧化鉿薄膜的表面。每一道入射光與測得的輸出光皆為P極化。所分析樣本的拆分表如下：

圖4係以上述方法(包含數值求解方程式[8])獲得的一實施例之二次諧波光譜504與一模式配適度508之圖表500。其中該實施例之二次諧波光譜504，係從表1中的樣品7測得。如前述圖3說明的內容，該實施例之二次諧波光譜504與該模式配適度508皆具有一持續時間較短(最久約5秒)且時間相依性相對快速的第一時間相依性區域(即測得τ₁之區域)，與一持續時間較長(超過5秒)但時間相依性相對緩慢的第二時間相依性區域(即測得τ₂之區域)。其中測得的τ₁與τ₂分別為2.6秒與17秒。該實施例之二次諧波光譜504與該模式配適度508具有相當高的一致性。

圖5係列示樣品7與樣品9之二次諧波光譜608、604的圖表600，如上述表1，其中樣品7與樣品9經不同時間長度的水蒸氣脈衝處理。如前述圖3說明的內容，該些實施例之二次諧波光譜608與604具有持續時間較短(最久約5秒)且時間相依性相對快速的第一時間相依性區域608a、604a，與持續時間較長(超過5秒)但時間相依性相對緩慢的第二時間相依性區域608b、604b。透過比較兩樣品的二次諧波光譜，可推測鉿前驅物經較長時間的水蒸氣脈衝處理，將導致電子陷阱有更高的填充效率。

圖6係列示樣品6、樣品7與樣品8之二次諧波光譜712、608以及704的圖表700，如上述表1，其中樣品6、樣品7以及樣品8分別具有不同的薄膜厚度。如前述圖3說明的內容，該些二次諧波光譜712、608與704具有持續時間較短(最久約5秒)且時間相依性相對快速的第一時間相依性區域712a、608a、704a，與持續時間較長(超過5秒)但時間相依性相對緩慢的第二時間相依性區域712b、608b以及704b。透過比較三樣品的二次諧波光譜的強度與時間常數，可推測隨著厚度增厚，時間常數τ₁會增加，而時間相依性快速之第一時間相依性區域712a、608a及704a的強度則會下降。

圖7係列示以前述之方法測得之樣品6-9的τ₁與其厚度之間關係的圖表800。數據點816、808、812、804分別係樣品6、樣品7、樣品8與樣品9的數據。從圖表800顯示，當高介電係數介電層的厚度增厚，電子從矽基體轉移至高介電係數介電層的平均時間會增加，使τ₁也隨之增加。將圖7與圖6的結果互相對照參考，可推測結構缺陷不一定會聚集在二氧化鉿/二氧化矽或二氧化鉿/矽的界面，反而會分佈在整個二氧化鉿薄膜的厚度中，使電子從矽基體填充至位於二氧化鉿薄膜之結構缺陷中的機率降低。

變化例

在上文已說明本發明的示例性方面有關特徵選擇的細節。對於本發明其他的細節，其可以結合上述參考專利和公開內容來理解，或者可以是本發明所屬領域之技術人員習知或理解的。對基於本發明之方法採用通常或邏輯上的額外動作而言，同樣適用於本發明方法的各方面。根據本發明提供的方法，包含製造與使用的方法，該些方法包含但不限於依照列舉步驟的順序執行，該些方法更可進一步包含任何邏輯上可行的步驟順序。更進一步，當提供一取值範圍的情況下，應當理解的是該範圍的上限和下限之間的值、以及其他任何陳述的值或在該陳述範圍中的中間值，均應被包含在本發明之內。此外，本發明所描述的任何可選特徵，均可被獨立地或與本發明所述任何一個或多個特徵結合地被闡述或要求保護。

此外，儘管本發明已經參考若干實施例，視需要地納入各種特徵來描述其實施態樣，但本發明並不被限定於所描述或表示為相對於本發明的每個變型。在不脫離本發明的真正精神和範圍的情況下，可以對所述的發明做出各種改變，並且可以用(在此敘述或為某種程度的簡潔起見未包含在此的)等效物來替換。

本發明所描述的各種步驟可使用一般用途處理器、數位訊號處理器(DSP)、特殊應用積體電路(ASIC)、可程式化邏輯陣列(FPGA)或其他可程式化邏輯裝置、各別的邏輯閘或電晶體邏輯、各別的硬體零組件，或被設計來執行本發明所揭露之功能的任何組合。一般用途處理器可係為一微處理器，但可替代地，處理器可以是任何常規處理器、控制器、微控制器或狀態機。該處理器可進一步係一包含用戶端接口之電腦系統的一部份，其可透過使用者介面與使用者溝通，並接收使用者輸入的指令，及具有至少一記憶體(例如一硬體或任何等效的儲存體，和隨機存取記憶體)，該記憶體可儲存電子資訊，該電子資訊包含該處理器控制下的處理程式、透過使用者介面接口的通訊以及視頻輸出，該視頻輸出係透過任何類型的視頻輸出格式產生，例如可調變放大器、數位視訊介面、解析度多媒體介面、顯示埠或任何其他型式。

一處理器可進一步係一運算裝置的組合，例如一數位訊號處理器與一微處理器的組合、複數微處理器、至少一微處理器與一數位訊號處理核，或任何類似的配置。這些裝置更可用來選擇如本發明所述裝置的值。

與本發明所述實施例連結所述的方法或演算步驟，可直接硬體實施、由處理器執行的軟體模組實施，或透過兩者的組合實施。一軟體模組可能常駐在隨機存取記憶體(RAM)、快閃記憶體、唯讀記憶體(ROM)、可消除程式化唯讀記憶體(EPROM)、電子抹除式可複寫唯讀記憶體(EEPROM)、暫存器、硬碟、可移磁碟、唯讀光碟(CD-ROM)，或任何於本領域已知的儲存媒介之形式。一示例性的儲存媒介耦合到處理器，使該處理器可從該儲存媒介中讀取訊息，並將訊息寫入該儲存媒介中。可替代地，該儲存媒介可以係該處理器的一部分。該處理器與該儲存媒介可存在於一特殊應用積體電路(ASIC)中。該特殊應用積體電路可存在於使用者端。可替代地，該處理器與該儲存媒介可為使用者端中個別的元件。

在至少一示例性的實施例中，本發明所述的功能可由硬體、軟體、韌體，或任何其組合執行。若由軟體執行，該些功能可儲存、傳輸或產生分析/計算數據，以一或多個指令、代碼或其他電腦可讀取媒介上的信息輸出。電腦可讀取媒介包含電腦儲存媒介與溝通媒介，該溝通媒介包含任何利於將電腦程式從一端傳送至另一端的媒介。該儲存媒介可為任何能被電腦存取的媒介。該些電腦可讀取媒介可係(但不限於)隨機存取記憶體(RAM)、唯讀記憶體(ROM)、電子抹除式可複寫唯讀記憶體(EEPROM)、唯讀光碟(CD-ROM)或其他光碟儲存器、磁碟儲存器、磁性記憶裝置，或任何能以指令或資料結構的形式攜帶或儲存程式代碼，並由電腦讀取的媒介。該記憶體可係旋轉磁硬碟驅動機、光碟驅動機、基於快閃記憶體的記憶體驅動裝置或任何固態、磁性或光學儲存裝置。

本發明的運算可透過一網站操作。該網站可在一伺服器電腦或一本地電腦上操作，例如下載到客戶端電腦，或由伺服器場進行運算。該網站可透過手機或個人數位處理器等任何用戶端存取。該網站可使用任何形式的超文件標示語言(HTML)代碼，例如可延伸超文件標示語言(XHTML)或可擴展標示語言(XML)，以及通過任何形式，例如級聯式樣表單(CSS)或其他形式。

此外，本發明之發明人意指僅依照35 USC 112,(f)解釋本發明所述之方法者。更具體地，本發明的保護範圍不限於所提供的實施例和/或本說明書中，而是僅通過與本公開內容相關聯的權利要求語言之範圍來限定。本發明所使用的電腦可係任何形式的電腦，包含通用的電腦或一些特殊功能性的電腦，例如電腦工作站。本發明所述之程式可係由C語言、爪哇語言(Java)、無線二進位執行環境(BREW)或任何程式語言撰寫而成。該些程式可常駐在儲存媒介中，例如磁性或光學性的儲存媒介，像是電腦硬碟驅動器、可移磁碟、記憶卡、安全數位媒介(SD)或任何可移動的媒介。該程式可透過依網路執行，例如透過一伺服器或其他機器將訊號傳送至本地電腦，使本地電腦能進行本發明所述之操作。

應注意的是本發明之實施例所揭露的所有特徵、元件、組件、功能、動作或步驟，皆可與其他實施方式自由組合與替換。可以理解的是除非特別說明，否則本發明所揭露之特徵、元件、組件、功能或步驟即使只揭露於一特定實施例中，仍視為可應用在本發明所提供之其他任何實施例。因此，本段落係做為申請專利範圍的先行基礎。在任何時候，選自本發明不同實施例的特徵、元件、組件、功能、動作或步驟，或者使用其他實施例之特徵、元件、組件、功能、動作或步驟進行替換，即使在下面的敘述中未明確聲明，這樣的組合或替換仍應屬於本發明的保護範圍。應被認可的是要詳細說明每一可能的組合與替換將使說明書過於累贅，特別是本發明每個組合與替換皆可由本技術領域具有通常知識者輕易認知與執行。

在某些情況下，本發明揭露的實體可能被描述為與其他實體耦合。應被理解的是本發明所使用如”互相配合”、”耦合”、”連接”或任何這類的術語，在本發明中皆係可以互換的，並可通用於兩個實體的直接耦合(沒有任何不可忽略的中間實體，如寄生實體)或間接耦合(具有至少一個不可忽略的中間實體)。在本發明中當複數個實體被描述為直接耦合或在其耦合之敘述中並未提及任何中間實體，除非另有特別說明，否則應當理解的是該些實體之間亦可以係間接耦合。

本發明對單一項的提及包含存在多個相同項目的可能性。更具體地，如在本文及其相關的權利要求中所使用的單數形式”一”、”一個”、”所述”、”該”除非另有說明，否則應視為包含複數對象。換言之，冠詞的使用允許本發明之說明書與申請專利範圍中所述項目係”至少一個”。

更進一步，應注意的是本發明之申請專利範圍可被撰寫為排除任何可選的元件，如說明書中指定為”典型”的元件，其”可以”或”可能”被使用。因此，本聲明係做為在申請專利範圍請求之元件的相關陳述中使用這類排他性術語如”單獨”、”僅”，或使用”否定”限制的先行基礎。在不使用這類排他性術語的情況下，本發明之申請專利範圍所使用的術語”包含”應當允許包含任何額外的元件，而不論在申請專利範圍中是否列舉了給定數目的元件或額外特徵的添加可能被認為改變申請專利範圍中元件的性質。然而，申請專利範圍中諸任何如”包含”這類的術語皆可被修改為” 組成”這類排他性的語言。除本發明特別定義，否則本發明使用的所有技術與科學術語，應被本發明領域之技術人員寬廣地賦予一般理解的含義，同時保持申請專利範圍的有效性。

儘管實施例可進行各種修改與替換，且具體的示例已於本發明之說明書與圖式中詳細說明，但應當理解的是本發明之保護範圍並不限於說明書所揭露的特定形式。在不脫離本發明的精神與範圍的情況下，應包含所有修改、等效物或替換皆應被本發明所保護。此外，實施例中揭露的任何特徵、功能、動作、步驟或元件，包含為限制發明範圍而對特徵、功能、動作、步驟或元件進行否定性限制，皆可引用或添加至申請專利範圍中。因此，本發明的範圍不限於所提供的實施例和/或說明書所揭露的內容，而係僅由本發明下述之申請專利範圍的語言進行限定。