TWI784853B - 資料偵測電路以及處理裝置 - Google Patents

資料偵測電路以及處理裝置 Download PDF

Info

Publication number
TWI784853B
TWI784853B TW110148515A TW110148515A TWI784853B TW I784853 B TWI784853 B TW I784853B TW 110148515 A TW110148515 A TW 110148515A TW 110148515 A TW110148515 A TW 110148515A TW I784853 B TWI784853 B TW I784853B
Authority
TW
Taiwan
Prior art keywords
data
interrupt
circuit
preset
coupled
Prior art date
Application number
TW110148515A
Other languages
English (en)
Other versions
TW202326404A (zh
Inventor
周豐義
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110148515A priority Critical patent/TWI784853B/zh
Priority to CN202210403373.8A priority patent/CN116361680A/zh
Application granted granted Critical
Publication of TWI784853B publication Critical patent/TWI784853B/zh
Publication of TW202326404A publication Critical patent/TW202326404A/zh

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
    • G06F7/14Merging, i.e. combining at least two sets of record carriers each arranged in the same ordered sequence to produce a single set having the same ordered sequence
    • G06F7/16Combined merging and sorting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Bus Control (AREA)

Abstract

本發明提供一種資料偵測電路以及處理裝置。資料偵測電路包括分類電路以及識別電路。分類電路接收資料組。分類電路基於多個預設類別來對資料組的多個資料進行分類,並暫存符合所述多個預設類別的多個第一資料。識別電路對所述多個第一資料進行識別。當所述多個第一資料等於多個中斷命令中的對應中斷命令的多個預設中斷資料時,識別電路提供對應中斷命令至處理器。

Description

資料偵測電路以及處理裝置
本發明是有關於一種資料偵測電路以及處理裝置,且特別是有關於一種具有資料解析能力的資料偵測電路以及處理裝置。
近年來,智能家電聯網蓬勃發展。對於處理裝置而言,接上任何通訊模塊的應用是已經是非常普遍的。然處理裝置的處理資源有限。當接收的資料量很大,或是受到大型資料量的攻擊時,處理裝置會因為無法處理大型資料量而發生異常。因此,如何預先將所接收到的資料進行解析以降低處理裝置的負擔,是本領域技術人員的研究重點之一。
本發明提供一種具有資料解析能力的資料偵測電路以及處理裝置。
本發明的資料偵測電路適用於處理器。資料偵測電路包括分類電路以及識別電路。分類電路接收資料組。分類電路基於多個預設類別來對資料組的多個資料進行分類,暫存符合所述多個預設類別的多個第一資料,並濾除不符合所述多個預設類別的多個第二資料。識別電路耦接於分類電路。識別電路對所述多個第一資料進行識別,當所述多個第一資料等於多個中斷命令中的對應中斷命令的多個預設中斷資料時,提供對應中斷命令至處理器。
本發明的處理裝置包括處理器以及資料偵測電路。資料偵測電路耦接於處理器。資料偵測電路包括分類電路以及識別電路。分類電路接收資料組。分類電路基於多個預設類別來對資料組的多個資料進行分類,暫存符合所述多個預設類別的多個第一資料,並濾除不符合所述多個預設類別的多個第二資料。識別電路耦接於分類電路。識別電路對所述多個第一資料進行識別,當所述多個第一資料等於多個中斷命令中的對應中斷命令的多個預設中斷資料時,提供對應中斷命令至處理器。
基於上述,分類電路對資料組的多個資料進行分類,暫存符合所述多個預設類別的多個第一資料,並濾除不符合所述多個預設類別的多個第二資料。識別電路對所述多個第一資料進行識別,並依據對所述多個第一資料進行識別的識別結果提供對應於所述多個第一資料的中斷命令。本發明能夠預先對所接收到的多個資料進行過濾以及識別,從而降低處理裝置的負擔,並加快處理裝置的資料處理速度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本發明的部份實施例接下來將會配合附圖來詳細描述,以下的描述所引用的元件符號,當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份,並未揭示所有本發明的可實施方式。更確切的說,這些實施例只是本發明的專利申請範圍中的範例。
請參考圖1,圖1是依據本發明一實施例所繪示的處理裝置的示意圖。在本實施例中,處理裝置10包括處理器110以及資料偵測電路120。資料偵測電路120耦接於處理器110。資料偵測電路120包括分類電路121以及識別電路122。分類電路121接收資料組DP。資料組DP可以是資料串。分類電路121基於多個預設類別來對資料組DP的多個資料進行分類。分類電路121暫存符合所述多個預設類別的至少其中之一的資料D1~Dn,並濾除不符合所述多個預設類別的資料。識別電路122耦接於分類電路121。識別電路122對資料D1~Dn進行識別。當資料D1~Dn等於中斷命令(或稱,中斷請求)INT1~INT3中的對應中斷命令的預設中斷資料時,識別電路122提供對應中斷命令至處理器110。處理器110是處理裝置10的處理核心。處理器110會基於對應中斷命令來執行對應的操作。
舉例來說明,中斷命令INT1包括預設中斷資料PD1~PDn。當資料D1~Dn被等於預設中斷資料PD1~PDn時,識別電路122會識別出資料組DP包括中斷命令INT1。因此,識別電路122提供中斷命令INT1至處理器110。處理器110會基於中斷命令INT1來執行操作。另舉例來說明,當資料D1~Dn等於中斷命令INT2的預設中斷資料時,識別電路122會識別出資料組DP包括中斷命令INT2。因此,識別電路122提供中斷命令INT2至處理器110。處理器110會基於中斷命令INT2來執行操作。
在此值得一提的是,分類電路121預先對資料組DP的多個資料進行分類,暫存符合所述多個預設類別的資料D1~Dn,並濾除不符合所述多個預設類別的資料。識別電路122對資料D1~Dn進行識別,並依據對資料D1~Dn進行識別的識別結果來提供對應的中斷命令。資料偵測電路120能夠預先對所接收到的資料組DP的多個資料進行過濾以及識別。處理裝置10的負擔能夠被降低。如此一來,處理裝置10避免受到大型資料量的攻擊,並加快資料處理速度。
進一步來說明資料偵測電路的實施細節。請同時參考圖1以及圖2,圖2是依據本發明一實施例所繪示的資料偵測電路的示意圖。在本實施例中,資料偵測電路120包括分類電路121以及識別電路122。分類電路121包括字元分類電路1211、1212。字元分類電路1211、1212接收資料組DP。字元分類電路1211、1212基於不同的預設類別來對資料組DP的多個資料進行分類。以本實施例為例,字元分類電路1211、1212接收來自於週邊電路130的資料組DP。字元分類電路1211基於第一類別C1來對資料組DP的多個資料進行分類,接收符合第一類別C1的資料,並濾除不符合第一類別C1的資料。字元分類電路1212基於第二類別C2來對資料組DP的多個資料進行分類,接收符合第二類別C2的資料,並濾除不符合第二類別C2的資料。在本實施例中,字元分類電路1211、1212分別可以是資料過濾器。在本實施例中,週邊電路130可以是處理裝置10內的任意記憶體元件或緩衝器。
在本實施例中,分類電路121基於ASCII碼來對資料組DP的多個資料進行分類。第一類別C1可以是數字(即,“0”到“9”)、大寫英文字母(即,“A”到“Z”)以及小寫英文字母(即,“a”到“z”)。因此,字元分類電路1211會接收等於“0011_0000”到“0011 1001”、“0100_0001”到“0101_1010”以及“0110_0001”到“0111_1010”等字元的至少一資料。第二類別C1可以是符號。字元分類電路1212會接收等於“0010_0000”到“0010_1111”以及“0011_1010”到“0101_1111”等字元的至少一資料。在一些實施例中,分類電路121可基於其他的編碼規則來對資料組DP的多個資料進行分類。本發明並不以分類電路121分類方式並不以基於ASCII碼來為限。
在本實施例中,分類電路121還包括緩衝器1213、1214。緩衝器1213耦接於字元分類電路1211。緩衝器1213儲存符合第一類別C1的資料。緩衝器1214耦接於字元分類電路1212。緩衝器1214儲存符合第二類別C2的資料。緩衝器1213會將符合第一類別C1的資料提供至識別電路122。緩衝器1214會將符合第二類別C2的資料提供至識別電路122。因此,識別電路122所接收到的資料D1~Dn分別符合第一類別C1以及第二類別C2的其中之一。在本實施例中,緩衝器1213、1214可以是先進先出(first in, first out,FIFO)緩衝器。
為了便於說明,本實施例的字元分類電路的數量以及緩衝器的數量分別以2個為例。然本發明並不以此為限。本發明的字元分類電路的數量以及緩衝器的數量分別可以是一個或多個。
在本實施例中,識別電路122包括標籤模組TM_1~TM_n以及中斷命令產生電路1221。標籤模組TM_1~TM_n耦接於分類電路121。標籤模組TM_1~TM_n分別儲存不同的預設中斷資料並且接收資料D1~Dn。當資料D1~Dn的至少其中之一等於所儲存的預設中斷資料時,標籤模組TM_1~TM_n提供中斷訊號SINT1~SINTn。標籤模組TM_1~TM_n分別可以是資料判定電路。
舉例來說明,標籤模組TM_1儲存預設中斷資料PD1。標籤模組TM_2儲存預設中斷資料PD2,依此類推。標籤模組TM_1~TM_n分別接收來自於分類電路121的資料D1~Dn。以標籤模組TM_1為例,當資料D1~Dn的至少其中之一等於預設中斷資料PD1時,標籤模組TM_1提供中斷訊號SINT1。在另一方面,當資料D1~Dn都不等於預設中斷資料PD1時,標籤模組TM_1則不會提供中斷訊號SINT1。另以標籤模組TM_2為例,當資料D1~Dn的至少其中之一等於預設中斷資料PD2時,標籤模組TM_2提供中斷訊號SINT2。在另一方面,當資料D1~Dn都不等於預設中斷資料PD2時,標籤模組TM_2則不會提供中斷訊號SINT2。
在本實施例中,中斷命令產生電路1221被設定以耦接於標籤模組TM_1~TM_n的至少其中之一。中斷命令產生電路1221依據來自於標籤模組TM_1~TM_n的至少其中之一的中斷訊號來提供對應的中斷命令。
在本實施例中,中斷命令產生電路1221包括群組電路G1、G2。群組電路G1、G2分別對所接收到的中斷訊號進行群組以產生不同的中斷命令。以本實施例為例,群組電路G1耦接於標籤模組TM_3、TM_4、TM_n。群組電路G1對中斷訊號SINT3、SINT4、SINTn進行群組以產生中斷命令INT1。也就是說,資料D1~Dn中具有相同於預設中斷資料PD3、PD4、PDn的資料時,群組電路G1會產生中斷命令INT1。因此,處理器110會基於中斷命令INT1來執行操作。群組電路G2耦接於標籤模組TM_1~TM_4。群組電路G2對中斷訊號SINT1~SINT4進行群組以產生中斷命令INT2。也就是說,資料D1~Dn中具有相同於預設中斷資料PD1~PD4的資料時,群組電路G2會產生中斷命令INT2。因此,處理器110會基於中斷命令INT2來執行操作。
在本實施例中,中斷訊號SINT1~SINTn分別可以是具有第一邏輯準位(如,高邏輯準位)的訊號。
在本實施例中,群組電路G1包括及閘AG1。當及閘AG1的輸入端接收到中斷訊號SINT3、SINT4、SINTn時,及閘AG1的輸出端會輸出具有高邏輯準位的輸出訊號。群組電路G1反應於具有高邏輯準位的輸出訊號來產生中斷命令INT1。舉例來說,群組電路G1反應於具有高邏輯準位的輸出訊號而被觸發,從而產生中斷命令INT1。在另一方面,當及閘AG1的輸入端沒有接收到中斷訊號SINT3、SINT4、SINTn的至少其中之一時,及閘AG1的輸出端會輸出具有低邏輯準位的輸出訊號。群組電路G1反應於具有低邏輯準位的輸出訊號來停止產生中斷命令INT1。
群組電路G2包括及閘AG2。當及閘AG2的輸入端接收到中斷訊號SINT1~SINT4時,及閘AG2的輸出端會輸出具有高邏輯準位的輸出訊號。群組電路G2反應於具有高邏輯準位的輸出訊號來產生中斷命令INT2。在另一方面,當及閘AG2的輸入端沒有接收到中斷訊號SINT1~SINT4的至少其中之一時,及閘AG2的輸出端會輸出具有低邏輯準位的輸出訊號。群組電路G2反應於具有低邏輯準位的輸出訊號來停止產生中斷命令INT2。
為了便於說明,本實施例的群組電路的數量分別以2個為例。然本發明並不以此為限。本發明的群組電路的數量分別可以是多個。
在本實施例中,標籤模組TM_1~TM_n可以基於實際的使用需求而被設定。下文說明標籤模組TM_1~TM_n的實施細節。
請同時參考圖2以及圖3,圖3是依據本發明一實施例所繪示的標籤模組的示意圖。在本實施例中,標籤模組TM包括狀態暫存器M1、預設中斷資料暫存器M2、輸出設定暫存器M3、中斷命令設定暫存器M4、相依性設定暫存器M5、中斷旗標暫存器M6以及位址暫存器M7。在本實施例中,標籤模組TM可適用於標籤模組TM_1~TM_n的至少其中之一。
在本實施例中,狀態暫存器M1儲存標籤模組TM的狀態設定。舉例來說,表徵為“致能”的第一狀態設定會被提供至狀態暫存器M1。因此,標籤模組TM會基於第一狀態設定而運行。在另一方面,表徵為“禁能”的第二狀態設定會被提供至狀態暫存器M1。因此,標籤模組TM會基於第二狀態設定而停止運行。
在本實施例中,預設中斷資料暫存器M2儲存預設中斷資料PD。標籤模組TM會基於預設中斷資料PD對來自於分類電路121的資料D1~Dn進行識別。當來自於分類電路121的資料D1~Dn的至少其中之一等於預設中斷資料PD時,標籤模組TM會產生中斷訊號SINT。在另一方面,當來自於分類電路121的資料D1~Dn都不等於預設中斷資料PD時,標籤模組TM則不會產生中斷訊號SINT。
在本實施例中,輸出設定暫存器M3被控制以儲存第一輸出設定值以及第二輸出設定值的其中之一。當輸出設定暫存器M3儲存第一輸出設定值時,標籤模組TM會將中斷訊號SINT提供至中斷命令產生電路1221。也就是說,標籤模組TM會反應於第一輸出設定值來輸出中斷訊號SINT。在另一方面,當輸出設定暫存器M3儲存第二輸出設定值時,標籤模組TM停止將中斷訊號SINT提供至中斷命令產生電路1221。也就是說,標籤模組TM會反應於第二輸出設定值來停止輸出中斷訊號SINT。
舉例來說,當處理器(如圖1所示的處理器110)處於忙碌狀態時,儲存於輸出設定暫存器M3的輸出設定值會被設定為第二輸出設定值。標籤模組TM會停止輸出中斷訊號SINT。因此,關聯於中斷訊號SINT的中斷命令不會被產生。如此一來,處理器的負擔不會被增加。一旦處理器解除忙碌狀態,儲存於輸出設定暫存器M3的輸出設定值會被設定為第一輸出設定值。因此,標籤模組TM會輸出中斷訊號SINT。
在本實施例中,中斷命令設定暫存器M4儲存標籤模組TM與群組電路G1、G2之間的耦接關係。當中斷命令設定暫存器M4儲存標籤模組TM與群組電路G1、G2中的選中群組電路耦接的連接訊息時,標籤模組TM與所述選中群組電路進行耦接,並與所述選中群組電路以外的其他群組電路進行解耦。舉例來說,中斷命令設定暫存器M4接收標籤模組TM與群組電路G1耦接的第一連接訊息。中斷命令設定暫存器M4儲存第一連接訊息。群組電路G1被判斷是選中群組電路。因此,標籤模組TM會與群組電路G1進行耦接,並與群組電路G2進行解耦。另舉例來說,中斷命令設定暫存器M4接收標籤模組TM與群組電路G1、G2耦接的第二連接訊息。中斷命令設定暫存器M4儲存第二連接訊息。群組電路G1、G2被判斷是選中群組電路。因此,標籤模組TM會與群組電路G1、G2進行耦接。
在一些實施例中,識別電路122還包括多個開關。所述多個開關中的第一開關耦接於標籤模組TM與群組電路G1之間。所述多個開關中的第二開關耦接於標籤模組TM與群組電路G2之間。標籤模組TM會反應於第一連接訊息來導通第一開關並斷開第二開關。標籤模組TM會反應於第二連接訊息來導通第一開關以及第二開關。在一些實施例中,第一開關以及第二開關例如可以被設置於標籤模組TM中。
在本實施例中,相依性設定暫存器M5被設定以建立標籤模組TM與其他標籤模組之間的相依性(Dependency)。基於被設定的相依性,標籤模組TM會依據所依附的主標籤模組的識別結果來決定是否運行。
舉例來說明,基於相依性設定暫存器M5建立標籤模組TM依附於標籤模組TM_2(即,主標籤模組)的相依性設定,當標籤模組TM_2未識別出資料D1~Dn中的任一資料時,標籤模組TM(即,從屬標籤模組)停止對資料D1~Dn進行識別。在本實施例中,標籤模組TM可依據標籤模組TM_2是否提供SINT2來獲知標籤模組TM_2的識別結果。
應注意的是,基於標籤模組之間相依性設定,當標籤模組TM判斷出依據所依附的主標籤模組未識別出資料D1~Dn中的任一資料時,標籤模組TM停止對資料D1~Dn進行識別。因此,標籤模組TM的功率消耗被節約。
在另一方面,當標籤模組TM_2識別出資料D1~Dn中的至少一資料時,標籤模組TM則會對資料D1~Dn進行識別。
在本實施例中,中斷旗標暫存器M6用以儲存關聯於識別結果的旗標值。當資料D1~Dn的至少其中之一等於預設中斷資料PD時,標籤模組TM在中斷旗標暫存器M6中建立第一期標值。換言之,第一期標值對應到資料D1~Dn的至少其中之一等於預設中斷資料PD的識別結果。在另一方面,當資料D1~Dn都不等於預設中斷資料PD時,標籤模組TM在中斷旗標暫存器M6中建立第二期標值。
在本實施例中,儲存於輸出設定暫存器M3的輸出設定值會被設定為第二輸出設定值。因此,當資料D1~Dn的至少其中之一等於預設中斷資料PD時,標籤模組TM會產生中斷訊號SINT,但不會主動地輸出中斷訊號SINT。因此,中斷旗標暫存器M6儲存第一期標值。如此一來,處理器可以主動查詢中斷旗標暫存器M6以獲知標籤模組TM的識別結果。
除此之外,在本實施例中,當資料D1~Dn的至少其中之一等於預設中斷資料PD時,位址暫存器M7會紀錄資料D1~Dn中等於預設中斷資料PD的資料在週邊電路130(如,記憶體元件)中的儲存位址。在本實施例中,當資料D1~Dn的至少其中之一等於預設中斷資料PD時,標籤模組TM可以將位址暫存器M7所儲存的訊息提供至處理器。如此一來,處理器可以獲知關聯於中斷命令的資料儲存在週邊電路130中的位址。
綜上所述,本發明的資料偵測電路包括分類電路以及識別電路。分類電路對資料組的多個資料進行分類,暫存符合所述多個預設類別的多個第一資料,並濾除不符合所述多個預設類別的多個第二資料。識別電路對所述多個第一資料進行識別,並依據對所述多個第一資料進行識別的識別結果提供對應的中斷命令。如此一來,本發明能夠預先對所接收到的多個資料進行過濾以及識別,從而降低處理裝置的負擔,並加快處理裝置的資料處理速度。此外,識別電路的多個標籤模組的相依性能夠被設定。當從屬標籤模組判斷出會依據所依附的主標籤模組未識別出第一資料中的任一資料時,從屬標籤模組停止對第一資料進行識別。如此一來,從屬標籤模組的功率消耗能夠被節約。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:處理裝置
110:處理器
120:資料偵測電路
121:分類電路
1211、1212:字元分類電路
1213、1214:緩衝器
122:識別電路
1221:中斷命令產生電路
AG1、AG2:及閘
C1:第一類別
C2:第二類別
D1~Dn:資料
DP:資料組
G1、G2:群組電路
INT1~INT3:中斷命令
M1:狀態暫存器
M2:預設中斷資料暫存器
M3:輸出設定暫存器
M4:中斷命令設定暫存器
M5:相依性設定暫存器
M6:中斷旗標暫存器
M7:位址暫存器
PD、PD1~PDn:預設中斷資料
SINT1~ SINTn:中斷訊號
TM_1~TM_n:標籤模組
圖1是依據本發明一實施例所繪示的處理裝置的示意圖。 圖2是依據本發明一實施例所繪示的資料偵測電路的示意圖。 圖3是依據本發明一實施例所繪示的標籤模組的示意圖。
10:處理裝置
110:處理器
120:資料偵測電路
121:分類電路
122:識別電路
D1~Dn:資料
DP:資料組
INT1~INT3:中斷命令
PD1~PDn:預設中斷資料

Claims (10)

  1. 一種用於處理器的資料偵測電路,包括:分類電路,經配置以接收資料組,基於多個預設類別來對所述資料組的多個資料進行分類,暫存符合所述多個預設類別的多個第一資料,並濾除不符合所述多個預設類別的多個第二資料;以及識別電路,耦接於所述分類電路,經配置以對所述多個第一資料進行識別,當所述多個第一資料等於多個中斷命令中的對應中斷命令的多個預設中斷資料時,提供所述對應中斷命令至所述處理器。
  2. 如請求項1所述的資料偵測電路,其中所述分類電路包括:第一字元分類電路,經配置以接收資料組,基於所述多個預設類別中的第一類別來對所述多個資料進行分類,接收符合所述第一類別的所述多個第一資料,並濾除不符合所述第一類別的所述多個資料;以及第二字元分類電路,經配置以接收資料組,基於所述多個預設類別中的第二類別來對所述多個資料進行分類,接收符合所述第二類別的所述多個第一資料,並濾除不符合所述第二類別的所述多個資料。
  3. 如請求項2所述的資料偵測電路,其中所述分類電路還包括: 第一緩衝器,耦接於第一字元分類電路,經配置以儲存符合所述第一類別的所述多個第一資料;以及第二緩衝器,耦接於第二字元分類電路,經配置以儲存符合所述第二類別的所述多個第一資料。
  4. 如請求項1所述的資料偵測電路,其中所述識別電路包括:多個標籤模組,耦接於所述分類電路,分別經配置以:儲存不同的預設中斷資料,接收所述多個第一資料,並且當所述多個第一資料的至少其中之一等於所儲存的預設中斷資料時,提供中斷訊號;以及中斷命令產生電路,被設定以耦接於所述多個標籤模組的至少其中之一,經配置以依據來自於所述多個標籤模組的多個中斷訊號來提供所述多個中斷命令。
  5. 如請求項4所述的資料偵測電路,其中所述多個標籤模組中的第一標籤模組包括:預設中斷資料暫存器,經配置以儲存第一預設中斷資料,其中所述第一標籤模組基於所述第一預設中斷資料對所述多個第一資料進行識別,並且其中當所述多個第一資料的至少其中之一等於所述第一預設中斷資料時,所述第一標籤模組產生所述中斷訊號。
  6. 如請求項5所述的資料偵測電路,其中所述第一標籤模組還包括:輸出設定暫存器,被操作以儲存第一輸出設定值以及第二輸出設定值的其中之一,其中當所述輸出設定暫存器儲存所述第一輸出設定值時,所述第一標籤模組將所述中斷訊號提供至所述中斷命令產生電路,並且其中當所述輸出設定暫存器儲存所述第二輸出設定值時,所述第一標籤模組停止將所述中斷訊號提供至所述中斷命令產生電路。
  7. 如請求項5所述的資料偵測電路,其中所述中斷命令產生電路包括:多個群組電路,分別經配置以對所述多個中斷訊號中所接收到的至少一中斷訊號進行群組以產生不同的中斷命令。
  8. 一種處理裝置,包括:處理器;以及資料偵測電路,耦接於所述處理器,所述資料偵測電路包括:分類電路,經配置以接收資料組,基於多個預設類別來對所述資料組的多個資料進行分類,暫存符合所述多個預設類別的多個第一資料,並濾除不符合所述多個預設類別的多個第二資料;以及識別電路,耦接於所述分類電路,經配置以對所述多個 第一資料進行識別,當所述多個第一資料等於多個中斷命令中的對應中斷命令的多個預設中斷資料時,提供所述對應中斷命令至所述處理器。
  9. 如請求項8所述的處理裝置,其中所述識別電路包括多個標籤模組,耦接於所述分類電路,分別經配置以:儲存不同的預設中斷資料,接收所述多個第一資料,並且當所述多個第一資料的至少其中之一等於所儲存的預設中斷資料時,提供中斷訊號;以及中斷命令產生電路,耦接於所述多個標籤模組的至少其中之一,經配置以依據來自於所述多個標籤模組的多個中斷訊號來提供所述多個中斷命令。
  10. 如請求項9所述的處理裝置,其中所述多個標籤模組中的第一標籤模組包括:預設資料暫存器,經配置以儲存第一預設中斷資料,其中所述第一標籤模組基於所述第一預設中斷資料對所述多個第一資料進行識別,並且其中當所述多個第一資料的至少其中之一等於所述第一預設中斷資料時,所述第一標籤模組產生所述中斷訊號。
TW110148515A 2021-12-23 2021-12-23 資料偵測電路以及處理裝置 TWI784853B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110148515A TWI784853B (zh) 2021-12-23 2021-12-23 資料偵測電路以及處理裝置
CN202210403373.8A CN116361680A (zh) 2021-12-23 2022-04-18 数据检测电路以及处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110148515A TWI784853B (zh) 2021-12-23 2021-12-23 資料偵測電路以及處理裝置

Publications (2)

Publication Number Publication Date
TWI784853B true TWI784853B (zh) 2022-11-21
TW202326404A TW202326404A (zh) 2023-07-01

Family

ID=85794687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110148515A TWI784853B (zh) 2021-12-23 2021-12-23 資料偵測電路以及處理裝置

Country Status (2)

Country Link
CN (1) CN116361680A (zh)
TW (1) TWI784853B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160378698A1 (en) * 2015-06-26 2016-12-29 Intel IP Corporation Instruction and logic for real-time behavior of interrupts
CN107003961A (zh) * 2014-12-18 2017-08-01 高通股份有限公司 用于上下文切换的基于跟踪缓冲器的重放
TW201743220A (zh) * 2016-06-07 2017-12-16 旺宏電子股份有限公司 具有可中斷指令序列的記憶體及其操作方法
US20200125396A1 (en) * 2017-06-30 2020-04-23 Intel Corporation Modifying procressor frequency based on interrupt rate
TW202026895A (zh) * 2018-08-30 2020-07-16 美商高通公司 聚集帶內中斷
TWI715669B (zh) * 2015-12-21 2021-01-11 美商英特爾股份有限公司 仿真的訊息通知中斷(msi)中斷處置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107003961A (zh) * 2014-12-18 2017-08-01 高通股份有限公司 用于上下文切换的基于跟踪缓冲器的重放
US20160378698A1 (en) * 2015-06-26 2016-12-29 Intel IP Corporation Instruction and logic for real-time behavior of interrupts
TWI715669B (zh) * 2015-12-21 2021-01-11 美商英特爾股份有限公司 仿真的訊息通知中斷(msi)中斷處置
TW201743220A (zh) * 2016-06-07 2017-12-16 旺宏電子股份有限公司 具有可中斷指令序列的記憶體及其操作方法
US20200125396A1 (en) * 2017-06-30 2020-04-23 Intel Corporation Modifying procressor frequency based on interrupt rate
TW202026895A (zh) * 2018-08-30 2020-07-16 美商高通公司 聚集帶內中斷

Also Published As

Publication number Publication date
CN116361680A (zh) 2023-06-30
TW202326404A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US6952694B2 (en) Full regular expression search of network traffic
CN101589377B (zh) 内容终止直接存储器存取电路,方法及计算系统
US7822945B2 (en) Configuration managing device for a reconfigurable circuit
US8972450B2 (en) Multi-stage parallel multi-character string matching device
TW200301429A (en) A method of improving the lookup performance of tree-type knowledge base searches
CN113300883B (zh) 协议信息生成方法、装置和终端设备
CN112468415A (zh) 一种协议报文处理方法、装置、设备及介质
TWI784853B (zh) 資料偵測電路以及處理裝置
CN113485792A (zh) 一种kubernetes集群内Pod调度方法、终端设备及存储介质
US20070240094A1 (en) Partially gated mux-latch keeper
CN111130536A (zh) 一种同时具有老化检测和puf功能的电路
CN108681513A (zh) I2c从地址生成装置及芯片
CN108681554B (zh) 一种利用正则表达式的匹配方法、装置及设备
CN113055298B (zh) 一种RapidIO网络的多次枚举方法及系统
US8239717B2 (en) Logic verification apparatus
CN109164982B (zh) 数据处理电路、方法及数据存储设备
US11516044B2 (en) Network processing device and networks processing method of communication frames
US9978451B2 (en) Connection for quick search of regular expressions in data
CN110532196B (zh) 多地址响应的复杂可程序逻辑装置及运作方法
WO2023188172A1 (ja) 試験支援装置、試験支援方法、及び試験支援プログラム
CN109471750B (zh) 一种soe消抖方法和消抖系统
US8607337B2 (en) Scanning circuit and method for data content
US10623204B2 (en) Controlling a distributed system
Satta The Membership Problem for Unordered Vector Languages.
CN1904869B (zh) 一种从多个有效中断中查找最高优先级中断的方法和装置