CN116361680A - 数据检测电路以及处理装置 - Google Patents
数据检测电路以及处理装置 Download PDFInfo
- Publication number
- CN116361680A CN116361680A CN202210403373.8A CN202210403373A CN116361680A CN 116361680 A CN116361680 A CN 116361680A CN 202210403373 A CN202210403373 A CN 202210403373A CN 116361680 A CN116361680 A CN 116361680A
- Authority
- CN
- China
- Prior art keywords
- data
- interrupt
- circuit
- preset
- tag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
- G06F7/14—Merging, i.e. combining at least two sets of record carriers each arranged in the same ordered sequence to produce a single set having the same ordered sequence
- G06F7/16—Combined merging and sorting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
Abstract
本发明提供一种数据检测电路以及处理装置。数据检测电路包括分类电路以及识别电路。分类电路接收数据组。分类电路基于多个预设类别来对数据组的多个数据进行分类,并寄存符合所述多个预设类别的多个第一数据。识别电路对所述多个第一数据进行识别。当所述多个第一数据等于多个中断命令中的对应中断命令的多个预设中断数据时,识别电路提供对应中断命令至处理器。
Description
技术领域
本发明涉及一种数据检测电路以及处理装置,且特别是有关于一种具有数据解析能力的数据检测电路以及处理装置。
背景技术
近年来,智能家电联网蓬勃发展。对于处理装置而言,接上任何通讯模块的应用是已经是非常普遍的。然处理装置的处理资源有限。当接收的数据量很大,或是受到大型数据量的攻击时,处理装置会因为无法处理大型数据量而发生异常。因此,如何预先将所接收到的数据进行解析以降低处理装置的负担,是本领域技术人员的研究重点之一。
发明内容
本发明提供一种具有数据解析能力的数据检测电路以及处理装置。
本发明的数据检测电路适用于处理器。数据检测电路包括分类电路以及识别电路。分类电路接收数据组。分类电路基于多个预设类别来对数据组的多个数据进行分类,寄存符合所述多个预设类别的多个第一数据,并滤除不符合所述多个预设类别的多个第二数据。识别电路耦接于分类电路。识别电路对所述多个第一数据进行识别,当所述多个第一数据等于多个中断命令中的对应中断命令的多个预设中断数据时,提供对应中断命令至处理器。
本发明的处理装置包括处理器以及数据检测电路。数据检测电路耦接于处理器。数据检测电路包括分类电路以及识别电路。分类电路接收数据组。分类电路基于多个预设类别来对数据组的多个数据进行分类,寄存符合所述多个预设类别的多个第一数据,并滤除不符合所述多个预设类别的多个第二数据。识别电路耦接于分类电路。识别电路对所述多个第一数据进行识别,当所述多个第一数据等于多个中断命令中的对应中断命令的多个预设中断数据时,提供对应中断命令至处理器。
基于上述,分类电路对数据组的多个数据进行分类,寄存符合所述多个预设类别的多个第一数据,并滤除不符合所述多个预设类别的多个第二数据。识别电路对所述多个第一数据进行识别,并依据对所述多个第一数据进行识别的识别结果提供对应于所述多个第一数据的中断命令。本发明能够预先对所接收到的多个数据进行过滤以及识别,从而降低处理装置的负担,并加快处理装置的数据处理速度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是依据本发明一实施例所绘示的处理装置的示意图。
图2是依据本发明一实施例所绘示的数据检测电路的示意图。
图3是依据本发明一实施例所绘示的标签模块的示意图。
附图标记说明
10:处理装置
110:处理器
120:数据检测电路
121:分类电路
1211、1212:字符分类电路
1213、1214:缓冲器
122:识别电路
1221:中断命令产生电路
AG1、AG2:与门
C1:第一类别
C2:第二类别
D1~Dn:数据
DP:数据组
G1、G2:群组电路
INT1~INT3:中断命令
M1:状态寄存器
M2:预设中断数据寄存器
M3:输出设定寄存器
M4:中断命令设定寄存器
M5:相依性设定寄存器
M6:中断旗标寄存器
M7:地址寄存器
PD、PD1~PDn:预设中断数据
SINT1~SINTn:中断信号
TM_1~TM_n:标签模块
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同组件符号在附图和描述中用来表示相同或相似部分。
请参考图1,图1是依据本发明一实施例所绘示的处理装置的示意图。在本实施例中,处理装置10包括处理器110以及数据检测电路120。数据检测电路120耦接于处理器110。数据检测电路120包括分类电路121以及识别电路122。分类电路121接收数据组DP。数据组DP可以是数据串。分类电路121基于多个预设类别来对数据组DP的多个数据进行分类。分类电路121寄存符合(如,包括或等于)所述多个预设类别的至少其中之一的数据D1~Dn,并滤除不符合(如,不包括或不等于)所述多个预设类别的数据。识别电路122耦接于分类电路121。识别电路122对数据D1~Dn进行识别。当数据D1~Dn等于中断命令(或称,中断请求)INT1~INT3中的对应中断命令的预设中断数据时,识别电路122提供对应中断命令至处理器110。处理器110是处理装置10的处理核心。处理器110会基于对应中断命令来执行对应的操作。
举例来说明,中断命令INT1包括预设中断数据PD1~PDn。当数据D1~Dn被等于预设中断数据PD1~PDn时,识别电路122会识别出数据组DP包括中断命令INT1。因此,识别电路122提供中断命令INT1至处理器110。处理器110会基于中断命令INT1来执行操作。另举例来说明,当数据D1~Dn等于中断命令INT2的预设中断数据时,识别电路122会识别出数据组DP包括中断命令INT2。因此,识别电路122提供中断命令INT2至处理器110。处理器110会基于中断命令INT2来执行操作。
在此值得一提的是,分类电路121预先对数据组DP的多个数据进行分类,寄存符合所述多个预设类别的数据D1~Dn,并滤除不符合所述多个预设类别的数据。识别电路122对数据D1~Dn进行识别,并依据对数据D1~Dn进行识别的识别结果来提供对应的中断命令。数据检测电路120能够预先对所接收到的数据组DP的多个数据进行过滤以及识别。处理装置10的负担能够被降低。如此一来,处理装置10避免受到大型数据量的攻击,并加快数据处理速度。
进一步来说明数据检测电路的实施细节。请同时参考图1以及图2,图2是依据本发明一实施例所绘示的数据检测电路的示意图。在本实施例中,数据检测电路120包括分类电路121以及识别电路122。分类电路121包括字符分类电路1211、1212。字符分类电路1211、1212接收数据组DP。字符分类电路1211、1212基于不同的预设类别来对数据组DP的多个数据进行分类。以本实施例为例,字符分类电路1211、1212接收来自于外围电路130的数据组DP。字符分类电路1211基于第一类别C1来对数据组DP的多个数据进行分类,接收符合第一类别C1的数据,并滤除不符合第一类别C1的数据。字符分类电路1212基于第二类别C2来对数据组DP的多个数据进行分类,接收符合第二类别C2的数据,并滤除不符合第二类别C2的数据。在本实施例中,字符分类电路1211、1212分别可以是数据过滤器。在本实施例中,外围电路130可以是处理装置10内的任意内存组件或缓冲器。
在本实施例中,分类电路121基于ASCII码来对数据组DP的多个数据进行分类。第一类别C1可以是数字(即,“0”到“9”)、大写英文字母(即,“A”到“Z”)以及小写英文字母(即,“a”到“z”)。因此,字符分类电路1211会接收等于“0011_0000”到“0011_1001”、“0100_0001”到“0101_1010”以及“0110_0001”到“0111_1010”等字符的至少一数据。第二类别C1可以是符号。字符分类电路1212会接收等于“0010_0000”到“0010_1111”以及“0011_1010”到“0101_1111”等字符的至少一数据。在一些实施例中,分类电路121可基于其他的编码规则来对数据组DP的多个数据进行分类。本发明并不以分类电路121分类方式并不以基于ASCII码来为限。
在本实施例中,分类电路121还包括缓冲器1213、1214。缓冲器1213耦接于字符分类电路1211。缓冲器1213存储符合第一类别C1的数据。缓冲器1214耦接于字符分类电路1212。缓冲器1214存储符合第二类别C2的数据。缓冲器1213会将符合第一类别C1的数据提供至识别电路122。缓冲器1214会将符合第二类别C2的数据提供至识别电路122。因此,识别电路122所接收到的数据D1~Dn分别符合第一类别C1以及第二类别C2的其中之一。在本实施例中,缓冲器1213、1214可以是先进先出(first in,first out,FIFO)缓冲器。
为了便于说明,本实施例的字符分类电路的数量以及缓冲器的数量分别以2个为例。然本发明并不以此为限。本发明的字符分类电路的数量以及缓冲器的数量分别可以是一个或多个。
在本实施例中,识别电路122包括标签模块TM_1~TM_n以及中断命令产生电路1221。标签模块TM_1~TM_n耦接于分类电路121。标签模块TM_1~TM_n分别存储不同的预设中断数据并且接收数据D1~Dn。当数据D1~Dn的至少其中之一等于所存储的预设中断数据时,标签模块TM_1~TM_n提供中断信号SINT1~SINTn。标签模块TM_1~TM_n分别可以是数据判定电路。
举例来说明,标签模块TM_1存储预设中断数据PD1。标签模块TM_2存储预设中断数据PD2,依此类推。标签模块TM_1~TM_n分别接收来自于分类电路121的数据D1~Dn。以标签模块TM_1为例,当数据D1~Dn的至少其中之一等于预设中断数据PD1时,标签模块TM_1提供中断信号SINT1。在另一方面,当数据D1~Dn都不等于预设中断数据PD1时,标签模块TM_1则不会提供中断信号SINT1。另以标签模块TM_2为例,当数据D1~Dn的至少其中之一等于预设中断数据PD2时,标签模块TM_2提供中断信号SINT2。在另一方面,当数据D1~Dn都不等于预设中断数据PD2时,标签模块TM_2则不会提供中断信号SINT2。
在本实施例中,中断命令产生电路1221被设定以耦接于标签模块TM_1~TM_n的至少其中之一。中断命令产生电路1221依据来自于标签模块TM_1~TM_n的至少其中之一的中断信号来提供对应的中断命令。
在本实施例中,中断命令产生电路1221包括群组电路G1、G2。群组电路G1、G2分别对所接收到的中断信号进行群组以产生不同的中断命令。以本实施例为例,群组电路G1耦接于标签模块TM_3、TM_4、TM_n。群组电路G1对中断信号SINT3、SINT4、SINTn进行群组以产生中断命令INT1。也就是说,数据D1~Dn中具有相同于预设中断数据PD3、PD4、PDn的数据时,群组电路G1会产生中断命令INT1。因此,处理器110会基于中断命令INT1来执行操作。群组电路G2耦接于标签模块TM_1~TM_4。群组电路G2对中断信号SINT1~SINT4进行群组以产生中断命令INT2。也就是说,数据D1~Dn中具有相同于预设中断数据PD1~PD4的数据时,群组电路G2会产生中断命令INT2。因此,处理器110会基于中断命令INT2来执行操作。
在本实施例中,中断信号SINT1~SINTn分别可以是具有第一逻辑电平(如,高逻辑电平)的信号。
在本实施例中,群组电路G1包括与门AG1。当与门AG1的输入端接收到中断信号SINT3、SINT4、SINTn时,与门AG1的输出端会输出具有高逻辑电平的输出信号。群组电路G1反应于具有高逻辑电平的输出信号来产生中断命令INT1。举例来说,群组电路G1反应于具有高逻辑电平的输出信号而被触发,从而产生中断命令INT1。在另一方面,当与门AG1的输入端没有接收到中断信号SINT3、SINT4、SINTn的至少其中之一时,与门AG1的输出端会输出具有低逻辑电平的输出信号。群组电路G1反应于具有低逻辑电平的输出信号来停止产生中断命令INT1。
群组电路G2包括与门AG2。当与门AG2的输入端接收到中断信号SINT1~SINT4时,与门AG2的输出端会输出具有高逻辑电平的输出信号。群组电路G2反应于具有高逻辑电平的输出信号来产生中断命令INT2。在另一方面,当与门AG2的输入端没有接收到中断信号SINT1~SINT4的至少其中之一时,与门AG2的输出端会输出具有低逻辑电平的输出信号。群组电路G2反应于具有低逻辑电平的输出信号来停止产生中断命令INT2。
为了便于说明,本实施例的群组电路的数量分别以2个为例。然本发明并不以此为限。本发明的群组电路的数量分别可以是多个。
在本实施例中,标签模块TM_1~TM_n可以基于实际的使用需求而被设定。下文说明标签模块TM_1~TM_n的实施细节。
请同时参考图2以及图3,图3是依据本发明一实施例所绘示的标签模块的示意图。在本实施例中,标签模块TM包括状态寄存器M1、预设中断数据寄存器M2、输出设定寄存器M3、中断命令设定寄存器M4、相依性设定寄存器M5、中断旗标寄存器M6以及地址寄存器M7。在本实施例中,标签模块TM可适用于标签模块TM_1~TM_n的至少其中之一。
在本实施例中,状态寄存器M1存储标签模块TM的状态设定。举例来说,表征为“致能”的第一状态设定会被提供至状态寄存器M1。因此,标签模块TM会基于第一状态设定而运行。在另一方面,表征为“禁能”的第二状态设定会被提供至状态寄存器M1。因此,标签模块TM会基于第二状态设定而停止运行。
在本实施例中,预设中断数据寄存器M2存储预设中断数据PD。标签模块TM会基于预设中断数据PD对来自于分类电路121的数据D1~Dn进行识别。当来自于分类电路121的数据D1~Dn的至少其中之一等于预设中断数据PD时,标签模块TM会产生中断信号SINT。在另一方面,当来自于分类电路121的数据D1~Dn都不等于预设中断数据PD时,标签模块TM则不会产生中断信号SINT。
在本实施例中,输出设定寄存器M3被控制以存储第一输出设定值以及第二输出设定值的其中之一。当输出设定寄存器M3存储第一输出设定值时,标签模块TM会将中断信号SINT提供至中断命令产生电路1221。也就是说,标签模块TM会反应于第一输出设定值来输出中断信号SINT。在另一方面,当输出设定寄存器M3存储第二输出设定值时,标签模块TM停止将中断信号SINT提供至中断命令产生电路1221。也就是说,标签模块TM会反应于第二输出设定值来停止输出中断信号SINT。
举例来说,当处理器(如图1所示的处理器110)处于忙碌状态时,存储于输出设定寄存器M3的输出设定值会被设定为第二输出设定值。标签模块TM会停止输出中断信号SINT。因此,关联于中断信号SINT的中断命令不会被产生。如此一来,处理器的负担不会被增加。一旦处理器解除忙碌状态,存储于输出设定寄存器M3的输出设定值会被设定为第一输出设定值。因此,标签模块TM会输出中断信号SINT。
在本实施例中,中断命令设定寄存器M4存储标签模块TM与群组电路G1、G2之间的耦接关系。当中断命令设定寄存器M4存储标签模块TM与群组电路G1、G2中的选中群组电路耦接的连接信息时,标签模块TM与所述选中群组电路进行耦接,并与所述选中群组电路以外的其他群组电路进行解耦。举例来说,中断命令设定寄存器M4接收标签模块TM与群组电路G1耦接的第一连接信息。中断命令设定寄存器M4存储第一连接信息。群组电路G1被判断是选中群组电路。因此,标签模块TM会与群组电路G1进行耦接,并与群组电路G2进行解耦。另举例来说,中断命令设定寄存器M4接收标签模块TM与群组电路G1、G2耦接的第二连接信息。中断命令设定寄存器M4存储第二连接信息。群组电路G1、G2被判断是选中群组电路。因此,标签模块TM会与群组电路G1、G2进行耦接。
在一些实施例中,识别电路122还包括多个开关。所述多个开关中的第一开关耦接于标签模块TM与群组电路G1之间。所述多个开关中的第二开关耦接于标签模块TM与群组电路G2之间。标签模块TM会反应于第一连接信息来导通第一开关并断开第二开关。标签模块TM会反应于第二连接信息来导通第一开关以及第二开关。在一些实施例中,第一开关以及第二开关例如可以被设置于标签模块TM中。
在本实施例中,相依性设定寄存器M5被设定以建立标签模块TM与其他标签模块之间的相依性(Dependency)。基于被设定的相依性,标签模块TM会依据所依附的主标签模块的识别结果来决定是否运行。
举例来说明,基于相依性设定寄存器M5建立标签模块TM依附于标签模块TM_2(即,主标签模块)的相依性设定,当标签模块TM_2未识别出数据D1~Dn中的任一数据时,标签模块TM(即,从属标签模块)停止对数据D1~Dn进行识别。在本实施例中,标签模块TM可依据标签模块TM_2是否提供SINT2来获知标签模块TM_2的识别结果。
应注意的是,基于标签模块之间相依性设定,当标签模块TM判断出依据所依附的主标签模块未识别出数据D1~Dn中的任一数据时,标签模块TM停止对数据D1~Dn进行识别。因此,标签模块TM的功率消耗被节约。
在另一方面,当标签模块TM_2识别出数据D1~Dn中的至少一数据时,标签模块TM则会对数据D1~Dn进行识别。
在本实施例中,中断旗标寄存器M6用以存储关联于识别结果的旗标值。当数据D1~Dn的至少其中之一等于预设中断数据PD时,标签模块TM在中断旗标寄存器M6中建立第一期标值。换言之,第一期标值对应到数据D1~Dn的至少其中之一等于预设中断数据PD的识别结果。在另一方面,当数据D1~Dn都不等于预设中断数据PD时,标签模块TM在中断旗标寄存器M6中建立第二期标值。
在本实施例中,存储于输出设定寄存器M3的输出设定值会被设定为第二输出设定值。因此,当数据D1~Dn的至少其中之一等于预设中断数据PD时,标签模块TM会产生中断信号SINT,但不会主动地输出中断信号SINT。因此,中断旗标寄存器M6存储第一期标值。如此一来,处理器可以主动查询中断旗标寄存器M6以获知标签模块TM的识别结果。
除此之外,在本实施例中,当数据D1~Dn的至少其中之一等于预设中断数据PD时,地址寄存器M7会记录数据D1~Dn中等于预设中断数据PD的数据在外围电路130(如,内存组件)中的存储地址。在本实施例中,当数据D1~Dn的至少其中之一等于预设中断数据PD时,标签模块TM可以将地址寄存器M7所存储的信息提供至处理器。如此一来,处理器可以获知关联于中断命令的数据存储在外围电路130中的地址。
综上所述,本发明的数据检测电路包括分类电路以及识别电路。分类电路对数据组的多个数据进行分类,寄存符合所述多个预设类别的多个第一数据,并滤除不符合所述多个预设类别的多个第二数据。识别电路对所述多个第一数据进行识别,并依据对所述多个第一数据进行识别的识别结果提供对应的中断命令。如此一来,本发明能够预先对所接收到的多个数据进行过滤以及识别,从而降低处理装置的负担,并加快处理装置的数据处理速度。此外,识别电路的多个标签模块的相依性能够被设定。当所依附的主标签模块未识别出第一数据中的任一数据时,从属标签模块停止对第一数据进行识别。如此一来,从属标签模块的功率消耗能够被节约。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种用于处理器的数据检测电路,其特征在于,所述数据检测电路包括:
分类电路,经配置以接收数据组,基于多个预设类别来对所述数据组的多个数据进行分类,寄存符合所述多个预设类别的多个第一数据,并滤除不符合所述多个预设类别的多个第二数据;以及
识别电路,耦接于所述分类电路,经配置以对所述多个第一数据进行识别,当所述多个第一数据等于多个中断命令中的对应中断命令的多个预设中断数据时,提供所述对应中断命令至所述处理器。
2.根据权利要求1所述的数据检测电路,其特征在于,所述分类电路包括:
第一字符分类电路,经配置以接收数据组,基于所述多个预设类别中的第一类别来对所述多个数据进行分类,接收符合所述第一类别的所述多个第一数据,并滤除不符合所述第一类别的所述多个数据;以及
第二字符分类电路,经配置以接收数据组,基于所述多个预设类别中的第二类别来对所述多个数据进行分类,接收符合所述第二类别的所述多个第一数据,并滤除不符合所述第二类别的所述多个数据。
3.根据权利要求2所述的数据检测电路,其特征在于,所述分类电路还包括:
第一缓冲器,耦接于第一字符分类电路,经配置以存储符合所述第一类别的所述多个第一数据;以及
第二缓冲器,耦接于第二字符分类电路,经配置以存储符合所述第二类别的所述多个第一数据。
4.根据权利要求1所述的数据检测电路,其特征在于,所述识别电路包括:
多个标签模块,耦接于所述分类电路,分别经配置以:
存储不同的预设中断数据,
接收所述多个第一数据,并且
当所述多个第一数据的至少其中之一等于所存储的所述预设中断数据时,提供中断信号;以及
中断命令产生电路,被设定以耦接于所述多个标签模块的至少其中之一,经配置以依据来自于所述多个标签模块的多个中断信号来提供所述多个中断命令。
5.根据权利要求4所述的数据检测电路,其特征在于,所述多个标签模块中的第一标签模块包括:
预设中断数据寄存器,经配置以存储第一预设中断数据,
其中所述第一标签模块基于所述第一预设中断数据对所述多个第一数据进行识别,并且
其中当所述多个第一数据的至少其中之一等于所述第一预设中断数据时,所述第一标签模块产生所述中断信号。
6.根据权利要求5所述的数据检测电路,其特征在于,所述第一标签模块还包括:
输出设定寄存器,被操作以存储第一输出设定值以及第二输出设定值的其中之一,
其中当所述输出设定寄存器存储所述第一输出设定值时,所述第一标签模块将所述中断信号提供至所述中断命令产生电路,并且
其中当所述输出设定寄存器存储所述第二输出设定值时,所述第一标签模块停止将所述中断信号提供至所述中断命令产生电路。
7.根据权利要求5所述的数据检测电路,其特征在于,所述中断命令产生电路包括:
多个群组电路,分别经配置以对所述多个中断信号中所接收到的至少一中断信号进行群组以产生不同的中断命令。
8.一种处理装置,其特征在于,所述处理装置包括:
处理器;以及
数据检测电路,耦接于所述处理器,所述数据检测电路包括:
分类电路,经配置以接收数据组,基于多个预设类别来对所述数据组的多个数据进行分类,寄存符合所述多个预设类别的多个第一数据,并滤除不符合所述多个预设类别的多个第二数据;以及
识别电路,耦接于所述分类电路,经配置以对所述多个第一数据进行识别,当所述多个第一数据等于多个中断命令中的对应中断命令的多个预设中断数据时,提供所述对应中断命令至所述处理器。
9.根据权利要求8所述的处理装置,其特征在于,所述识别电路包括:
多个标签模块,耦接于所述分类电路,分别经配置以:
存储不同的所述预设中断数据,
接收所述多个第一数据,并且
当所述多个第一数据的至少其中之一等于所存储的预设中断数据时,提供中断信号;以及
中断命令产生电路,耦接于所述多个标签模块的至少其中之一,经配置以依据来自于所述多个标签模块的多个中断信号来提供所述多个中断命令。
10.根据权利要求9所述的处理装置,其特征在于,所述多个标签模块中的第一标签模块包括:
预设数据寄存器,经配置以存储第一预设中断数据,
其中所述第一标签模块基于所述第一预设中断数据对所述多个第一数据进行识别,并且
其中当所述多个第一数据的至少其中之一等于所述第一预设中断数据时,所述第一标签模块产生所述中断信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110148515 | 2021-12-23 | ||
TW110148515A TWI784853B (zh) | 2021-12-23 | 2021-12-23 | 資料偵測電路以及處理裝置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116361680A true CN116361680A (zh) | 2023-06-30 |
Family
ID=85794687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210403373.8A Pending CN116361680A (zh) | 2021-12-23 | 2022-04-18 | 数据检测电路以及处理装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116361680A (zh) |
TW (1) | TWI784853B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9626313B2 (en) * | 2014-12-18 | 2017-04-18 | Qualcomm Incorporated | Trace buffer based replay for context switching |
US20160378698A1 (en) * | 2015-06-26 | 2016-12-29 | Intel IP Corporation | Instruction and logic for real-time behavior of interrupts |
MY186256A (en) * | 2015-12-21 | 2021-06-30 | Intel Corp | Emulated msi interrupt handling |
US10289596B2 (en) * | 2016-06-07 | 2019-05-14 | Macronix International Co., Ltd. | Memory and method for operating a memory with interruptible command sequence |
EP3646179B1 (en) * | 2017-06-30 | 2023-10-25 | Intel Corporation | Modifying processor frequency based on interrupt rate |
US11030133B2 (en) * | 2018-08-30 | 2021-06-08 | Qualcomm Incorporated | Aggregated in-band interrupt based on responses from slave devices on a serial data bus line |
-
2021
- 2021-12-23 TW TW110148515A patent/TWI784853B/zh active
-
2022
- 2022-04-18 CN CN202210403373.8A patent/CN116361680A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW202326404A (zh) | 2023-07-01 |
TWI784853B (zh) | 2022-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10380446B2 (en) | Bus translator | |
CN101589377B (zh) | 内容终止直接存储器存取电路,方法及计算系统 | |
US20070130397A1 (en) | System and method for encoding packet header to enable higher bandwidth efficiency across PCIe links | |
US5247688A (en) | Character recognition sorting apparatus having comparators for simultaneous comparison of data and corresponding key against respective multistage shift arrays | |
US5537623A (en) | Multiple group address recognition | |
CN112416824B (zh) | efuse读写控制器、芯片、电子设备及控制方法 | |
US20090083471A1 (en) | Method and apparatus for providing accelerator support in a bus protocol | |
US20020194400A1 (en) | Peripheral device with hardware linked list | |
CN116361680A (zh) | 数据检测电路以及处理装置 | |
US7136938B2 (en) | Command ordering based on dependencies | |
KR20080013071A (ko) | 휴대용 단말기에서 확장 키를 사용을 위한 장치 및 방법 | |
US10872051B2 (en) | Bus control circuit | |
EP0309676B1 (en) | Workstation controller with full screen write mode and partial screen write mode | |
CN113468027B (zh) | 监测器件地址管理方法及装置、基板管理控制器、设备 | |
US20040015853A1 (en) | System having an arithmetic-logic circuit for determining the maximum or minimum of a plurality of codes | |
US11861232B2 (en) | Storage system and data writing method thereof | |
KR960002074A (ko) | 파이포를 이용한 프린터 입력버퍼 및 데이타 입력방법 | |
KR940005440B1 (ko) | Scsi 규격에 따른 셀렉션 응답회로 | |
JPH0637766A (ja) | データ伝送システム | |
US11853551B2 (en) | Storage system and data reading method thereof | |
US4969090A (en) | Program routine vectoring circuit for selectively using either stored interupt instructions or incoming interupt handling instructions | |
CN114302256B (zh) | 一种i2c通信防冲突方法及系统 | |
CN117033270B (zh) | 一种芯片、设备以及数据处理方法 | |
CN114968874B (zh) | 一种适用于多传感器系统快速并行中断检测电路 | |
US11327908B2 (en) | Method and system for facilitating communication between interconnect and system memory on system-on-chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |