TWI783641B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI783641B
TWI783641B TW110130808A TW110130808A TWI783641B TW I783641 B TWI783641 B TW I783641B TW 110130808 A TW110130808 A TW 110130808A TW 110130808 A TW110130808 A TW 110130808A TW I783641 B TWI783641 B TW I783641B
Authority
TW
Taiwan
Prior art keywords
layer
metal
source
gate
over
Prior art date
Application number
TW110130808A
Other languages
English (en)
Other versions
TW202230681A (zh
Inventor
莊正吉
蘇煥傑
王聖璁
黃麟淯
王志豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202230681A publication Critical patent/TW202230681A/zh
Application granted granted Critical
Publication of TWI783641B publication Critical patent/TWI783641B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供半導體結構及其形成方法。在一實施例中，半導體結構包含位於基底上方的主動區、設置於主動區上方的閘極結構以及包含設置於閘極結構上方的下部及設置於下部上方的上部的閘極接點。

Description

半導體結構及其形成方法
本發明實施例係有關於半導體技術，且特別是有關於半導體結構及其形成方法。
電子產業對越來越小且更快的電子裝置的需求不斷增長，這些電子裝置同時能夠支持越來越多越趨複雜和精密的功能。因此，在半導體產業中製造低成本、高效能和低功率的積體電路(integrated circuit，IC)為持續的趨勢。至今為止，透過縮小半導體積體電路尺寸(例如將部件尺寸最小化)已很大程度上實現這些目標，進而改善生產效率並降低相關成本。然而，這些微縮化也已增加半導體製造過程的複雜性。因此，要實現半導體積體電路裝置及裝置的持續進步，就需要在半導體製造過程和技術方面取得類似的進步。
隨著積體電路持續微縮化，接觸部件的尺寸(例如閘極接點和源極/汲極接點導通孔)變得越來越小。雖然先進的微影技術允許形成高深寬比開口，但是已證明在高深寬比開口中填充導電材料具挑戰性。在接點導通孔或接觸開口中不令人滿意的金屬填充可增加電阻。雖然用於形成接點/接點導通孔的現有方法對於其預期目的為足夠的，但是這些方法並非在所有方面都令人滿意。
在一些實施例中，提供半導體結構，半導體結構包含主動區，位於基底上方；閘極結構，設置於主動區上方；以及閘極接點，包含:下部，設置於閘極結構上方；及上部，設置於下部上方。
在一些其他實施例中，提供半導體結構，半導體結構包含主動區，位於基底上方；閘極結構，設置於主動區的通道區上方；源極/汲極接點，設置於主動區的源極/汲極區上方；選擇性金屬層，位於閘極結構上；以及閘極接點，包含:下部，直接接觸選擇性金屬層；及上部，橫跨於下部和源極/汲極接點上方，並電性耦接下部和源極/汲極接點。
在另外一些實施例中，提供半導體結構的形成方法，此方法包含提供工件，工件包含位於主動區上方的閘極結構和源極/汲極接點、閘極結構上方的選擇性金屬層及選擇性金屬層上方的自對準蓋層；在自對準蓋層上方沉積蝕刻停止層和介電層；形成閘極接觸開口通過介電層、蝕刻停止層和自對準蓋層，以暴露選擇性金屬層；在閘極接觸開口上方沉積第一金屬填充層；回蝕刻第一金屬填充層；在回蝕刻之後，形成源極/汲極接觸通孔開口通過介電層和蝕刻停止層，以暴露源極/汲極接點；在第一金屬填充層和源極/汲極接觸通孔開口上方沉積第二金屬填充層；以及在沉積第二金屬填充層之後，將工件平坦化。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
再者，當用“大約”、“近似”及類似術語描述數字或數字範圍時，此術語目的在涵蓋在考慮到本發明所屬技術領域中具通常知識者可理解之製造期間固有出現的變化時的合理範圍內的數字。舉例來說，基於與製造具有與數字相關聯的特徵的部件有關的已知製造公差，數字或數字範圍包含所描述數字的合理的範圍，例如在所描述數字的+/-10％之內。舉例來說，具有厚度“約5nm”的材料層涵蓋了尺寸範圍從4.25nm至5.75nm，其中與本發明所屬技術領域中具通常知識者已知的與沉積材料層相關的製造公差為+/-15％。
積體電路(IC)技術朝向較小的技術節點進步，已引進多閘極金屬氧化物半導體場效電晶體(multi-gate metal-oxide-semiconductor field effect transistor，multi-gate MOSFET)(或多閘極裝置)透過增加閘極通道耦合、降低關態電流及減少短通道效應(short-channel effects，SCEs)來改善閘極控制。多閘極裝置一般代表具有閘極結構或閘極結構的一部分設置於通道區多於一面上方的裝置。鰭式場效電晶體(fin-like field effect transistors，FinFETs)和多橋接通道(multi-bridge-channel，MBC)電晶體為多閘極裝置的範例，多閘極裝置已成為高效能和低漏電應用的流行及有希望的候選裝置。鰭式場效電晶體具有透過閘極環繞多於一面(例如閘極環繞從基底延伸的半導體材料的“鰭”的頂部和側壁)之抬升的通道。多橋接通道電晶體具有可延伸以部分或完全環繞通道區的閘極結構，以在兩面或多於兩面上提供到通道區的路徑。由於多橋接通道電晶體的閘極結構圍繞通道區，因此多橋接通道電晶體也可被稱為環繞式閘極電晶體(surrounding gate transistor，SGT)或全繞式閘極(gate-all-around，GAA)電晶體。
較小的多閘極電晶體的互連需要較小尺寸的接觸部件，例如閘極接點(VGs)及源極/汲極接點導通孔(VDs)。雖然先進的微影技術使得成為可能形成高深寬比開口，但是已證明在高深寬比開口中填充導電材料具有挑戰性。因為源極/汲極接點降低了源極/汲極接點導通孔的高度，因此閘極接觸開口傾向具有較大的深寬比。在單一階段製程中在閘極接觸開口中沉積金屬填充層的一些範例製程中，空隙或間隙可能存在於已經較小的閘極接點中。這些空隙或間隙可能顯著地增加接點電阻，導致裝置失效或效能降低。
本發明實施例提供多階段金屬填充製程，其中沉積第一金屬填充層，且在沉積第二金屬填充層之前，回蝕刻第一金屬填充層，使得第二金屬填充層沉積於回蝕刻的第一金屬填充層上方。本發明實施例的多階段金屬填充製程在多個階段中填充接觸開口或接觸通孔開口，且每個階段的金屬填充面臨較小的深寬比。透過將單一階段高深寬比金屬填充分解為多階段較低深寬比金屬填充步驟，本發明實施例的方法允許在高深寬比開口中得到令人滿意的金屬填充。在一些實施例中，可使用多於兩個金屬填充層。當需要閘極結構和相鄰的源極/汲極部件的局部互連時，可使用本發明實施例的多階段金屬填充製程，以形成橫跨於閘極結構和相鄰的源極/汲極部件上方的閘極接點。
以下將參考圖式更詳細地描述本發明實施例的各方面。第1圖顯示依據本發明實施例，從工件形成半導體結構的方法100的流程圖。方法100僅為範例，且不意圖將本發明實施例限制在方法100所明確顯示的內容中。可在方法100之前、期間及之後提供額外的步驟，且對於方法的其他實施例，可取代、消除或移動所描述的一些步驟。為了簡單起見，本文並未詳細描述所有步驟。以下結合第2-21圖描述方法100，第2-21圖顯示依據第1圖的方法100的實施例，在製造的不同階段之工件200的局部剖面示意圖。由於工件200將形成為半導體結構，因此在上下文中，工件200有時也可被稱為半導體結構。在本發明實施例中，除非另有明確說明，否則將使用相似的參考符號標註相似的部件。為免生疑問，第2-21圖中的X方向、Y方向和Z方向彼此垂直。
請參照第1和2圖，方法100包含方塊102，其中接收工件200。如第2圖所示，工件200包含主動區204，主動區204設置於基底202上方。主動區204為多閘極電晶體的半導體元件。舉例來說，主動區204可為鰭式場效電晶體的半導體鰭，或多橋接通道電晶體的通道元件的垂直堆疊物。取決於形狀，多橋接通道電晶體的通道元件可以不同的奈米結構的形式出現，例如奈米線、奈米片或奈米棒。主動區204可包含複數個通道區204C及複數個源極/汲極區204SD。顧名思義，通道區204C為多閘極電晶體的通道的形成，且源極/汲極區204SD為多閘極電晶體的源極/汲極部件的形成。工件200也包含設置於通道區204C上方的閘極結構220及設置於源極/汲極區204SD上方的源極/汲極接點240。每個閘極結構220以閘極間隙壁210作為襯墊，使得閘極結構220透過閘極間隙壁210與源極/汲極接點240間隔開。如第2圖所示，工件200更包含設置於每個閘極結構220上的選擇性金屬層230。自對準蓋(self-aligned capping，SAC)層250設置於每個選擇性金屬層230上。
基底202可為半導體基底，例如矽(Si)基底。基底202可包含各種層，包含形成於半導體基底上的導電層或絕緣層。取決於本發明所屬技術領域已知的設計需求，基底202可包含各種摻雜配置。基底202也可包含其他半導體，例如鍺(Ge)、碳化矽(SiC)、矽鍺(SiGe)或鑽石。替代地，基底202可包含化合物半導體及/或合金半導體。再者，在一些實施例中，基底202可包含磊晶層(epitaxial layer，epi-layer)，為了增強效能而作應變，可包含絕緣層上覆矽(silicon-on-insulator，SOI)結構及/或可具有其他合適的增強部件。為了方便顯示，在第2圖中以虛線顯示基底202，且第3-21圖忽略基底202。
主動區204可包含矽(Si)或其他元素半導體(例如鍺(Ge))、化合物半導體(包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、合金半導體(包含SiGe、GaAsP、AlInAs、AlGaAs、InGaAs、GaInP及/或GaInAsP)或前述之組合。如第2圖所示，主動區204沿X方向縱向延伸。主動區204可透過合適的製程製造，合適的製程包含光微影製程和蝕刻製程。光微影製程可包含在基底202上方形成光阻層，將光阻層曝光於圖案，進行曝光後烘烤製程，並將光阻層顯影，以形成包含光阻層的遮罩元件。接著，可使用遮罩元件保護基底202的一些區域，同時蝕刻製程在基底202中形成凹口，進而形成主動區204。可使用乾蝕刻(例如化學氧化物移除)、濕蝕刻及/或其他合適的製程來蝕刻凹口。也可使用許多其他方法實施例，以在基底202上形成主動區204。在主動區204包含多橋接通道電晶體的通道元件的實施例中，在基底202上先交替並磊晶成長第一半導體層和第二半導體層，以形成層堆疊物。第一半導體層和第二半導體層具有不同組成。舉例來說，第一半導體層可包含矽(Si)，且第二半導體層可包含矽鍺(SiGe)。接著，將具有第一半導體奈米結構和第二半導體奈米結構的半導體層堆疊物圖案化，以形成奈米結構的鰭狀堆疊物。接著，選擇性移除鰭狀堆疊物的通道區中的第二半導體層，以釋放第一半導體層成為懸置奈米結構，例如奈米線或奈米片。
如第2圖所示，閘極結構220沿Y方向縱向延伸，Y方向垂直於主動區204延伸的X方向。雖然未明確顯示於第2圖，但是每個閘極結構220包含界面層、閘極介電層、一個或多個功函數層和金屬填充層。在一些實施例中，界面層可包含介電材料，例如氧化矽或矽酸鉿。閘極介電層由高介電常數(介電常數大於約3.9)介電材料形成，高介電常數介電材料可包含HfO 2、TiO 2、HfZrO、Ta 2O 3、HfSiO 4、ZrO 2、ZrSiO 2、前述之組合或其他合適的材料。一個或多個功函數層可包含n型功函數層和p型功函數層。範例的n型功函數層可由鋁(Al)、鋁化鈦(TiAl)、碳化鈦鋁(TiAlC)、鉭矽鋁(TaSiAl)、碳化鉭矽(TaSiC)、碳化鉭(TaC)或碳化鉿(HfC)形成。範例的p型功函數層可由氮化鈦(TiN)、氮化鈦矽(TiSiN)、氮化鉭(TaN)、氮碳化鎢(WCN)或鉬(Mo)形成。金屬填充層可由金屬形成，例如鎢(W)、釕(Ru)、鈷(Co)或銅(Cu)。由於閘極介電層由高介電常數介電材料形成且閘極結構220使用金屬，因此閘極結構220也可被稱為高介電常數金屬閘極結構或金屬閘極結構。
雖然未明確顯示於第2圖，但是可在主動區204的源極/汲極區204SD中、源極/汲極區204SD上或源極/汲極區204SD周圍形成磊晶源極/汲極部件。如第2圖所示，每個通道區204C位於兩相鄰源極/汲極區204SD之間。源極/汲極部件可磊晶成長於源極/汲極區204SD上方。每個通道區204C位於閘極結構220下方。取決於裝置類型和設計需求，磊晶源極/汲極部件可摻雜n型摻雜物或p型摻雜物。源極/汲極接點240設置於源極/汲極區204SD上方並電性耦接至源極/汲極區204SD中的源極/汲極部件。為了識別目的，分別將兩個源極/汲極接點240標示為第一源極/汲極接點240-1和第二源極/汲極接點240-2。雖然未明確顯示於圖式，但是可在源極/汲極部件與源極/汲極接點240之間的界面處設置矽化物部件。矽化物部件可包含矽化鈦、矽化鈷、矽化鎳，用以降低接觸電阻。源極/汲極接點240包含鎢(W)、釕(Ru)、鈷(Co)、銅 (Cu)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鉬(Mo)或鎳(Ni)。雖然未明確顯示於第2圖，但是每個源極/汲極接點240設置於第一層間介電(interlayer dielectric，ILD)層中。第一層間介電層可包含氧化矽或含氧化矽材料，其中矽以各種合適方式存在。舉例來說，第一層間介電層包含氧化矽或低介電常數介電材料，低介電常數介電材料的介電常數(k值)小於氧化矽的介電常數(約3.9)。在一些實施例中，低介電常數介電材料包含多孔有機矽酸鹽(例如SiOCH)、四乙氧基矽烷(tetraethylorthosilicate，TEOS)氧化物、未摻雜矽酸鹽玻璃、摻雜氧化矽(例如硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、氟矽酸鹽玻璃(fluorosilicate glass，FSG)、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、氟摻雜二氧化矽、碳摻雜二氧化矽、多孔二氧化矽、多孔碳摻雜二氧化矽)、氮化矽碳(SiCN)、氮碳氧化矽(SiOCN)、旋塗矽基聚合物介電質或前述之組合。
在一些實施例中，閘極間隙壁210可為單一層或多層。閘極間隙壁210的範例材料可包含氧化矽(SiO)、矽化鉿(HfSi)、碳氧化矽(SiOC)、氧化鋁(AlO)、矽化鋯(ZrSi)、氮氧化鋁(AlON)、氧化鋯(ZrO)、氧化鉿(HfO)、氧化鈦(TiO)、氧化鋯鋁(ZrAlO)、氧化鋅(ZnO)、氧化鉭(TaO)、氧化鑭(LaO)、氧化釔(YO)、氮碳化鉭(TaCN)、氮化矽(SiN)、氮碳氧化矽(SiOCN)、碳化矽(SiC)、氮化鋯(ZrN)或氮碳化矽(SiCN)。選擇用於閘極間隙壁210的材料，使得閘極間隙壁210和第一層間介電層具有不同的蝕刻選擇性。
選擇性金屬層230保護閘極結構220的頂表面。選擇性金屬層230用以保護閘極結構220，且在形成閘極接觸開口期間作為蝕刻停止層。選擇性金屬層230可由金屬形成，且此金屬不同於用以形成源極/汲極接點240的金屬。在一些實施例中，選擇性金屬層230可包含鎢(W)、鈷(Co)、釕(Ru)、氮化鈦(TiN)或前述之組合。如第2圖所示，選擇性金屬層230直接設置於閘極結構220上，且直接設置於作為閘極結構220的襯墊的兩個閘極間隙壁210之間。在一些範例中，選擇性金屬層230可具有厚度在約1nm與約10nm之間。
請再參照第2圖，每個自對準蓋層250設置於選擇性金屬層230上方。自對準蓋層250可由氧化矽(SiO)、矽化鉿(HfSi)、碳氧化矽(SiOC)、氧化鋁(AlO)、矽化鋯(ZrSi)、氮氧化鋁(AlON)、氧化鋯(ZrO)、氧化鉿(HfO)、氧化鈦(TiO)、氧化鋯鋁(ZrAlO)、氧化鋅(ZnO)、氧化鉭(TaO)、氧化鑭(LaO)、氧化釔(YO)、氮碳化鉭(TaCN)、氮化矽(SiN)、氮碳氧化矽(SiOCN)、碳化矽(SiC)、氮化鋯(ZrN)或氮碳化矽(SiCN)形成。依據本發明實施例，自對準蓋層250可具有不同的外觀。在第2圖所示的一些實施例中，每個自對準蓋層250可包含底部250B及在底部250B上方的頂部250T。頂部250T與底部250B之間的分界線與閘極間隙壁210的頂表面大致齊平。底部250B垂直(沿Z方向)定義於閘極結構220的頂表面與頂部250T的底表面之間，且水平(沿X方向)定義於作為閘極結構220的襯墊側壁的閘極間隙壁210之間。頂部250T設置於閘極間隙壁210上方。在一些範例中，頂部250T可具有厚度在約1nm與約30nm之間，且底部250B可具有厚度在約1nm與約50nm之間。自對準蓋層250的總厚度可在約2nm與約50nm之間。應當注意的是，自對準蓋層250可具有其他外觀。在第14圖所呈現的其他實施例中，自對準蓋層250的整體可設置於兩個閘極間隙壁210之間，且自對準蓋層250不具有不同尺寸的不同部分。在第15圖所呈現的其他實施例中，選擇性金屬層230和閘極間隙壁210大致齊平，且自對準蓋層250的整體設置於選擇性金屬層230和閘極間隙壁210上方。
請參照第1和3圖，方法100包含方塊104，其中在工件200上方沉積蝕刻停止層(etch stop layer，ESL)252和第二層間介電(ILD)層254。在一些實施例中，蝕刻停止層252可由氧化矽(SiO)、矽化鉿(HfSi)、碳氧化矽(SiOC)、氧化鋁(AlO)、矽化鋯(ZrSi)、氮氧化鋁(AlON)、氧化鋯(ZrO)、氧化鉿(HfO)、氧化鈦(TiO)、氧化鋯鋁(ZrAlO)、氧化鋅(ZnO)、氧化鉭(TaO)、氧化鑭(LaO)、氧化釔(YO)、氮碳化鉭(TaCN)、氮化矽(SiN)、氮碳氧化矽(SiOCN)、碳化矽(SiC)、氮化鋯(ZrN)或氮碳化矽(SiCN)形成。在一些實施例中，蝕刻停止層252可透過使用化學氣相沉積(chemical vapor deposition，CVD)、原子層沉積(atomic layer deposition，ALD)或合適的沉積方法沉積。在一實施例中，蝕刻停止層252由氮化矽(SiN)形成，且具有厚度在約3nm與約20nm之間。在沉積蝕刻停止層252之後，方塊104在蝕刻停止層252上方沉積第二層間介電層254。在一些實施例中，第二層間介電層254可包含氧化矽(SiO)、矽化鉿(HfSi)、碳氧化矽(SiOC)、氧化鋁(AlO)、矽化鋯(ZrSi)、氮氧化鋁(AlON)、氧化鋯(ZrO)、氧化鉿(HfO)、氧化鈦(TiO)、氧化鋯鋁(ZrAlO)、氧化鋅(ZnO)、氧化鉭(TaO)、氧化鑭(LaO)、氧化釔(YO)、氮碳化鉭(TaCN)、氮化矽(SiN)、氮碳氧化矽(SiOCN)、碳化矽(SiC)、氮化鋯(ZrN)或氮碳化矽(SiCN)。在一實施例中，第二層間介電層254可與第一層間介電層共用相同組成。在此實施例中，第二層間介電層254可包含氧化矽或低介電常數介電材料，低介電常數介電材料的介電常數(k值)小於氧化矽的介電常數(約3.9)。在一些實施例中，低介電常數介電材料包含多孔有機矽酸鹽(例如SiOCH)、四乙氧基矽烷(TEOS)氧化物、未摻雜矽酸鹽玻璃、摻雜氧化矽(例如硼磷矽酸鹽玻璃(BPSG)、氟矽酸鹽玻璃(FSG)、磷矽酸鹽玻璃(PSG)、氟摻雜二氧化矽、碳摻雜二氧化矽、多孔二氧化矽、多孔碳摻雜二氧化矽)、氮化矽碳(SiCN)、氮碳氧化矽(SiOCN)、旋塗矽基聚合物介電質或前述之組合。在一些範例中，第二層間介電層254可具有厚度在約3nm與約40nm之間。
請參照第1和4圖，方法100包含方塊106，其中形成閘極接觸開口256通過第二層間介電層254、蝕刻停止層252和自對準蓋層250，以暴露在閘極結構220上方的選擇性金屬層230。可使用光微影製程和蝕刻製程的組合來形成閘極接觸開口256。舉例來說，先在第二層間介電層254上方沉積光阻層。接著，使用光微影製程將光阻層圖案化，以形成暴露閘極接觸開口256將形成的區域的圖案化光阻層。接著，使用圖案化光阻層作為蝕刻遮罩，以形成閘極接觸開口256通過第二層間介電層254、蝕刻停止層252和自對準蓋層250，以暴露選擇性金屬層230的頂表面。在一些實施例中，可部分蝕刻選擇性金屬層230，且閘極接觸開口256可終止於選擇性金屬層230中。方塊106的蝕刻製程可為乾蝕刻製程，此乾蝕刻製程使用氧、含氧氣體、氫、含氟氣體(例如CF 4、SF 6、NF 3、BF 3、CH 2F 2、CHF 3、CH 3F、C 4F 8、C 4F 6及/或C 2F 6)、含碳氣體(例如CO、CH 4及/或C 3H 8)、含氯氣體(例如Cl 2、CHCl 3、CCl 4及/或BCl 3)、含溴氣體(例如HBr及/或CHBr 3)、含碘氣體、其他合適的氣體及/或電漿及/或前述之組合。
如第4圖所示，閘極接觸開口256沿Z方向可具有第一深度D1，且沿X方向可具有第一開口寬度W1。在一些範例中，閘極接觸開口256的深寬比可計算為第一深度D1除以第一開口寬度W1。閘極接觸開口256的深寬比(即D1/W1)可在約4與約9之間，此深寬比在單階段金屬填充製程中將金屬填充層令人滿意地填充至閘極接觸開口256中可能帶來挑戰。可以觀察到，單階段金屬填充製程可能在已經小的閘極接點中導致空隙或間隙，導致電阻增加。
請參照第1和5圖，方法100包含方塊108，其中在選擇性金屬層230上方沉積第一黏著層262。第一黏著層262可用以改善黏著性，並防止第一金屬填充層258(以下將描述)劣化。在一些實施例中，第一黏著層262可包含鈷(Co)、鎢(W)、鉬(Mo)、鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)或前述之組合。在一實施例中，第一黏著層262可由氮化鈦(TiN)或氮化鉭(TaN)形成。第一黏著層262可透過使用化學氣相沉積(CVD)或原子層沉積(ALD)沉積。在一些範例中，當形成第一黏著層262時，第一黏著層262可具有厚度在約1 Å與約30 Å之間。在第一金屬填充層258(以下將描述)很好地黏附到選擇性金屬層230和自對準蓋層250或第一金屬填充層258不易氧化的實施例中，可省略第一黏著層262。舉例來說，當第一金屬填充層258(以下將描述)由氮化鈦(TiN)或氮化鉭(TaN)形成時，可省略第一黏著層262。省略第一黏著層262的實施例顯示於第11、12、14、15、16、17和18圖中。形成第一黏著層262的實施例顯示於第13、20和21圖中。
請參照第1和5圖，方法100包含方塊110，其中在閘極接觸開口256中形成第一金屬填充層258。第一金屬填充層258為導電金屬層，且可包含鎢(W)、釕(Ru)、鋁(Al)、鉬(Mo)、鈦(Ti)、鈷(Co)、銅(Cu)或前述之組合。在一實施例中，第一金屬填充層258可包含鈷(Co)、銅(Cu)或釕(Ru)。在一些實施例中，第一金屬填充層258可透過使用化學氣相沉積或原子層沉積來沉積。如第5圖所示，沉積第一金屬填充層258直到在閘極接觸開口256中的第一金屬填充層258的頂表面高於自對準蓋層250的頂表面。在一些實施例中，在沉積第一金屬填充層258之後，第一金屬填充層258的頂表面可在蝕刻停止層252之上或之下約0.5nm與約5nm之間。在一些範例中，從選擇性金屬層230的頂表面測量，第一金屬填充層258的高度可在約5nm與約40nm之間。
請參照第1和6圖，方法100包含方塊112，其中回蝕刻或拉回沉積的第一金屬填充層258。在一些實施例中，方塊112的回蝕刻可包含乾蝕刻製程，此乾蝕刻製程使用氧(O 2)、氫(H 2)、氧化亞氮(N 2O)、氮(N 2)、含氟氣體(例如CF 4、SF 6、NF 3、BF 3、CH 2F 2、CHF 3、CH 3F、C 4F 8、C 4F 6及/或C 2F 6)、含氯氣體(例如Cl 2、CHCl 3、CCl 4及/或BCl 3)、其他合適的氣體及/或電漿及/或前述之組合。在方塊112，可以流量在約10sccm與約300sccm之間供應蝕刻劑氣體物種。在一些實施例中，回蝕刻進行時提供直流電(direct current，DC)偏壓在約100V與約800V之間，溫度在約20°C與約90°C之間，且射頻(radio frequency，RF)功率在約100W與約300W之間。在第6圖所呈現的實施例中，進行方塊112的拉回直到第一金屬填充層258的頂表面與自對準蓋層250的頂表面大致共平面。在一些實施例中，被蝕刻的第一金屬填充層258可具有延伸至第一金屬填充層258中的凹口約0.5nm至約10nm。在第16和20圖所呈現的其他實施例中，進行方塊112的拉回直到第一金屬填充層258的頂表面位於蝕刻停止層252的底表面與頂表面之間。在第17和21圖所呈現的一些其他實施例中，進行方塊112的拉回直到第一金屬填充層258的頂表面仍高於蝕刻停止層252的頂表面。
如第6圖所示，在方塊112的回蝕刻之後，閘極接觸開口256沿Z方向可具有第二深度D2，且沿X方向可具有第二開口寬度W2。由於存在第一金屬填充層258，因此第二深度D2小於第一深度D1。因此，在方塊112的操作之後，閘極接觸開口256的深寬比可計算為第二深度D2除以第二開口寬度W2。在此階段，由於存在第一金屬填充層258，因此閘極接觸開口256的深寬比(即D2/W2)可在約2與約6之間，此深寬比小於沒有回蝕刻第一金屬填充層258的深寬比。降低的深寬比可改善金屬填充製程裕度並減少缺陷。
請參照第1和7圖，方法100包含方塊114，其中形成源極/汲極接觸通孔開口260通過第二層間介電層254和蝕刻停止層252，以暴露第一源極/汲極接點240-1。在回蝕刻第一金屬填充層258之後，在第一源極/汲極接點240-1上方形成源極/汲極接觸通孔開口260。雖然未明確顯示於第7圖，但是可在工件200上方形成圖案化遮罩層(例如圖案化光阻層、圖案化硬遮罩層或圖案化底部抗反射塗佈(bottom antireflective coating，BARC)層)。圖案化遮罩層保護或覆蓋閘極接觸開口256，而暴露在第一源極/汲極接點240-1上方的區域。使用圖案化遮罩層，工件200接受乾蝕刻製程，以形成源極/汲極接觸通孔開口260通過第二層間介電層254和蝕刻停止層252。方塊114的乾蝕刻製程可包含使用氧、含氧氣體、氫、含氟氣體(例如CF 4、SF 6、NF 3、BF 3、CH 2F 2、CHF 3、CH 3F、C 4F 8、C 4F 6及/或C 2F 6)、含碳氣體(例如CO、CH 4及/或C 3H 8)、含氯氣體(例如Cl 2、CHCl 3、CCl 4及/或BCl 3)、含溴氣體(例如HBr及/或CHBr 3)、含碘氣體、其他合適的氣體及/或電漿及/或前述之組合。在所示的實施例中，可部分蝕刻第一源極/汲極接點240-1，且源極/汲極接觸通孔開口260可終止於第一源極/汲極接點240-1中。在形成源極/汲極接觸通孔開口260之後，透過灰化或蝕刻移除圖案化遮罩層。
請參照第1和8圖，方法100包含方塊116，其中在工件200上方沉積第二黏著層264。第二黏著層264可用以改善黏著性，並防止第二金屬填充層266(以下將描述)劣化。在一些實施例中，第二黏著層264可包含鈷(Co)、鎢(W)、鉬(Mo)、鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)或前述之組合。在一實施例中，第二黏著層264可由氮化鈦(TiN)形成。第二黏著層264可透過使用化學氣相沉積或原子層沉積順應性沉積於工件200上方。如第8圖所示，第二黏著層264設置於第二層間介電層254的頂表面和側壁上、蝕刻停止層252的側壁上、回蝕刻的第一金屬填充層258的頂表面上、第一黏著層262(如有形成)的頂表面上以及第一源極/汲極接點240-1的頂表面上。在一些範例中，當形成第二黏著層264時，第二黏著層264可具有厚度在約1 Å與約30 Å之間。在第二金屬填充層266(以下將描述)很好地黏附到第一金屬填充層258、蝕刻停止層252和第二層間介電層254或第二金屬填充層266(以下將描述)不易氧化的實施例中，可省略第二黏著層264。舉例來說，當第二金屬填充層266(以下將描述)由氮化鈦(TiN)或氮化鉭(TaN)形成時，可省略第二黏著層264。省略第二黏著層264的實施例顯示於第11和13圖中。形成第二黏著層264的實施例顯示於第10、12和14-21圖中。
請參照第1和9圖，方法100包含方塊118，其中在工件200上方沉積第二金屬填充層266。第二金屬填充層266為導電金屬層，且可包含鎢(W)、釕(Ru)、鋁(Al)、鉬(Mo)、鈦(Ti)、鈷(Co)、銅(Cu)或前述之組合。在一實施例中，第二金屬填充層266可透過使用化學氣相沉積或原子層沉積來沉積於工件200上方，包含沉積於閘極接觸開口256(顯示於第8圖中)和源極/汲極接觸通孔開口260(顯示於第8圖中)上方。當不形成第二黏著層264時，沉積的第二金屬填充層266可直接接觸第一金屬填充層258、第一黏著層262(如果有)和第一源極/汲極接點240-1。在一些實施例中，第二金屬填充層266的組成可不同於第一金屬填充層258的組成。舉例來說，第一金屬填充層258可由鎢(W)或鈷(Co)形成，而第二金屬填充層266可由釕(Ru)形成。在此範例中，鎢(W)和鈷(Co)的前驅物和沉積製程提供了所需的由下而上形成能力，使得較少的第一金屬填充層258沿介電側壁沉積。此外，當第一金屬填充層258可由鎢(W)或鈷(Co)形成時，第一金屬填充層258提供了自身與介電層(例如蝕刻停止層252和第二層間介電層254)之間的蝕刻選擇性。第二金屬填充層266不需要此蝕刻選擇性。在一些其他實施例中，第二金屬填充層266的組成可相同於第一金屬填充層258的組成。在這些實施例中，雖然第一金屬填充層258和第二金屬填充層266共用相同組成，但是界面可仍存在，且因為兩個金屬填充層是分開形成的，所以很容易檢測到此界面。
請參照第1和10圖，方法100包含方塊120，其中將工件200平坦化，以形成閘極接點300和源極/汲極接點導通孔400。在沉積第二金屬填充層266之後，工件200接受平坦化製程，例如化學機械研磨(chemical mechanical polishing，CMP)製程。方塊120的平坦化製程進行直到完全移除在第二層間介電層254的頂表面上方的第二黏著層264(如果有)和第二金屬填充層266。在方塊120的操作結束之後，形成閘極接點300和源極/汲極接點導通孔400，如第10圖所示。在第10圖顯示的實施例中，閘極接點300包含下部及設置於下部上方的上部。下部包含第一黏著層262和第一金屬填充層258，而上部包含第二黏著層264和第二金屬填充層266。閘極接點300的上部延伸通過第二層間介電層254和蝕刻停止層252。在一些範例中，上部可部分延伸至第一金屬填充層258中。閘極接點300的下部延伸通過自對準蓋層250，且可部分延伸至選擇性金屬層230中。換句話說，上部設置於第二層間介電層254和蝕刻停止層252中，而下部設置於自對準蓋層250中。源極/汲極接點導通孔400延伸通過第二層間介電層254和蝕刻停止層252。在一些範例中，源極/汲極接點導通孔400可部分延伸至第一源極/汲極接點240-1中。
第11-21圖顯示可透過上述的方法100形成的閘極接點300和源極/汲極接點導通孔400的其他實施例。應當注意的是，第11-21圖中所示的其他實施例並非全面，且本揭露考慮了本文揭露的部件或製程的其他組合。第11圖顯示省略方塊108和116的操作的實施例。如第11圖所示，由於缺乏第一黏著層262和第二黏著層264，因此第一金屬填充層258直接接觸選擇性金屬層230，且第二金屬填充層266直接接觸第一金屬填充層258。如上所述，即使當第11圖的閘極接點300中的第一金屬填充層258和第二金屬填充層266共用相同的組成，可容易檢測到第一金屬填充層258與第二金屬填充層266之間的界面。第11圖中的源極/汲極接點導通孔400直接接觸第一源極/汲極接點240-1。
第12圖顯示省略方塊108操作的實施例。如第12圖所示，由於缺乏第一黏著層262，因此第一金屬填充層258直接接觸選擇性金屬層230，而第二金屬填充層266透過第二黏著層264與第一金屬填充層258間隔開。第12圖中的源極/汲極接點導通孔400大致相似於第10圖所示的源極/汲極接點導通孔400。
第13圖顯示省略方塊116操作的實施例。如第13圖所示，由於缺乏第二黏著層264，因此閘極接點300的第二金屬填充層266直接接觸第一金屬填充層258和第一黏著層262。第13圖中的源極/汲極接點導通孔400大致相似於第11圖所示的源極/汲極接點導通孔400。
第14圖顯示在方塊102接收包含自對準蓋層250的整體設置於閘極間隙壁210之間的工件200的實施例。在此實施例中，自對準蓋層250的任何部分都不設置於閘極間隙壁210上方。第14圖中的自對準蓋層250包含在其中高度中一致的寬度，且不包含可識別的上部或下部。
第15圖顯示在方塊102接收包含自對準蓋層250不設置於閘極間隙壁210之間的工件200的實施例。在第15圖所示的實施例中，選擇性金屬層230的頂表面與閘極間隙壁210的頂表面大致共平面，且自對準蓋層250設置於此共平面表面上。第15圖中的自對準蓋層250包含在其中高度中一致的寬度，且不包含可識別的上部或下部。
第16圖顯示進行方塊112的回蝕刻直到第一金屬填充層258的頂表面在蝕刻停止層252的頂表面與蝕刻停止層252的底表面之間的實施例。第一金屬填充層258抬升的頂表面可更降低在沉積第二金屬填充層266之前的閘極接觸開口256的深寬比。可設計第一金屬填充層258抬升的頂表面，以適應製程變化並改善整體良率。
第17圖顯示進行方塊112的回蝕刻直到第一金屬填充層258的頂表面高於蝕刻停止層252的頂表面的實施例。第一金屬填充層258抬升的頂表面可更降低在沉積第二金屬填充層266之前的閘極接觸開口256的深寬比。可設計第一金屬填充層258抬升的頂表面，以適應製程變化並改善整體良率。
第18圖顯示在沉積第二金屬填充層266之前，沉積額外的金屬填充層的實施例。請參照第18圖，在方塊112回蝕刻第一金屬填充層258之後(或方塊114沉積第二黏著層264(如果有)之後)及方塊118沉積第二金屬填充層266之前，使用化學氣相沉積或原子層沉積在閘極接觸開口256和源極/汲極接觸通孔開口260中沉積中間金屬填充層268。在一些實施例中，中間金屬填充層268可包含鎢(W)、釕(Ru)、鋁(Al)、鉬(Mo)、鈦(Ti)、鈷(Co)、銅(Cu)或前述之組合。在沉積中間金屬填充層268之後，方法100進行至方塊118，其中沉積第二金屬填充層266。在一些其他實施例中，中間金屬填充層268可在沉積第二金屬填充層266之前接受回蝕刻製程。在第18圖所呈現的實施例中，引入中間金屬填充層268將方法100中的兩階段金屬填充製程轉變為三階段金屬填充製程。額外的金屬填充階段允許低深寬比金屬填充，並改善金屬填充製程裕度，進而避免在閘極接點300或源極/汲極接點導通孔400中形成空隙。中間金屬填充層268也可允許使用第二金屬填充層266中不具有良好填充孔洞性質的高導電材料。在一範例中，第一金屬填充層258由釕(Ru)形成，中間金屬填充層268由鈷(Co)形成，且第二金屬填充層266由銅(Cu)形成。在這三種材料中，釕(Ru)和鈷(Co)的沉積具有較好的間隙填充能力，但導電性稍差。銅(Cu)的沉積的間隙填充能力不如釕(Ru)和鈷(Co)的間隙填充能力，但是銅(Cu)比釕(Ru)和鈷(Co)更導電。在一些範例中，第一金屬填充層258的厚度從閘極接觸開口256的側壁或第二黏著層264(當形成時)的側壁測量可在約1nm與約20nm之間。
在第18圖所呈現的實施例中，閘極接點300包含下部及設置於下部上方的上部。下部包含第一黏著層262(當形成時)和第一金屬填充層258。上部包含第二黏著層264(當形成時)、中間金屬填充層268和第二金屬填充層266。在所示的實施例中，第二金屬填充層266透過第二黏著層264(當形成時)和中間金屬填充層268與第二層間介電層254間隔開。此外，第二金屬填充層266透過中間金屬填充層268和第二黏著層264(當形成時)與第一金屬填充層258間隔開。換句話說，在第18圖所示的實施例中，第二金屬填充層266可被稱為內層，而中間金屬填充層268可被稱為外層。外層環繞內層的側壁和底表面。在第18圖所呈現的實施例中，源極/汲極接點導通孔400包含第二黏著層264(當形成時)、第二黏著層264(當形成時)上方的中間金屬填充層268以及中間金屬填充層268上方的第二金屬填充層266。源極/汲極接點導通孔400與第18圖所示的閘極接點300的上部共用相似的結構。
第19-21圖顯示也可使用方法100形成組合閘極接點500。一些電路設計可能需要閘極結構220短接至相鄰的第二源極/汲極接點240-2。第19-20圖中的組合閘極接點500作為閘極接點、源極/汲極接點導通孔以及電性耦接閘極接點和源極/汲極接點導通孔的局部互連結構。當期望得到此組合閘極接點500，將進行上述的方塊102到方塊112的操作。在方塊114，在第二源極/汲極接點240-2正上方(而非在第一源極/汲極接點240-1上方)形成源極/汲極接觸通孔開口260。由於源極/汲極接觸通孔開口260鄰近閘極結構，因此允許源極/汲極接觸通孔開口260與部分填充回蝕刻的第一金屬填充層258的閘極接觸開口256合併，進而形成合併開口。合併開口跨越於第一金屬填充層258、自對準蓋層250以及第二源極/汲極接點240-2上方。接著，對合併開口進行後續方塊中的操作。在所示的實施例中，在合併開口上方依序沉積第二黏著層264(當形成時)、中間金屬填充層268以及第二金屬填充層266。在方塊120的平坦化之後，形成第19-21圖中的組合閘極接點500。應當注意的是，相似於上述，第19-21圖所示的第一黏著層262、第二黏著層264和中間金屬填充層268為選擇性的。雖然未明確顯示於第18-21圖，但是自對準蓋層250可具有各種外觀，如第10、14或15圖所示。
第19-21圖中的組合閘極接點500也包含下部及設置於下部上方的上部。下部包含第一黏著層262(當形成時)和第一金屬填充層258。上部包含第二黏著層264(當形成時)、中間金屬填充層268(當形成時)和第二金屬填充層266。不同於第10-18圖所示的其他實施例的上部，第19-21圖中的組合閘極接點500的上部橫跨於閘極結構220、自對準蓋層250和第二源極/汲極接點240-2上方，進而電性連接閘極結構220和第二源極/汲極接點240-2。組合閘極接點500的上部直接接觸第一金屬填充層258、第一黏著層262(當形成時)、自對準蓋層250和第二源極/汲極接點240-2。第19-21圖中的組合閘極接點500的差異在於組合閘極接點500的下部的高度。在第19圖中，下部的頂表面與自對準蓋層250的頂表面大致共平面。在第20圖中，下部的頂表面在蝕刻停止層252的底表面與蝕刻停止層252的頂表面之間。在第21圖中，下部的頂表面在蝕刻停止層252的頂表面之上。也就是說，下部終止於第二層間介電層254中。
請參照第1圖，方法100包含方塊122，其中進行進一步的製程。這些進一步的製程可包含用於形成製造於工件200中的互連裝置的進一步結構的製程。舉例來說，這些進一步的製程可包含在工件200上方沉積層間介電層，形成金屬線，以及形成進一步的接點導通孔。
因此，本文描述的各種實施例提供優於現有技術的許多優點。應當理解的是，本文不需要討論所有優點，所有實施例不需要特定的優點，且其他實施例可提供不同的優點。舉例來說，本發明實施例的方法在兩階段或三階段金屬填充製程中填充閘極接觸開口。本發明實施例的多階段金屬填充製程降低了用於金屬填充製程的閘極接觸開口的深寬比，進而擴大了金屬填充裕度，並降低接觸電阻。
因此，本發明實施例之一提供半導體結構。半導體結構包含主動區，位於基底上方；閘極結構，設置於主動區上方；以及閘極接點，包含:下部，設置於閘極結構上方；及上部，設置於下部上方。
在一些實施例中，半導體結構可更包含一第一黏著層，設置於下部與閘極結構之間。在一些實施例中，半導體結構可更包含第二黏著層，設置於下部與上部之間。在一些實施例中，半導體結構可更包含中間金屬填充層，設置於第二黏著層與上部之間。中間金屬填充層包含鎢(W)、釕(Ru)、鋁(Al)、鉬(Mo)、鈦(Ti)、鈷(Co)、銅(Cu)或前述之組合。在一些實施例中，第二黏著層包含鈷(Co)、鎢(W)、鉬(Mo)、鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)或前述之組合。在一些範例中，下部和上部包含鎢(W)、釕(Ru)、鋁(Al)、鉬(Mo)、鈦(Ti)、鈷(Co)、銅(Cu)或前述之組合。在一些實施例中，半導體結構可更包含選擇性金屬層，位於閘極結構上方；以及自對準蓋(SAC)層，位於選擇性金屬層上方。下部終止於選擇性金屬層上。在一些實施例中，選擇性金屬層包含鎢(W)、鈷(Co)、釕(Ru)或氮化鈦(TiN)。在一些範例中，半導體結構可更包含蝕刻停止層(ESL)，位於自對準蓋層上方；以及介電層，位於蝕刻停止層上方。閘極接點延伸通過介電層、蝕刻停止層和自對準蓋層。在一些範例中，自對準蓋層包含氧化鑭、氧化鋁、氧化釔、氮碳化鉭、矽化鋯、氮碳氧化矽、碳氧化矽、氮碳化矽、氮化鋯、氧化鋯鋁、氧化鈦、氧化鉭、氧化鋯、氧化鉿、氮化矽、矽化鉿、氮氧化鋁、氧化矽、碳化矽或氧化鋅。
在一些實施例的另一者中，提供半導體結構。半導體結構包含主動區，位於基底上方；閘極結構，設置於主動區的通道區上方；源極/汲極接點，設置於主動區的源極/汲極區上方；選擇性金屬層，位於閘極結構上；以及閘極接點，包含:下部，直接接觸選擇性金屬層；及上部，橫跨於下部和源極/汲極接點上方，並電性耦接下部和源極/汲極接點。
在一些實施例中，半導體結構可更包含自對準蓋(SAC)層，位於選擇性金屬層上方；蝕刻停止層(ESL)，位於自對準蓋層上方；以及介電層，位於蝕刻停止層上方。下部延伸通過自對準蓋層，且上部延伸通過介電層。在一些實施例中，下部也延伸通過蝕刻停止層。在一些實施例中，半導體結構可更包含黏著層，設置於上部與下部之間，也設置於上部與源極/汲極接點之間。在一些實施例中，上部包含內層和外層，且內層透過外層與黏著層間隔開。
在一些實施例的另一者中，提供方法。此方法包含提供工件，工件包含位於主動區上方的閘極結構和源極/汲極接點、閘極結構上方的選擇性金屬層及選擇性金屬層上方的自對準蓋(SAC)層；在自對準蓋層上方沉積蝕刻停止層(ESL)和介電層；形成閘極接觸開口通過介電層、蝕刻停止層和自對準蓋層，以暴露選擇性金屬層；在閘極接觸開口上方沉積第一金屬填充層；回蝕刻第一金屬填充層；在回蝕刻之後，形成源極/汲極接觸通孔開口通過介電層和蝕刻停止層，以暴露源極/汲極接點；在第一金屬填充層和源極/汲極接觸通孔開口上方沉積第二金屬填充層；以及在沉積第二金屬填充層之後，將工件平坦化。
在一些實施例中，此方法可包含在沉積第一金屬填充層之前，在閘極接觸開口上方沉積第一黏著層。在一些實施例中，此方法可更包含在沉積第二金屬填充層之前，在第一金屬填充層和源極/汲極接觸通孔開口上方沉積第二黏著層。在一些範例中，回蝕刻包含使用含氟氣體、氯、氧、氧化亞氮或氮。在一些實施例中，回蝕刻包含偏壓，在約100V與約800V之間；以及溫度，在約20°C與約90°C之間。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
100: 方法 102, 104, 106, 108, 110, 112, 114, 116, 118, 120, 122: 方塊 200: 工件 202: 基底 204: 主動區 204C: 通道區 204SD: 源極/汲極區 210: 閘極間隙壁 220: 閘極結構 230: 選擇性金屬層 240: 源極/汲極接點 240-1: 第一源極/汲極接點 240-2: 第二源極/汲極接點 250: 自對準蓋層 250B: 底部 250T: 頂部 252: 蝕刻停止層 254: 第二層間介電層 256: 閘極接觸開口 258: 第一金屬填充層 260: 源極/汲極接觸通孔開口 262: 第一黏著層 264: 第二黏著層 266: 第二金屬填充層 268: 中間金屬填充層 300: 閘極接點 400: 源極/汲極接點導通孔 500: 組合閘極接點 D1: 第一深度 D2: 第二深度 W1: 第一開口寬度 W2: 第二開口寬度
根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。 第1圖為依據本發明實施例一個或多個方面，形成半導體裝置中的接觸結構的方法流程圖。 第2-21圖為依據本發明實施例一個或多個方面，工件在依據第1圖的方法的各個製造階段的局部剖面示意圖。
100: 方法 102,104,106,108,110,112,114,116,118,120,122: 方塊

Claims (11)

  1. 一種半導體結構，包括：一主動區，位於一基底上方；一閘極結構，設置於該主動區上方；一閘極接點，包括：一下部，設置於該閘極結構上方；及一上部，設置於該下部上方；一選擇性金屬層，位於該閘極結構上方；一自對準蓋層，位於該選擇性金屬層上方，其中該下部終止於該選擇性金屬層上；一蝕刻停止層，位於該自對準蓋層上方；以及一介電層，位於該蝕刻停止層上方，其中該閘極接點延伸通過該介電層、該蝕刻停止層和該自對準蓋層。
  2. 如請求項1之半導體結構，更包括：一第一黏著層，設置於該下部與該閘極結構之間。
  3. 如請求項1之半導體結構，更包括：一第二黏著層，設置於該下部與該上部之間。
  4. 如請求項3之半導體結構，更包括：一中間金屬填充層，設置於該第二黏著層與該上部之間，其中該中間金屬填充層包括鎢(W)、釕(Ru)、鋁(Al)、鉬(Mo)、鈦(Ti)、鈷(Co)、銅(Cu)或前述之組合。
  5. 一種半導體結構，包括： 一主動區，位於一基底上方；一閘極結構，設置於該主動區的一通道區上方；一源極/汲極接點，設置於該主動區的一源極/汲極區上方；一選擇性金屬層，位於該閘極結構上；一閘極接點，包括：一下部，直接接觸該選擇性金屬層；及一上部，橫跨於該下部和該源極/汲極接點上方，並電性耦接該下部和該源極/汲極接點；一自對準蓋層，位於該選擇性金屬層上方；一蝕刻停止層，位於該自對準蓋層上方；以及一介電層，位於該蝕刻停止層上方，其中該下部延伸通過該自對準蓋層，其中該上部延伸通過該介電層。
  6. 如請求項5之半導體結構，其中該下部也延伸通過該蝕刻停止層。
  7. 如請求項5之半導體結構，更包括：一黏著層，設置於該上部與該下部之間，也設置於該上部與該源極/汲極接點之間。
  8. 如請求項7之半導體結構，其中該上部包括一內層和一外層，其中該內層透過該外層與該黏著層間隔開。
  9. 一種半導體結構的形成方法，包括：提供一工件，該工件包含位於一主動區上方的一閘極結構和一源極/汲極接點、該閘極結構上方的一選擇性金屬層及該選擇性金屬層上方的一自對準蓋層； 在該自對準蓋層上方沉積一蝕刻停止層和一介電層；形成一閘極接觸開口通過該介電層、該蝕刻停止層和該自對準蓋層，以暴露該選擇性金屬層；在該閘極接觸開口上方沉積一第一金屬填充層；回蝕刻該第一金屬填充層；在回蝕刻之後，形成一源極/汲極接觸通孔開口通過該介電層和該蝕刻停止層，以暴露該源極/汲極接點；在該第一金屬填充層和該源極/汲極接觸通孔開口上方沉積一第二金屬填充層；以及在沉積該第二金屬填充層之後，將該工件平坦化。
  10. 如請求項9之半導體結構的形成方法，更包括：在沉積該第一金屬填充層之前，在該閘極接觸開口上方沉積一第一黏著層。
  11. 如請求項9或10之半導體結構的形成方法，更包括：在沉積該第二金屬填充層之前，在該第一金屬填充層和該源極/汲極接觸通孔開口上方沉積一第二黏著層。
TW110130808A 2021-01-27 2021-08-20 半導體結構及其形成方法 TWI783641B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163142376P 2021-01-27 2021-01-27
US63/142,376 2021-01-27
US17/308,210 2021-05-05
US17/308,210 US20220238373A1 (en) 2021-01-27 2021-05-05 Gate contact structure

Publications (2)

Publication Number Publication Date
TW202230681A TW202230681A (zh) 2022-08-01
TWI783641B true TWI783641B (zh) 2022-11-11

Family

ID=81673177

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130808A TWI783641B (zh) 2021-01-27 2021-08-20 半導體結構及其形成方法

Country Status (4)

Country Link
US (2) US20220238373A1 (zh)
CN (1) CN114551354A (zh)
DE (1) DE102021112085A1 (zh)
TW (1) TWI783641B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080650B1 (en) 2023-10-25 2024-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure with low capacitance and high thermal conductivity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190267284A1 (en) * 2018-02-26 2019-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure and semiconductor device and method of forming the same
US20200126857A1 (en) * 2018-10-22 2020-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Using Mask Layers to Facilitate the Formation of Self-Aligned Contacts and Vias
US20200286783A1 (en) * 2018-06-27 2020-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device With Reduced Via Bridging Risk

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553028B2 (en) * 2014-03-19 2017-01-24 Globalfoundries Inc. Methods of forming reduced resistance local interconnect structures and the resulting devices
CN109216267A (zh) 2014-12-23 2019-01-15 英特尔公司 解耦过孔填充
KR102285271B1 (ko) 2017-04-03 2021-08-03 삼성전자주식회사 반도체 장치
US10763338B2 (en) 2017-08-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Silicide implants
US10297452B2 (en) * 2017-09-22 2019-05-21 Globalfoundries Inc. Methods of forming a gate contact structure for a transistor
US10170322B1 (en) * 2017-11-16 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition based process for contact barrier layer
US10636697B2 (en) 2017-11-30 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Contact formation method and related structure
US11189525B2 (en) 2020-02-21 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Via-first process for connecting a contact and a gate electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190267284A1 (en) * 2018-02-26 2019-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure and semiconductor device and method of forming the same
US20200286783A1 (en) * 2018-06-27 2020-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device With Reduced Via Bridging Risk
US20200126857A1 (en) * 2018-10-22 2020-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Using Mask Layers to Facilitate the Formation of Self-Aligned Contacts and Vias

Also Published As

Publication number Publication date
US20230386916A1 (en) 2023-11-30
CN114551354A (zh) 2022-05-27
KR20220108693A (ko) 2022-08-03
DE102021112085A1 (de) 2022-07-28
US20220238373A1 (en) 2022-07-28
TW202230681A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
US11721746B2 (en) Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
US10748898B2 (en) Metal gate structure and methods thereof
KR102538823B1 (ko) 채널과 후면 파워 레일 사이에 자기 정렬된 캡핑을 갖는 게이트 올 어라운드 디바이스
CN109427899B (zh) 半导体器件及其制造方法
KR102448775B1 (ko) 후면 전력 레일 및 후면 자가-정렬된 비아를 갖는 finfet 디바이스들
US11830769B2 (en) Semiconductor device with air gaps and method of fabrication thereof
US11742385B2 (en) Selective liner on backside via and method thereof
TWI780849B (zh) 半導體結構及其形成方法
US20230369469A1 (en) Multi-gate device and related methods
TW202145348A (zh) 半導體裝置及其形成方法
US11152475B2 (en) Method for forming source/drain contacts utilizing an inhibitor
US20230386916A1 (en) Gate contact structure
US20230352567A1 (en) Semiconductor device with varying numbers of channel layers and method of fabrication thereof
US20230326983A1 (en) Method for forming source/drain contacts utilizing an inhibitor
TW202018861A (zh) 半導體結構之製造方法
US11682669B2 (en) Metal gate structure and methods thereof
KR102715383B1 (ko) 게이트 콘택트 구조체
TWI807783B (zh) 半導體結構及其製造方法
KR102502371B1 (ko) 공기 간극 및 후측 자가 정렬 접촉부를 갖는 유전체 핀들
US20230262950A1 (en) Multi-gate device and related methods
CN115084220A (zh) 半导体装置结构