TWI777719B

TWI777719B - 一種基於可程式化電源的數位貨幣處理器晶片的測量方法

Info

Publication number: TWI777719B
Application number: TW110129419A
Authority: TW
Inventors: 津魏; 經祥張; 徐潤生
Original assignee: 大陸商勝達克半導體科技（上海）有限公司
Priority date: 2021-01-15
Filing date: 2021-08-10
Publication date: 2022-09-11
Also published as: TW202229915A; CN112881903A

Abstract

一種基於可程式化電源的數位貨幣處理器晶片的測量方法，包含下列步驟。（S1）使測試載具板連接可程式化電源；（S2）在可程式化電源內設置主控及從屬電源通道；（S3）當進行數位貨幣處理器晶片工作模式測試時，開啟主控及從屬電源通道；（S4）讀取主控電源通道上的電流值Imaster_o得出消耗總電流Imeasure_o =Imaster_o *(N+1)；（S5）當進行數位貨幣處理器晶片低功耗模式測試時，測出靜態電流Imeasure_s =Imaster_s。同現有技術相比，在現有的邏輯類自動測試機的測試載具板上連接可程式化電源，配置成一路主控及多路從屬電源通道並聯連接形式，可根據被測晶片的需求，靈活配置通道數。

Description

一種基於可程式化電源的數位貨幣處理器晶片的測量方法

本發明是關於半導體測試技術領域，具體地說是一種基於可程式化電源的數位貨幣處理器晶片的測量方法。

近年來，數位貨幣及區塊鏈技術及其應用帶動了半導體市場的一塊全新領域。這個領域針對其特殊應用優化出了一個全新的晶片設計製造思路，同時也給傳統的晶片封裝和測試業提出了不同的挑戰。

數位貨幣處理器晶片與傳統的系統級晶片（SOC）不同，它並不需要大量的高速介面，絕大部分功能測試都是內建測試（BIST），因此對於自動測試機來說，不需要提供大量的高速數位測試通道。只需要少量的數位通道去配置晶片內部的寄存器，啟動內部功能或測試模式即可。

數位貨幣處理器晶片雖然介面數位信號速度要求不高，但是其內建演算法邏輯核心功能一旦啟動，其運轉速度是驚人的，也是決定晶片運算效率的關鍵。因此，晶片進入內側模式考察的就是全速運轉狀態，此時單顆晶片的電流會達到甚至超過10安培。而為了降低其內部功耗，會儘量降低核心邏輯電路運轉所需的電壓，一般會降到0.9V甚至更低。隨著晶片制程工藝和技術的進一步發展，核心電壓會進一步降低。電壓降低後，就有機會在滿足晶片封裝散熱規格的前提下，進一步提升電流，已提升晶片運算能力。

另一方面，晶片在寄存器讀寫階段，是處於低功耗模式，要求靜態電流要非常小，在毫安培級別，以節約電能。因為數字貨幣應用的場合大都是專業的大規模計算陣列，其電能消耗是投入成本中最大占比。節電效能，就是此類晶片的另一個關鍵檢測專案。

總結來說：1）晶片處於工作模式時，需要自動測試機電源提供低電壓大電流（＜1.0V，＞10A)，並且未來的趨勢是電壓進一步降低，電流進一步增大；2）晶片處於低功耗模式時，需要自動測試機電源切換到小電流檔位，提供精準的靜態電流。測量。

而目前的情況是，自動測試機市場上兩大類測試機：邏輯測試機和功率測試機。邏輯測試機的數位測試通道沒有問題，但是邏輯測試機一般無法提供10A以上驅動能力的DPS（可程式化電源）。有部分邏輯測試機可以選裝專用的超大電流可程式化電源儀器。但是這類儀器的缺點是無法同時兼顧靜態電流測試所需要的小電流檔位元的測試精度，就相互矛盾了，一般的做法則是會犧牲小電流的測量精度要求。功率測試機有更加靈活的電源模組可以選配，但是功率測試機無法提供足夠的數位測試通道，在數量和速度上都有短缺。

因此，目前市場上數位貨幣晶片都是邏輯測試機在犧牲部分小電流測試精度的前提下提供晶片測試服務的。

但是，上述的邏輯測試機，因為其儀器配置的原因，電源通道數大大減少，無法相容到更多其他類型晶片的測試需求。因為絕大多數邏輯類晶片都要求大量的數位測試通道，和相應的多數獨立電源通道，而這些電源通道並不需要超大電流。因此，特殊配置的邏輯測試機一般只能用於數位貨幣處理器晶片的測試。這會造成測試廠設備的閒置風險增加，間接提升了成本。而超大電流可程式化電源儀器在小電流檔位元測量精度差的缺點，也犧牲了此類晶片對於靜態功耗測試的準確度。

本發明為克服現有技術的不足，提供一種基於可程式化電源的數位貨幣處理器晶片的測量方法，在現有的邏輯類自動測試機的測試載具板上連接可程式化電源，並將可程式化電源配置成一路主控電源通道及從屬電源通道的並聯連接形式，可根據被測晶片的需求，靈活配置通道數，而每路通道的最大電流不超過1安培的小電流，以實現大小電流同時測試的需求。

為實現上述目的，設計一種基於可程式化電源的數位貨幣處理器晶片的測量方法，包括測試載具板，其特徵在於：具體測試方法如下：

（S1）使對應於自動測試機的測試載具板採用大電流供電線路連接可程式化電源；

（S2）在可程式化電源內設置一路主控電源通道及複數路從屬電源通道，並且主控電源通道與從屬電源通道為並聯連接；

（S3）當進行數位貨幣處理器晶片工作模式測試時，根據被測數位貨幣處理器晶片的工作模式的電流，自動開啟主控電源通道及從屬電源通道，主控電源通道及從屬電源通道共同平均分擔負載電流；

（S4）讀取主控電源通道上的第一電流值Imaster_o，然後乘以被開啟的從屬電源通道的數量N，即可得出被測數位貨幣處理器晶片的消耗總電流Imeasure_o =Imaster_o *(N+1)；

（S5）當進行數位貨幣處理器晶片低功耗模式測試時，根據被測數位貨幣處理器晶片的低功耗模式的靜態電流，由主控電源通道自動切換為複數電流檔位其中之一，以根據主控電源通道上的第二電流值Imaster_s，測出數位貨幣處理器晶片的靜態電流Imeasure_s =Imaster_s。

主控電源通道與從屬電源通道的總和小於等於64路，並且主控電源通道與從屬電源通道的每一路通道可提供0~1A的電流。

主控電源通道的電流檔位包括1A、500mA、25mA、250uA。

主控電源通道採用電壓補償線路與測試載具板連接。

本發明同現有技術相比，提供一種基於可程式化電源的數位貨幣處理器晶片的測量方法，在現有的邏輯類自動測試機的測試載具板上連接可程式化電源，並將可程式化電源配置成一路主控電源通道及從屬電源通道的並聯連接形式，可根據被測晶片的需求，靈活配置通道數，而每路通道的最大電流不超過1安培的小電流，以實現大小電流同時測試的需求。

有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

下面根據附圖對本發明做進一步的說明。

如圖1所示，是目前在使用的邏輯測試機，如圖所示，測試載具板通過大電流供電線路（粗實線顯示）連接超大電流的可程式化直流電源，用以測試被測數位貨幣處理器晶片工作模式時的消耗電流，而電壓補償電路（細實線顯示）則可以補償由於大電流在傳輸線路上造成的額外電壓降，以確保載入到被測數位貨幣處理器晶片端的電壓準確度。但是，這一類的邏輯測試機，由於只能連接超大電流的可程式化直流電源，也就只能測試測數位貨幣處理器晶片工作模式時的消耗電流，對於被測數位貨幣處理器晶片的低功耗模式的小電流就只能放棄測試了。

請同時參照圖2A、圖2B、圖3及圖4。圖2A為本發明一實施例中，一種基於可程式化電源的數位貨幣處理器晶片400的測量方法200的流程圖。圖2B為本發明一實施例中，用以執行測量方法200的自動測試機300的測試載具板310與可程式化電源320連接的示意圖。圖3為本發明一實施例中，自動測試機300以多個通道計算電流的示意圖。圖4為本發明一實施例中，自動測試機300以單通道計算電流的示意圖。

如圖2A所示，本發明提供了一種基於可程式化電源320的數位貨幣處理器晶片400的測量方法，具體測試方法如下：

（S1）使對應於自動測試機300的測試載具板310採用大電流供電線路330連接可程式化電源320；其中，在圖2B的細實線為電壓偵測補償線路340（高阻），粗實線為大電流供電線路330（低阻）。電壓偵測補償線路340包括走線S+及S-。大電流供電線路330包括走線Force及GND。

（S2）在可程式化電源320內設置一路主控電源通道350及複數路從屬電源通道360（在圖2中分別標示為從屬電源通道#1至從屬電源通道#N），並且主控電源通道350與從屬電源通道360為並聯連接；

（S3）當進行數位貨幣處理器晶片400工作模式測試時，根據被測數位貨幣處理器晶片400的工作模式的電流，自動開啟主控電源通道350及從屬電源通道360，主控電源通道350及從屬電源通道360共同平均分擔負載電流；其中，主控電源通道350及從屬電源通道360分別與數位貨幣處理器晶片400的電源端VDD以及接地端GNDD連接進行電流的供應。並且，測試可透過自動測試機300的數位測試通道板卡370以及測試載具板310的數位測試通道410的連接進行。進一步地，數位貨幣處理器晶片400可包含例如，但不限於自測單元、溫度監控、核心運算單元、接口邏輯等內部元件（未標號），並由自動測試機300予以測試。

（S4）讀取主控電源通道350上的第一電流值Imaster_o，然後乘以被開啟的從屬電源通道360的數量N，即可得出被測數位貨幣處理器晶片400的消耗總電流Imeasure_o =Imaster_o *(N+1)；

（S5）當進行數位貨幣處理器晶片400低功耗模式測試時，根據被測數位貨幣處理器晶片400的低功耗模式的靜態電流，由主控電源通道350自動切換為複數電流檔位其中之一，以根據主控電源通道350上的第二電流值Imaster_s，測出數位貨幣處理器晶片400的靜態電流Imeasure_s =Imaster_s。

主控電源通道350與從屬電源通道360的總和小於等於64路，並且主控電源通道350與從屬電源通道360的每一路通道可提供0~1A的電流。

主控電源通道350的電流檔位包括1A、500mA、25mA、250uA。

主控電源通道350採用電壓補償線路340與測試載具板310連接。

將可程式化電源320通過軟體配置成一路主控電源通道350與從屬電源通道360並聯連接的形式，通道總數不超過64路，所有的從屬電源通道360按照菊花鏈方式從主控電源通道350獲取類比控制信號，從而達到所有的通道共同平均分擔負載電流，每一路通道可以提供不超過1安培的電流，整個的可程式化電源320可看成是集束電源模式。而主控電源通道350通過電壓補償線路340可以補償由於大電流在傳輸線路上造成的額外電壓降，以確保載入到被測數位貨幣處理器晶片400端的電壓準確度。

通過這樣的配置，可以依據不同被測數位貨幣處理器晶片400的電流需求去匹配相應的通道數量的集束模式，最大可達到64安培的超大電流驅動能力。

在被測數位貨幣處理器晶片400進行工作模式測試時，由於所有的電源通道（主控電源通道350和從屬電源通道360）共同平均分攤電流，在測量大電流時，只要讀取主控電源通道350上的電流值（Imaster_o），然後乘以同時工作的從屬電源通道360的數量N即為被測測數位貨幣處理器晶片400消耗總電流，即Imeasure_o =Imaster_o *N，可以節約多通道測量電流後再累加的時間。

在被測數位貨幣處理器晶片400進行低功耗模式測試時，可以快速便捷地通過軟體取消集束電源模式，由主控電源通道350單獨給被測數位貨幣處理器晶片400供電即可，同時該主控電源通道350可以切換到適合的電流檔位（1A、500mA、25mA、250uA），以便達到預期的電流測量精度。

實施例：

如圖3以及圖4所示，被測晶片DUT（例如前述的數位貨幣處理器晶片400）工作電壓0.9V，預期最大電流9.5A，這樣，在進行工作模式測試時，主控電源通道350和9路從屬電源通道360配置為集束模式。施加電壓Vforce=0.9V，由主控電源通道350來主導電壓；被測晶片DUT 的工作模式電流IDUT=9.5A（未標示於圖中），N=9；則主控電源通道350上的工作電流的第一電流值Imaster_o=9.5/(9+1)=0.95A；這樣算出從屬電源通道360上的電流Islave-1= Islave-2= Islave-3。。。= Islave-N=0.95A，然後被測晶片DUT 的消耗總電流Imeasure_o=Imaster_o +

=（N+1）*Imaster_o；當進行低功耗模式測試時，測量真實消耗電流，只需讀取主控電源通道350上的工作電流的第二電流值Imaster_s，即靜態電流Imeasure_s =Imaster_s。

本發明可根據被測數位貨幣處理器晶片400的需求，靈活配置集束模式的通道數，最佳化測試資源；主控電源通道350和從屬電源通道360以電流平均分享模式，簡化了大電流集束模式下的電流測量；可通過軟體進行集束模式和單通道模式的切換，通過集束模式，滿足超大電流晶片的測試需求，也通過單通道模式，並且利用單通道模式的四種不同檔位進行小電流的精準測試，實現被測數位貨幣處理器晶片400的靜態電流測試，增加了傳統邏輯測試機的靈活性及適用範圍。

雖然以上描述了本發明的具體實施方式，但是本領域的技術人員應該理解，這些僅是舉例說明，在不違背本發明的原理和實質的前提下，可以對這些實施方式做出多種變更或修改。

200:測量方法 S1~S5:步驟 300:自動測試機 310:測試載具板 320:可程式化電源 330:大電流供電線路 340:電壓偵測補償線路 350:主控電源通道 360:從屬電源通道 370:數位測試通道板卡 400:數位貨幣處理器晶片 410:數位測試通道 DUT:被測晶片 GNDD:接地端 IDUT:工作模式電流 Imaster_o:第一電流值 Imeasure_o:消耗總電流 Imaster_s:第二電流值 Imeasure_s:靜態電流消耗 Islave-1~ Islave-N:電流總電流 VDD:電源端 S+、S-、Force、GND:走線

［圖1］為現有技術連接示意圖；［圖2A］為本發明一實施例中，一種基於可程式化電源的數位貨幣處理器晶片的測量方法的流程圖；［圖2B］為本發明一實施例中，用以執行測量方法的自動測試機的測試載具板與可程式化電源連接的示意圖；［圖3］為本發明一實施例中，自動測試機以多個通道計算電流的示意圖；以及［圖4］為本發明一實施例中，自動測試機以單通道計算電流的示意圖。

200:測量方法 S1~S5:步驟

Claims

一種基於可程式化電源的數位貨幣處理器晶片的測量方法，包括：（S1）使對應於一自動測試機的一測試載具板採用一大電流供電線路連接一可程式化電源；（S2）在該可程式化電源內設置一路主控電源通道及複數路從屬電源通道，並且該主控電源通道與該複數路從屬電源通道為並聯連接；（S3）當進行一數位貨幣處理器晶片的一工作模式的測試時，根據被測的該數位貨幣處理器晶片的該工作模式的一工作模式電流，自動開啟該主控電源通道及該複數路從屬電源通道，該主控電源通道及該複數路從屬電源通道共同平均分擔負載的該工作模式電流；（S4）讀取該主控電源通道上的一第一電流值Imaster_o，乘以被開啟的該複數路從屬電源通道的數量N，得出被測的該數位貨幣處理器晶片的一消耗總電流Imeasure_o=Imaster_o *(N+1)；（S5）當進行該數位貨幣處理器晶片之一低功耗模式的測試時，根據被測的該數位貨幣處理器晶片的該低功耗模式的一靜態電流，由該主控電源通道自動切換為複數電流檔位其中之一，以根據該主控電源通道上的一第二電流值Imaster_s，測出該數位貨幣處理器晶片的一靜態電流Imeasure_s =Imaster_s。
如請求項1所述的一種基於可程式化電源的數位貨幣處理器晶片的測量方法，其中該主控電源通道與該複數路從屬電源通道的總和小於等於64路，並且該主控電源通道與該複數路從屬電源通道的每一路通道可提供0~1A的電流。
如請求項1所述的一種基於可程式化電源的數位貨幣處理器晶片的測量方法，其中該主控電源通道的該等電流檔位包括1A、500mA、25mA、250uA。
如請求項1或2或3所述的一種基於可程式化電源的數位貨幣處理器晶片的測量方法，其中該主控電源通道採用一電壓補償線路與該測試載具板連接。