TWI777388B - 電子組件以及用於放大器之偏置裝置 - Google Patents

電子組件以及用於放大器之偏置裝置 Download PDF

Info

Publication number
TWI777388B
TWI777388B TW110102953A TW110102953A TWI777388B TW I777388 B TWI777388 B TW I777388B TW 110102953 A TW110102953 A TW 110102953A TW 110102953 A TW110102953 A TW 110102953A TW I777388 B TWI777388 B TW I777388B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
coupled
coupling
bias
Prior art date
Application number
TW110102953A
Other languages
English (en)
Other versions
TW202137695A (zh
Inventor
穆罕默德 莫巴拉克
穆罕默德 馬赫 威海巴
穆罕默德 穆薩 瑞梅丹 埃斯梅爾
Original Assignee
愛爾蘭商亞德諾半導體國際無限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛爾蘭商亞德諾半導體國際無限公司 filed Critical 愛爾蘭商亞德諾半導體國際無限公司
Publication of TW202137695A publication Critical patent/TW202137695A/zh
Application granted granted Critical
Publication of TWI777388B publication Critical patent/TWI777388B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/15—Indexing scheme relating to amplifiers the supply or bias voltage or current at the drain side of a FET being continuously controlled by a controlling signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/69—Indexing scheme relating to amplifiers the amplifier stage being a common drain coupled MOSFET, i.e. source follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本發明提供一種用於放大器之偏置裝置，其係包括一偏置電路，其可為放大器產生偏置訊號；一線性化電路，其可藉由修改偏置電路所產生之偏置訊號以產生待提供至該放大器之一經修改之偏置訊號，進而改善放大器之直線性；以及一耦接電路，用於耦接該偏置電路與該線性化電路。採用分離之偏置電路與線性化電路並利用耦接電路將兩者耦接，可使線性化操作與偏置迴路分離，解決前案使用單一偏置迴路之偏置裝置之缺失。

Description

電子組件以及用於放大器之偏置裝置
本發明概關於無線電頻率(射頻，RF)系統，更詳而言之，係關於射頻系統中用於放大器之偏置及線性化技術。
無線電系統可傳送及接收在約3千赫(kHz)至300吉赫(GHz)射頻範圍內之電磁波訊號。無線電系統常用於無線通訊，以蜂巢式/無線移動技術為顯著範例，然亦可用於例如有線電視等有線通訊。於上述兩類系統中，各種組件之直線性扮演關鍵角色。
射頻組件或系統之直線性於理論上不難理解。直線性通常意指組件或系統提供與輸入訊號呈正比關係之輸出訊號之能力。換言之，若組件或系統具備完美線性，則輸出訊號對輸入訊號之比率關係呈直線。但完美線性在現實組件及系統中極難達成，必須解決諸多直線性挑戰，且往往需以犧牲其他某些性能參數為代價，例如效率。
功率放大器以本質上非線性之半導體材料製成，且必須於較高功率等級操作，因此通常是設計射頻系統過程中考量直線性問題時首要解決之組件。若功率放大器之輸出發生非線性失真，可能減損調節準確性(例如縮減誤差 向量幅度(EVM))及/或頻帶外發射。因此，無線通訊系統(例如長期演進技術(LTE)及第五代(5G)系統)與有線通訊系統對於功率放大器之直線性均訂有嚴格之規格。
雖然直線性對於例如低雜訊放大器等小訊號放大器亦具重要性，但直線性問題對於功率放大器而言更為顯著，這是由於功率放大器通常必須產生較高輸出功率等級，因此特別容易處於非線性行為足不再被忽略之操作條件。一方面，用於形成放大器之半導體材料之非線性行為易於放大器操作於高功率訊號時加劇(此操作條件通常稱為「飽和操作」)，導致其輸出訊號中不利之非線性失真量升高，另一方面，處於飽和操作之放大器僅能於最高效率下發揮功能，尤為有利。
如上所述，對於直線性與效率中任一者之改善皆可能以犧牲其他性能參數之優化程度為代價，因此必須力求達成可接受之取捨。就此方面而言，「退讓」一詞在本技藝中用於度量輸入功率(亦即提供至放大器而待放大之訊號功率)應降低多少方能實現所需之輸出直線性(例如可利用提供最大功率之輸入功率與提供所需直線性之輸入功率間之比率度量退讓程度)。兼具良好線性及效率(亦即減少或消除退讓)之放大器，特別是功率放大器，實為現代通訊系統中之要素。因此，關於放大器設計與操作之進一步改良實為所欲。
本發明之一實施例提供一種用於一放大器之偏置裝置。該偏置裝置包含一偏置電路、一線性化電路以及一耦接電路。該偏置電路包含一偏置電路電晶體，且該偏置電路可為該放大器產生一偏置訊號。線性化電路包含一線 性化電晶體。該線性化電路藉由修改該偏置訊號以產生待提供至該放大器之一經修改之偏置訊號，進而改善該放大器之直線性。該耦接電路位於該偏置電路與該線性化電路之間，且該耦接電路包含一耦接電晶體。
本發明之另一實施例提供一種用於一放大器之偏置裝置。該偏置裝置包含一第一電晶體、一第二電晶體以及一第三電晶體。該第一電晶體配置為在該第一電晶體之一輸出為該放大器提供一偏置訊號。該第一電晶體之該輸出係耦接於該第二電晶體之一輸入。該第二電晶體之一輸出係耦接於該第一電晶體之一輸入。該第二電晶體之該輸出更耦接於該第三電晶體之一輸入。該第三電晶體可在該第三電晶體之一輸出提供待提供至該放大器之一經修改之偏置訊號，其中，該經修改之偏置訊號是基於在該第一電晶體之該輸出所提供之該偏置訊號。
本發明之又一實施例提供一種用於一放大器之偏置裝置。該偏置裝置包含一第一電晶體、一第二電晶體、一第三電晶體以及一第四電晶體。第一電晶體在該第一電晶體之一輸出為該放大器提供一偏置訊號。該第一電晶體之該輸出係耦接於該第二電晶體之一輸入。該第二電晶體之一輸出係耦接於該第一電晶體之一輸入。該第二電晶體之該輸出更耦接於該第三電晶體之一輸入及該第四電晶體之一輸入。該第三電晶體在該第三電晶體之該輸出提供一第一經修改之偏置訊號，該第一經修改之偏置訊號係為提供至該放大器之一第一輸入，其中，該第一經修改之偏置訊號是基於在該第一電晶體之該輸出所提供之該偏置訊號。該第四電晶體可在該第四電晶體之一輸出提供一第二經修改之偏置訊號，該第二經修改之偏置訊號係為提供至該放大器之一第二輸入，其中，該第二經修改之偏置訊號是基於在該第一電晶體之輸出所提供之偏置訊號。
100:偏置裝置
102:偏置訊號
104:框格
112:偏置電路電晶體
118:迴路
122:線性化電晶體
138:節點
150:電容器
162:輸出
164:電阻器
174:電阻器
184:電阻器
200:偏置裝置
202:輸入訊號/偏置訊號
210:偏置電路
211:輸出訊號
218:偏置迴路
220:線性化電路
221:輸出訊號/偏置訊號
230:耦接電路
231:輸出訊號
240:回授路徑
300:偏置裝置
312:電晶體/第一電晶體/第一偏置電路電晶體
314:電晶體/第二電晶體/第二偏置電路電晶體
322:線性化電晶體
322-1:第一線性化電晶體/線性化電晶體
322-2:第二線性化電晶體/線性化電晶體
326-1:電阻器
326-2:電阻器
332:電晶體/耦接電晶體
336:電阻器
338:節點
342:組件
350:電容器
362:輸出節點
362-1:第一輸出節點
362-2:輸出節點
364:電阻器
364-1:電阻器
364-2:電阻器
400:偏置裝置
422:第二線性化電晶體
422-1:電晶體
422-2:電晶體
432:第二耦接電晶體
440:虛點線輪廓/部分
442:電壓源
500:偏置裝置
600:偏置裝置
640:虛點線輪廓
700:偏置裝置
712:電晶體
714:電晶體
722:電晶體
732:電晶體
800:天線設備
810:天線陣列
812:天線元件
820:波束賦形器陣列
822:波束賦形器
824:開關
826:相位偏移器/相位調整器828:放大器/可變增益放大器
830:相位偏移器/相位調整器
832:放大器/可變增益放大器
840:升/降轉換器(UDC)電路
842:放大器
844:混合器/降頻轉換混合器
846:放大器
848:混合器/升頻轉換混合器
850:相位偏移模組
856:IF訊號/經降頻轉換之訊號/經降頻轉換之RX訊號
858:TX訊號/IF TX訊號
860:LO訊號
900:資料處理系統
902:處理器/硬體處理器
904:記憶體元件
906:匯流排/系統匯流排
908:本機記憶體
910:大量儲存裝置
912:輸入裝置
914:輸出裝置
916:網路配接器
918:應用程式
T1:第一端子
T2:第二端子
T3:第三端子
Vcas1:參考電壓
Vgnd:地端電位
Vs:供應電壓
本發明及其特徵與優點將藉由以下說明參照附圖加以陳明，各圖中相同之參考示數係用以代表相同部件，其中：
圖1之概要電路圖描繪先前技術中具有提供偏置與線性化之單一迴路之偏置裝置。
圖2之方塊圖根據本發明多種實施例描繪一種採用分離之偏置電路與線性化電路之偏置裝置，所述分離之偏置電路與線性化電路係經由一耦接電路而相互耦接。
圖3-7之概要電路圖根據本發明多種實施例描繪圖2中偏置裝置之範例實施方式。
圖8之方塊圖根據本發明某些實施例描繪一種具有放大器之天線設備，其中之放大器係受具有分離之偏置電路與線性化電路之一偏置裝置加以偏置，且所述分離之偏置電路與線性化電路係經由一耦接電路而相互耦接；以及圖9之方塊圖根據本發明某些實施例描繪一種範例資料處理系統，其可實施或控制一放大器之至少部分操作，其中之放大器係受具有分離之偏置電路與線性化電路加以偏置，且分離之偏置電路與線性化電路係經由一耦接電路而彼此耦接。
概述
本發明之系統、方法及裝置各具有若干創新態樣，任何單一態樣皆無法代表在此揭露之全部所欲屬性。以下說明及附圖將就本說明書中所述主 體之一或多種實施詳加說明。
為解說本發明用於無線及有線通訊系統之放大器偏置裝置，宜先闡明此一系統中可能發生之現象。以下功能資訊可視為解說本發明之基礎，且其目的僅為說明之用，因此不應以任何方式解讀為限制本發明及其可能應用之廣義範疇。雖然以下部分說明中可能以功率放大器為例進行描述，但本發明實施例同樣適用於其他類型放大器，例如低雜訊放大器、可變增益放大器等等。
於無線射頻系統中，天線裝置作用於在空間中以無線方式傳播之無線電波與在發送器或接收器內金屬導體中移動之電流間，發揮介面之功能。於傳輸期間，無線電發送器可供應電氣訊號，此訊號經功率放大器放大後提供至天線之端子。隨後天線將由功率放大器所輸出訊號之能量以無線電波之形式輻射而出。同理，於有線射頻系統，電氣訊號首先經由功率放大器放大，而後再透過有線連接傳輸。因此，不論對於無線通訊系統或有線通訊系統而言，具有良好線性及效率之功率放大器均至為重要。
對於功率放大器直線性之一種改善方法包括謹慎控制對其所提供之偏置訊號。例如，現有之適應性偏置電路即是以優化功率放大器之直線性為目的。此種電路之所以稱為「適應性」，乃因其係依據待由功率放大器放大之訊號而製作提供至功率放大器之偏置訊號，在改善功率放大器之直線性方面具有優勢。於另一範例中，偏置電路除鏡射電晶體之外尚包括一或多個線性化電晶體。然而，本案發明人發現，習知適應性/線性化偏置技術及電路仍有缺失而難以完全滿足例如5G系統等最新通訊系統之要求。例如，習知適應性/線性化偏置技術及電路易受製程、電壓及溫度(PVT)變化所影響，包絡頻寬有限，且未必適用於採用堆疊電晶體結構之功率放大器。
為解決上述一或多項缺失，本發明各種實施例提供旨在為射頻系統(例如，但不限於，5G蜂巢式技術之相位天線陣列或有線通訊系統)提供具有良 好線性及效率之放大器(例如但不限於，功率放大器、低雜訊放大器或可變增益放大器)之系統及方法。於本發明之一種態樣中，用於一放大器之範例偏置裝置包括一偏置電路，其可為放大器產生一偏置訊號；一線性化電路，其透過修改由偏置電路所產生之偏置訊號以產生待提供至放大器之一經修改偏置訊號，從而改善放大器直線性；以及一耦接電路，可耦接偏置電路與線性化電路。藉由透過耦接電路將分離之偏置電路與線性化電路彼此耦接，可使線性化操作與偏置迴路分隔，從而避免前案使用單一偏置迴路之偏置裝置之缺失。
本發明之態樣，特別是偏置裝置之態樣，係使用分離之偏置電路與線性化電路，並以一耦接電路耦接兩者，而對放大器提供經修改之偏置訊號。如熟悉此技藝人士所應知者，在此所述之態樣可透過各種方式實施，例如實施為方法、系統、電腦程式產品或電腦可讀儲存媒體。據此，本發明之態樣可為純硬體實施例、純軟體實施例(包括韌體、常駐軟體、微碼等等)或軟硬體態樣組合實施例，在此統稱為「電路」、「裝置」、「模組」或「系統」。本發明所描述之至少部分功能可實施為由一或多個硬體處理單元所執行之演算法，所述硬體處理單元例如為一或多部電腦之一或多個微處理器。於各種實施例中，在此所述任何方法之不同步驟及步驟部分可由不同處理單元執行。再者，本發明之態樣可為內嵌於一或多個電腦可讀媒體之電腦程式產品，所述媒體以非暫態者為佳，供電腦可讀程式碼以例如儲存等方式嵌入於其中。在各種實施例中，此一電腦程式可下載(更新)至各種器件及系統(例如射頻系統之各種組件及組件佈置及/或其控制器等等)或於此等器件及系統製造之時載入其中。
以下詳細說明呈現特定具體實施例之各描述。然而，在此所述之創新可透過多種方式實施，例如，為請求項或所選範例所定義或涵蓋者。在以下說明中，用於參照之附圖中係以相同之參考示數指稱相同或功能相似之元件。應知圖中描繪之元件未必反映實際比例。亦應知特定實施例可能包括圖中 所繪元件及/或元件集以外者。此外，某些實施例可能包含來自兩圖或多圖面中特徵之任何適當組合。
本文可能使用「在一實施例中」或「在實施例中」等語，其各意一或多個相同或不同實施例。除非另有指明，否則序數「第一」、「第二」及「第三」等等，當用以描述共同物件時，僅用以指稱類似物件之不同實例，而非表示受此描述之物件必須在時間、空間、排名或其他方面按照特定順序。在者，於本發明中，「A及/或B」或「A/B」之表達意指(A)、(B)或(A及B)。於本發明中，「A、B及/或C」之表達意指(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。如在此使用，「A/B/C」之表達意指(A，B，及/或C)。當用於指稱測量範圍時，「之間」包含測量範圍之結尾。
對於此等說明實施例各種態樣之描述係使用熟悉此技藝人士同常使用之術語以向其他熟悉此技藝人士傳達其作用之要義。例如，「連接」一語意指相連兩物間之直接電性連接，兩者中間並無任何中間器件/組件，而「耦接」一語意指相連兩物間之直接電性連接或經由一或多個被動或主動中間器件/組件之間接連接。於另一範例中，「電路」一語意指經安排而能夠彼此合作以提供所需功能之一或多個被動及/或主動組件。「實質上」、「大致」、「約」等語係基於在此所述或此技藝中已知特定數值之脈絡，用於概稱一目標值+/-20%內之範圍，例如在目標值之+/-10%範圍內。
以單一迴路處理偏置與線性化之前案偏置裝置
圖1係描繪一種根據先前技術具有提供偏置與線性化之單一迴路之偏置裝置100。如圖1所示，可將一偏置訊號102，例如一偏置電流，提供至一偏置電路電晶體112，該電晶體與一線性化電晶體122耦接於一迴路118中(如圖1中附有箭號之點線輪廓所示)。在圖1及後續圖面中，係以虛線圍出之橢圓/圓形輪廓標示各個電晶體。圖1中之嵌入框格104顯示一範例電晶體，其中將在本文 其餘部分稱為第一、第二及第三端子之部分分別標示為T1、T2及T3，此標示適用於本案所有圖面。若在此所述之電晶體實施為場效電晶體(FET)，如偏置裝置100中之兩個電晶體所示者，則依據習知命名法，第一端子T1係一閘極端子，第二端子T2係一汲極端子，且第三端子T3係一源極端子。為保持圖面之簡明，端子T1-T3並未明確標示於偏置裝置100或其於圖面中。
如圖1所示，線性化電晶體122之第一端子可例如經由節點138耦接於偏置訊號102。偏置電路電晶體112之第二端子亦可耦接於節點138，且因此耦接於線性化電晶體122。再者，電容器150可耦接於節點138與地端電位(圖1中所標示之地端電位，於後續圖面中標為「Vgnd」)之間。線性化電晶體122之第二端子可耦接於一供應電壓(圖1中所標示之供應電壓，於後續圖面中標為「Vs」)，而線性化電晶體122之第三端子可耦接一輸出162。圖1進一步顯示一電阻器164，其可耦接於線性化電晶體122之第三端子與輸出162之間。圖1亦顯示耦接於偏置電路電晶體112之第一端子與輸出162間之一電阻器174，以及耦接於線性化電晶體122第三端子與地端電位Vgnd間之一電阻器184。
本案發明人發現偏置裝置100具有若干缺失。缺失之一在於偏置電路電晶體112與線性化電晶體122共用同一迴路118，如此可能限制線性化電晶體122所可實現之線性化程度，且限制偏置電路電晶體112所可達成之鏡射準確度。此外，以圖1所示方式共用迴路118亦可能影響迴路118之穩定性，而由於線性器迴路頻寬可能受限於其穩定性，因此導致包絡頻寬受限。此外，本案發明人發現，若放大器中採用堆疊電晶體，則使用單一偏置電路電晶體112可能使得設計極易受到電流鏡射所影響。
具有分離之偏置電路與線性化電路且以耦接電路耦接兩者之偏置裝置
本發明實施例係將偏置電路電晶體與線性化電晶體分離，使其不耦接於單一迴路中，藉此解決如圖1所示習知偏置裝置之缺點。
圖2提供根據本發明某些實施例之一偏置裝置200之方塊圖，，偏置裝置200具有分離之偏置電路與線性化電路210、220，兩者由一耦接電路230耦接。如圖2所示，偏置電路210可接收一輸入訊號202並產生一輸出訊號211。輸入訊號202可為一偏置訊號，例如一偏置電流，且偏置電路210可將輸入訊號202鏡射至輸出，亦即輸出訊號211可實質上為偏置訊號202或偏置電壓之鏡射版本。耦接電路230可接收來自偏置電路210之輸出訊號211，以其為耦接電路230之輸入，並提供輸出訊號231，其係基於由偏置電路210所輸出之輸出訊號211。線性化電路220可接收來自耦接電路230之輸出訊號231，並產生待提供至放大器(放大器未示於圖2)之輸出訊號221。具體而言，線性化電路220可透過修改由偏置電路210所產生之輸出訊號211而產生輸出訊號221，藉此改善放大器之直線性，此輸出訊號221稱為「經修改之偏置訊號」221，而後可提供至放大器。
如圖2所示，耦接電路230可耦接偏置電路210與線性化電路220。藉由將分離之偏置與線性化電路210、220透過耦接電路230彼此耦接，可使線性化操作與偏置迴路分離，有助於解決習知偏置裝置100之缺失，改善PVT變化的問題，並達成更佳之線性化。具體而言，可提供一回授路徑240，將耦接電路230之輸出耦接至偏置電路202之輸入，形成偏置迴路218。
對比於圖1之偏置迴路118，偏置迴路218並不包括線性化電路220之組件。如此可允許優化線性化電路220之組件，而不具有任何偏置或穩定性的考量/限制。再者，線性化電路220可設計為不包含任何封閉迴路，如此有助於降低或消除偏置裝置200之限制性包絡頻寬。
應知雖然圖2並未繪示回授路徑240中之任何額外組件，但在各種實施例中，此路徑可包含各種主動或被動組件。例如，於某些實施例中，自耦接電路230之輸出通往偏置電路202之輸入之回授路徑240可包括一電壓位準移位器，其有助於為放大器中用於接收經修改之偏置訊號221之一或多個電晶體提 供恆流輸出電壓(compliance voltage)。因此，在各種實施例中，電壓位準移位器、電晶體、電阻器、電容器、放大器、操作放大器(op-amps)等等中之一或多者可耦接於回授路徑240中耦接電路230之輸出與偏置電路202之輸入之間。
上述偏置裝置200之實際設計可透過諸多方式實現，其俱應屬於本發明之範疇。於一態樣中，雖未詳示於圖2，偏置電路210、線性化電路220及耦接電路230可各自包括一或多個電晶體。因此，在根據本發明多種實施例之一種設計變化範例中，可就偏置電路210、線性化電路220及耦接電路230之每一者個別選用FET、雙極電晶體、或一或多個FET與一或多個雙極電晶體之組合。根據另一範例，可於各種實施例中就偏置電路210、線性化電路220及耦接電路230每一者個別選用N型電晶體(例如，實施為FET之電晶體即是NMOS電晶體，或實施為雙極電晶體之電晶體即是NPN電晶體)、P型電晶體(例如，實施為FET之電晶體即是PMOS電晶體，或實施為雙極電晶體之電晶體即是PNP電晶體)、或兩者之結合。根據其他範例，於各種實施例中，可選擇使用何種類型之電晶體架構。例如，實施為FET之偏置裝置200之任何電晶體可為平面電晶體或非平面電晶體，例如FinFET、奈米線電晶體或奈米帶電晶體。其他可能之設計變化可包括將偏置裝置200之輸出訊號221實施為一輸出，其被提供為差動放大器或單端放大器之輸入，還包括於偏置電路210、線性化電路220及耦接電路230中任一者使用二或多個電晶體之疊接佈置等等。圖3-7顯示偏置裝置200之某些範例實施方式。然而，偏置裝置200之任何實施，只要符合本文描述者，俱應屬於本發明之範疇。
於圖3-7中係使用圖2之參考示數指示與圖2中相同或相似之偏置裝置之元件。例如，圖3-7之每一者各描繪偏置電路210、線性化電路220及耦接電路230，然其具體實施之細節可能與圖3-7所示者不同。
圖3根據本發明某些實施例提供偏置裝置300之概要電路圖，其為 偏置裝置200之第一範例實施。
如圖3所示，在此範例中，偏置電路210可包括一第一電晶體312及一第二電晶體314，稱為第一及第二「偏置電路電晶體」，兩者呈疊接佈置。如此技藝中已知，一第一電晶體與一第二電晶體之「疊接佈置」意指第二電晶體之第三端子耦接於第一電晶體之第二端子(沿用圖1說明中所述第一、第二及第三端子之命名方式)。在此情況下，意指第二電晶體314之第三端子(亦即圖3所示以FET實施之電晶體314之源極端子)可耦接於第一電晶體312之第二端子(亦即圖3所示以FET實施之電晶體312之汲極端子)。第一電晶體312與圖1之偏置電路電晶體112同樣是用於將偏置訊號202鏡射至偏置電路210之輸出，即第一電晶體312之第一端子(亦即圖3所示以FET實施之電晶體312之閘極端子)。圖3中對此亦有顯示，即描繪輸出訊號211在第一電晶體312之第一端子處。於偏置裝置300之某些實施例中，可省略第二電晶體314，在此情況下，電晶體312之第二端子可耦接於偏置訊號202，且最終耦接於供應電壓Vs(就圖3所示之N型電晶體實施而言)，例如耦接於Vdd(就圖3所示之FET實施而言)。然而，在使用第二電晶體314之實施例中，其優點在於偏置電路210具有至少2個呈疊接佈置之電晶體，可在將偏置訊號202鏡射至偏置電路210之輸出時，提供更佳之鏡射準確度。若使用第二電晶體314，則其第二端子可耦接於偏置訊號202，並進一步耦接於供應電壓Vs(就圖3所示之N型電晶體實施而言)，例如耦接於Vdd(就圖3所示之FET實施而言)，而第一端子可耦接於一參考電壓Vcas1，其可為一固定DC電壓。於某些實施例中，參考電壓Vcas1可為實質上可與用於偏置主要功率放大器中疊接之電壓相同(放大器未示於偏置裝置300)。類似於圖1所示之偏置電路電晶體112，就圖3之N型電晶體實施而言，第一電晶體312之第三端子可耦接於地端電位Vgnd。
如圖3所示，於電晶體312第一端子所提供之輸出訊號211可自偏置電路210提供至耦接電路230。圖3之範例說明耦接電路230包括一電晶體332， 可稱為「耦接電晶體」。偏置電路210之輸出訊號211可做為耦接電路230之輸入而施加於耦接電晶體332之第三端子。對於圖3之N型電晶體實施而言，耦接電晶體332之第三端子可再例如經由一電阻器336耦接於地端電位Vgnd，而耦接電晶體332之第二端子可耦接於供應電壓Vs(例如Vdd)。於耦接電晶體之第一端子332可提供耦接電路230之輸出訊號231。而後耦接電路230之輸出訊號231可耦接至偏置電路210之輸入，因此形成回授路徑240，如參照圖2所述者。圖3之範例具體描繪另一組件342，於某些實施例中，其可包含於回授路徑240中(於其他實施例中，回授路徑240可不包括任何中間組件，且耦接電晶體332之第一端子可直接連接於偏置電路210之輸入)。圖3顯示節點338，耦接電晶體332之第一端子與線性化電晶體322之第一端子在此耦接在一起，且這些第一端子中的每一者均耦接於回授路徑240。在某些實施例中，節點338亦可耦接於一電容器350，類似於圖1之電容器150，亦即耦接於電容器350之第一電容器電極，其中電容器350之第二電容器電極可耦接於地端電位Vgnd(圖3之N型電晶體實施)。於某些實施例中，電容器350可用於穩定偏置迴路218。
繼而說明線性化電路220，圖3所示之線性化電路220可為差動放大器提供一輸出，即輸出訊號221。因此，對比於圖1之單一線性化電晶體122，線性化電路220包括兩條分支，一條分支包括一第一線性化電晶體322-1且耦接於一第一輸出節點362-1，另一條分支包括第二線性化電晶體322-2且耦接於輸出節點362-2。輸出節點362-1與362-2共同構成輸出訊號221，將一經修改之偏置訊號提供給一差動放大器(該放大器未詳示於圖3)。在輸出節點362-1與362-2所提供之訊號可為相同之DC訊號(亦即相同偏置訊號)，不同之處在於輸出節點362-1可耦接於差動放大器之正輸入，而輸出節點362-2可耦接於差動放大器之負輸入，反之亦然。
兩個線性化電晶體322-1與322-2之每一者可例如經由節點338以 其第一端子耦接於耦接電晶體332之第一端子，且亦可經由回授路徑240耦接於偏置訊號202，並可耦接於電容器350。再者，兩個線性化電晶體322-1與322-2，就圖3所示之N型電晶體實施而言，可各以第二端子可耦接於供應電壓Vs並以第三端子耦接於地端電位Vgnd，例如線性化電晶體322-1則經由電阻器326-1耦接於地端電位Vgnd，線性化電晶體322-2經由電阻器326-2耦接於地端電位Vgnd。電阻器364-1及364-2感應功率放大器之射頻輸入並將之耦接至線性化電晶體322-1與322-2。電阻器326-1及326-2設定線性化電晶體322-1與322-2之偏置電流。於某些實施例中，電阻器326-1、326-2及336中之一或多個可分別改為電流源(圖未示)。於某些實施例中，耦接電晶體332可實質上與線性化電晶體322-1與322-2中之一者相同，例如耦接電晶體332可與線性化電晶體322-1與322-2中之一者具有實質上相同之尺寸並採用實質上相同之材料。於其他實施例中，耦接電晶體332之尺寸可為線性化電晶體322-1與322-2中之一者的任何倍數。
圖4根據本發明某些實施例提供偏置裝置400之概要電路圖，其為偏置裝置200之第二範例實施。偏置裝置400實質上與偏置裝置300相同，不同之處在於其進一步描繪包圍在虛點線輪廓440內之額外組件。因此，為求簡明，圖4中元件之說明與圖3已敘述者重複之部分不再重複，僅就兩圖間差異之處加以說明。於某些實施例中，偏置裝置400在耦接電路230與線性化電路220中之一或兩者加設有疊接電晶體。例如，於某些實施例中，第二耦接電晶體432可以疊接佈置之方式耦接於耦接電晶體332。在此情況下，耦接電晶體332之第二端子可經由第二耦接電晶體432而耦接於供應電壓Vs，具體路徑為耦接於第二耦接電晶體432之第三端子，且第二耦接電晶體432第二端子而後耦接於供應電壓Vs。同理，於某些實施例中一第二線性化電晶體422(圖4中為線性化電路220第一分支之電晶體422-1，及線性化電路220第二分支之電晶體422-2)可以疊接佈置之方式耦接於個別線性化電晶體322。在此情況下，線性化電晶體322-1之第二端子可經由 第二線性化電晶體422-1而耦接於供應電壓Vs，具體路徑為耦接於第二線性化電晶體422-1之第三端子，且第二線性化電晶體422-1之第二端子而後耦接於供應電壓Vs。再者，線性化電晶體322-2之第二端子可經由第二線性化電晶體422-2而耦接於供應電壓Vs，具體路徑為耦接於第二線性化電晶體422-2之第三端子，且第二線性化電晶體422-2之第二端子而後耦接於供應電壓Vs。部分440中每一疊接電晶體之第一端子可耦接於一電壓源442，該電壓源442可提供一適當電壓，例如與線性化電晶體322-1、322-2以及/或放大器中用以接收經修改之偏置訊號221之電晶體之汲極-源極電壓(Vds)相匹配。若放大器亦包括上述疊接電晶體，則如圖4所示於部分440增設疊接電晶體尤為有利。雖然圖4中係於耦接電路230及線性化電路220兩者皆加設疊接電晶體，但在偏置裝置400之其他實施例中，上述之疊接電晶體並非加設於耦接電路230與線性化電路220兩者，而僅設於其中之一。
圖5根據本發明某些實施例提供偏置裝置500之概要電路圖，其為偏置裝置200之第三範例實施。偏置裝置500實質上與偏置裝置300相同，因此，為求簡明，圖5中元件說明與圖3已敘述者重複之部分不再重複，僅就兩圖間差異之處加以說明。圖5與圖3之差異在於偏置裝置500僅具單一輸出分支，而並非如圖3所示以線性化電路220之輸出提供至差動放大器。因此，圖3所示線性化電路220之兩條分支之一者並未出現於圖5(例如第二分支，其中各項元件之參考示數於連字號後加註數字2，例如具有線性化電晶體322-2之分支)。
圖6根據本發明某些實施例提供偏置裝置600之概要電路圖，其為偏置裝置200之第四範例實施。偏置裝置600實質上與偏置裝置500相同，差別在於其進一步說明由虛點線輪廓640範圍內之額外組件。因此，為求簡明，圖6中元件說明與圖5已敘述者重複之部分不再重複，僅就兩圖間差異之處加以說明。類似於偏置裝置400，偏置裝置600描繪於某些實施例中，可於耦接電路230與線 性化電路220中之一或兩者加設疊接電晶體。此等疊接電晶體可如圖4說明所述者，因此，圖6採用與圖4相同之參考示數。例如，於某些實施例中，第二耦接電晶體432可耦接於耦接電晶體332，兩者呈疊接佈置，如上所述。同理，於某些實施例中，第二線性化電晶體422-1可耦接於線性化電晶體322-1，兩者呈疊接佈置，亦如上所述。若放大器亦包括上述疊接電晶體，則如圖6所示於部分640增設疊接電晶體尤為有利。
圖3-6各繪示利用NMOS電晶體實施偏置電路210、線性化電路220及耦接電路230中各種電晶體之實施例。於圖3-6所示之偏置裝置其他實施例中，任一偏置裝置300、400、500及600中之一或多個NMOS電晶體可改為N型雙極電晶體，亦即使用NPN電晶體。上文說明仍適用於此等實施例，但不同之處在於對雙極電晶體而言，上述之「第一端子」為基極端子(亦即上述FET之閘極端子)，「第二端子」為集極端子(亦即上述FET之汲極端子)，且「第三端子」為射極端子(亦即上述FET之源極端子)。因此，在偏置裝置200之各種實施例中，偏置電路210、線性化電路220及耦接電路230中所用之電晶體可為NMOS電晶體、NPN電晶體或NMOS與NPN電晶體之組合。
再者，雖然圖3-6各自描繪且上述說明顯示偏置裝置200可包括各種N型電晶體(例如NMOS或NPN電晶體)，但於其他實施例中，此等電晶體皆可為實施為P型電晶體(例如PMOS或PNP電晶體)。上文說明仍適用於此等實施例，但不同之處在於對P型電晶體而言，上述N型電晶體之供應電壓Vs改為地端電位Vgnd，反之亦然。圖7之概要電路圖顯示上述佈置之範例，根據本發明某些實施例，圖中之偏置裝置700為偏置裝置200之第五範例實施。偏置裝置700實質上與偏置裝置500相同，不同之處在於圖5中之所有NMOS電晶體於圖7均改為PMOS電晶體。因此，圖7之電晶體712、714、722及732類似於圖5之電晶體312、314、322-1及332，差別在於圖7之電晶體為PMOS電晶體。類似對於圖3、圖4及圖6之 修改可以相同方式實施，因此未於圖中繪示。再者，在偏置裝置200之各種實施例中，偏置電路210、線性化電路220及耦接電路230中所用之電晶體可為PMOS電晶體以外之其他P型電晶體，例如PNP電晶體。因此，在偏置裝置200之各種實施例中，偏置電路210、線性化電路220及耦接電路230所用之電晶體可為PMOS電晶體、PNP電晶體或PMOS與PNP電晶體之組合。再者，於偏置裝置200之各種實施例中，偏置電路210、線性化電路220及耦接電路230所用之電晶體可為N型電晶體、P型電晶體或N型與P型電晶體之組合。
範例天線設備
如上所述，本發明關於放大器偏置裝置之實施例適用於無線及有線通訊系統。圖8描繪包括一或多個放大器且受在此所述任一偏置裝置所偏置之範例通訊系統/設備(具體而言為一無線通訊系統/設備之範例)，其詳情如下所述，然僅屬說明範例性質。
圖8根據本發明某些實施例概要描繪一天線設備800，例如一相位陣列系統/設備。如圖8所示，天線設備800可包括一天線陣列810、一波束賦形器陣列820及一升/降轉換器(UDC)電路840。天線設備800之任一放大器，例如在此所述放大器828、832、842及846中之任一者可經在此所述之任何偏置裝置加以偏置，例如經圖2-7所述偏置裝置之任一實施例加以偏置。
一般而言，天線陣列810可包括一或多個(通常為複數個)天線元件812(圖8中為求簡明，僅就其中一者標明參考示數)。在各種實施例中，所述天線元件812可為輻射元件或被動元件。例如，天線元件812可包括雙極、開端波導、式槽波導(slotted waveguide)、微條天線極類似物。於某些實施例中，天線元件812可包括任何能夠無線傳送並/或接收射頻訊號之適當元件。雖然圖8描繪一特定數量之天線元件812，但應知各種實施例可利用二或更多數量之天線元件之陣列加以實現。再者，在此所述偏置裝置之各種實施例可實施於不同類型之天 線陣列中，例如時域波束賦形器、無線電域波束賦形器、動態天線陣列、天線陣列、被動天線陣列極類似物。
同理，波束賦形器陣列820可包括一或多個(通常為複數個)波束賦形器822(圖8中為求簡明，僅就其中一者標明參考示數)。波束賦形器822可視為向天線元件812提供饋入之收發器(例如能夠傳送及/或接收訊號之裝置，在此指射頻訊號)。於某些實施例中，波束賦形器陣列820之單一波束賦形器822可以一對一之方式關聯於天線陣列810之單一天線元件812(亦即不同之波束賦形器822關聯於不同之天線元件812)。於其他實施例中，可將超過一個波束賦形器822關聯於單一天線元件812，例如，若上述天線元件係一雙重極化天線元件，則將兩個波束賦形器822關聯於單一天線元件812。
於某些實施例中，每一波束賦形器822可包括一開關824，用以將路徑自對應天線元件812切換至接收器或發送器路徑。雖未詳示於圖8，但在某些實施例中，每一波束賦形器822亦可包括另一開關，用於將路徑自一訊號處理器(亦未示)切換至接收器或發送器路徑。如圖8所示，在某些實施例中，每一波束賦形器822之發送器路徑(TX路徑)可包括一相位偏移器826及一放大器828，而接收器路徑(RX路徑)可包括一相位偏移器830及一放大器832。於某些實施例中，放大器828、832中之一或多者可為可變(例如可編程)增益放大器。於某些實施例中，放大器828可為功率放大器，例如可變(例如可編程)增益功率放大器，受在此所述之任一偏置裝置所偏置。於此等實施例中，放大器828可包括任何適合功率放大器，例如但不限於，杜赫(Doherty)功率放大器、A類功率放大器、B類功率放大器、AB類功率放大器或C類功率放大器中之一者。於某些實施例中，放大器832可為低雜訊放大器，例如可變(例如可編程)增益低雜訊放大器，受在此所述任一偏置裝置所偏置。相位偏移器826可調整待天線元件812傳輸之射頻訊號(TX訊號)之相位，且放大器828可調整待天線元件812傳輸之TX訊號之大 小。同理，相位偏移器830及放大器832可調整天線元件812所接收之射頻訊號(RX訊號)，而後再將之提供至其他電路系統，例如至UDC電路840、至訊號處理器(未示)等等。由於跨過波束賦形器822之訊號為射頻訊號(亦即跨過波束賦形器822之TX訊號為經UDC電路840自例如中頻(intermediate frequency，IF)訊號或基頻訊號等較低頻率訊號升頻轉換後之射頻訊號，而跨過波束賦形器822之RX訊號為尚未由UDC電路840降頻轉換為例如中頻訊號或基頻訊號等較低頻率訊號之射頻訊號)，因此波束賦形器822可為視為在天線設備800之「射頻路徑內」。
雖然圖8中係使用一開關自發送器路徑切換至接收路徑(亦即開關824)，但於波束賦形器822之其他實施例中，亦可使用其他組件，例如雙向器。再者，雖然圖8所描繪之實施例中，波束賦形器822包括相位偏移器826、830(亦可稱為「相位調整器」)及可變增益放大器828、832，但於其他實施例中，任何波束賦形器822可包括其他用於調整TX及/或RX訊號大小及/或相位之組件。於其他實施例中，可改由LO路徑中之相位調整模組執行所需相位調整，因而一或多個波束賦形器822可不包括相位偏移器826及/或相位偏移器830。於其他實施例中，在LO路徑所執行之相位調整可結合在RF路徑上利用波束賦形器822之相位偏移器所執行之相位調整。
現在詳述UDC電路，一般而言，UDC電路840可包括一升頻轉換器及/或降頻轉換器電路系統，亦即在各種實施例中，UDC電路840可包括：1)一升頻轉換器電路，但無降頻轉換器電路，2)一降頻轉換器電路，但無升頻轉換器電路，或3)一升頻轉換器電路及一降頻轉換器電路。
如圖8所示，UDC電路840之降頻轉換器電路可包括一放大器842及一混合器844，而UDC電路840之升頻轉換器電路可包括一放大器846及一混合器848。再者，UDC電路840可再包括一相位偏移模組850，可在LO路徑中提供 相位偏移。
於某些實施例中，一單一UDC電路840可向任何一波束賦形器822提供經升頻轉換之RF訊號並/或自任何一波束賦形器822接收待降頻轉換之RF訊號。因此，單一UDC電路840可關聯於波束賦形器陣列820之複數波束賦形器822(例如波束賦形器陣列820中可能具有48個波束賦形器822，其關聯於天線陣列810之48個天線元件812)。圖8之示意圖中虛線及點線連接波束賦形器陣列820與UDC電路840之各項元件。亦即，圖8顯示之虛線可將UDC電路840之降頻轉換器電路(亦即放大器842)連接至兩個波束賦形器822之RX路徑，且點線可將UDC電路840之升頻轉換器電路(亦即放大器846)連接至兩個波束賦形器822之TX路徑。
於某些實施例中，UDC電路840之降頻轉換器路徑中之混合器844可具有兩個輸入及一個輸出。混合器844之二個輸入包括來自放大器842(例如可為一低雜訊放大器)之一輸入，以及來自相位偏移模組850之一輸入。所述放大器842可為受本發明任一偏置裝置所偏置之放大器。混合器844之輸出提供經降頻轉換之訊號856，其可例如為IF訊號856。混合器844可在其第一輸入接收來一自波束賦形器822之RX路徑且經放大器842放大後之RF RX訊號，並在其第二輸入接收來自相位偏移模組850之訊號，並將此二訊號混合，使RF RX訊號降頻轉換為較低頻率，產生經降頻轉換之RX訊號856，例如中頻之RX訊號。因此，UDC電路840之降頻轉換器路徑中之混合器844可稱為「降頻轉換混合器」。
於某些實施例中，UDC電路840之升頻轉換器路徑中之混合器848可具有兩個輸入及兩個輸出。混合器848之兩個輸入分別為相位偏移模組850之輸入以及較低頻率之TX訊號858，例如中頻之TX訊號。混合器848之輸出為對放大器846之輸出。放大器846可為經本發明任一偏置裝置所偏置之放大器。於某些實施例中，放大器846可為功率放大器。於各種此類實施例中，放大器846 可包括任何適合功率放大器，例如但不限於杜赫功率放大器、A類功率放大器、B類功率放大器、AB類功率放大器或C類功率放大器中之一者。混合器848可在其第一輸入接收一IF TX訊號858(亦即較低頻率之待傳輸訊號，例如中頻訊號)，並在其第二輸入接收來自相位偏移模組850之訊號，將此二訊號混合，使IF TX訊號升頻轉換為所需之RF頻率，產生之升頻轉換後之RF TX訊號經功率放大器846放大後提供至其中一波束賦形器822之TX路徑。因此，UDC電路840升頻轉換器路徑中之混合器848可稱為「升頻轉換混合器」。
如在通訊及電子工程領域中已知者，中頻係指載波可能於傳送或接收過程之中間階段向其移動之頻率。在稱為外差之一程序中將載波訊號與LO訊號混合，創造在差頻或拍頻之訊號，便可產生中頻訊號。轉換為中頻之理由包過以下幾種。首先，若濾波器採用多級結構，可將各級設為一固定頻率，使其製作與頻率調整更加容易。其次，較低頻率電晶體通常具有較高增益，因此所需級數較少。再者，由於在較低固定頻率更容易使濾波器具有準確選擇能力，因此有助於改善頻率選擇性。
亦應知，雖然在此提供之部分說明中將訊號856及858稱為中頻訊號，但此等說明同樣適用於訊號856及858為基頻訊號之實施例。於此類實施例中，混合器844及848之頻率混合可為零-IF混合(亦稱為「零-IF轉換」)，其中用於執行混合之LO訊號可具有射頻RX/TX頻帶中之中間頻率。
於某些實施例中，在LO路徑中之相位偏移模組850可向LO訊號860提供所需相位偏移，再將LO訊號提供至混合器844、848。因此，於某些實施例中，混合器844、848之每一者並非在其一輸入處接收LO訊號860(如可由LO產生者)，而是接收經過相位偏移後之LO訊號860。將相位偏移操作移動至LO路徑(例如在LO訊號產生器與混合器844、848之間)，脫離訊號路徑(例如負責處理訊號856、858之數位電路系統與天線元件812之間，且在無線域中超過天線元件812) 有助於降低相位偏移對於訊號品質之負面影響。
於其他實施例中，可省略圖8之相位偏移模組850。於此等實施例中，混合器844、848並非接收由相位偏移模組850所產生之LO訊號860之相位偏移版本，而是接收LO訊號860本身。
雖未明確示於圖8，但在其他實施例中，UDC電路840可在例如TX及RX路徑之每一者中各再包括一平衡器，此平衡器可緩和因不匹配而產生之同相位與正交(IQ)訊號不平衡。再者，雖亦未明確示於圖8，但於其他實施例中，天線設備800可包括在此所述天線陣列810、波束賦形器陣列820與UDC電路840之其他組合實例。
天線設備800可控制天線陣列810於一特定方向之電磁輻射方向圖(electromagnetic radiation pattern)，藉此使得天線陣列810能夠產生該方向之主波束及其他方向之旁波瓣。輻射方向圖之主波束可根據受傳輸射頻訊號基於所傳輸訊號相位之相長干涉而產生。旁波瓣位準可取決於由天線元件所傳送之RF訊號之振幅。天線設備800例如利用波束賦形器822之相位偏移器及/或相位偏移模組850(若包含相位偏移模組850)為天線元件812提供相位偏移器設定，藉此產生所需天線方向圖。
範例資料處理系統
圖9根據本發明某些實施例提供一範例資料處理系統900之方塊圖，此系統可使用或控制實施受一偏置裝置所偏置之放大器之至少部分，所述偏置裝置具有分離且經耦接電路耦接之偏置與線性化電路，例如圖2-8所描述之偏置裝置。
如圖9所示，資料處理系統900可包括至少一個處理器902，例如一硬體處理器902，其係經由一系統匯流排906而耦接於記憶體元件904。如此使得資料處理系統900可將程式碼存入記憶體元件904。再者，處理器902可經匯流 排906存取記憶體元件904中之程式碼並加以執行。於一態樣中，資料處理系統900可為實施為適合儲存並/或執行程式碼之一電腦。但應知資料處理系統900實可為任何具有處理器及記憶體且能夠執行或致使其他組件執行本發明中所述功能之系統。
於某些實施例中，處理器902可執行軟體或演算法以執行或致使其他組件執行在此所述之活動，特別是關於實施並/或操作在此所述具有分離之偏置電路與線性化電路且以耦接電路連接兩者之偏置裝置之活動。處理器902可包括提供可編程邏輯之任何硬體、軟體或韌體組合，非限制性範例包括微處理器、數位訊號處理器(DSP)、現場可編程閘陣列(FPGA)、可編程邏輯陣列(PLA)、特定應用積體電路(IC)(ASIC)或虛擬機器處理器。處理器902可通訊耦接於記憶體元件904，例如採用直接記憶體存取(DMA)配置，因此使得處理器902能夠對記憶體元件904進行讀寫。
一般而言，記憶體元件904可包括任何適合揮發或非揮發記憶體技術，包括雙倍資料速率(DDR)隨機存取記憶體(RAM)、同步RAM(SRAM)、動態RAM(DRAM)、快閃記憶體、唯讀記憶體(ROM)、光學媒體、虛擬記憶體區域、磁性或磁帶記憶體或任何其他適合技術。除非另有說明，否則上述任一種記憶體元件均應理解為包含於廣義用語「記憶體」中。受資料處理系統900任何組件測量、處理、追蹤之資料或發送至或來自資料處理系統900任何組件之資料可提供於任何資料庫、暫存器、控制清單、快取或儲存結構中以供隨時存取。任何此等儲存選項均包含於在此所稱之廣義用語「記憶體」中。同理，在此所述之任何可能處理元件、模組及機器應理解為包含在廣義用語「處理器」中。圖中所示各項元件，例如圖2-8之任一電路/組件，亦可包括適合之介面，以供在網路環境中接收、傳送並/或以其他方式傳遞資料或資訊，因而此得其能夠與另一元件之資料處理系統900通訊。
於特定範例實施中，為實施本發明具有分離之偏置電路與線性化電路且以耦接電路連接兩者而能夠對放大器提供修改後偏置訊號之偏置裝置，可藉由編碼於一或多個有形媒體之邏輯，其可包括非暫態媒體，例如包含ASIC中之內嵌邏輯、DSP指令、由處理器所執行之軟體(可能包括目標碼及來源碼)，或是其他類似機器等等。在某些此等實例中，記憶體元件，例如圖9之記憶體元件904，可儲存本發明操作所需之資料或資訊。所述記憶體元件應能夠儲存執行本發明活動時所需之軟體、邏輯、代碼或處理器指令。處理器可執行與執行本發明操作所需之資料或資訊相關之任何類型指令。在一範例中，處理器，例如圖9之處理器902，可將元件或物件(例如資料)自一狀態或事物轉換為另一狀態或事物。於另一範例中，可利用固定邏輯或可編程邏輯(例如由處理器所執行之軟體/電腦指令)及元件實施在此所述之活動，所述元件可為某種類型之可編程處理器、可編程數位邏輯(例如FPGA、DSP、抹除式可編程唯讀記憶體(EPROM)、電子抹除式可編程唯讀記憶體(EEPROM))或包括數位邏輯、軟體、代碼、電子指令或其任何適合組合之ASIC。
記憶體元件904可包括一或多個實體記憶體裝置，例如，本機記憶體908及一或多個大量儲存裝置910。本機記憶體可指實際執行程式碼時所需使用之RAM或其他非持續性記憶體裝置。大量儲存器裝置可為實施為一硬碟或其他持續性資料儲存裝置。處理系統900亦可包括一或多個快取記憶體(未示)，其可暫時儲存至少某些程式碼，以減少執行時自大量儲存裝置910檢索程式碼所需之次數。
如圖9所示，記憶體元件904可儲存一應用程式918。在各種實施例中，應用程式918可儲存於本機記憶體908、儲存於一或多個大量儲存裝置910或儲存於本機記憶體及大量儲存器裝置以外。應知資料處理系統900可再運行一作業系統(未示於圖9)，該作業系統有助於執行應用程式918。應用程式918之形 式為可執行之程式碼，且可由資料處理系統900加以執行，例如由處理器902加以執行。因應應用程式之執行，資料處理系統900可執行在此所述之一或多項操作。
圖中描繪之輸入/輸出(I/O)器件可隨選包括一輸入裝置912及一輸出裝置914，耦接於資料處理系統。輸入裝置之範例可包括但不限於鍵盤、指向器件，例如一滑鼠，或類似物。輸出裝置之範例可包括但不限於，監視器或顯示器、擴音器或類似物。於某些實施例中，輸出裝置914可為任何類型之顯示器，例如電漿顯示器、液晶顯示器(LCD)、有機發光二極體(OLED)顯示器、電致發光(EL)顯示器或任何其他指示器，例如一示數盤、氣壓計或LED。在某些實施中，所述系統可包括輸出裝置914之驅動器(未示)。輸入及/或輸出裝置912、914可直接耦接於資料處理系統或經由I/O控制器達成耦接。
於一實施例中，上述輸入及輸出裝置可為實施為一組合式輸入/輸出裝置(圖9中以虛線包圍之輸入裝置912及輸出裝置914)。此類組合式裝置之範例為觸控顯示器，亦可稱為「觸控螢幕顯示器」或簡稱「觸控螢幕」。於此一實施例中，該裝置之輸入可由實體物件在觸控螢幕顯示器表面或附近之動作提供，所述物件例如為操作筆或使用者手指。
亦可隨選將一網路配接器916耦接於資料處理系統，使其得以經由中間之私人或公共網路而耦接於其他系統、電腦系統、遠端網路裝置及/或遠端儲存裝置。所述網路配接器可包含一資料接收器及一資料發送器，該資料接收器用於接收由上述系統、器件及/或網路對資料處理系統900所傳輸之資料，而該資料發送器用於將來自資料處理系統900之資料傳送至所述系統、器件及/或網路。可用於資料處理系統900之各種網路配接器範例包括數據機、有線數據機及乙太網路卡。
選用範例
範例1提供用於一放大器之一偏置裝置，其中該放大器可為功率放大器(例如杜赫放大器、A類放大器、B類放大器、AB類放大器或C類放大器)、線性放大器、低雜訊放大器或可變增益放大器中之一者。該偏置裝置包括：一偏置電路，包括一偏置電路電晶體，該偏置電路可為該放大器產生一偏置訊號；一線性化電路，包括一線性化電晶體，該線性化電路修改由偏置電路所產生之偏置訊號以產生待提供至該放大器之一經修改之偏置訊號，進而改善該放大器之直線性；以及一耦接電路，位於該偏置電路與該線性化電路之間，該耦接電路包括一耦接電晶體。
範例2提供根據範例1之偏置裝置，其中，耦接電晶體之輸出係耦接於偏置電路電晶體之輸入。在各種實施例中，耦接電晶體之輸出可經由一直接電性連接或經由其間之一或多個被動或主動電性組件耦接於偏置電路電晶體之輸入。例如，在各種實施例中，耦接電晶體之輸出與偏置電路電晶體之輸入間之耦接可經由短路、電阻器、放大器、操作放大器(op-amp)、電感器、分路電容器或任何能夠在耦接電晶體之輸出設定/修改所需電壓之組件加以實現，但不以此為限。
範例3提供根據範例2之偏置裝置，其中，若該耦接電晶體為一場效電晶體，則耦接電晶體之輸出為耦接電晶體之閘極端子，或若該耦接電晶體為一雙極電晶體，則耦接電晶體之輸出為耦接電晶體之基極端子。
範例4提供根據範例2或3之偏置裝置，其中若該偏置電路電晶體為一場效電晶體，則偏置電路電晶體之輸入為偏置電路電晶體之汲極端子，或若該偏置電路電晶體為一雙極電晶體，則偏置電路電晶體之輸入為偏置電路電晶體之集極端子。
範例5提供根據範例2-4中任一者之偏置裝置，其中，該偏置電路電晶體為一第一偏置電路電晶體，該偏置裝置再包括一第二偏置電路電晶體， 該第二偏置電路電晶體與第一偏置電路電晶體呈一疊接佈置(其中「疊接佈置」意指第二電晶體之射極/源極端子耦接於第一電晶體之汲極/集極端子)，且藉由將耦接電晶體之輸出耦接於第二偏置電路電晶體之輸入，並將第二偏置電路電晶體之輸出耦接於第一偏置電路電晶體之輸入，而使耦接電晶體之輸出係耦接於第一偏置電路電晶體之輸入。
範例6提供根據範例5之偏置裝置，其中，若該第二偏置電路電晶體為一場效電晶體，則第二偏置電路電晶體之輸入為第二偏置電路電晶體之汲極端子，或若該第二偏置電路電晶體為一雙極電晶體，則第二偏置電路電晶體之輸入為第二偏置電路電晶體之集極端子。
範例7提供根據範例5或6之偏置裝置，其中，若該第二偏置電路電晶體為一場效電晶體，則第二偏置電路電晶體之輸出為第二偏置電路電晶體之源極端子，或若該第二偏置電路電晶體為一雙極電晶體，則第二偏置電路電晶體之輸出為第二偏置電路電晶體之射極端子。
範例8提供根據範例2-7中任一者之偏置裝置，其中，耦接電晶體之輸出更耦接於線性化電晶體之輸入(若該線性化電晶體為一場效電晶體，該輸入可為線性化電晶體之閘極端子，或若該線性化電晶體為一雙極電晶體，該輸入可為線性化電晶體之基極端子)。
範例9提供根據範例2-8中任一者之偏置裝置，其中，該偏置裝置再包括一電容器，該電容器包括一第一電容器電極以及一第二電容器電極，耦接電晶體之輸出更耦接於第一電容器電極，且第二電容器電極係耦接於一地端電位。由於耦接電晶體之輸出係耦接於線性化電晶體之輸入，該第一電容器電極更耦接於線性化電晶體之輸入。
範例10提供根據以上範例中任一者之偏置裝置，其中，偏置電路電晶體、線性化電晶體及耦接電晶體中之每一者各包括一第一端子、一第二端 子及一第三端子。再者，偏置電路電晶體之第一端子係耦接於耦接電晶體之第三端子，且耦接電晶體之第一端子係耦接於線性化電晶體之第一端子。
範例11提供根據範例10之偏置裝置，其中，耦接電晶體之第一端子再耦接於偏置電路電晶體之第二端子。
在各種實施例中，耦接電晶體之第一端子可經由一直接電性連接或經由其間之一或多個被動或主動電性組件而耦接於偏置電路電晶體之第二端子。例如，在各種實施例中，耦接電晶體第一端子與偏置電路電晶體第二端子間之耦接可經由短路、電阻器、放大器、操作放大器(op-amp)、電感器、分路電容器或任何能夠在耦接電晶體之第一端子處設定/修改所需電壓之組件加以實現，但不以此為限。
範例12提供根據範例10或11之偏置裝置，其中，若該耦接電晶體為一N型電晶體(例如NMOS或NPN電晶體)，則耦接電晶體之第二端子係耦接於一供應電壓，或若該耦接電晶體為一P型電晶體(例如PMOS或PNP電晶體)則耦接電晶體之第二端子係耦接於一地端電位。
範例13提供根據範例12之偏置裝置，其中，該耦接電晶體為一第一耦接電晶體，該偏置裝置更包括一第二耦接電晶體，第二耦接電晶體與第一耦接電晶體呈一疊接佈置(其中「疊接佈置」意指第二電晶體之射極/源極端子耦接於第一電晶體之汲極/集極端子)。若該第一耦接電晶體為N型電晶體，則藉由將第一耦接電晶體之第二端子耦接於第二耦接電晶體之第三端子並將第二耦接電晶體之第二端子耦接於供應電壓，而使第一耦接電晶體之第二端子耦接於供應電壓。若該第一耦接電晶體為P型電晶體，則藉由將第一耦接電晶體耦之第二端子耦接於第二耦接電晶體之第三端子並將第二耦接電晶體之第二端子耦接於地端電位，而使第一耦接電晶體之第二端子係耦接於地端電位。
於其他此等實施例中，第二耦接電晶體之第一端子可耦接於一電 壓源，該電壓源可提供最優電壓以配合線性化電晶體及/或放大器電晶體之Vds。
範例14提供根據範例10-13中任一者之偏置裝置，其中若該線性化電晶體為一N型電晶體(例如NMOS或NPN電晶體)，則線性化電晶體之第二端子耦接於供應電壓，或若該線性化電晶體為一P型電晶體(例如PMOS或PNP電晶體)，則線性化電晶體之第二端子耦接於地端電位。
範例15提供根據範例14之偏置裝置，其中該線性化電晶體為一第一線性化電晶體，偏置裝置更包括一第二線性化電晶體，第二線性化電晶體係與第一線性化電晶體呈一疊接佈置(其中「疊接佈置」意指第二電晶體之射極/源極端子耦接於第一電晶體之汲極/集極端子)。若該第一線性化電晶體為N型電晶體，則藉由將第一線性化電晶體之第二端子耦接於第二線性化電晶體之第三端子並將第二線性化電晶體之第二端子耦接於供應電壓，而使第一線性化電晶體之第二端子耦接於供應電壓。若該第一線性化電晶體為P型電晶體，則藉由將第一線性化電晶體之第二端子耦接於第二線性化電晶體之第三端子並將第二線性化電晶體之第二端子耦接於地端電位，而使第一線性化電晶體之第二端子係耦接於地端電位。
於其他此等實施例中，第二線性化電晶體之第一端子可耦接於一電壓源，其可提供一最優電壓以配合線性化電晶體及/或放大器電晶體之汲極源極電壓(Vds)。
範例16提供一種用於一放大器之偏置裝置，偏置裝置包括一第一電晶體，可在第一電晶體之輸出為該放大器提供一偏置訊號；一第二電晶體；及一第三電晶體，其中，第一電晶體之輸出係耦接於第二電晶體之輸入，第二電晶體之輸出係耦接於第一電晶體之輸入，第二電晶體之輸出再耦接於第三電晶體之輸入，且第三電晶體可在第三電晶體之輸出處提供一待提供至放大器之經修改之偏置訊號，其中，該經修改之偏置訊號係基於在第一電晶體輸出處所 提供之偏置訊號。
範例17提供根據範例16之偏置裝置，其中該第一電晶體為屬於一第一疊接佈置內複數電晶體中之一輸出電晶體，以及/或該第二電晶體為屬於一第二疊接佈置內複數電晶體中之一輸出電晶體，以及/或該第三電晶體為屬於一第三疊接佈置內複數電晶體中之一輸出電晶體。
範例18提供根據範例16或17之偏置裝置，其中該偏置裝置再包括一電容器包括一第一電容器電極及一第二電容器電極，第一電容器電極係同時耦接於第二電晶體之輸出以及第三電晶體之輸入，且第二電容器電極係耦接於一地端電位。
範例19提供一種用於一放大器之偏置裝置，偏置裝置包括一第一電晶體，可於第一電晶體之輸出處為放大器提供一偏置訊號；一第二電晶體；一第三電晶體；及一第四電晶體，其中第一電晶體之輸出係耦接於第二電晶體之輸入，第二電晶體之輸出係耦接於第一電晶體之輸入，第二電晶體之輸出更耦接於第三電晶體之輸入及第四電晶體之輸入，第三電晶體可在第三電晶體之輸出處提供一待供至放大器第一輸入之第一經修改之偏置訊號，其中，該第一經修改之偏置訊號係基於在第一電晶體輸出處所提供之偏置訊號，且第四電晶體可在第四電晶體之輸出處提供一待提供至放大器第二輸入之第二經修改之偏置訊號，其中，該第二經修改之偏置訊號係基於在第一電晶體輸出處所提供之偏置訊號。
範例20提供根據範例19之偏置裝置，其中該放大器係一差動放大器，且其中該第一輸入及第二輸入分別為該差動放大器之正輸入及負輸入。
範例21提供一種射頻(RF)系統，RF系統包括一放大器，該放大器可接收一輸入訊號並基於輸入訊號而產生一輸出訊號；以及一偏置裝置，該偏置裝置可為放大器提供一偏置訊號，其中，該偏置裝置為根據以上範例中任 一者之偏置裝置。
範例22提供根據範例21之RF系統，更包括一天線元件，該天線元件可無線傳輸基於放大器所產生輸出訊號之一射頻訊號。
範例23提供根據範例21或22之RF系統，更包括一波束賦形元件，該波束賦形元件可接收一第一訊號並產生與第一訊號為相位偏移之一第二訊號，其中，輸入至放大器之輸入訊號係基於由波束賦形元件所產生之第二訊號。
範例24提供根據範例21-23中任一者之RF統，其中，該放大器為功率放大器(例如杜赫放大器、A類放大器、B類放大器、AB類放大器或C類放大器)、線性放大器、低雜訊放大器或可變增益放大器中之一者。
範例25提供根據範例21-24中任一者之RF系統，其中，該RF系統係一行動裝置(例如一無線蜂巢式網路之UE)。
範例26提供根據範例21-24中任一者之RF系統，其中，該RF系統係一無線蜂巢式網路之基地台或一有線通訊網路之發送器。
變化與實施
雖然上文中係參照圖2-9所示範例實施方式對本發明實施例進行說明，但熟悉此技藝人士應知，上述各種教示亦適用於其他眾多實施方式。例如，在此提供之說明不僅適用於做為無線通訊系統範例之5G系統(特別是高無線電/短波長頻譜之範例，例如在約20與60GHz間範圍之頻率，對應於波長為約5與15毫米間之範圍)，亦適用於其他無線通訊系統，例如，但不限於，Wi-Fi技術(例如2.4GHz之無線電頻帶，對應於約12cm之波長，或5.8GHz之無線電頻帶頻譜，對應於約5cm之波長)或藍牙技術(例如自約2.4至約2.485GHz之頻帶，對應於約12cm之波長)。於又一範例中，在此提供之說明不僅適用於無線通訊系統，亦適用於其他使用放大器之系統，例如雷達系統、汽車雷達及有線通訊系統(例 如有線電視系統等等)。
於某些領域，在此所述之功能可應用於汽車系統、醫療系統、科學儀器測量、無線與有線通訊、無線電、雷達及數位處理式系統。
在上述實施例之討論中，系統之組件，例如相位偏移器、無線電混合器、電晶體、電阻器、電容器、放大器及/或其他組件，可輕易取代、替換或以其他方式修改，以符合特定電路系統需求。亦應知使用補充電子器件、硬體、軟體等等，同樣可實施本發明所述具有分離之偏置電路與線性化電路且以耦接電路連接兩者而能夠對放大器提供修改後偏置訊號之偏置裝置。
實施本發明具有分離之偏置電路與線性化電路且以耦接電路連接此兩者之偏置裝置之系統部件可包括執行在此所述功能之電子電路系統。於某些情況下，系統之一或多個部分可由專門配置為可執行在此所述功能之處理器提供。例如，所述處理器可包括一或多個特定應用組件，或可包括能夠執行本發明功能之可編程邏輯閘。所述電路系統可操作於類比域、數位域或混合訊號域。在某些實例中，處理器可藉由執行一或多個儲存於非暫態電腦可讀儲存媒體中之指令而執行在此所述功能。
在一範例實施例中，可將任何數量之附圖所示電路整合於相關電子器件之電路板上。所述電路板可為用以固定電子器件內部電子系統中各種組件之一般電路板，且進一步提供對其他週邊設備之連接器。更具體而言，所述電路板可提供電性連接，以利與系統其他組件進行電性通訊。任何適當之處理器(包括DSP、微處理器、支援晶片等等)、電腦可讀非暫態記憶體元件等等可基於特定配置需要、處理需求、電腦設計等等而適當耦接於該電路板。其他組件例如外部儲存器、附加感應器、影音顯示裝置控制器及周邊設備可採用插卡形式設置或經由纜線連接或整合於電路板。在各種實施例中，在此描述之機能之實施可為模擬形式，其模擬運行於一或多個可配置(例如可編程)元件中之軟體或 韌體，且所述元件具有能夠支援上述功能之結構。用於模擬之軟體或韌體可設置於非暫態電腦可讀儲存媒體中，此媒體利用指令使處理器執行上述機能。
在另一範例實施例中，圖中所示電路可實施為獨立模組(例如，具有相關組件及電路系統而可執行特定應用或功能之器件)或實施為電子器件特殊應用硬體之插入式模組。應知本發明具體實施例可輕易以其部分或整體納入系統單晶片(SOC)封裝。SOC意指將代表電腦或其他電子系統組件整合於單一晶片之積體電路。其可包含數位、類比、混合訊號，且通常包含無線射頻功能：上述皆可設置於單一晶片基板上。其他實施例可包括多晶片模組(MCM)，其具有設於單一電子封裝內且可經由電子封裝而密切相互作用之複數分離積體電路。
亦應知在此略述之所有規格、尺寸及關係(例如圖2-9中系統所示組件數量)僅屬範例及教示之性質。此等資訊可在不脫離本發明之精神或所附請求項範疇之前提下大幅變化。應知所述系統能夠以任何適當方式合併。按照類似設計替代方案，圖中描繪之任何電路、組件、模組及元件可透過各種可能配置相互組合，而此等組合俱應包含於本說明之廣義範圍內。上述說明中雖係參照特定處理器及/或組件佈置描述範例實施方式，但此等實施例可在不脫離所附請求項範疇之前提下為各種修改及變化。據此，本案之說明及附圖應視為說明而非限制性質。
亦應知以分離之偏置電路與線性化電路實現本發明偏置裝置之相關功能僅說明部分可由射頻系統執行或在射頻系統內執行之功能。上述部分操作可視需要刪除或移除，或在不脫離本發明範疇之前提下為大幅修改或變更。在此所述實施例具有實質靈活性，其可在不脫離本發明教示之前提下採用任何適當安排、先後順序、配置及時序機制。
200:偏置裝置
202:輸入訊號/偏置訊號
210:偏置電路
211:輸出訊號
218:偏置迴路
220:線性化電路
221:輸出訊號/偏置訊號
230:耦接電路
231:輸出訊號
240:回授路徑

Claims (25)

  1. 一種電子組件，包含：一偏置電路，包含一偏置電路電晶體，該偏置電路可為一放大器產生一偏置訊號；一線性化電路，包含一線性化電晶體，該線性化電路藉由修改該偏置訊號以產生待提供至該放大器之一經修改之偏置訊號，進而改善該放大器之直線性；以及一耦接電路，位於該偏置電路與該線性化電路之間，該耦接電路包含一第一耦接電晶體以及以疊接佈置之方式耦接於該第一耦接電晶體的一第二耦接電晶體；其中：該偏置電路電晶體、該線性化電晶體、該第一耦接電晶體、以及該第二耦接電晶體中之每一者各包括一第一端子、一第二端子、以及一第三端子；若該第一耦接電晶體為一N型電晶體，該第一耦接電晶體之該第二端子耦接於該第二耦接電晶體之該第三端子且該第二耦接電晶體之該第二端子耦接於一供應電壓；以及若該第一耦接電晶體為一P型電晶體，該第一耦接電晶體之該第二端子耦接於該第二耦接電晶體之該第三端子且該第二耦接電晶體之該第二端子耦接於一地端電位。
  2. 如請求項1之電子組件，其中，該耦接電晶體之一輸出係耦接於該偏置電路電晶體之一輸入。
  3. 如請求項2之電子組件，其中： 若該耦接電晶體為一場效電晶體，該耦接電晶體之該輸出為該耦接電晶體之一閘極端子，或若該耦接電晶體為一雙極電晶體，該耦接電晶體之該輸出為該耦接電晶體之一基極端子。
  4. 如請求項2之電子組件，其中：若該偏置電路電晶體為一場效電晶體，該偏置電路電晶體之該輸入為該偏置電路電晶體之一汲極端子，或若該偏置電路電晶體為一雙極電晶體，該偏置電路電晶體之該輸入為該偏置電路電晶體之一集極端子。
  5. 如請求項2之電子組件，其中：該偏置電路電晶體為一第一偏置電路電晶體；該偏置裝置再包括一第二偏置電路電晶體，該第二偏置電路電晶體係與該第一偏置電路電晶體呈一疊接佈置；以及藉由將該耦接電晶體之該輸出耦接於該第二偏置電路電晶體之一輸入，且將該第二偏置電路電晶體之一輸出耦接於該第一偏置電路電晶體之該輸入，使該耦接電晶體之該輸出係耦接於該第一偏置電路電晶體之該輸入。
  6. 如請求項5之電子組件，其中：若該第二偏置電路電晶體為一場效電晶體，該第二偏置電路電晶體之該輸入為該第二偏置電路電晶體之一汲極端子，或若該第二偏置電路電晶體為一雙極電晶體，該第二偏置電路電晶體之該輸入為該第二偏置電路電晶體之一集極端子。
  7. 如請求項5之電子組件，其中： 若該第二偏置電路電晶體為一場效電晶體，該第二偏置電路電晶體之該輸出為該第二偏置電路電晶體之一源極端子，或若該第二偏置電路電晶體為一雙極電晶體，該第二偏置電路電晶體之該輸出為該第二偏置電路電晶體之一射極端子。
  8. 如請求項2之電子組件，其中該，耦接電晶體之輸出更耦接於該線性化電晶體之輸入。
  9. 如請求項2之電子組件，其中，該偏置裝置再包括一電容器，該電容器包含一第一電容器電極以及一第二電容器電極，該耦接電晶體之該輸出更耦接於該第一電容器電極，且該第二電容器電極係耦接於一地端電位。
  10. 如請求項1之電子組件，其中：該偏置電路電晶體之該第一端子係耦接於該耦接電晶體之該第三端子；該耦接電晶體之該第一端子係耦接於該線性化電晶體之該第一端子。
  11. 如請求項10之電子組件，其中，該耦接電晶體之該第一端子再耦接於該偏置電路電晶體之該第二端子。
  12. 如請求項10之電子組件，其中：若該耦接電晶體為該N型電晶體，該耦接電晶體之該第二端子係耦接於該供應電壓，或若該耦接電晶體為該P型電晶體，該耦接電晶體之該第二端子係耦接於該地端電位。
  13. 如請求項10之電子組件，其中：若該線性化電晶體為一N型電晶體，該線性化電晶體之該第二端子係耦接於該供應電壓，或 若該線性化電晶體為一P型電晶體，該線性化電晶體之該第二端子係耦接於該地端電位。
  14. 如請求項13之電子組件，其中：該線性化電晶體為一第一線性化電晶體；該偏置裝置更包括一第二線性化電晶體，該第二線性化電晶體係與該第一線性化電晶體呈一疊接佈置；以及若該第一線性化電晶體為該N型電晶體，則藉由將該第一線性化電晶體之該第二端子耦接於該第二線性化電晶體之一第三端子並將該第二線性化電晶體之一第二端子耦接於該供應電壓，而使該第一線性化電晶體之該第二端子係耦接於該供應電壓，或若該第一線性化電晶體為該P型電晶體，則藉由將該第一線性化電晶體之該第二端子耦接於該第二線性化電晶體之一第三端子並將該第二線性化電晶體之一第二端子耦接於該地端電位，而使該第一線性化電晶體之該第二端子係耦接於該地端電位。
  15. 如請求項1之電子組件，其中，該電子組件為用於該放大器之一偏置裝置。
  16. 如請求項1之電子組件，更包括該放大器。
  17. 如請求項1之電子組件，更包括一波束賦形元件，該波束賦形元件可接收一第一訊號並產生與該第一訊號為相位偏移之一第二訊號，其中，輸入至該放大器之一輸入訊號係基於由該波束賦形元件所產生之該第二訊號。
  18. 如請求項17之電子組件，更包括該放大器。
  19. 如請求項17之電子組件，更包括一天線元件，該天線元件可傳 輸基於該放大器所產生之一訊號之一射頻訊號。
  20. 如請求項17之電子組件，其中，該電子組件為一射頻收發器。
  21. 一種用於一放大器之偏置裝置，該偏置裝置包含：一第一電晶體，配置為在該第一電晶體之一輸出為該放大器提供一偏置訊號；一第二電晶體；一第三電晶體；以及一第四電晶體；其中：該第一電晶體、該第二電晶體、該第三電晶體、以及該第四電晶體中之每一者各包括一第一端子、一第二端子、以及一第三端子；該第一電晶體之該第一端子係耦接於該第二電晶體之該第三端子；該第二電晶體之該第一端子係耦接於該第一電晶體之該第二端子；該第二電晶體之該第一端子更耦接於該第三電晶體之該第一端子；該第三電晶體可在該第三電晶體之該第三端子提供待提供至該放大器之一經修改之偏置訊號，其中，該經修改之偏置訊號是基於在該第一電晶體之該第一端子所提供之該偏置訊號；該第四電晶體以一疊接佈置之方式耦接於該第二電晶體；若該第二電晶體為一N型電晶體，該第二電晶體之該第二端子耦接於該第四電晶體之該第三端子且該第四電晶體之該第二端子耦接於一供應電壓；以及若該第二電晶體為一P型電晶體，該二電晶體之該第二端子耦接於該 第四電晶體之該第三端子且該四電晶體之該第二端子耦接於一地端電位。
  22. 如請求項21之用於一放大器之偏置裝置，其中：該第一電晶體為屬於一第一疊接佈置內複數電晶體中之一輸出電晶體；以及/或該第二電晶體為屬於一第二疊接佈置內複數電晶體中之一輸出電晶體；以及/或該第三電晶體為屬於一第三疊接佈置內複數電晶體中之一輸出電晶體。
  23. 如請求項21之用於一放大器之偏置裝置，其中，該偏置裝置再包括一電容器，該電容器包含一第一電容器電極及一第二電容器電極，該第一電容器電極係同時耦接於該第二電晶體之該第一端子以及該第三電晶體之該第一端子，且該第二電容器電極係耦接於該地端電位。
  24. 一種用於一放大器之偏置裝置，該偏置裝置包含：一第一電晶體，在該第一電晶體之一輸出為該放大器提供一偏置訊號；一第二電晶體；一第三電晶體；以及一第四電晶體；其中：該第一電晶體之該輸出係耦接於該第二電晶體之一輸入；該第二電晶體之一輸出係耦接於該第一電晶體之一輸入；該第二電晶體之該輸出更耦接於該第三電晶體之一輸入及該第四電晶體之一輸入； 該第三電晶體在該第三電晶體之該輸出提供一第一經修改之偏置訊號，該第一經修改之偏置訊號係為提供至該放大器之一第一輸入，其中，該第一經修改之偏置訊號是基於在該第一電晶體之該輸出所提供之該偏置訊號；以及該第四電晶體可在該第四電晶體之一輸出提供一第二經修改之偏置訊號，該第二經修改之偏置訊號係為提供至該放大器之一第二輸入，其中，該第二經修改之偏置訊號是基於在該第一電晶體之輸出所提供之偏置訊號。
  25. 如請求項24之用於一放大器之偏置裝置，其中，該放大器係一差動放大器，且其中，該第一輸入及該第二輸入分別為該差動放大器之一正輸入及一負輸入。
TW110102953A 2020-01-31 2021-01-27 電子組件以及用於放大器之偏置裝置 TWI777388B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/779,221 2020-01-31
US16/779,221 US11264953B2 (en) 2020-01-31 2020-01-31 Bias arrangements for improving linearity of amplifiers

Publications (2)

Publication Number Publication Date
TW202137695A TW202137695A (zh) 2021-10-01
TWI777388B true TWI777388B (zh) 2022-09-11

Family

ID=74181060

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102953A TWI777388B (zh) 2020-01-31 2021-01-27 電子組件以及用於放大器之偏置裝置

Country Status (4)

Country Link
US (1) US11264953B2 (zh)
EP (1) EP3859969A1 (zh)
CN (1) CN113285676A (zh)
TW (1) TWI777388B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764738B2 (en) 2020-09-24 2023-09-19 Analog Devices International Unlimited Company Segmented power amplifier arrangements with feedforward adaptive bias circuits
CN115481708B (zh) * 2022-10-31 2023-05-16 电子科技大学 一种增强型RFID系统及基于Doherty PA实现的能量自持式中继方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313705B1 (en) * 1999-12-20 2001-11-06 Rf Micro Devices, Inc. Bias network for high efficiency RF linear power amplifier
US6922107B1 (en) * 2002-12-23 2005-07-26 Dynalinear Technologies, Inc. Dual (constant voltage/constant current) bias supply for linear power amplifiers
US20070096823A1 (en) * 2005-10-17 2007-05-03 Wj Communications, Inc. Bias circuit for BJT amplifier
US20080074193A1 (en) * 2006-09-22 2008-03-27 John Shi Sun Wei Circuit for biasing a transistor and related system and method
US20080079495A1 (en) * 2006-09-29 2008-04-03 Sharp Kabushiki Kaisha Bias circuit and power amplifier
US20160094189A1 (en) * 2014-09-29 2016-03-31 Skyworks Solutions, Inc. Power amplifier bias circuit

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923215A (en) 1996-06-13 1999-07-13 The Whitaker Corporation Linearized amplifier
JP3922773B2 (ja) 1997-11-27 2007-05-30 三菱電機株式会社 電力増幅器
US6130579A (en) 1999-03-29 2000-10-10 Rf Micro Devices, Inc. Feed-forward biasing for RF amplifiers
KR100460721B1 (ko) * 2002-06-29 2004-12-08 학교법인 한국정보통신학원 전력 증폭기의 동작전류 제어 회로
US7071783B2 (en) 2002-07-19 2006-07-04 Micro Mobio Corporation Temperature-compensated power sensing circuit for power amplifiers
US6882227B2 (en) 2002-09-13 2005-04-19 Anadigics Bias circuit linearization and dynamic power control
US6891438B2 (en) 2002-12-12 2005-05-10 Northrop Grumman Corporation Adaptive active bias compensation technique for power amplifiers
EP1576727A1 (en) 2002-12-16 2005-09-21 Koninklijke Philips Electronics N.V. Sliding bias circuit for enabling dynamic control of quiescent current in a linear power amplifier
US8624678B2 (en) 2010-12-05 2014-01-07 Rf Micro Devices (Cayman Islands), Ltd. Output stage of a power amplifier having a switched-bulk biasing and adaptive biasing
KR100550930B1 (ko) 2003-05-15 2006-02-13 학교법인 한국정보통신학원 전력증폭기를 위한 능동 바이어스 회로
WO2004105231A2 (en) 2003-05-20 2004-12-02 Epic Communications, Inc. Smart linearized power amplifier and related systems and methods
EP1714384A4 (en) 2004-02-13 2008-05-07 Univ California Office Of The ADAPTIVE POLARIZATION CURRENT CIRCUIT AND METHOD FOR AMPLIFIERS
ATE447257T1 (de) 2004-02-17 2009-11-15 Ericsson Telefon Ab L M Dynamisch vorgespannter verstärker
WO2006111186A1 (en) 2005-04-18 2006-10-26 Freescale Semiconductor, Inc An adaptive protection circuit for a power amplifier
CN100488034C (zh) 2007-10-16 2009-05-13 北京交通大学 Cmos自适应偏置电路
US7701285B2 (en) 2008-03-19 2010-04-20 Freescale Semiconductor, Inc. Power amplifiers having improved startup linearization and related operating methods
US7834698B2 (en) * 2008-05-23 2010-11-16 Qualcomm Incorporated Amplifier with improved linearization
WO2009155010A2 (en) 2008-05-27 2009-12-23 Rayspan Corporation Rf power amplifiers with linearization
US8026767B2 (en) * 2009-08-21 2011-09-27 Richwave Technology Corp. Adaptive bias circuit and system thereof
US8829993B2 (en) 2012-10-30 2014-09-09 Eta Devices, Inc. Linearization circuits and methods for multilevel power amplifier systems
US9287829B2 (en) 2012-12-28 2016-03-15 Peregrine Semiconductor Corporation Control systems and methods for power amplifiers operating in envelope tracking mode
US9035697B2 (en) 2013-03-15 2015-05-19 Qualcomm Incorporated Split amplifiers with improved linearity
US9455669B2 (en) 2013-10-11 2016-09-27 Skyworks Solutions, Inc. Apparatus and methods for phase compensation in power amplifiers
WO2015066704A1 (en) 2013-11-04 2015-05-07 Marvell World Trade, Ltd. Memory effect reduction using low impedance biasing
US9467101B2 (en) 2013-11-07 2016-10-11 Skyworks Solutions, Inc. Systems, circuits and methods related to multi-mode power amplifiers having improved linearity
US9473076B2 (en) 2013-11-07 2016-10-18 Skyworks Solutions, Inc. Linearity performance for multi-mode power amplifiers
US20150180426A1 (en) 2013-11-18 2015-06-25 Auriga Measurement Systems, LLC Adaptive receiver/transmitter amplifier circuit
US9634619B2 (en) 2014-05-28 2017-04-25 Skyworks Solutions, Inc. Power amplifier bias circuit having parallel emitter follower
US20170005624A1 (en) 2015-06-30 2017-01-05 Skyworks Solutions, Inc. Parallel amplifier linearization in a radio frequency system
MX2018001858A (es) 2015-08-14 2018-11-09 Viasat Inc Circuito digital de polarizacion dinamica.
US10014826B2 (en) * 2015-12-10 2018-07-03 Analog Devices, Inc. Apparatus and methods for power enhancement of self-biased distributed amplifiers with gate bias networks
US10389312B2 (en) * 2017-01-26 2019-08-20 Analog Devices, Inc. Bias modulation active linearization for broadband amplifiers
CN107395130B (zh) 2017-06-12 2023-04-07 唯捷创芯(天津)电子技术股份有限公司 具有高线性度和功率附加效率的射频功放模块及实现方法
US11070176B2 (en) * 2018-02-13 2021-07-20 Mediatek Singapore Pte. Ltd. Amplifier linearization and related apparatus thereof
CN110690862A (zh) * 2018-07-06 2020-01-14 天工方案公司 放大器线性度提升电路和用于后失真反馈消除的方法
CN108768312B (zh) * 2018-07-23 2024-02-20 上海亮牛半导体科技有限公司 利用可调电感和改善功率放大器线性度的电路结构及方法
US10680564B2 (en) 2018-07-23 2020-06-09 Analog Devices Global Unlimited Company Bias circuit for high efficiency complimentary metal oxide semiconductor (CMOS) power amplifiers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313705B1 (en) * 1999-12-20 2001-11-06 Rf Micro Devices, Inc. Bias network for high efficiency RF linear power amplifier
US6922107B1 (en) * 2002-12-23 2005-07-26 Dynalinear Technologies, Inc. Dual (constant voltage/constant current) bias supply for linear power amplifiers
US20070096823A1 (en) * 2005-10-17 2007-05-03 Wj Communications, Inc. Bias circuit for BJT amplifier
US20080074193A1 (en) * 2006-09-22 2008-03-27 John Shi Sun Wei Circuit for biasing a transistor and related system and method
US20080079495A1 (en) * 2006-09-29 2008-04-03 Sharp Kabushiki Kaisha Bias circuit and power amplifier
US20160094189A1 (en) * 2014-09-29 2016-03-31 Skyworks Solutions, Inc. Power amplifier bias circuit

Also Published As

Publication number Publication date
US11264953B2 (en) 2022-03-01
EP3859969A1 (en) 2021-08-04
TW202137695A (zh) 2021-10-01
US20210242835A1 (en) 2021-08-05
CN113285676A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
EP3751732B1 (en) Coupling a bias circuit to an amplifier using an adaptive coupling arrangement
TWI777388B (zh) 電子組件以及用於放大器之偏置裝置
JP2014179785A (ja) フェーズドアレイ送信装置
EP3713081B1 (en) Phase shift module with an enhanced frequency multiplier and temperature compensation in local oscillator path
CN114389923B (zh) 对相控天线阵列使用编码的数字预失真
US11444669B2 (en) Digital beamforming for cellular technology applications
TWI813032B (zh) 偏置裝置
EP4020801B1 (en) Variable gain amplifiers with cross-couple switching arrangements
JP2016001865A (ja) 検波校正回路及び送信装置
Li et al. A 39-GHz CMOS Bidirectional Doherty Phased-Array Beamformer Using Shared-LUT DPD With Inter-Element Mismatch Compensation Technique for 5G Base Station
US20230421122A1 (en) Radio-frequency Power Amplifier with Intermodulation Distortion Mitigation
US11218118B2 (en) Linearity optimizer for a millimeter-wave beamforming system
Tsutsumi et al. A 15GHz 4-channel transmit/receive RF core-chip for high SHF wide-band massive MIMO in 5G
US11349512B1 (en) Logarithmic power detector with noise compensation
CN218514356U (zh) 功率放大器pa
US20240063776A1 (en) Configurable attenuator circuit and method
US20230353098A1 (en) Radio-frequency Amplifier with Load Response Estimation
Gao et al. A $ K $-Band Four-Beam Transmitter With Decoupled Phase/Gain Control and Enhanced Power Back Off Efficiency for SATCOM
KR20170034408A (ko) 무선 송신 장치 및 무선 송신 방법
JP2015053576A (ja) フェーズドアレイ無線装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent