TWI777277B - 用於人工智慧學習之處理方法及裝置、設備及存儲介質 - Google Patents

用於人工智慧學習之處理方法及裝置、設備及存儲介質 Download PDF

Info

Publication number
TWI777277B
TWI777277B TW109136347A TW109136347A TWI777277B TW I777277 B TWI777277 B TW I777277B TW 109136347 A TW109136347 A TW 109136347A TW 109136347 A TW109136347 A TW 109136347A TW I777277 B TWI777277 B TW I777277B
Authority
TW
Taiwan
Prior art keywords
node
nodes
subgraph
task
tasks
Prior art date
Application number
TW109136347A
Other languages
English (en)
Other versions
TW202217565A (zh
Inventor
顏健武
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW109136347A priority Critical patent/TWI777277B/zh
Publication of TW202217565A publication Critical patent/TW202217565A/zh
Application granted granted Critical
Publication of TWI777277B publication Critical patent/TWI777277B/zh

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Image Generation (AREA)
  • Electrically Operated Instructional Devices (AREA)

Abstract

一種用於人工智慧學習之處理方法，包括：將模型構建為包括多個第一節點之有向圖，所述模型包括多個任務，多個所述第一節點代表之任務由中央處理器及圖形處理器執行；確定所述第一節點中由所述圖形處理器執行之任務對應之第二節點構成之第二節點子圖；確定所述第二節點子圖中之有向無環子圖；合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務。本案還提供一種裝置、設備及存儲介質，可合併循序執行，不會回頭，不會迴圈執行之由所述圖形處理器執行之任務，來減少所述中央處理器需要處理之中斷。

Description

用於人工智慧學習之處理方法及裝置、設備及存儲介質
本發明涉及資料處理技術領域，具體涉及一種用於人工智慧學習之處理方法及裝置、設備及存儲介質。
電腦系統一般包括多個處理器，分別為中央處理器及圖形處理器。所述圖形處理器用於減少所述中央處理器處理常式之負擔。目前，所述電腦系統在處理訓練神經網路模型時，往往為所述中央處理器執行一些節點所代表之任務，而其他節點所代表之任務由所述圖形處理器執行。所述圖形處理器在執行完每個節點所代表之任務後都發送一次中斷信號至所述中央處理器，使得所述中央處理器處理所述中斷。而所述中央處理器藉由暫存器及程式計數器存儲中斷前之資料，並在處理完所述中斷後，會藉由所述暫存器及所述程式計數器內之資料繼續執行中斷前之任務。但是，如此所述中央處理器將會消耗大量之功耗在處理所述中斷上。
鑒於此，有必要提供一種用於人工智慧學習之處理方法及裝置、設備及存儲介質，可將至少兩個由所述圖形處理器執行之任務進行合併，來減少所述中央處理器需要處理之中斷。
本申請之第一方面提供一種用於人工智慧學習之處理方法，包括：將模型構建為包括多個第一節點之有向圖，所述模型包括多個任務，多個所述第一節點代表之任務由中央處理器及圖形處理器執行； 確定所述第一節點中由所述圖形處理器執行之任務對應之第二節點構成之第二節點子圖；確定所述第二節點子圖中之有向無環子圖；合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務。
較佳地，所述將模型構建為包括多個第一節點之有向圖包括：根據執行任務之順序將模型構建為包括多個第一節點之有向圖。
較佳地，所述確定所述第一節點中由圖形處理器執行之任務對應之第二節點構成之第二節點子圖包括：確定所述第一節點中由所述圖形處理器執行之任務對應之第二節點；將所述第二節點中在執行之順序上存在相同相鄰節點之第三節點及所述相鄰節點集合在一起組成所述第二節點子圖，所述執行之順序包括並列執行順序及循序執行順序。
較佳地，所述確定所述第二節點子圖中之有向無環子圖包括：確定所述第二節點子圖中之順序節點；根據所述順序節點確定有向無環子圖。
較佳地，所述合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務包括：根據所述圖形處理器之處理能力合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務。
較佳地，所述根據所述圖形處理器之處理能力合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務包括： 根據所述圖形處理器之處理能力將包括至少兩個第二節點之有向無環子圖切分為子有向無環子圖；合併包括至少兩個第二節點之子有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務。
較佳地，所述方法還包括：將合併之所述任務傳送至所述圖形處理器執行；在所述圖形處理器執行完成所述合併之所述任務後，發送一次中斷信號至所述中央處理器。
本申請之第二方面提供一種用於人工智慧學習之處理裝置，所述裝置包括：構建模組，用於將模型構建為包括多個第一節點之有向圖，所述模型包括多個任務，多個所述第一節點代表之任務由中央處理器及圖形處理器執行；第二節點子圖確定模組，用於確定所述第一節點中由所述圖形處理器執行之任務對應之第二節點構成之第二節點子圖；有向無環子圖確定模組，用於確定所述第二節點子圖中之有向無環子圖；合併模組，用於合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務。
本申請之第三方面提供一種設備，所述設備包括一個或多個處理器及記憶體，所述處理器用於執行所述記憶體中存儲之至少一個指令時實現如上任意一項所述之用於人工智慧學習之處理方法。
本申請之第四方面提供一種電腦可讀存儲介質，所述電腦可讀存儲介質存儲有至少一個指令，所述至少一個指令被處理器執行以實現如上任意一項所述之用於人工智慧學習之處理方法。
本案藉由將模型構建為包括多個第一節點之有向圖，所述模型包括多個任務，所述第一節點代表之任務由中央處理器及圖形處理器執行，確定所述第一節點中由圖形處理器執行之任務對應之第二節點構成之第二節點子圖，確定所述第二節點子圖中之有向無環子圖，合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務，可合併循序執行，不會回頭，不會迴圈執行之由所述圖形處理器執行之任務，來減少所述中央處理器需要處理之中斷。
S201:將模型構建為包括多個第一節點之有向圖，所述模型包括多個任務，多個所述第一節點代表之任務由中央處理器及圖形處理器執行
S202:確定所述第一節點中由圖形處理器執行之任務對應之第二節點構成之第二節點子圖
S203:確定所述第二節點子圖中之有向無環子圖
S204:合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務
10:用於人工智慧學習之處理裝置
101:構建模組
102:第二節點子圖確定模組
103:有向無環子圖確定模組
104:合併模組
9:設備
91:記憶體
92:處理器
93:電腦程式
圖1係本發明實施例一提供之用於人工智慧學習之處理裝置之方框圖。
圖2係本發明實施例二提供之用於人工智慧學習之處理方法之流程圖。
圖3係包括多個第一節點之有向圖之示意圖。
圖4係圖3之有向圖包括第二節點子圖之示意圖。
圖5係圖3之有向圖包括有向無環子圖之示意圖。
圖6係圖3之有向圖中節點代表之任務合併之示意圖。
圖7係圖3之有向圖中之第四節點之示意圖。
圖8係圖3之有向圖包括第二節點子圖之示意圖。
圖9係本發明實施例三提供之設備之方框圖。
為了能夠更清楚地理解本發明之上述目的、特徵和優點，下面結合附圖和具體實施例對本發明進行詳細描述。需要說明之是，在不衝突之情況 下，本申請之實施例及實施例中之特徵可以相互組合。
在下面之描述中闡述了很多具體細節以便於充分理解本發明，所描述之實施例僅是本發明一部分實施例，而不是全部之實施例。基於本發明中之實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得之所有其他實施例，都屬於本發明保護之範圍。
除非另有定義，本文所使用之所有之技術和科學術語與屬於本發明之技術領域之技術人員通常理解之含義相同。本文中在本發明之說明書中所使用之術語只是為了描述具體之實施例之目的，不是旨在於限制本發明。
圖1為本發明實施例一提供之用於人工智慧學習之處理裝置。所述用於人工智慧學習之處理裝置10包括構建模組101、第二節點子圖確定模組102、有向無環子圖確定模組103、及合併模組104。所述構建模組101用於將模型構建為包括多個第一節點之有向圖，所述模型包括多個任務，多個所述第一節點代表之任務由中央處理器及圖形處理器執行。所述第二節點子圖確定模組102用於確定所述第一節點中由圖形處理器執行之任務對應之第二節點構成之第二節點子圖。所述有向無環子圖確定模組103用於確定所述第二節點子圖中之有向無環子圖。所述合併模組104用於合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務。所述模組101~104之具體功能將參考圖2中用於人工智慧學習之處理方法之流程圖進行詳細描述。
請參考圖2，圖2為本發明實施例二提供之用於人工智慧學習之處理方法之流程圖。所述用於人工智慧學習之處理方法應用於設備中。所述設備可以為任何一種包括中央處理器及圖形處理器之設備，例如電腦系統及設備等。所述用於人工智慧學習之處理方法包括以下步驟：
S201：將模型構建為包括多個第一節點之有向圖，所述模型包括 多個任務，多個所述第一節點代表之任務由中央處理器及圖形處理器執行。
所述模型為基於TensorFlow、MXNet、Caffe及Pytorch等框架之訓練之神經網路模型。所述第一節點可為節點或者為指令等。所述將模型構建為包括多個第一節點之有向圖包括：根據執行任務之順序將模型構建為包括多個第一節點之有向圖。所述執行任務之順序包括並列執行及循序執行等。例如，在圖3中，C節點代表之任務為c任務，D節點代表之任務為d任務，E節點代表之任務為e任務，則執行c任務與執行d任務之順序為並列執行，執行d任務與執行e任務之順序為循序執行。其中，在圖3中，A節點代表之任務、H節點代表之任務及I節點代表之任務由中央處理器執行，B節點代表之任務、C節點代表之任務、D節點代表之任務、E節點代表之任務、F節點代表之任務及G節點代表之任務由圖形處理器執行。
S202：確定所述第一節點中由圖形處理器執行之任務對應之第二節點構成之第二節點子圖。
在本實施例中，所述確定所述第一節點中由圖形處理器執行之任務對應之第二節點構成之第二節點子圖包括：
a1：確定所述第一節點中由所述圖形處理器執行之任務對應之第二節點。
例如，在圖3中，所述第一節點中由所述圖形處理器執行之任務對應之第二節點包括B節點、C節點、D節點、E節點、F節點及G節點。
a2：將所述第二節點中在執行之順序上存在相同相鄰節點之第三節點及所述相鄰節點集合在一起組成所述第二節點子圖，所述執行之順序包括並列執行順序及循序執行順序。
例如，在圖3中，所述C節點與所述D節點在並列執行順序上存在相同相鄰節點為B節點，所述B節點與所述E節點在循序執行順序上存在相 同相鄰節點為D節點，所述D節點與所述F節點在循序執行順序上存在相同相鄰節點為E節點，及所述E節點與所述G節點在循序執行順序上存在相同相鄰節點為F節點，則將所述第二節點中在執行之順序上存在相同相鄰節點之第三節點及所述相鄰節點集合在一起組成如圖4中虛線所包圍之第二節點子圖。
S203：確定所述第二節點子圖中之有向無環子圖。
在本實施例中，所述確定所述第二節點子圖中之有向無環子圖包括：
b1：確定所述第二節點子圖中之順序節點。
例如，在圖4中，所述第二節點子圖中之順序節點包括：B節點-C節點及B節點-D節點-E節點-F節點-G節點。
b2：根據所述順序節點確定有向無環子圖。
在本實施例中，所述根據所述順序節點確定有向無環子圖包括：根據所述順序節點確定最大之有向無環子圖。例如，圖4中之兩個順序節點皆包括B節點，所述B節點只能屬於一個有向無環子圖，則根據圖4中之順序節點B節點-C節點及B節點-D節點-E節點-F節點-G節點確定最大之有向無環子圖為C節點所構成之有向無環子圖、以及B節點、D節點、E節點、F節點、及G節點所構成之有向無環子圖，如圖5中點劃線所包圍之圖。
在其他實施例中，所述根據所述順序節點確定有向無環子圖包括：根據所述順序節點隨機確定有向無環子圖。例如，圖4中之兩個順序節點皆包括B節點，所述B節點只能屬於一個有向無環子圖，則根據圖4中之順序節點B節點-C節點及B節點-D節點-E節點-F節點-G節點確定有向無環子圖包括B節點及C節點所構成之有向無環子圖，以及D節點、E節點、F節點、及G節點所構成之有向無環子圖。
S204：合併包括至少兩個第二節點之有向無環子圖中之所述至少 兩個第二節點代表之任務為一個任務。
在本實施例中，所述合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務包括：根據所述圖形處理器之處理能力合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務。
在本實施例中，所述根據所述圖形處理器之處理能力合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務包括：
c1：根據所述圖形處理器之處理能力將包括至少兩個第二節點之有向無環子圖切分為子有向無環子圖。
例如，所述圖形處理器之處理能力為處理三個任務，則根據所述圖形處理器之處理能力將包括至少兩個第二節點之有向無環子圖切分為子有向無環子圖為，例如將圖5中之B節點、D節點、E節點、F節點、及G節點所構成之有向無環子圖切分為B節點、D節點、及E節點所構成之子有向無環子圖，以及F節點及G節點所構成之子有向無環子圖。
c2：合併包括至少兩個第二節點之子有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務。
例如，將圖5中之B節點、D節點、及E節點所構成之子有向無環子圖中之所述至少兩個第二節點代表之任務合併為一個任務，將圖5中之F節點及G節點所構成之子有向無環子圖中之所述至少兩個第二節點代表之任務合併為一個任務，如圖6所示，所述雙點劃線所圍住之圖為原任務被合併後對應之節點。從而所述圖形處理器原本需要處理之六個任務可被合併為三個任務，會使得所述中央處理器原本需要處理之六個中斷減少為三個中斷。
在本實施例中，為了減少所述中央處理器需要處理之中斷，所述 方法還包括：
d1：將合併之所述任務傳送至所述圖形處理器執行。
d2：在所述圖形處理器執行完成所述合併之所述任務後，發送一次中斷信號至所述中央處理器。
在另一實施例中，所述確定所述第一節點中由圖形處理器執行之任務對應之第二節點構成之第二節點子圖包括：
e1：確定所述第一節點中由所述圖形處理器執行之任務對應之第二節點。
例如，在圖3中，所述第一節點中由所述圖形處理器執行之任務對應之第二節點包括B節點、D節點、F節點及G節點。
e2：確定所述第二節點中排除了在執行之順序上另一節點不為第二節點後之第四節點，所述執行之順序包括並列執行順序及循序執行順序。
例如，在圖3中，D節點在並列執行順序上存在另一節點C不為第二節點，則第二節點中排除了在執行之順序上另一節點不為第二節點後之第四節點包括圖7中虛線所表示之B節點、F節點及G節點。
e3：將所述第四節點中存在邏輯關係之節點結合在一起組成所述第二節點子圖，所述存在邏輯關係之節點包括順序節點及並列節點。
例如，在圖7中，F節點與G節點為順序節點，則將F節點和G節點結合在一起組成圖8中點劃線所包圍之所述第二節點子圖。其中，在本例子中，所述有向無環子圖為圖8中之第二節點子圖。
實施例二將模型構建為包括多個第一節點之有向圖，所述模型包括多個任務，所述第一節點代表之任務由中央處理器及圖形處理器執行，確定所述第一節點中由圖形處理器執行之任務對應之第二節點構成之第二節點子圖，確定所述第二節點子圖中之有向無環子圖，合併包括至少兩個第二節點之有向 無環子圖中之所述至少兩個第二節點代表之任務為一個任務。從而，本案可合併循序執行，不會回頭，不會迴圈執行之由所述圖形處理器執行之任務，來減少所述中央處理器需要處理之中斷。
圖9是本發明實施例三提供之設備之方框圖。所述設備9包括：記憶體91、至少一個處理器92、及存儲在所述記憶體91中並可在所述至少一個處理器92上運行之電腦程式93。所述至少一個處理器92執行所述電腦程式93時實現上述方法實施例中之步驟。或者，所述至少一個處理器92執行所述電腦程式93時實現上述裝置實施例中之各模組之功能。
示例性之，所述電腦程式93可以被分割成一個或多個模組/單元，所述一個或者多個模組/單元被存儲在所述記憶體91中，並由所述至少一個處理器92執行，以完成本發明。所述一個或多個模組/單元可以是能夠完成特定功能之一系列電腦程式指令段，該指令段用於描述所述電腦程式93在所述設備9中之執行過程。例如，所述電腦程式93可以被分割成圖1所示之模組，各模組具體功能參見實施例一。
所述設備9可以為任何一種電子產品，例如，個人電腦、平板電腦、智慧手機、個人數位助理(Personal Digital Assistant，PDA)等。本領域技術人員可以理解，所述示意圖9僅是設備9之示例，並不構成對設備9之限定，可以包括比圖示更多或更少之部件，或者組合某些部件，或者不同之部件，例如所述設備9還可以包括匯流排等。
所述至少一個處理器92可以是中央處理單元(Central Processing Unit，CPU)，還可以是其他通用處理器、數位訊號處理器(Digital Signal Processor，DSP)、專用積體電路(Application Specific Integrated Circuit，ASIC)、現成可程式設計閘陣列(Field-Programmable Gate Array，FPGA)或者其他可程式設計邏輯器件、分立門或者電晶體邏輯器件、分立硬體元件等。該處理器92可以是 微處理器或者該處理器92也可以是任何常規之處理器等，所述處理器92是所述設備9之控制中心，利用各種介面和線路連接整個設備9之各個部分。
所述記憶體91可用於存儲所述電腦程式93和/或模組/單元，所述處理器92藉由運行或執行存儲在所述記憶體91內之電腦可讀指令和/或模組/單元，以及調用存儲在記憶體91內之資料，實現所述設備9之各種功能。所述記憶體91可主要包括存儲程式區和存儲資料區，其中，存儲程式區可存儲作業系統、至少一個功能所需之應用程式(比如聲音播放功能、圖像播放功能等)等；存儲資料區可存儲根據設備9之使用所創建之資料(比如音訊資料等)等。此外，記憶體91可以包括非易失性電腦可讀記憶體，例如硬碟、記憶體、插接式硬碟，智慧存儲卡(Smart Media Card，SMC)，安全數位(Secure Digital，SD)卡，快閃記憶體卡(Flash Card)、至少一個磁碟記憶體件、快閃記憶體器件、或其他非易失性固態記憶體件。
所述設備9集成之模組/單元如果以軟體功能單元之形式實現並作為獨立之產品銷售或使用時，可以存儲在一個電腦可讀存儲介質中。基於這樣之理解，本發明實現上述實施例方法中之全部或部分流程，也可以藉由電腦程式來指令相關之硬體來完成，所述之電腦程式可存儲於一電腦可讀存儲介質中，該電腦程式在被處理器執行時，可實現上述各個方法實施例之步驟。其中，所述電腦程式包括電腦程式代碼，所述電腦程式代碼可以為原始程式碼形式、物件代碼形式、可執行檔或某些中間形式等。所述電腦可讀介質可以包括：能夠攜帶所述電腦程式代碼之任何實體或裝置、記錄介質、U盤、移動硬碟、磁碟、光碟、電腦記憶體、唯讀記憶體(ROM，Read-Only Memory)等。
最後應說明之是，以上實施例僅用以說明本發明之技術方案而非限制，儘管參照較佳實施例對本發明進行了詳細說明，本領域之普通技術人員應當理解，可以對本發明之技術方案進行修改或等同替換，而不脫離本發明技 術方案之精神範圍。
S201:將模型構建為包括多個第一節點之有向圖，所述模型包括多個任務，多個所述第一節點代表之任務由中央處理器及圖形處理器執行
S202:確定所述第一節點中由圖形處理器執行之任務對應之第二節點構成之第二節點子圖
S203:確定所述第二節點子圖中之有向無環子圖
S204:合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務

Claims (10)

  1. 一種用於人工智慧學習之處理方法，包括：將神經網路模型構建為包括多個第一節點之有向圖，所述模型包括多個任務，多個所述第一節點代表之任務由中央處理器及圖形處理器執行；確定所述第一節點中由所述圖形處理器執行之任務對應之第二節點構成之第二節點子圖；確定所述第二節點子圖中之有向無環子圖；合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務。
  2. 如請求項1所述之用於人工智慧學習之處理方法，其中，所述將模型構建為包括多個第一節點之有向圖包括：根據執行任務之順序將模型構建為包括多個第一節點之有向圖。
  3. 如請求項1所述之用於人工智慧學習之處理方法，其中，所述確定所述第一節點中由圖形處理器執行之任務對應之第二節點構成之第二節點子圖包括：確定所述第一節點中由所述圖形處理器執行之任務對應之第二節點；將所述第二節點中在執行之順序上存在相同相鄰節點之第三節點及所述相鄰節點集合在一起組成所述第二節點子圖，所述執行之順序包括並列執行順序及循序執行順序。
  4. 如請求項1所述之用於人工智慧學習之處理方法，其中，所述確定所述第二節點子圖中之有向無環子圖包括：確定所述第二節點子圖中之順序節點；根據所述順序節點確定有向無環子圖。
  5. 如請求項1所述之用於人工智慧學習之處理方法，其中，所述 合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務包括：根據所述圖形處理器之處理能力合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務。
  6. 如請求項5所述之用於人工智慧學習之處理方法，其中，所述根據所述圖形處理器之處理能力合併包括至少兩個第二節點之有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務包括：根據所述圖形處理器之處理能力將包括至少兩個第二節點之有向無環子圖切分為子有向無環子圖；合併包括至少兩個第二節點之子有向無環子圖中之所述至少兩個第二節點代表之任務為一個任務。
  7. 如請求項1所述之用於人工智慧學習之處理方法，其中，所述方法還包括：將合併之所述任務傳送至所述圖形處理器執行；在所述圖形處理器執行完成所述合併之所述任務後，發送一次中斷信號至所述中央處理器。
  8. 一種用於人工智慧學習之處理裝置，其中，所述裝置包括：構建模組，用於將神經網路模型構建為包括多個第一節點之有向圖，所述模型包括多個任務，多個所述第一節點代表之任務由中央處理器及圖形處理器執行；第二節點子圖確定模組，用於確定所述第一節點中由所述圖形處理器執行之任務對應之第二節點構成之第二節點子圖；有向無環子圖確定模組，用於確定所述第二節點子圖中之有向無環子圖；合併模組，用於合併包括至少兩個第二節點之有向無環子圖中之所述至少 兩個第二節點代表之任務為一個任務。
  9. 一種用於人工智慧學習之處理之電子設備，其中，所述電子設備包括一個或多個處理器及記憶體，所述處理器用於執行所述記憶體中存儲之至少一個指令時實現如請求項1至7中任意一項所述之用於人工智慧學習之處理方法。
  10. 一種電腦可讀存儲介質，其中，所述電腦可讀存儲介質存儲有至少一個指令，所述至少一個指令被處理器執行以實現如請求項1至7中任意一項所述之用於人工智慧學習之處理方法。
TW109136347A 2020-10-20 2020-10-20 用於人工智慧學習之處理方法及裝置、設備及存儲介質 TWI777277B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109136347A TWI777277B (zh) 2020-10-20 2020-10-20 用於人工智慧學習之處理方法及裝置、設備及存儲介質

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109136347A TWI777277B (zh) 2020-10-20 2020-10-20 用於人工智慧學習之處理方法及裝置、設備及存儲介質

Publications (2)

Publication Number Publication Date
TW202217565A TW202217565A (zh) 2022-05-01
TWI777277B true TWI777277B (zh) 2022-09-11

Family

ID=82558787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109136347A TWI777277B (zh) 2020-10-20 2020-10-20 用於人工智慧學習之處理方法及裝置、設備及存儲介質

Country Status (1)

Country Link
TW (1) TWI777277B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI256591B (en) * 2004-08-11 2006-06-11 Benq Corp Method of reducing interrupts
TWI283977B (en) * 2005-12-16 2007-07-11 Ind Tech Res Inst Adaptive interrupts coalescing system with recognizing minimum delay packets
US20090177829A1 (en) * 2008-01-09 2009-07-09 Microsoft Corporation Interrupt redirection with coalescing
TWI526843B (zh) * 2013-06-28 2016-03-21 英特爾公司 用於節能行動平台之適應性中斷合倂技術
US20200117623A1 (en) * 2018-10-10 2020-04-16 PetaIO Inc. Adaptive Interrupt Coalescing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI256591B (en) * 2004-08-11 2006-06-11 Benq Corp Method of reducing interrupts
TWI283977B (en) * 2005-12-16 2007-07-11 Ind Tech Res Inst Adaptive interrupts coalescing system with recognizing minimum delay packets
US20090177829A1 (en) * 2008-01-09 2009-07-09 Microsoft Corporation Interrupt redirection with coalescing
TWI526843B (zh) * 2013-06-28 2016-03-21 英特爾公司 用於節能行動平台之適應性中斷合倂技術
US20200117623A1 (en) * 2018-10-10 2020-04-16 PetaIO Inc. Adaptive Interrupt Coalescing

Also Published As

Publication number Publication date
TW202217565A (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
WO2021098509A1 (zh) 神经网络联合编译的方法、装置和电子设备
KR102486030B1 (ko) 완전연결층 신경망 정방향 연산 실행용 장치와 방법
US9430807B2 (en) Execution model for heterogeneous computing
JP6776696B2 (ja) 並列情報処理装置、情報処理方法、およびプログラム
US20160092320A1 (en) Electronic fault detection unit
CN109685201B (zh) 运算方法、装置及相关产品
TW201239765A (en) State grouping for element utilization
CN112764911A (zh) 一种任务调度方法、装置、电子设备及可读存储介质
TWI740375B (zh) 資料交互方法、裝置和電子設備
TW202107313A (zh) 模型參數確定方法、裝置和電子設備
CN104375804A (zh) 多线程执行处理器及其操作方法
CN110290166B (zh) 跨集群数据交互方法、系统、装置及可读存储介质
CN111338695A (zh) 基于流水线技术的数据处理方法及相关产品
US9830731B2 (en) Methods of a graphics-processing unit for tile-based rendering of a display area and graphics-processing apparatus
CN111353598A (zh) 一种神经网络压缩方法、电子设备及计算机可读介质
CN111399911A (zh) 一种基于多核异构计算的人工智能开发方法及装置
CN109324901A (zh) 基于区块链的深度学习分布式计算方法、系统和节点
CN109711540B (zh) 一种计算装置及板卡
TWI777277B (zh) 用於人工智慧學習之處理方法及裝置、設備及存儲介質
CN109753319B (zh) 一种释放动态链接库的装置及相关产品
CN111353002A (zh) 网络表示学习模型的训练方法、装置、电子设备及介质
CN117392266A (zh) 线框绘制方法、装置、电子设备及计算机可读存储介质
CN111886593A (zh) 数据处理系统和数据处理方法
CN113703955A (zh) 计算系统中数据同步的方法及计算节点
CN116468078A (zh) 面向人工智能芯片的智能引擎处理方法和装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent