TWI770589B - 半導體裝置與其形成方式 - Google Patents

半導體裝置與其形成方式 Download PDF

Info

Publication number
TWI770589B
TWI770589B TW109128716A TW109128716A TWI770589B TW I770589 B TWI770589 B TW I770589B TW 109128716 A TW109128716 A TW 109128716A TW 109128716 A TW109128716 A TW 109128716A TW I770589 B TWI770589 B TW I770589B
Authority
TW
Taiwan
Prior art keywords
mems
cavity
dielectric
functional
functional structure
Prior art date
Application number
TW109128716A
Other languages
English (en)
Other versions
TW202122338A (zh
Inventor
陳相甫
洪嘉明
邱怡瑄
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202122338A publication Critical patent/TW202122338A/zh
Application granted granted Critical
Publication of TWI770589B publication Critical patent/TWI770589B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00341—Processes for manufacturing microsystems not provided for in groups B81C1/00023 - B81C1/00261
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公開的各種實施例涉及一種半導體裝置。所述半導體 裝置包括設置在半導體基底之上的內連結構。介電結構設置在所述內連結構之上。第一空腔及第二空腔設置在所述介電結構中。微機電系統基底設置在所述介電結構之上，其中所述微機電系統基底包括上覆在所述第一空腔上的第一可移動膜片及上覆在所述第二空腔上的第二可移動膜片。第一功能結構上覆在所述第一可移動膜片上，其中所述第一功能結構包含具有第一化學組成的第一材料。第二功能結構上覆在所述第二可移動膜片上，其中所述第二功能結構與所述第一功能結構橫向間隔開，且其中所述第二功能結構包含具有與所述第一化學組成不同的第二化學組成的第二材料。

Description

半導體裝置與其形成方式
本揭露實施例是有關於一種半導體裝置及其形成方法。
微機電系統(microelectromechanical system，MEMS)是一種將小型化的機械及機電元件積體在積體晶片上的技術。通常使用微製作(micro-fabrication)技術來製造MEMS裝置。近年來，MEMS裝置已獲得了廣泛的應用。例如，MEMS裝置存在於行動電話(例如，加速度計、陀螺儀、數位羅盤)、壓力感測器、微流體元件(例如，閥門、泵)、光學開關(例如，(反射)鏡)、成像裝置(例如，微機械超聲波換能器(micromachined ultrasonic transducer，MUT))等。
本揭露實施例提供一種半導體裝置，所述半導體裝置包括設置在半導體基底之上的內連結構。第一介電結構設置在所述內連結構之上。第一空腔設置在所述第一介電結構中。第二空腔 設置在所述第一介電結構中並與所述第一空腔橫向間隔開。微機電系統(MEMS)基底設置在所述第一介電結構之上，其中所述MEMS基底包括上覆在所述第一空腔上的第一可移動膜片及上覆在所述第二空腔上的第二可移動膜片。第一功能結構上覆在所述第一可移動膜片及所述第一空腔上，其中所述第一功能結構包含具有第一化學組成的第一材料。第二功能結構上覆在所述第二可移動膜片及所述第二空腔上，其中所述第二功能結構與所述第一功能結構橫向間隔開，且其中所述第二功能結構包含具有與所述第一化學組成不同的第二化學組成的第二材料。
本揭露實施例提供一種半導體裝置，所述半導體裝置包括設置在半導體基底之上的內連結構。介電結構設置在所述內連結構之上。第一空腔設置在所述介電結構中。第二空腔設置在所述介電結構中並與所述第一空腔橫向間隔開。微機電系統(MEMS)基底設置在所述介電結構之上，其中所述MEMS基底包括上覆在所述第一空腔上的第一可移動膜片及上覆在所述第二空腔上的第二可移動膜片。感測結構上覆在所述第一可移動膜片及所述第一空腔上，其中所述感測結構的物理性質回應於外部刺激而改變。鈍化層設置在所述MEMS基底之上，其中所述感測結構將所述鈍化層的第一底表面與所述第一可移動膜片的上表面垂直分隔開，且其中所述鈍化層的第二底表面上覆在所述第二可移動膜片上並垂直設置在所述第一底表面與所述第一可移動膜片的所述上表面之間。
本揭露實施例提供一種用於形成半導體裝置的方法。所述方法包括：接收積體電路(IC)結構，其中所述IC結構包括設置在所述IC結構的半導體基底之上的內連結構。在所述內連結構之上形成介電結構。在所述介電結構中形成第一開口。在所述介電結構中形成與所述第一開口橫向間隔開的第二開口。將微機電系統(MEMS)基底接合到所述介電結構，其中將所述MEMS基底接合到所述介電結構會覆蓋所述第一開口及所述第二開口，從而分別形成第一空腔及第二空腔。在所述MEMS基底之上形成上覆在所述第一空腔上的第一功能結構。在所述MEMS基底之上形成上覆在所述第二空腔上的第二功能結構，其中所述第二功能結構具有與所述第一功能結構不同的化學組成。
100:半導體裝置
102:積體電路(IC)結構
104:半導體基底
106:IC裝置
108:源極/汲極區
110:閘極介電質
112:閘極電極
114:內連結構
116:第一介電結構
118:第一導電觸點
119:第二介電結構
120:第一導通孔
121:第二導通孔
122:第一導電線
123a:第三導電線
123b:第四導電線
124:第三介電結構
126:第三導通孔
128a:第一電極
128b:第二電極
130:第四介電結構
132:第一介電層
134:第二介電層
136:微機電系統(MEMS)基底
138:第三介電層
140a:第五導通孔
140b:第六導通孔
142a:第一通孔開口
142b:第二通孔開口
144a:第三導電觸點
144b:第四導電觸點
146a:第一MEMS裝置
146b:第二MEMS裝置
148a:第一空腔
148b:第二空腔
148c1:第三空腔
148c2:第四空腔
148d1:第五空腔
148d2:第六空腔
150a:第一可移動膜片
150b:第二可移動膜片
150c1:第三可移動膜片
150c2:第四可移動膜片
150d1:第五可移動膜片
150d2:第六可移動膜片
152a:第一功能結構
152b:第二功能結構
152c1:第三功能結構
152c2:第四功能結構
152d1:第五功能結構
152d2:第六功能結構
202:第四介電層
204:第五介電層
206:第六介電層
208:第一防脫氣層
210:第七介電層
212:第八介電層
214:第九介電層
216:第二防脫氣層
217:第一MEMS結構
218:第二MEMS結構
220:隔離溝渠
222:第一鈍化層
224:第二鈍化層
226:吸氣劑結構
302:流體連通通道
402:通氣孔
404:插塞
406:區域
602:第三鈍化層
802:第一經摻雜區
804:第二經摻雜區
1002a1:第一MEMS單元
1002a2:第二MEMS單元
1002b1:第三MEMS單元
1002b2:第四MEMS單元
1202a:第一開口
1202b:第二開口
1302a:第一空腔開口
1302b:第二空腔開口
1304:流體連通通道開口
1602:第二多個開口
1902a:第三開口
1902b:第四開口
2300:流程圖
2302、2304、2306、2308、2310、2312、2314:動作
A-A:切線
D:最小尺寸
T:厚度
Θ:角度
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出包括不同類型的微機電系統(MEMS)裝置的半導體裝置的一些實施例的剖視圖。
圖2示出圖1所示半導體裝置的一些更詳細實施例的剖視圖。
圖3示出圖2所示半導體裝置的一些其他實施例的剖視 圖。
圖4示出圖2所示半導體裝置的一些其他實施例的剖視圖。
圖5A至圖5B示出圖4所示半導體裝置的區域的一些實施例的各種視圖。
圖6A至圖6B示出圖4所示半導體裝置的區域的一些其他實施例的各種視圖。
圖7示出圖2所示半導體裝置的一些其他實施例的剖視圖。
圖8示出圖2所示半導體裝置的一些其他實施例的剖視圖。
圖9示出圖2所示半導體裝置的一些其他實施例的剖視圖。
圖10示出圖2所示半導體裝置的一些實施例的簡化佈局圖。
圖11至圖22示出用於形成圖4所示半導體裝置的一些實施例的方法的一些實施例的一系列剖視圖。
圖23示出用於形成包括不同類型的微機電系統(MEMS)裝置的半導體裝置的方法的一些實施例的流程圖。
現在將參照圖式來闡述本發明實施例，其中在通篇中相 同的參考編號用於指代相同的元件，且其中所示的結構未必是按比例繪製。應瞭解，此具體實施方式及對應的圖絕不限制本公開的範圍，且具體實施方式及圖僅僅提供幾個實例來說明可表現本發明實施例概念的一些方式。
本公開提供用於實作本公開的不同特徵的許多不同實施例或實例。以下闡述元件及佈置的具體實例，以簡化本公開。當然，這些僅為實例，而並不旨在進行限制。例如，在以下說明中在第二特徵之上或在第二特徵上形成第一特徵可包括其中所述第一特徵與所述第二特徵被形成為直接接觸的實施例，且也可包括其中可在所述第一特徵與所述第二特徵之間形成額外特徵以使所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡明及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，在本文中，為易於說明，可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示出的一個元件或特徵與另一(些)元件或特徵的關係。所述空間相對性用語旨在除圖中所示定向外還囊括裝置在使用或操作中的不同定向。設備還可具有其他定向(旋轉90度或其他定向)，且本文所用的空間相對性描述語可同樣相應地進行解釋。
在一些實施例中，半導體裝置(例如，積體晶片)包括微機電系統(MEMS)裝置。所述MEMS裝置包括空腔及可移動膜片。MEMS裝置的配置(例如，結構配置)取決於MEMS裝置的類型。例如，如果MEMS裝置是電容性微機械超聲波換能器(capacitive micromachined ultrasonic transducer，CMUT)，則MEMS裝置具有與CMUT對應的第一配置，而另一方面，如果MEMS裝置是壓電微機械超聲波換能器(piezoelectric micromachined ultrasonic transducer，PMUT)，則MEMS裝置具有與第一配置不同的對應於PMUT的第二配置。應瞭解，CMUT及PMUT不是MEMS裝置僅有具有不同配置的類型，而是可以在許多其他類型的MEMS裝置之間可存在差異，其中所述其他類型的MEMS裝置包括例如CMUT、PMUT、接觸型超聲波MEMS感測器(例如，指紋感測器)、非接觸型超聲波MEMS感測器(例如，手勢感測器)、諧振型機械MEMS裝置(例如，射頻(radio frequency，RF)開關、RF濾波器等)、壓力感測器、濕度感測器、流體感測器(例如，氣體組成感測器)、生物感測器(例如，基於MEMS的葡萄糖感測器)、IR感測器(例如，IR檢測感測器、IR圖像感測器等)等。
不同類型的MEMS裝置的配置的一個差異是上覆在可移動膜片上的功能結構的化學組成(chemical composition)的差異。例如，如果MEMS裝置是紅外線(IR)感測器，則MEMS裝置可具有上覆在MEMS裝置的可移動膜片上的具有第一化學組成 的第一功能結構。另一方面，如果MEMS裝置是PMUT，則MEMS裝置可具有上覆在MEMS裝置的可移動膜片上的具有與第一化學組成不同的第二化學組成的第二功能結構。應瞭解，不同類型的MEMS裝置之間的配置的差異並非僅限於功能結構的化學組成的差異，而是在不同類型的MEMS裝置之間可存在其他類型的差異，例如可移動膜片的摻雜濃度(doping concentration)的差異、功能結構的存在與否等。
一般來說，半導體裝置僅包括相同類型的多個MEMS裝置。例如，如果半導體裝置包括CMUT，則半導體裝置將僅包括CMUT。另一方面，如果半導體裝置包括PMUT，則半導體裝置將僅包括PMUT。因此，期望使包括不同類型的MEMS裝置的單個半導體裝置降低製造成本、減小封裝尺寸、降低功率消耗等。
本公開的各種實施例涉及一種包括不同類型的MEMS裝置的半導體裝置。所述半導體裝置包括設置在半導體基底之上的內連結構。介電結構設置在所述內連結構之上。微機電系統(MEMS)基底設置在所述介電結構之上。第一MEMS裝置設置在所述半導體基底之上。所述第一MEMS裝置包括設置在所述介電結構中的第一空腔以及上覆在所述第一空腔上的所述MEMS基底的第一可移動膜片。此外，所述第一MEMS裝置包括上覆在所述第一可移動膜片及所述第一空腔上的第一功能結構。所述第一功能結構包含具有第一化學組成的第一材料。第二MEMS裝置設置在所述半導體基底之上，並與所述第一MEMS裝置橫向 (laterally)間隔開。所述第二MEMS裝置包括設置在所述介電結構中的第二空腔以及上覆在所述第二空腔上的所述MEMS基底的第二可移動膜片。此外，所述第二MEMS裝置包括上覆在所述第二可移動膜片及所述第二空腔上的第二功能結構。所述第二功能結構包含具有與所述第一化學組成不同的第二化學組成的第二材料。
由於第二材料具有與第一材料不同的化學組成，因此第一功能結構的物理性質可回應於第一外部刺激(external stimulus)而改變，而第二功能結構的物理性質可回應於與第一刺激不同的第二刺激而改變。因此，第一MEMS裝置是第一類型的MEMS裝置，而第二MEMS裝置是與第一類型不同的第二類型的MEMS裝置。因此，半導體裝置包括不同類型的MEMS裝置，這可降低製造成本、減小封裝尺寸、降低功率消耗等。
圖1示出包括不同類型的微機電系統(MEMS)裝置的半導體裝置100的一些實施例的剖視圖。
如圖1所示，半導體裝置100包括積體電路(integrated circuit，IC)結構102。IC結構102包括半導體基底104。半導體基底104可包括任何類型的半導體本體(例如，單晶矽(monocrystalline silicon)/互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)基體、矽-鍺(SiGe)、絕緣體上有矽(silicon on insulator，SOI)等)。
在一些實施例中，一個或多個IC裝置106設置在半導 體基底104上/半導體基底104之上。IC裝置106可例如為或包括主動電子裝置(例如，電晶體)、被動電子裝置(例如，電阻器、電容器、電感器、熔絲(fuse)等)、一些其他電子裝置、或者前述各項的組合。例如，IC裝置106之一可為金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET)，其包括設置在半導體基底104中的一對源極/汲極區108、設置在半導體基底104之上及源極/汲極區108之間的閘極介電質110、以及設置在半導體基底104之上並上覆在閘極介電質110上的閘極電極112。為清楚起見，僅具體地標記IC裝置106中的一些。在再一些實施例中，IC結構102是互補金屬氧化物半導體(CMOS)結構，且IC裝置106是CMOS電路的一部分。
IC結構102包括設置在半導體基底104及IC裝置106之上的內連結構114、第一介電結構116、第二介電結構119、第三介電結構124以及多個電極128。內連結構114包括一個或多個第一導電觸點118、一個或多個第一導通孔120、一個或多個第一導電線122、多個第二導通孔121、多個第二導電線123及多個第三導通孔126。第一導電觸點118、第一導通孔120及第一導電線122嵌置在第一介電結構116中。在一些實施例中，第一導電觸點118、第一導通孔120及第一導電線122被稱為CMOS內連結構。所述CMOS內連結構將IC裝置106以預定義圖案(predefined pattern)內連在一起。
第二介電結構119設置在第一介電結構116、第一導電 觸點118、第一導通孔120及第一導電線122之上。第二導通孔121及第二導電線123嵌置在第二介電結構119中。第三介電結構124設置在第二介電結構119、第二導通孔121及第二導電線123之上。第三導通孔126及電極128嵌置在第三介電結構124中。
內連結構114將IC裝置106電耦合到電極128。例如，內連結構114將IC裝置106中的一者或多者電耦合到電極128中的第一電極128a，及/或內連結構114將IC裝置106中的一者或多者電耦合到電極128中的第二電極128b。為清楚起見，僅具體地標記第一導電觸點118中的一些、第一導通孔120中的一些、第一導電線122中的一些、第二導通孔121中的一些、第二導電線123中的一些、第三導通孔126中的一些以及電極128中的一些。
第一導電觸點118、第一導通孔120、第一導電線122及/或第三導通孔126可例如為或包含金屬(例如，銅(Cu)、鋁(Al)、鎢(W)等)、金屬氮化物(例如，氮化鈦(TiN))、多晶矽(例如，經摻雜多晶矽)、其他導電材料或前述各項的組合。第二導通孔121及第二導電線123可例如包含金屬(例如，Al、Cu、鋁-銅(AlCu)、鈦(Ti)、銀(Ag)、金(Au)等)、金屬氮化物(例如，TiN)、其他導電材料或前述各項的組合。電極128可例如為或包含金屬(例如，Al、Cu、AlCu、Ti等)、金屬氮化物(例如，TiN)、其他導電材料或前述各項的組合。第一介電結構116、第二介電結構119及第三介電結構124包括一個或多個堆疊式介電 層，所述一個或多個堆疊式介電層可分別包含低介電常數(low-k)介電質(例如，介電常數小於約3.9的介電材料)、氧化物(例如，二氧化矽(SiO2))等。
第四介電結構130設置在內連結構114及第三介電結構124之上。第四介電結構130包括第一介電層132及第二介電層134。第二介電層134設置在第一介電層132之上。在一些實施例中，第一介電層132覆蓋電極128。
第一介電層132可例如為或包含氮化物(例如，氮化矽(SiN))、氧化物(例如，SiO2)、氮氧化物(例如，氮氧化矽(SiOXNY))、其他介電材料或前述各項的組合。第二介電層134可例如為或包含氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、其他介電材料或前述各項的組合。在一些實施例中，第一介電層132可為與第二介電層134不同的介電材料。例如，第一介電層132可為SiN，且第二介電層134可為SiO2。雖然第四介電結構130被示為包括第一介電層132及第二介電層134，然而應瞭解，第四介電結構130可包括任何數目個介電層。
微機電系統(MEMS)基底136設置在第四介電結構130及IC結構102之上。在一些實施例中，MEMS基底136設置在第四介電結構130上。在再一些實施例中，在MEMS基底136與第四介電結構130的介面處存在接合介面。例如，在一些實施例中，MEMS基底136透過接合製程(例如，熔融接合(fusion bonding)) 接合到第四介電結構130，從而在MEMS基底136與第四介電結構130的介面處形成接合介面。MEMS基底136可例如為或包含半導體材料(例如，多晶矽、非晶矽、單晶矽、SiGe、Ge等)、金屬(例如，Al、Cu、AlCu)、氧化物(例如，SiO2)、氮化物(例如，SiN)、其他合適的MEMS基底或前述各項的組合。在其中MEMS基底136為或包含半導體材料的一些實施例中，所述半導體材料可為經摻雜的或未摻雜的。在又一些實施例中，MEMS基底136為包含半導體材料的單個半導體結構。
第三介電層138設置在MEMS基底136及第四介電結構130之上。多個第四導通孔140垂直延伸穿過第三介電層138、MEMS基底136、第四介電結構130及第三介電結構124，以接觸第二導電線123中的至少一者，使得第四導通孔140電耦合到內連結構114。例如，作為第四導通孔140之一的第五導通孔140a垂直延伸穿過第三介電層138、MEMS基底136、第四介電結構130及第三介電結構124，以接觸作為第二導電線123之一的第三導電線123a，使得第五導通孔140a電耦合到內連結構114。此外，作為第四導通孔140中另一者的第六導通孔140b垂直延伸穿過第三介電層138、MEMS基底136、第四介電結構130及第三介電結構124，以接觸作為第二導電線123中另一者的第四導電線123b，使得第六導通孔140b電耦合到內連結構114。第四導通孔140彼此橫向間隔開。在一些實施例中，第四導通孔140彼此電隔離。在再一些實施例中，第四導通孔140在第三介電層138的上表面之 上橫向延伸。
第四導通孔140分別襯砌多個通孔開口142。例如，第五導通孔140a襯砌作為通孔開口142之一的第一通孔開口142a，且第六導通孔140b襯砌作為通孔開口142中另一者的第二通孔開口142b。通孔開口142設置在第三介電層138、MEMS基底136、第四介電結構130及第三介電結構124中。通孔開口142垂直延伸穿過第三介電層138、MEMS基底136、第四介電結構130及第三介電結構124，以暴露出第二導電線123中的一者或多者。例如，第一通孔開口142a垂直延伸穿過第三介電層138、MEMS基底136、第四介電結構130及第三介電結構124，以暴露出第三導電線123a。通孔開口142至少部分地由第三介電層138、MEMS基底136、第四介電結構130及第二導電線123界定。例如，第一通孔開口142a的側壁由第三介電層138的側壁、MEMS基底136的側壁、第四介電結構130的側壁及第三介電結構124的側壁界定，且第一通孔開口142a的底表面至少部分地由第三導電線123a的上表面界定。
多個第二導電觸點144設置在MEMS基底136及第三介電層138之上。例如，作為第二導電觸點144之一的第三導電觸點144a及作為第二導電觸點144中另一者的第四導電觸點144b設置在MEMS基底136及第三介電層138之上。在一些實施例中，第二導電觸點144延伸穿過第三介電層138並接觸MEMS基底136。在再一些實施例中，第二導電觸點144電耦合到MEMS基底 136。為清楚起見，僅具體地標記第二導電觸點144中的一些。第二導電觸點144可經由第四導通孔140電耦合到內連結構114。例如，第三導電觸點144a電耦合到第五導通孔140a，且第四導電觸點144b電耦合到第六導通孔140b。
第三介電層138可例如為或包含氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、其他介電材料或前述各項的組合。第四導通孔140可例如為或包含金屬(例如，Al、Cu、AlCu、Ti、Ag、Au等)、金屬氮化物(例如，TiN)、其他導電材料或前述各項的組合。第二導電觸點144可例如為或包含金屬(例如，Al、Cu、AlCu、Ti、Ag、Au等)、金屬氮化物(例如，TiN)、其他導電材料或前述各項的組合。在一些實施例中，第四導通孔140及第二導電觸點144是相同的材料。在再一些實施例中，第四導通孔140可具有在約0.05微米(micrometer(μm))與約1微米之間的厚度。在又一些實施例中，第二導電觸點144可具有在約0.05微米與約1微米之間的厚度。
半導體裝置100包括設置在半導體基底104及第二介電結構119之上的多個MEMS裝置146。所述多個MEMS裝置146彼此橫向間隔開。所述多個MEMS裝置146分別包括第一多個空腔148，分別包括第一多個可移動膜片150，且分別包括電極128。空腔148彼此橫向間隔開。可移動膜片150彼此橫向間隔開。可移動膜片150是MEMS基底136的被配置成響應於一個或多個刺激(例如，壓力、電壓等)而移動(例如，撓曲(flex))的部分。 在一些實施例中，電極128彼此橫向間隔開。為清楚起見，僅具體地標記MEMS裝置146中的一些、空腔148中的一些及可移動膜片150中的一些。
例如，MEMS裝置146包括第一MEMS裝置146a及第二MEMS裝置146b。第一MEMS裝置146a與第二MEMS裝置146b橫向間隔開。第一MEMS裝置146a包括空腔148中的第一空腔148a、可移動膜片150中的第一可移動膜片150a及第一電極128a。第二MEMS裝置146b包括空腔148中的第二空腔148b、可移動膜片150中的第二可移動膜片150b及第二電極128b。第一空腔148a與第二空腔148b橫向間隔開。第一可移動膜片150a與第二可移動膜片150b橫向間隔開。
MEMS裝置146中的每一者是不同類型的MEMS裝置。例如，第一MEMS裝置146a是第一類型的MEMS裝置，且第二MEMS裝置146b是與第一類型的MEMS裝置不同的第二類型的MEMS裝置。MEMS裝置146可例如為電容性微機械超聲波換能器(CMUT)、壓電微機械超聲波換能器(PMUT)、接觸型超聲波MEMS感測器(例如，指紋感測器)、非接觸型超聲波MEMS感測器(例如，手勢感測器)、諧振型機械MEMS裝置(例如，射頻(RF)開關、RF濾波器等)、壓力感測器、濕度感測器、流體感測器(例如，氣體組成感測器)、生物感測器(例如，基於MEMS的葡萄糖感測器)、IR感測器(例如，IR檢測感測器、IR圖像感測器等)或其他類型的MEMS裝置。例如，第一MEMS裝置146a 可為IR檢測感測器，且第二MEMS裝置146b可為除IR檢測感測器之外的任何其他類型的MEMS裝置(例如，CMUT、不同類型的IR感測器)。由於半導體裝置100包括不同類型的MEMS裝置，因此半導體裝置100可降低製造成本、減小封裝尺寸、降低功率消耗等。
MEMS裝置146具有取決於MEMS裝置146各自的MEMS裝置類型的不同配置(例如，結構配置)。例如，第一MEMS裝置146a具有取決於第一MEMS裝置146a的類型(例如，IR檢測感測器)的第一配置，且第二MEMS裝置146b具有與第一配置不同的取決於第二MEMS裝置146b的類型(例如，CMUT)的第二配置。本文中會更詳細地闡述具有不同配置的不同類型的MEMS裝置的一些實施例。
在一些實施例中，MEMS裝置146分別包括功能結構152。功能結構152分別上覆在MEMS裝置146的可移動膜片150上。在再一些實施例中，功能結構152可橫向間隔開。例如，第一MEMS裝置146a包括上覆在第一可移動膜片150a上的第一功能結構152a，且第二MEMS裝置146b包括上覆在第二可移動膜片150b上的第二功能結構152b。第一功能結構152a與第二功能結構152b橫向間隔開。在一些實施例中，功能結構152的最底部表面實質上共面。例如，第一功能結構152a的最底部表面與第二功能結構152b的最底部表面實質上共面。
功能結構152的物理性質分別回應於被暴露於刺激而改 變。例如，第一功能結構152a的物理性質回應於被暴露於第一刺激而改變，且第二功能結構152b的物理性質回應於被暴露於第二刺激而改變。在一些實施例中，MEMS裝置的類型至少部分地取決於功能結構152的回應於刺激而改變的物理性質及/或使功能結構152的物理性質改變的刺激。例如，如果第一功能結構152a的物理性質回應於被暴露於IR而改變，則第一MEMS裝置146a是IR感測器。此外，如果第一MEMS裝置146a被配置成檢測IR，則所述IR感測器是IR檢測感測器。另一方面，如果第一MEMS裝置146a被配置成基於IR而產生圖像，則第一MEMS裝置146a是IR圖像感測器。應瞭解，MEMS裝置的類型可取決於MEMS裝置146的其他特性(例如，工作原理，例如熱電IR感測器(thermoelectric IR sensor)、焦電IR感測器(pyroelectric IR sensor)、輻射熱計IR感測器(bolometer IR sensor)等)。
在一些實施例中，回應於刺激而改變的功能結構152的物理性質及/或使功能結構152的物理性質改變的刺激至少部分地取決於功能結構的化學組成。例如，如果第一MEMS裝置146a是IR感測器，則第一功能結構152a可為或包含紅外線敏感材料(infrared sensitive material)，且如果第二MEMS裝置146b是PMUT，則第二功能結構152b可為或包含壓電材料(piezoelectric material)。因此，不同類型的MEMS裝置的配置在其各自功能結構的化學組成方面可為不同的。
MEMS裝置146可為MEMS感測器、MEMS致動器 (actuator)、MEMS收發器(transceiver)或前述各項的組合。例如，如果第一MEMS裝置146a是MEMS感測器，則第一MEMS裝置146a被配置成感測第一功能結構152a的物理性質的改變。在一些實施例中，第一功能結構152a的形狀可回應於被暴露於第一刺激(例如，電訊號(例如，電壓)、流體(例如，氣體)、生物元素(例如，血液)、輻射(例如，IR)等)而改變。第一功能結構152a的形狀的改變可使第一可移動膜片150a偏轉，從而使第一MEMS裝置146a輸出電訊號，所述電訊號對應於第一可移動膜片150a與第一電極128a間隔開的距離(例如，因第一可移動膜片150a與第一電極128a之間的電容的改變)。所述電訊號可經由第一電極128a輸出，並由IC裝置106中的一者或多者分析。在其他實施例中，物理性質的改變可改變第一功能結構152a與第一電極128a之間的電容(例如，因物理性質的改變而改變了第一功能結構152a的電壓)。
在一些實施例中，第二功能結構152b的形狀可回應於被暴露於第二刺激(例如，電訊號(例如，電壓)、流體(例如，氣體)、生物元素(例如，血液)、輻射(例如，IR)等)而改變。第二功能結構152b的形狀的改變可使第二可移動膜片150b偏轉，從而使第二MEMS裝置146b輸出電訊號，所述電訊號對應於第二可移動膜片150b與第二電極128b間隔開的距離(例如，因第二可移動膜片150b與第二電極128b之間的電容的改變)。所述電訊號可經由第二電極128b輸出，並由IC裝置106中的一者或 多者分析。在其他實施例中，物理性質的改變可改變第二功能結構152b與第二電極128b之間的電容(例如，因物理性質的改變而改變了第二功能結構152b的電壓)。在又一些實施例中，如果MEMS裝置146是MEMS感測器，則功能結構152可被稱為感測結構。
如果第一MEMS裝置146a是MEMS致動器，則第一功能結構152a的物理性質的改變使第一MEMS裝置輸出動作(例如，機械移動、磁場、熱等)。如果第一MEMS裝置146a是MEMS換能器(例如，CMUT)，則第一MEMS裝置146a可作為接收器(例如，MEMS感測器)及發射器(例如，MEMS致動器)運作，以輸出動作並感測對所述動作的回應。應瞭解，MEMS感測器、MEMS致動器及MEMS收發器可為不同類型的MEMS裝置。
功能結構152可例如為或包含壓電材料(例如，鉬(Mo)、鋯鈦酸鉛(lead zirconate titanate，PZT)、氮化鋁(AlN)、氧化鋅(ZnO)等)、生物敏感材料(例如，設置在金屬(例如，Au、Ag、鉑(Pt)等)(或其一部分)上的生物辨識元件)、IR敏感材料(例如，氧化釩(VOx)、碲化汞鎘(HgCdTe)、矽(Si)、碲化鎘鋅(CdZnTe)等)、聚合物(例如，聚醯亞胺、SU-8、負型/正型光阻等)等。在一些實施例中，如果第一功能結構152a是壓電材料，則第一MEMS裝置146a可為PMUT；如果第一功能結構152a是生物敏感材料，則第一MEMS裝置146a可為生物感測器；如果第一功能結構152a是IR敏感材料，則第一MEMS裝置146a 可為IR感測器；且如果第一功能結構152a是聚合物，則第一MEMS裝置146a可為其他類型的MEMS感測器(例如，壓力感測器、氣體感測器、濕度感測器等)。
因此，應瞭解，在一些實施例中，第一功能結構152a是或包含第一類型的材料，而第二功能結構152b不是(或不包含)第一類型的材料。例如，第一功能結構152a是(或包含)IR敏感材料，且第二功能結構152b不是(或不包含)IR敏感材料，第一功能結構152a是(或包含)壓電材料，且第二功能結構152b不是(或不包含)壓電材料，第一功能結構152a是(或包含)生物敏感材料，且第二功能結構152b不是(或不包含)生物敏感材料，第一功能結構152a是(或包含)聚合物，且第二功能結構152b不是(或不包含)聚合物，等等。
在一些實施例中，功能結構152可各自具有在約0.0005微米與約50微米之間的厚度。如果功能結構152具有小於約0.0005微米的厚度，則MEMS裝置146可能無法感測功能結構152的物理性質的改變(及/或無法使功能結構152的物理性質改變)。如果功能結構152具有大於約50微米的厚度，則製造半導體裝置100的成本可能會增加，而沒有明顯的益處。更具體來說，如果功能結構152包含聚合物，則功能結構152可具有在約0.0005微米與約10微米之間的厚度；如果功能結構152包含IR敏感材料，則功能結構152可具有在約0.1微米與約0.2微米之間的厚度；且如果功能結構152包含壓電材料，則功能結構152可具有在約0.05 微米與約50微米之間的厚度。
如果功能結構152包含聚合物且具有小於約0.0005微米的厚度，則MEMS裝置146可能無法感測功能結構152的物理性質的改變(及/或無法使功能結構152的物理性質改變)。如果功能結構152包含聚合物且具有大於約10微米的厚度，則製造半導體裝置100的成本可能會增加，而沒有明顯的益處。如果功能結構152包含IR敏感材料且具有小於約0.1微米的厚度，則MEMS裝置146可能無法感測功能結構152的物理性質的改變(及/或無法使功能結構152的物理性質改變)。如果功能結構152包含IR敏感材料且具有大於約0.2微米的厚度，則製造半導體裝置100的成本可能會增加，而沒有明顯的益處。如果功能結構152包含壓電材料且具有小於約0.05微米的厚度，則MEMS裝置146可能無法感測功能結構152的物理性質的改變(及/或無法使功能結構152的物理性質改變)。如果功能結構152包含壓電材料且具有大於約50微米的厚度，則製造半導體裝置100的成本可能會增加，而沒有明顯的益處。
在一些實施例中，功能結構152的厚度可實質上相同。例如，第一功能結構152a的厚度可與第二功能結構152b實質上相同。在其他實施例中，功能結構152的厚度可不同。例如，第一功能結構152a的厚度可與第二功能結構152b的厚度不同。
在一些實施例中，第三導電觸點144a、第五導通孔140a及第三導電線123a是與IC裝置106中的一者或多者電耦合的第 一MEMS佈線結構的一部分。第四導電觸點144b、第六導通孔140b及第四導電線123b可為與IC裝置106中的一者或多者電耦合的第二MEMS佈線結構的一部分。第一MEMS佈線結構將第一MEMS裝置146a電耦合到IC裝置106中的所述一者或多者，且第二MEMS佈線結構將第二MEMS裝置146b電耦合到所述一個或多個IC裝置106。在一些實施例中，第一MEMS佈線結構可電耦合到IC裝置106中的一者或多者及第一功能結構152a。在再一些實施例中，第二MEMS佈線結構可電耦合到IC裝置106中的一者或多者及第二功能結構152b。
在一些實施例中，第一MEMS佈線結構及第二MEMS佈線結構可彼此電隔離。在再一些實施例中，第一MEMS佈線結構及第二MEMS佈線結構可電耦合到不同(或不同組)的IC裝置106。在其他實施例中，第一MEMS佈線結構及第二MEMS佈線結構可電耦合到一個或多個相同的IC裝置106。應瞭解，在一些實施例中，半導體裝置100對於每一MEMS裝置146包括一個MEMS佈線結構。
圖2示出圖1所示半導體裝置100的一些更詳細實施例的剖視圖。
如圖2所示，第二介電結構119包括第四介電層202及第五介電層204。第四介電層202可例如為或包含低介電常數介電質(例如，介電常數小於約3.9的介電材料)、氧化物(例如，二氧化矽(SiO2))等。第五介電層204設置在第四介電層202之上。 第五介電層204可例如為或包含低介電常數介電質(例如，介電常數小於約3.9的介電材料)、氧化物(例如，二氧化矽(SiO2))等。在一些實施例中，第二導電線123設置在第五介電層204中。第二導通孔121可設置在第四介電層202中。在再一些實施例中，第二導通孔121及/或第四介電層202垂直設置在第一介電結構116與第五介電層204之間。
第三介電結構124包括第六介電層206、第一防脫氣層208、第七介電層210及第八介電層212。第一防脫氣層208設置在第六介電層206之上，第七介電層210設置在第一防脫氣層208之上，且第八介電層212設置在第七介電層210之上。在一些實施例中，電極128設置在第八介電層212中。在再一些實施例中，第三導通孔126垂直延伸穿過第六介電層206、第一防脫氣層208及第七介電層210。在又一些實施例中，電極128可具有在約0.05微米與約1微米之間的厚度。
第一防脫氣層208防止氣體(例如，氧氣、二氧化碳等)從半導體裝置100的其他特徵脫氣到空腔148中。在一些實施例中，第一防脫氣層208可例如為或包含氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、其他防脫氣材料或前述各項的組合。在再一些實施例中，第六介電層206、第七介電層210及/或第八介電層212可例如為低介電常數介電質(例如，介電常數小於約3.9的介電材料)、氧化物(例如，二氧化矽(SiO2))等。
第四介電結構130包括第九介電層214、第一介電層 132、第二防脫氣層216及第二介電層134。第一介電層132設置在第九介電層214之上，第二防脫氣層216設置在第一介電層132之上，且第二介電層134設置在第二防脫氣層216之上。第二防脫氣層216防止氣體(例如，氧氣、二氧化碳等)從半導體裝置100的其他特徵脫氣到空腔148中。在一些實施例中，第二防脫氣層216可例如為或包含氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、其他防脫氣材料或前述各項的組合。在再一些實施例中，第九介電層214可例如為或包含低介電常數介電質(例如，介電常數小於約3.9的介電材料)、氧化物(例如，二氧化矽(SiO2))等。
在一些實施例中，MEMS基底136包括第一MEMS結構217及第二MEMS結構218。第一MEMS結構217設置在第二MEMS結構218之上。在一些實施例中，第一MEMS結構217是包含半導體材料(例如，多晶矽、非晶矽、單晶矽、SiGe、Ge等)的半導體結構。在再一些實施例中，第二MEMS結構218包括一個或多個介電層，所述一個或多個介電層分別包含氧化物(例如，SiO2)、氮化物(例如，SiN)等。在又一些實施例中，第二MEMS結構218可為單層SiO2。在第二MEMS結構218與第二介電層134的介面處可存在接合介面。例如，在一些實施例中，第二MEMS結構218透過接合製程(例如，熔融接合)接合到第二介電層134，從而在第二MEMS結構218與第二介電層134的介面處形成接合介面。在一些實施例中，第二介電層134可具有在約0.1微米與約 10微米之間的厚度。在再一些實施例中，第二MEMS結構218可具有在約0.0005微米與約1微米之間的厚度。
隔離溝渠220橫向設置在第五導通孔140a與第六導通孔140b之間。在一些實施例中，隔離溝渠220垂直延伸穿過第三介電層138及第一MEMS結構217。在再一些實施例中，所述隔離溝渠垂直延伸穿過MEMS基底136。隔離溝渠220可透過以閉合路徑(closed path)來橫向延伸圍繞MEMS裝置146。隔離溝渠220在第五導通孔140a與第六導通孔140b之間進行電隔離(或提高電阻率)。應瞭解，在一些實施例中，隔離溝渠220可為分別橫向設置在第四導通孔140之間的多個隔離溝渠之一。
第一鈍化層222設置在MEMS基底136、第三介電層138、第四導通孔140及第二導電觸點144之上。在一些實施例中，第一鈍化層222襯砌第四導通孔140、第三介電層138的上表面、第三介電層138的一個或多個側壁、第一MEMS結構217的一個或多個側壁、第二MEMS結構218的上表面、第二導電觸點144的一個或多個側壁以及第二導電觸點144的上表面。在再一些實施例中，第一鈍化層222可在第三介電層138與功能結構152之間接觸MEMS基底136的上表面。
在一些實施例中，第一鈍化層222可將功能結構152與第三介電層138橫向分隔開。在此類實施例中，第一鈍化層222的部分可在功能結構152的側壁與第三介電層138的側壁之間從MEMS基底136垂直延伸。在再一些此類實施例中，第一鈍化層 222可直接接觸MEMS基底136、功能結構152的側壁及/或第三介電層138的側壁。第一鈍化層222可為共形層(conformal layer)。在一些實施例中，第一鈍化層222可例如為或包含氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、其他介電材料或前述各項的組合。在再一些實施例中，第一鈍化層222具有與功能結構152不同的化學組成。
第二鈍化層224可設置在MEMS基底136、第三介電層138、第四導通孔140、第二導電觸點144、第一鈍化層222及功能結構152之上。在一些實施例中，第二鈍化層224襯砌第一鈍化層222及功能結構152。在再一些實施例中，第二鈍化層224可襯砌功能結構152的上表面。第二鈍化層224可例如為或包含氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、其他介電材料或前述各項的組合。在一些實施例中，第二鈍化層224可具有在約0。05微米與約2微米之間的厚度。在再一些實施例中，第二鈍化層224具有與功能結構152不同的化學組成。
一個或多個吸氣劑結構(gas getter structure)226可設置在第三介電結構124中。在一些實施例中，吸氣劑結構226設置在第一防脫氣層208之上。在再一些實施例中，吸氣劑結構226設置在第八介電層212中。吸氣劑結構226被配置成吸收及/或消耗空腔148內的氣體。吸氣劑結構226可例如為或包含Al、Cu、W、Ti、Au、其他合適的吸氣劑材料或前述各項的組合。在又一 些實施例中，吸氣劑結構226及電極128包含相同的材料。為清楚起見，僅具體地標記吸氣劑結構226中的一些。
空腔148至少部分地由MEMS基底136及第四介電結構130界定。在一些實施例中，第一MEMS結構217的底表面界定空腔148的上表面。在其他實施例中，第二MEMS結構218的底表面界定空腔148的上表面。在一些實施例中，空腔148的側壁由第二介電層134的側壁、第二防脫氣層216的側壁、第一介電層132的側壁及第九介電層214的側壁界定。在再一些實施例中，空腔148的第一下表面由第一介電層132的上表面界定。在又一些實施例中，空腔148的第二下表面由吸氣劑結構226的上表面界定。空腔148的第二下表面可設置在空腔148的第一下表面與半導體基底104之間。
圖3示出圖2所示半導體裝置100的一些其他實施例的剖視圖。
如圖3所示，多個流體連通通道(fluid communication channel)302設置在第四介電結構130中。為清楚起見，僅具體地標記流體連通通道302中的一些。流體連通通道302在空腔148之間橫向延伸，使得空腔148中的每一者彼此流體連通。在一些實施例中，流體連通通道302中的每一者在空腔148中的兩個相鄰空腔之間橫向延伸，使得空腔148中的每一者彼此流體連通。由於空腔148彼此流體連通，因此空腔148的空腔壓力(例如，空腔148內的壓力)實質上相同。由於空腔壓力實質上相同，因 此半導體裝置100的裝置性能可得以改善(例如，發射/接收靈敏度提高)。
例如，第一MEMS裝置146a及第二MEMS裝置146b可被配置成彼此結合地運作(例如，被配置成作為超聲波接收器運作的CMUT與被配置成作為超聲波發射器運作的PMUT)。在第一MEMS裝置146a及第二MEMS裝置146b的運作期間，可對第一MEMS裝置146a及第二MEMS裝置146b施加相同的運作電壓(operating voltage)。如此，因所述空腔壓力的差異會使可移動膜片150的偏轉有變化，而造成第一MEMS裝置146a與第二MEMS裝置146b的空腔壓力的差異降低發射靈敏度及/或接收靈敏度。然而，由於流體連通通道302在空腔148之間橫向延伸，使得空腔148中的每一者彼此流體連通，因此空腔148的空腔壓力實質上相同。因此，流體連通通道302可提高MEMS裝置146的發射靈敏度及/或接收靈敏度。
流體連通通道302至少部分地由MEMS基底136及第四介電結構130界定。在一些實施例中，第一MEMS結構217的底表面界定流體連通通道302的上表面。在其他實施例中，第二MEMS結構218的底表面界定流體連通通道302的上表面。在一些實施例中，流體連通通道302的側壁由第二介電層134的及第二防脫氣層216的側壁界定。在再一些實施例中，流體連通通道302的下表面由第一介電層132的上表面界定。
圖4示出圖2所示半導體裝置100的一些其他實施例的 剖視圖。
如圖4所示，一個或多個通氣孔(vent hole)402設置在MEMS基底136中。通氣孔402垂直延伸穿過MEMS基底136，使得通氣孔402與空腔148流體連通。在一些實施例中，通氣孔402與空腔148及流體連通通道302流體連通。在再一些實施例中，通氣孔402垂直延伸穿過MEMS基底136，並分別通向流體連通通道302中。在其他實施例中，通氣孔402垂直延伸穿過MEMS基底136，並分別通向空腔148中。通氣孔402至少部分地由MEMS基底136界定。例如，通氣孔402的側壁至少部分地由第一MEMS結構217的側壁及第二MEMS結構218的側壁界定。為清楚起見，僅具體地標記通氣孔402中的一些。
一個或多個插塞(plug)404設置在MEMS基底136之上，並覆蓋通氣孔402。為清楚起見，僅具體地標記插塞404中的一些。插塞404分別完全覆蓋通氣孔402。插塞404被配置成在參考系統壓力(reference system pressure)下氣密地(hermetically)密封空腔148及通氣孔402。在一些實施例中，插塞404被配置成在參考系統壓力下氣密地密封空腔148、流體連通通道302及通氣孔402。
在一些實施例中，參考系統壓力小於或等於2標準大氣壓(standard atmosphere，atm)。在再一些實施例中，參考系統壓力可小於0.1atm(例如，對於高真空MEMS裝置)。在又一些實施例中，參考系統壓力可在0.5atm與2atm之間(例如，對於標 準壓力MEMS裝置)。與不包括通氣孔402的半導體裝置相比，通氣孔402使得空腔148、流體連通通道302及通氣孔402能夠在更低的參考系統壓力下被氣密地密封，此歸因於相較於將MEMS基底136接合到第四介電結構130的壓力，插塞404能夠在比其更低的壓力下形成。在其中半導體裝置100包括通氣孔402及插塞404的一些實施例中，參考系統壓力可小於0.1atm。
在一些實施例中，插塞404可例如為或包含金屬(例如，Al、Cu、AlCu、Ti、Ag、Au等)、金屬氮化物(例如，TiN)、氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、半導體材料(例如，非晶矽、Ge等)、用於覆蓋並密封通氣孔402的其他合適的材料或前述各項的組合。在再一些實施例中，插塞404可為與第二導電觸點144相同的材料。在又一些實施例中，插塞404是第一MEMS佈線結構及/或第二MEMS佈線結構的一部分。
圖5A至圖5B示出圖4所示半導體裝置100的區域406(例如，參見圖4)的一些實施例的各種視圖。圖5A示出圖4所示半導體裝置100的區域406的一些實施例的剖視圖。圖5B示出沿著圖5A所示切線A-A截取的區域406的一些實施例的剖視圖。
如圖5A至圖5B所示，MEMS基底136具有厚度T(例如，MEMS基底136的最上部表面與MEMS基底136的最底部表面之間的距離)。所述MEMS基底的厚度T可在約0.1微米(um)與約50微米之間。通氣孔402各自具有最小尺寸D。給定通氣孔 的最小尺寸D是所述給定通氣孔的最近的相對側壁之間的距離。在一些實施例中，最小尺寸D在約0.1微米與約2微米之間。在其中MEMS基底136包含或為半導體材料(例如，Si)的一些實施例中，最小尺寸D是MEMS基底136的厚度T的至多二十分之一。在再一些實施例中，通氣孔402的側壁以角度Θ從MEMS基底136的最上部表面向下延伸。角度Θ可在約85度與95度之間。
圖6A至圖6B示出圖4所示半導體裝置100的區域406(例如，參見圖4)的一些其他實施例的各種視圖。圖6A示出圖4所示半導體裝置100的區域406的一些實施例的剖視圖。圖6B示出沿著圖6A所示切線A-A截取的區域406的一些實施例的剖視圖。
如圖6A至圖6B所示，第三鈍化層602可設置在第二鈍化層224之上。在一些實施例中，第三鈍化層602設置在MEMS基底136、第三介電層138、第四導通孔140、第二導電觸點144、第一鈍化層222、功能結構152及第二鈍化層224之上。第三鈍化層602可例如為或包含氧化物(例如，SiO2)、氮化物(例如，氮化矽)、氮氧化物(例如，SiOXNY)、其他介電材料或前述各項的組合。在一些實施例中，第三鈍化層602可為或包含與第一鈍化層222相同的材料。例如，第一鈍化層222可為氧化物(例如SiO2)，第二鈍化層224可為氮化物(例如，SiN)，且第三鈍化層602可為氧化物(例如，SiO2)。
在一些實施例中，插塞404中的一者或多者可具有第一 凹痕(indentation)。第一凹痕沿著所述一個或多個插塞404的底表面設置。所述一個或多個插塞404可具有與第一凹痕對應的第二凹痕。第二凹痕沿著所述一個或多個插塞404的上表面設置。在其他實施例中，插塞404的上表面可為實質上平坦的。
第一鈍化層222可具有與第二凹痕對應的第三凹痕。第三凹痕沿著第一鈍化層222的上表面設置。第二鈍化層224可具有與第三凹痕對應的第四凹痕。第四凹痕沿著第二鈍化層224的上表面設置。第三鈍化層602可具有與第四凹痕對應的第五凹痕。第五凹痕沿著第三鈍化層602的上表面設置。在其他實施例中，第一鈍化層222的上表面、第二鈍化層224的上表面及/或第三鈍化層602的上表面可為實質上平坦的。
圖7示出圖2所示半導體裝置100的一些其他實施例的剖視圖。
如圖7所示，MEMS裝置146中的一些可包括功能結構152，且MEMS裝置146中其他的一些可不包括功能結構152。例如，第一MEMS裝置146a包括第一功能結構152a，但第二MEMS裝置146b不包括第二功能結構152b。由於第一MEMS裝置146a包括第一功能結構152a，因此第一MEMS裝置146a可至少部分地基於第一功能結構152a的物理性質回應於刺激而改變來進行感測(或致動)(例如，第一功能結構152a的形狀回應於刺激而改變，從而使第一可移動膜片150a偏轉)。由於第二MEMS裝置146b不包括第二功能結構152b，因此第二MEMS裝置146b並不依賴 於相應的功能結構的物理性質回應於刺激而改變來進行感測(或致動)。而是，第二MEMS裝置146b可基於刺激直接使第二可移動膜片150b偏轉(例如，而非基於相應的功能結構的物理性質使第二可移動膜片150b偏轉來間接地偏轉)來進行感測(或致動)。因此，第一MEMS裝置146a是第一類型的MEMS裝置，且第二MEMS裝置146b是與第一類型不同的第二類型的MEMS裝置。因此，半導體裝置100包括不同類型的MEMS裝置，這可降低製造成本、減小封裝尺寸、降低功率消耗等。
在一些實施例中，第一鈍化層222可與第一可移動膜片150a垂直間隔開，並接觸第二可移動膜片150b。在再一些實施例中，第一鈍化層222可具有設置在第一可移動膜片150a正上方的第一底表面及設置在第二可移動膜片150b正上方的第二底表面。在又一些實施例中，第一鈍化層222的第二底表面可設置在第一鈍化層222的第一底表面與第一可移動膜片150a的上表面之間。
在一些實施例中，第一功能結構152a可將第一鈍化層222與第一可移動膜片150a垂直分隔開。在此類實施例中，第一鈍化層222可在第一可移動膜片150a正上方襯砌第一功能結構152a的上表面，且可襯砌第二可移動膜片150b的上表面。在其他實施例中，第三介電層138可襯砌第二可移動膜片150b的上表面。在此類實施例中，第一鈍化層222可在第一可移動膜片150a正上方襯砌第一功能結構152a的上表面，且在第二可移動膜片150b正上方襯砌第三介電層138的上表面。
圖8示出圖2所示半導體裝置100的一些其他實施例的剖視圖。
如圖8所示，第一經摻雜區802及第二經摻雜區804設置在MEMS基底136中。第一經摻雜區802至少部分地設置在第一可移動膜片150a中，且第二經摻雜區804至少部分地設置在第二可移動膜片150b中。在一些實施例中，第一經摻雜區802及第二經摻雜區804設置在第一MEMS結構217中。
第一經摻雜區802具有第一摻雜類型(例如，n型/p型)，且第二經摻雜區804具有第二摻雜類型(例如，n型/p型)。在一些實施例中，第一摻雜類型及第二摻雜類型是相同的。在此類實施例中，第一經摻雜區802具有第一摻雜濃度的第一摻雜類型摻雜劑(例如，磷(n型)、硼(p型)等)，且第二經摻雜區804具有與第一摻雜濃度不同的第二摻雜濃度的第一摻雜類型摻雜劑。在其他實施例中，第一摻雜類型及第二摻雜類型是不同的。
圖8中還示出，第一MEMS裝置146a不包括第一功能結構152a，且第二MEMS裝置146b不包括第二功能結構152b。然而，由於第一經摻雜區802至少部分地設置在第一可移動膜片150a中，且第二經摻雜區804至少部分地設置在第二可移動膜片150b中，因此第一MEMS裝置146a可為與第二MEMS裝置146b不同類型的MEMS裝置。例如，因第一經摻雜區802具有第一摻雜類型(及/或第一摻雜濃度)且第二經摻雜區804具有第二摻雜類型(及/或第二摻雜濃度)，因此第一MEMS裝置146a可被配置 成以第一頻率發射(或感測)聲波，而第二MEMS裝置146b被配置成以與第一頻率不同的第二頻率發射(或感測)聲波。因此，第一MEMS裝置146a是第一類型的MEMS裝置，且第二MEMS裝置146b是與第一類型不同的第二類型的MEMS裝置。因此，半導體裝置100包括不同類型的MEMS裝置，這可降低製造成本、減小封裝尺寸、降低功率消耗等。
圖9示出圖2所示半導體裝置100的一些其他實施例的剖視圖。
如圖9所示，第一MEMS裝置146a包括第一功能結構152a，且第一經摻雜區802設置在MEMS基底136中。第二MEMS裝置146b包括第二功能結構152b，且第二經摻雜區804設置在MEMS基底136中。在其中第一經摻雜區802及第二經摻雜區804設置在MEMS基底136中的一些實施例中，第二功能結構152b可具有與第一功能結構152a相同的化學組成。雖然第一功能結構152a及第二功能結構152b可具有相同的化學組成，然而因第一經摻雜區802具有第一摻雜類型(及/或第一摻雜濃度)且第二經摻雜區804具有第二摻雜類型(及/或第二摻雜濃度)，第一MEMS裝置146a及第二MEMS裝置146b仍可為不同類型的MEMS裝置。在其中第一經摻雜區802及第二經摻雜區804設置在MEMS基底136中的其他實施例中，第一功能結構152a可具有與第二功能結構152b不同的化學組成。應瞭解，在一些實施例中，因第一功能結構152a及第二功能結構152b具有不同的化學組成，第一 經摻雜區802及第二經摻雜區804具有不同的摻雜類型(及/或摻雜濃度)、第一MEMS裝置146a包括第一功能結構152a而第二MEMS裝置不包括第二功能結構152b、或者前述原因的組合，第一MEMS裝置146a及第二MEMS裝置146b可為不同類型的MEMS裝置。
圖10示出圖2所示半導體裝置100的一些實施例的簡化佈局圖。圖10為“簡化的”是因為圖2所示的各種特徵未在圖10中示出。
如圖10所示，在一些實施例中，第一MEMS裝置146a包括第一多個MEMS單元1002a。第一多個MEMS單元1002a分別包括第二多個空腔148c。例如，第一多個MEMS單元1002a中的第一MEMS單元1002a1包括第二多個空腔148c中的第三空腔148c1，且第一多個MEMS單元1002a中的第二MEMS單元1002a2包括第二多個空腔148c中的第四空腔148c2。在一些實施例中，第二多個空腔148c中的空腔具有彼此實質上相似的結構。
第一多個MEMS單元1002a分別包括第二多個可移動膜片150c。例如，第一MEMS單元1002a1包括第二多個可移動膜片150c中的第三可移動膜片150c1，且第二MEMS單元1002a2包括第二多個可移動膜片150c中的第四可移動膜片150c2。在一些實施例中，第二多個可移動膜片150c中的可移動膜片具有彼此實質上相似的結構(及/或摻雜類型/濃度)。
在一些實施例中，第一多個MEMS單元1002a分別包括 第一多個功能結構152c。例如，第一MEMS單元1002a1包括第一多個功能結構152c中的第三功能結構152c1，且第二MEMS單元1002a2包括第一多個功能結構152c中的第四功能結構152c2。在一些實施例中，第一多個功能結構152c中的功能結構具有彼此實質上相似的結構。在再一些實施例中，第一多個功能結構152c中的功能結構中的每一者可具有相同的化學組成。在又一些實施例中，第一多個功能結構152c中的功能結構中的每一者具有與第一功能結構152a相同的化學組成。
在一些實施例中，第一多個MEMS單元1002a被配置成彼此結合地(例如，一致地(unison))運作。例如，第一MEMS裝置146a可為CMUT，且第一多個MEMS單元1002a是所述CMUT的單獨的多個單元。在再一些實施例中，在第一MEMS裝置146a的運作期間，可對第一多個MEMS單元1002a中的每一者施加相同的運作電壓。
第二MEMS裝置146b可包括第二多個MEMS單元1002b。第二多個MEMS單元1002b分別包括第三多個空腔148d。例如，第二多個MEMS單元1002b中的第三MEMS單元1002b1包括第三多個空腔148d中的第五空腔148d1，且第二多個MEMS單元1002b中的第四MEMS單元1002b2包括第三多個空腔148d中的第六空腔148d2。在一些實施例中，第三多個空腔148d中的空腔具有彼此實質上相似的結構。
第二多個MEMS單元1002b分別包括第三多個可移動膜 片150d。例如，第三MEMS單元1002b1包括第三多個可移動膜片150d中的第五可移動膜片150d1，且第四MEMS單元1002b2包括第三多個可移動膜片150d中的第六可移動膜片150d2。在一些實施例中，第三多個可移動膜片150d中的可移動膜片具有彼此實質上相似的結構(及/或摻雜類型/濃度)。
在一些實施例中，第二多個MEMS單元1002b分別包括第二多個功能結構152d。例如，第三MEMS單元1002b1包括第二多個功能結構152d中的第五功能結構152d1，且第四MEMS單元1002b2包括第二多個功能結構152d中的第六功能結構152d2。在一些實施例中，第二多個功能結構152d中的功能結構具有彼此實質上相似的結構。在再一些實施例中，第二多個功能結構152d中的功能結構中的每一者可具有相同的化學組成。在又一些實施例中，第二多個功能結構152d中的功能結構中的每一者具有與第二功能結構152b相同的化學組成。
在一些實施例中，第二多個MEMS單元1002b被配置成彼此結合地(例如，一致地)運作。例如，第二MEMS裝置146b可為PMUT，且第二多個MEMS單元1002b是所述PMUT的單獨的多個單元。在再一些實施例中，在第二MEMS裝置146b的運作期間，可對第二多個MEMS單元1002b中的每一者施加相同的操作電壓。
圖11至圖22示出用於形成圖4所示半導體裝置100的一些實施例的方法的一些實施例的一系列剖視圖。
如圖11所示，提供IC結構102。IC結構102包括半導體基底104。一個或多個IC裝置106(圖中未示出)形成在半導體基底104上/半導體基底104之上。在一些實施例中，IC裝置106中的一者或多者包括一對源極/汲極區108、閘極介電質110及閘極電極112。IC結構102包括設置在半導體基底104及IC裝置106之上的內連結構114、第一介電結構116、第二介電結構119、第三介電結構124、多個電極128以及一個或多個吸氣劑結構226。內連結構114包括一個或多個第一導電觸點118(圖中未示出)、一個或多個第一導通孔120、一個或多個第一導電線122、多個第二導通孔121、多個第二導電線123及多個第三導通孔126。第二介電結構119包括第四介電層202及第五介電層204。第三介電結構124包括第六介電層206、第一防脫氣層208、第七介電層210及第八介電層212。可根據CMOS製造製程形成IC結構102。
圖11中還示出，在IC結構102之上形成第四介電結構130。在一些實施例中，第四介電結構130形成在第三介電結構124、吸氣劑結構226及電極128之上。第四介電結構130可包括第九介電層214、第一介電層132、第二防脫氣層216及第二介電層134。第九介電層214可形成在第三介電結構124、吸氣劑結構226及電極128之上。第一介電層132可形成在第九介電層214之上。第二防脫氣層216可形成在第一介電層132之上。第二介電層134可形成在第二防脫氣層216之上。
在一些實施例中，用於形成第四介電結構130的製程包 括在第三介電結構124、吸氣劑結構226及電極128上沉積覆蓋第三介電結構124、吸氣劑結構226及電極128的第九介電層214。可例如透過化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、其他沉積製程或前述各項的組合來沉積第九介電層214。此後，在第九介電層214之上沉積第一介電層132。可例如透過CVD、PVD、ALD、其他沉積製程或前述各項的組合來沉積第一介電層132。
然後在第一介電層132之上沉積第二防脫氣層216。可例如透過CVD、PVD、ALD、其他沉積製程或前述各項的組合來沉積第二防脫氣層216。此後，在第二防脫氣層216之上沉積第二介電層134。可例如透過CVD、PVD、ALD、其他沉積製程或前述各項的組合來沉積第二介電層134。在一些實施例中，可以約0.1微米至約10微米之間的厚度沉積第二介電層134。在再一些實施例中，第九介電層214、第一介電層132、第二防脫氣層216及/或第二介電層134可被形成為共形層。
如圖12所示，在第二介電結構119之上形成第一多個開口1202。第一多個開口1202被形成為彼此橫向間隔開。在一些實施例中，第一多個開口1202至少部分地形成在第三介電結構124中，且至少部分地形成在第四介電結構130中。在再一些實施例中，第一多個開口1202暴露出第二導電線123中的一者或多者。例如，在一些實施例中，第一多個開口1202中的第一開口1202a 暴露出第三導電線123a，且第一多個開口1202中的第二開口1202b暴露出第四導電線123b。
在一些實施例中，用於形成第一多個開口1202的製程包括在第四介電結構130之上形成第一經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。在再一些實施例中，形成第一經圖案化罩幕層可透過在第四介電結構130上形成罩幕層(圖中未示出)、將罩幕層暴露於一個圖案(例如，透過微影製程，例如光學微影、極紫外光微影等)並將罩幕層顯影以形成所述第一經圖案化罩幕層。此後，執行第一蝕刻製程以移除第四介電結構130的未遮蔽部分及第三介電結構124的未遮蔽部分，從而在第二介電結構119之上形成第一多個開口1202。第一蝕刻製程可為乾蝕刻製程、濕蝕刻製程、反應性離子蝕刻(reactive ion etching，RIE)製程、其他蝕刻製程或前述各項的組合。隨後，在一些實施例中，剝除第一經圖案化罩幕層。
如圖13所示，在IC結構102之上形成多個空腔開口1302及多個流體連通通道開口1304。空腔開口1302及流體連通通道開口1304形成在第四介電結構130中。在一些實施例中，空腔開口1302及流體連通通道開口1304至少部分地由第一介電層132、第二介電層134及第二防脫氣層216界定。
空腔開口1302被形成為彼此橫向間隔開。空腔開口1302分別形成在電極128之上。例如，空腔開口1302中的第一空腔開口1302a形成在第一電極128a之上，且空腔開口1302中的 第二空腔開口1302b形成在第二電極128b之上。流體連通通道開口1304被形成為在空腔開口1302之間橫向延伸，使得流體連通通道開口1304的相對兩端通向空腔開口1302中的對應空腔開口中。在一些實施例中，流體連通通道開口1304中的每一者被形成為在空腔開口1302中的兩個相鄰空腔開口之間橫向延伸，使得流體連通通道開口1304中的每一者的相對兩端通向空腔開口1302中的兩個相鄰空腔開口中。
在一些實施例中，用於形成空腔開口1302及流體連通通道開口1304的製程包括在第四介電結構130之上、在第二導電線123之上以及在第一多個開口1202中形成第二經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。此後，執行第二蝕刻製程以移除第二介電層134的及第二防脫氣層216的未遮蔽部分，從而在第四介電結構130中形成空腔開口1302及流體連通通道開口1304。第二蝕刻製程可為乾蝕刻製程、RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。隨後，在一些實施例中，剝除第二經圖案化罩幕層。
如圖14所示，移除第四介電結構130的部分，以至少部分地暴露出吸氣劑結構226。在一些實施例中，移除第一介電層132的部分及第九介電層214的部分，以至少部分地暴露出吸氣劑結構226。在一些實施例中，用於移除第四介電結構130的部分以至少部分地暴露出吸氣劑結構226的製程包括在第四介電結構130之上、在第二導電線123之上、在第一多個開口1202中、在 空腔開口1302中以及在流體連通通道開口1304中形成第三經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。此後，執行第三蝕刻製程以移除第四介電結構130的未遮蔽部分，從而至少部分地暴露出吸氣劑結構226。第三蝕刻製程可為乾蝕刻製程、RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。隨後，在一些實施例中，剝除第三經圖案化罩幕層。
如圖15所示，將MEMS基底136接合到第四介電結構130。透過將MEMS基底136接合到第四介電結構130，在IC結構102之上形成多個空腔148及多個流體連通通道302。例如，一旦MEMS基底136接合到第四介電結構130，MEMS基底136便完全覆蓋空腔開口1302及流體連通通道開口1304(例如，參見圖14)，從而分別形成多個空腔148及多個流體連通通道302。在一些實施例中，將MEMS基底136接合到第四介電結構130會覆蓋第一多個開口1202。
在一些實施例中，透過熔融接合製程將MEMS基底136接合到第四介電結構130。應瞭解，可利用其他類型的接合製程(例如，共熔接合(eutectic bonding))來將MEMS基底136接合到第四介電結構130。在再一些實施例中，將MEMS基底136接合到第二介電層134。
MEMS基底136可包括第一MEMS結構217及第二MEMS結構218。在一些實施例中，第一MEMS結構217可接合到第四介電結構130。在其他實施例中，MEMS基底136可不包括 第二MEMS結構218。在此類實施例中，第一MEMS結構217可接合到第四介電結構130。
在一些實施例中，在MEMS基底136的一側之上設置第三介電層138，所述側與MEMS基底136的接合到第四介電結構130的側相對。可在將MEMS基底136接合到第四介電結構130之前在MEMS基底136的所述側之上設置第三介電層138。在其他實施例中，可在將MEMS基底136接合到第三介電層138之後在MEMS基底136及IC結構102之上形成第三介電層138。在再一些實施例中，用於在MEMS基底136及IC結構102之上形成第三介電層138的製程包括例如透過CVD、PVD、ALD、熱氧化、其他沉積或生長製程或者前述各項的組合在MEMS基底136上沉積或生長第三介電層138。
如圖16所示，在MEMS基底136之上形成第二多個開口1602。第二多個開口1602形成在第三介電層138中。在一些實施例中，第二多個開口1602是設置在第三介電層138中並在MEMS基底136之上延伸的一個或多個溝渠的一部分。為清楚起見，僅具體地標記第二多個開口1602中的一些。
在一些實施例中，用於形成第二多個開口1602的製程包括在第三介電層138之上形成第四經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。此後，執行第四蝕刻製程以移除第三介電層138的未遮蔽部分，從而形成第二多個開口1602。第四蝕刻製程可為乾蝕刻製程、RIE製程、濕蝕刻製程、 其他蝕刻製程或前述各項的組合。隨後，在一些實施例中，剝除第四經圖案化罩幕層。
如圖17所示，形成垂直延伸穿過第三介電層138、MEMS基底136、第四介電結構130及第三介電結構124的多個通孔開口142。通孔開口142暴露出第二導電線123中的一者或多者。例如，在一些實施例中，多個通孔開口142中的第一通孔開口142a暴露出第三導電線123a，且多個通孔開口142中的第二通孔開口142b暴露出第四導電線123b。
在一些實施例中，用於形成通孔開口142的製程包括在第三介電層138之上及在第二多個開口1602中的一些中形成第五經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。第五經圖案化罩幕層至少部分地暴露出第二多個開口1602中其他的一些。第二多個開口1602中由第五經圖案化罩幕層至少部分地暴露出的開口是對應于其中形成通孔開口142的位置。此後，執行第五蝕刻製程以移除MEMS基底136的未遮蔽部分，從而形成通孔開口142。被移除以形成通孔開口142的MEMS基底136的未遮蔽部分分別上覆在第一多個開口1202(例如，參見圖16)上。換句話說，透過移除MEMS基底136的未遮蔽部分而暴露出第一多個開口1202。第五蝕刻製程可為乾蝕刻製程、RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。隨後，在一些實施例中，可剝除第五經圖案化罩幕層。應瞭解，在一些實施例中，第五經圖案化罩幕層可不暴露出第二多個開口1602中其他的一些， 而是暴露出第部分的三介電層138。在此類實施例中，第五蝕刻製程移除第三介電層138的未遮蔽部分及MEMS基底136的未遮蔽部分，從而形成通孔開口142。
圖17中還示出，形成垂直延伸穿過MEMS基底136的一個或多個通氣孔402。在一些實施例中，通氣孔402被形成為分別垂直延伸穿過MEMS基底136並通向流體連通通道302中。在其他實施例中，通氣孔402可被形成為分別垂直延伸穿過MEMS基底136並通向空腔148中。
在一些實施例中，用於形成通氣孔402的製程包括在第三介電層138之上及在第二多個開口1602中的一些中形成第六經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。第六經圖案化罩幕層至少部分地暴露出第二多個開口1602中其他的一些。第二多個開口1602中由第六經圖案化罩幕層至少部分地暴露出的開口是對應于其中形成通氣孔402的位置。此後，執行第六蝕刻製程以移除MEMS基底136的未遮蔽部分，從而形成通氣孔402。第六蝕刻製程可為乾蝕刻製程、RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。隨後，在一些實施例中，可剝除第六經圖案化罩幕層。應瞭解，在一些實施例中，第五蝕刻製程可形成通氣孔402。應瞭解，在一些實施例中，第六經圖案化罩幕層可不暴露出第二多個開口1602中其他的一些，而是暴露出部分的第三介電層138。在此類實施例中，第六蝕刻製程(或第五蝕刻製程)移除第三介電層138的未遮蔽部分及MEMS基底136的 未遮蔽部分，從而形成通氣孔402。
如圖18所示，在MEMS基底136之上形成多個第四導通孔140、多個第二導電觸點144及一個或多個插塞404。第四導通孔140被形成為垂直延伸穿過第三介電層138、MEMS基底136、第四介電結構130及第三介電結構124，以接觸第二導電線123中對應的一者。例如，作為第四導通孔140之一的第五導通孔140a被形成為垂直延伸穿過第三介電層138、MEMS基底136、第四介電結構130及第三介電結構124，以接觸第三導電線123a。作為第四導通孔140之一的第六導通孔140b被形成為垂直延伸穿過第三介電層138、MEMS基底136、第四介電結構130及第三介電結構124，以接觸第四導電線123b。
第二導電觸點144被形成為延伸穿過第三介電層138並接觸MEMS基底136。插塞404被形成為延伸穿過第三介電層138並接觸MEMS基底136。透過形成插塞404，空腔148及流體連通通道302在參考系統壓力(例如，小於或等於2atm)下被氣密地密封。在其中形成通氣孔402的一些實施例中，參考系統壓力可小於0.1atm(例如，對於高真空MEMS裝置)。應瞭解，在其中不形成通氣孔402的一些實施例中，可透過將MEMS基底136接合到第四介電結構130來氣密地密封空腔148及流體連通通道302。
在一些實施例中，用於形成第四導通孔140、第二導電觸點144及插塞404的製程包括在第三介電層138之上、在第二 導電線123之上、在通孔開口142中及在第二多個開口1602中沉積導電層(圖中未示出)。在再一些實施例中，導電層至少部分地沉積在通氣孔402中。導電層可例如為金屬(例如，Al、Cu、AlCu、Ti、Ag、Au等)、金屬氮化物(例如，TiN)、其他導電材料或前述各項的組合。可例如透過CVD、PVD、ALD、無電鍍覆、電化學鍍覆、其他沉積製程或前述各項的組合來沉積導電層。在一些實施例中，導電層可被沉積為共形層。在再一些實施例中，可形成厚度在約0.05微米與約1微米之間的導電層。
然後在導電層之上形成第七經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。然後對導電層執行第七蝕刻製程，以移除導電層的未遮蔽部分，從而形成第四導通孔140、第二導電觸點144及插塞404。第七蝕刻製程可為乾蝕刻製程、RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。隨後，在一些實施例中，剝除第七罩幕層。
應瞭解，在一些實施例中，不執行第七蝕刻製程，則可對導電層執行平坦化製程(例如，化學機械拋光(chemical-mechamical polishing，CMP))，從而形成第四導通孔140、第二導電觸點144及插塞404。還應瞭解，在一些實施例中，可在沉積導電層之前形成第七經圖案化罩幕層。在此類實施例中，在沉積導電層之後，可對導電層執行平坦化製程(例如，CMP)，從而形成第四導通孔140、第二導電觸點144及插塞404。
還應瞭解，在一些實施例中，可透過不同的沉積/蝕刻/ 平坦化製程形成第四導通孔140、第二導電觸點144及/或插塞404。例如，在一些實施例中，插塞404包含與第四導通孔140及第二導電觸點144不同的材料。在此類實施例中，可在形成第四導通孔140及第二導電觸點144之前(或之後)形成插塞404。在再一些此類實施例中，用於形成插塞404的製程可包括在第三介電層138之上、在第二導電線123之上、在通孔開口142中、在第二多個開口1602中以及至少部分地在通氣孔402中沉積或生長插塞材料層(圖中未示出)。
此後，在插塞材料層之上形成第八經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。然後執行第八蝕刻製程以移除插塞材料層的未遮蔽部分，從而形成插塞404。插塞材料層可例如為金屬(例如，Al、Cu、AlCu、Ti、Ag、Au等)、金屬氮化物(例如，TiN)、氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、半導體材料(例如，非晶矽、Ge等)、用於覆蓋並密封通氣孔402的其他合適的材料或者前述各項的組合。可例如透過CVD、PVD、ALD、磊晶、無電鍍覆、電化學鍍覆、其他沉積製程或前述各項的組合來沉積或生長插塞材料層。第八蝕刻製程可為乾蝕刻製程、RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。隨後，在一些實施例中，剝除第八經圖案化罩幕層。
如圖19所示，在MEMS基底136之上形成第三多個開口1902。第三多個開口1902分別形成在空腔148正上方。例如， 第三多個開口1902中的第三開口1902a形成在第一空腔148a正上方，且第三多個開口1902中的第四開口1902b形成在第二空腔148b正上方。在一些實施例中，插塞404(及/或第二導電觸點144)將第三多個開口1902彼此分隔開。
在一些實施例中，用於形成第三多個開口1902的製程包括在第三介電層138、第四導通孔140、第二導電觸點144及插塞404之上形成第九經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。此後，執行第九蝕刻製程以移除第三介電層138的未遮蔽部分，從而形成第三多個開口1902。第九蝕刻製程可為乾蝕刻製程、RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。隨後，可剝除第九經圖案化罩幕層。
圖19中還示出，在第五導通孔140a與第六導通孔140b之間橫向形成隔離溝渠220。隔離溝渠220被形成為垂直延伸穿過第三介電層138並延伸到MEMS基底136中。在一些實施例中，用於形成隔離溝渠220的製程包括在第三介電層138、第四導通孔140、第二導電觸點144、插塞404之上及在第三多個開口1902中形成第十經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。此後，執行第十蝕刻製程以移除第三介電層138的未遮蔽部分及MEMS基底136的未遮蔽部分，從而形成隔離溝渠220。隨後，可剝除第十經圖案化罩幕層。在一些實施例中，第十蝕刻製程移除第一MEMS結構217的未遮蔽部分，並在第二MEMS結構218的未遮蔽部分處停止。第十蝕刻製程可為乾蝕刻製程、 RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。應瞭解，在一些實施例中，可至少部分地透過第九蝕刻製程形成隔離溝渠220。
如圖20所示，在第三介電層138、第四導通孔140、第二導電觸點144、插塞404、第一MEMS結構217及第二MEMS結構218之上形成第一鈍化層222。在一些實施例中，第一鈍化層222被形成為襯砌第四導通孔140、第二導電觸點144、插塞404、隔離溝渠220及第三多個開口1902。在再一些實施例中，用於形成第一鈍化層222的製程包括在第三介電層138、第四導通孔140、第二導電觸點144、插塞404及MEMS基底136之上沉積第一鈍化層222。可例如透過CVD、PVD、ALD、其他沉積製程或前述各項的組合來沉積第一鈍化層222。在一些實施例中，第一鈍化層222可被沉積為共形層。
如圖21所示，在MEMS基底136之上形成功能結構152。功能結構152分別形成在第三多個開口1902(例如，參見圖20)中。例如，功能結構152中的第一功能結構152a形成在第三開口1902a(例如，參見圖20)中，且功能結構152中的第二功能結構152b形成在第四開口1902b(例如，參見圖20)中。在一些實施例中，功能結構152形成在第一MEMS結構217上。在再一些實施例中，各功能結構152形成有實質上共面的最底部表面。
在一些實施例中，用於形成功能結構152的製程包括在第一鈍化層222之上形成第十一經圖案化罩幕層(圖中未示出)(例 如，正型/負型光阻、硬掩模等)。此後，執行第十一蝕刻製程以移除第一鈍化層222的未遮蔽部分。透過第十一蝕刻製程移除的第一鈍化層222的未遮蔽部分設置在第三多個開口1902(例如，參見圖20)中。第十一蝕刻製程可為乾蝕刻製程、RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。在一些實施例中，移除第一鈍化層222的未遮蔽部分會暴露出MEMS基底136的部分。隨後，可剝除第十一經圖案化罩幕層。
然後在第一鈍化層222之上及在MEMS基底136之上沉積第一功能材料層(圖中未示出)。第一功能材料層可例如為或包含壓電材料(例如，鉬(Mo)、鋯鈦酸鉛(PZT)、氮化鋁(AlN)、氧化鋅(ZnO)等)、生物敏感材料(例如，設置在金屬(例如，Au、Ag、鉑(Pt)等)(或其一部分)上的生物辨識元件)、IR敏感材料(例如，氧化釩(VOx)、碲化汞鎘(HgCdTe)、矽(Si)、碲化鎘鋅(CdZnTe)等)、聚合物(例如，聚醯亞胺、SU-8、負型/正型光阻等)等。可例如透過CVD、PVD、ALD、無電鍍覆、電化學鍍覆、其他沉積製程或前述各項的組合來沉積第一功能材料層。
此後，在第一功能材料層之上形成第十二經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。然後執行第十二蝕刻製程以移除第一功能材料層的未遮蔽部分，從而形成第一功能結構152a。第一功能結構152a是未被第十二蝕刻製程移除的第一功能材料層的一部分。第十二蝕刻製程可為乾蝕刻製 程、RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。隨後，可剝除第十二經圖案化罩幕層。
在一些實施例中，第一功能材料層可被形成為共形層。在再一些實施例中，第一功能材料層可被形成為具有在約0.0005微米與約50微米之間的厚度。更具體來說，如果第一功能材料層是聚合物，則第一功能材料層可被形成為具有在約0.0005微米與約10微米之間的厚度；如果第一功能材料層是IR敏感材料，則第一功能材料層可被形成為具有在約0.1微米與約0.2微米之間的厚度；且如果第一功能材料層是壓電材料，則第一功能材料層可被形成為具有在約0.05微米與約50微米之間的厚度。
在形成第一功能結構152a之後，在第一鈍化層222之上、在MEMS基底136之上以及在第一功能結構152a之上沉積第二功能材料層(圖中未示出)。第二功能材料層可例如為或包含壓電材料(例如，鉬(Mo)、鋯鈦酸鉛(PZT)、氮化鋁(AlN)、氧化鋅(ZnO)等)、生物敏感材料(例如，設置在金屬(例如，Au、Ag、鉑(Pt)等)(或其一部分)上的生物辨識元件)、IR敏感材料(例如，氧化釩(VOx)、碲化汞鎘(HgCdTe)、矽(Si)、碲化鎘鋅(CdZnTe)等)、聚合物(例如，聚醯亞胺、SU-8、負型/正型光阻等)等。可例如透過CVD、PVD、ALD、無電鍍覆、電化學鍍覆、其他沉積製程或前述各項的組合來沉積第二功能材料層。在一些實施例中，第二功能材料層是與第一功能材料層不同的材料。
此後，在第二功能材料層之上形成第十三經圖案化罩幕層(圖中未示出)(例如，正型/負型光阻、硬掩模等)。然後執行第十三蝕刻製程以移除第二功能材料層的未遮蔽部分，從而形成第二功能結構152b。第二功能結構152b是未被第十三蝕刻製程移除的第二功能材料層的一部分。第十三蝕刻製程可為乾蝕刻製程、RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。隨後，可剝除第十三經圖案化罩幕層。
在一些實施例中，第二功能材料層可被形成為共形層。在再一些實施例中，第二功能材料層可被形成為具有在約0.0005微米與約50微米之間的厚度。更具體來說，如果第二功能材料層是聚合物，則第二功能材料層可被形成為具有在約0.0005微米與約10微米之間的厚度；如果第二功能材料層是IR敏感材料，則第二功能材料層可被形成為具有在約0.1微米與約0.2微米之間的厚度；且如果第二功能材料層是壓電材料，則第二功能材料層可被形成為具有在約0.05微米與約50微米之間的厚度。應瞭解，在一些實施例中，可在第一功能結構152a之前形成第二功能結構152b。
在一些實施例中，在形成功能結構152之後，多個MEMS裝置146的形成完成。MEMS裝置146分別包括空腔148、可移動膜片150及功能結構152。例如，MEMS裝置146中的第一MEMS裝置146a包括第一空腔148a、可移動膜片150中的第一可移動膜片150a及第一功能結構152a，且MEMS裝置146中的第二MEMS 裝置146b包括第二空腔148b、可移動膜片150中的第二可移動膜片150b及第二功能結構152b。
第一MEMS裝置146a及第二MEMS裝置146b是不同類型的MEMS裝置。例如，在一些實施例中，第二功能材料層是與第一功能材料層不同的材料。因此，因第一功能結構152a與第二功能結構152b的化學組成的差異，第一MEMS裝置146a及第二MEMS裝置146b形成有不同的配置。因此，第一MEMS裝置146a及第二MEMS裝置146b可為不同類型的MEMS裝置(例如，IR檢測感測器及PMUT)。由於第一MEMS裝置146a及第二MEMS裝置146b是不同類型的MEMS裝置，因此可降低製造成本，可減小封裝尺寸，可降低功率消耗等。應瞭解，不同類型的MEMS裝置之間的配置的差異並非僅限於功能結構的化學組成的差異，而是在不同類型的MEMS裝置之間可存在其他類型的差異，例如可移動膜片的摻雜濃度的差異、功能結構的存在與否等。
如圖22所示，在第一鈍化層222及功能結構152之上形成第二鈍化層224。在一些實施例中，用於形成第二鈍化層224的製程包括在第一鈍化層222及功能結構152之上沉積第二鈍化層224。可例如透過CVD、PVD、ALD、其他沉積製程或前述各項的組合來沉積第二鈍化層224。在一些實施例中，第二鈍化層224可被形成為共形層。在再一些實施例中，第二鈍化層224可被形成為厚度在約0.05微米與約2微米之間。
圖22中還示出，在一些實施例中，可移除設置在第五 導通孔140a之上的第一鈍化層222的一部分及設置在第五導通孔140a之上的第二鈍化層224的一部分。在一些實施例中，用於移除設置在第五導通孔140a之上的第一鈍化層222的部分及設置在第五導通孔140a之上的第二鈍化層224的部分的製程包括在第二鈍化層224之上形成第十四經圖案化罩幕層。
此後，執行第十四蝕刻製程以移除第二鈍化層224的未遮蔽部分及第一鈍化層222的未遮蔽部分，從而移除設置在第五導通孔140a之上的第一鈍化層222的部分及設置在第五導通孔140a之上的第二鈍化層224的部分。第十四蝕刻製程可為乾蝕刻製程、RIE製程、濕蝕刻製程、其他蝕刻製程或前述各項的組合。隨後，可剝除第十四經圖案化罩幕層。在一些實施例中，在形成第二鈍化層224之後，半導體裝置100的形成完成。
圖23示出用於形成包括不同類型的微機電系統(MEMS)裝置的半導體裝置的方法的一些實施例的流程圖。雖然圖23所示流程圖2300在本文被示出及闡述為一系列動作或事件，然而應瞭解，此類動作或事件的所示次序不應被解釋為具有限制意義。例如，一些動作可以不同的次序發生及/或與除了本文所示及/或所述的那些動作或事件之外的其他動作或事件可同時發生。此外，可能不需要所有所示的動作來實作本文說明的一個或多個方面或實施例，且可在一個或多個單獨的動作及/或階段中施行本文所繪示的動作中的一者或多者。
在動作2302處，在積體電路(IC)結構之上形成介電 結構，其中所述IC結構包括設置在半導體基底之上的內連結構。圖11示出與動作2302對應的一些實施例的剖視圖。
在動作2304處，在半導體基底之上及在介電結構中形成多個空腔開口。圖12至圖13示出與動作2304對應的一些實施例的一系列剖視圖。
在動作2306處，將微機電系統(MEMS)基底接合到介電結構，其中將MEMS基底接合到介電結構會覆蓋空腔開口，從而在半導體基底之上形成多個空腔。圖14至圖15示出與動作2306對應的一些實施例的一系列剖視圖。
在動作2308處，在MEMS基底之上形成多個導通孔及多個導電觸點，其中導通孔垂直延伸穿過MEMS基底及介電結構，使得導通孔電耦合到內連結構。圖16至圖18示出與動作2308對應的一些實施例的一系列剖視圖。
在動作2310處，在半導體基底之上形成第一MEMS裝置，其中形成第一MEMS裝置包括在MEMS基底之上及在所述多個空腔中的第一空腔之上形成第一功能結構。圖19至圖21示出與動作2310對應的一些實施例的一系列剖視圖。
在動作2312處，在半導體基底之上形成與第一MEMS裝置橫向間隔開的第二MEMS裝置，其中形成第二MEMS裝置包括在MEMS基底之上及在所述多個空腔中的第二空腔之上形成第二功能結構，且其中第二MEMS裝置是與第一MEMS裝置不同類型的MEMS裝置。圖19至圖21示出與動作2312對應的一些實施 例的一系列剖視圖。
在動作2314處，在MEMS基底、第一功能結構、第二功能結構、導通孔及導電觸點之上形成鈍化層。圖22示出與動作2314對應的一些實施例的剖視圖。
在一些實施例中，本公開提供一種半導體裝置。所述半導體裝置包括設置在半導體基底之上的內連結構。第一介電結構設置在所述內連結構之上。第一空腔設置在所述第一介電結構中。第二空腔設置在所述第一介電結構中並與所述第一空腔橫向間隔開。微機電系統(MEMS)基底設置在所述第一介電結構之上，其中所述MEMS基底包括上覆在所述第一空腔上的第一可移動膜片及上覆在所述第二空腔上的第二可移動膜片。第一功能結構上覆在所述第一可移動膜片及所述第一空腔上，其中所述第一功能結構包含具有第一化學組成的第一材料。第二功能結構上覆在所述第二可移動膜片及所述第二空腔上，其中所述第二功能結構與所述第一功能結構橫向間隔開，且其中所述第二功能結構包含具有與所述第一化學組成不同的第二化學組成的第二材料。
在一些實施例中，在所述的半導體裝置中，其中所述第一功能結構被配置成回應於第一刺激而使所述第一可移動膜片偏轉；且所述第二功能結構被配置成回應於與所述第一刺激不同的第二刺激而使所述第二可移動膜片偏轉。在一些實施例中，在所述的半導體裝置中，其中所述第一功能結構回應於所述第一刺激而使所述第一可移動膜片偏轉第一距離；且所述第二功能結構不 回應於所述第一刺激而不使所述第二可移動膜片偏轉，或者回應於所述第一刺激而使所述第二可移動膜片偏轉比所述第一距離小的第二距離。在一些實施例中，在所述的半導體裝置中，其中所述第一功能結構的最底部表面與所述第二功能結構的最底部表面實質上共面。在一些實施例中，在所述的半導體裝置中，其中所述第一功能結構具有第一厚度；且所述第二功能結構具有與所述第一厚度不同的第二厚度。在一些實施例中，在所述的半導體裝置中，其中所述第一功能結構具有第一厚度；且所述第二功能結構具有與所述第一厚度實質上相同的第二厚度。在一些實施例中，所述的半導體裝置還包括第二介電結構，設置在所述第一介電結構與所述半導體基底之間；第一電極，設置在所述第二介電結構中並電耦合到所述內連結構，其中所述第一空腔上覆在所述第一電極上，且其中所述第一電極輸出與所述第一可移動膜片與所述第一電極間隔開的距離對應的第一電訊號；以及第二電極，設置在所述第二介電結構中並電耦合到所述內連結構，其中所述第二空腔上覆在所述第二電極上，且其中所述第二電極輸出與所述第二可移動膜片與所述第二電極間隔開的距離對應的第二電訊號。在一些實施例中，所述的半導體裝置還包括流體連通通道，設置在所述第一介電結構中，其中所述流體連通通道在所述第一空腔與所述第二空腔之間橫向延伸，使得所述第一空腔及所述第二空腔流體連通。在一些實施例中，在所述的半導體裝置中，其中所述第一材料是紅外線輻射敏感材料；且所述第二材料不是紅 外線輻射敏感材料。在一些實施例中，在所述的半導體裝置中，其中所述第一材料是壓電材料；且所述第二材料不是壓電材料。在一些實施例中，在所述的半導體裝置中，其中所述第一材料是生物敏感材料；且所述第二材料不是生物敏感材料。在一些實施例中，在所述的半導體裝置中，其中所述第一材料是聚合物；且所述第二材料不是聚合物。
在一些實施例中，本公開提供一種半導體裝置。所述半導體裝置包括設置在半導體基底之上的內連結構。介電結構設置在所述內連結構之上。第一空腔設置在所述介電結構中。第二空腔設置在所述介電結構中並與所述第一空腔橫向間隔開。微機電系統(MEMS)基底設置在所述介電結構之上，其中所述MEMS基底包括上覆在所述第一空腔上的第一可移動膜片及上覆在所述第二空腔上的第二可移動膜片。感測結構上覆在所述第一可移動膜片及所述第一空腔上，其中所述感測結構的物理性質回應於外部刺激而改變。鈍化層設置在所述MEMS基底之上，其中所述感測結構將所述鈍化層的第一底表面與所述第一可移動膜片的上表面垂直分隔開，且其中所述鈍化層的第二底表面上覆在所述第二可移動膜片上並垂直設置在所述第一底表面與所述第一可移動膜片的所述上表面之間。
在一些實施例中，在所述的半導體裝置中，其中所述鈍化層直接接觸所述感測結構的上表面及所述第二可移動膜片的上表面。在一些實施例中，在所述的半導體裝置中，其中所述感測 結構具有第一化學組成；且所述鈍化層具有與所述感測結構不同的第二化學組成。在一些實施例中，所述的半導體裝置還包括流體連通通道，設置在所述介電結構中，其中所述流體連通通道在所述第一空腔與所述第二空腔之間橫向延伸，使得所述第一空腔及所述第二空腔流體連通。在一些實施例中，所述的半導體裝置還包括通氣孔，設置在所述微機電系統基底中，其中所述通氣孔從所述流體連通通道垂直延伸穿過所述微機電系統基底的最上表面；以及插塞，設置在所述微機電系統基底之上並覆蓋所述通氣孔，其中所述鈍化層是覆蓋所述感測結構及所述插塞的連續層。
在一些實施例中，本公開提供一種用於形成半導體裝置的方法。所述方法包括：接收積體電路(IC)結構，其中所述IC結構包括設置在所述IC結構的半導體基底之上的內連結構。在所述內連結構之上形成介電結構。在所述介電結構中形成第一開口。在所述介電結構中形成與所述第一開口橫向間隔開的第二開口。將微機電系統(MEMS)基底接合到所述介電結構，其中將所述MEMS基底接合到所述介電結構會覆蓋所述第一開口及所述第二開口，從而分別形成第一空腔及第二空腔。在所述MEMS基底之上形成上覆在所述第一空腔上的第一功能結構。在所述MEMS基底之上形成上覆在所述第二空腔上的第二功能結構，其中所述第二功能結構具有與所述第一功能結構不同的化學組成。
在一些實施例中，在所述的形成半導體裝置的方法，其中所述第二功能結構形成有與所述第一功能結構的最底部表面實 質上共面的最底部表面。在一些實施例中，所述的形成半導體裝置的方法還包括在將所述微機電系統基底接合到所述介電結構之前，在所述介電結構中形成從所述第一開口橫向延伸到所述第二開口的流體連通通道開口。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各個態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、代替及變更。
2300:流程圖
2302、2304、2306、2308、2310、2312、2314:動作

Claims (10)

  1. 一種半導體裝置，包括：內連結構，設置在半導體基底之上；第一介電結構，設置在所述內連結構之上；第一空腔，設置在所述第一介電結構中；第二空腔，設置在所述第一介電結構中並與所述第一空腔橫向間隔開；微機電系統基底，設置在所述第一介電結構之上，其中所述微機電系統基底包括上覆在所述第一空腔上的第一可移動膜片及上覆在所述第二空腔上的第二可移動膜片；第一功能結構，上覆在所述第一可移動膜片及所述第一空腔上，其中所述第一功能結構包含具有第一化學組成的第一材料；以及第二功能結構，上覆在所述第二可移動膜片及所述第二空腔上，其中所述第二功能結構與所述第一功能結構橫向間隔開，且其中所述第二功能結構包含具有與所述第一化學組成不同的第二化學組成的第二材料。
  2. 如請求項1所述的半導體裝置，其中：所述第一功能結構被配置成回應於第一刺激而使所述第一可移動膜片偏轉；且所述第二功能結構被配置成回應於與所述第一刺激不同的第二刺激而使所述第二可移動膜片偏轉。
  3. 如請求項2所述的半導體裝置，其中：所述第一功能結構回應於所述第一刺激而使所述第一可移動膜片偏轉第一距離；且所述第二功能結構不回應於所述第一刺激而不使所述第二可移動膜片偏轉，或者回應於所述第一刺激而使所述第二可移動膜片偏轉比所述第一距離小的第二距離。
  4. 如請求項1所述的半導體裝置，其中：所述第一功能結構的最底部表面與所述第二功能結構的最底部表面實質上共面。
  5. 如請求項4所述的半導體裝置，其中：所述第一功能結構具有第一厚度；且所述第二功能結構具有與所述第一厚度不同的第二厚度。
  6. 如請求項4所述的半導體裝置，其中：所述第一功能結構具有第一厚度；且所述第二功能結構具有與所述第一厚度實質上相同的第二厚度。
  7. 一種半導體裝置，包括：內連結構，設置在半導體基底之上；介電結構，設置在所述內連結構之上；第一空腔，設置在所述介電結構中；第二空腔，設置在所述介電結構中並與所述第一空腔橫向間隔開； 微機電系統基底，設置在所述介電結構之上，其中所述微機電系統基底包括上覆在所述第一空腔上的第一可移動膜片及上覆在所述第二空腔上的第二可移動膜片；感測結構，上覆在所述第一可移動膜片及所述第一空腔上，其中所述感測結構的物理性質回應於外部刺激而改變；以及鈍化層，設置在所述微機電系統基底之上，其中所述感測結構將所述鈍化層的第一底表面與所述第一可移動膜片的上表面垂直分隔開，且其中所述鈍化層的第二底表面上覆在所述第二可移動膜片上並垂直設置在所述第一底表面與所述第一可移動膜片的所述上表面之間。
  8. 如請求項7所述的半導體裝置，更包括：流體連通通道，設置在所述介電結構中，其中所述流體連通通道在所述第一空腔與所述第二空腔之間橫向延伸，使得所述第一空腔及所述第二空腔流體連通。
  9. 如請求項8所述的半導體裝置，更包括：通氣孔，設置在所述微機電系統基底中，其中所述通氣孔從所述流體連通通道垂直延伸穿過所述微機電系統基底的最上表面；以及插塞，設置在所述微機電系統基底之上並覆蓋所述通氣孔，其中所述鈍化層是覆蓋所述感測結構及所述插塞的連續層。
  10. 一種形成半導體裝置的方法，所述方法包括：接收積體電路結構，其中所述積體電路結構包括設置在所述 積體電路結構的半導體基底之上的內連結構；在所述內連結構之上形成介電結構；在所述介電結構中形成第一開口；在所述介電結構中形成與所述第一開口橫向間隔開的第二開口；將微機電系統基底接合到所述介電結構，其中將所述微機電系統基底接合到所述介電結構會覆蓋所述第一開口及所述第二開口，從而分別形成第一空腔及第二空腔；在所述微機電系統基底之上形成上覆在所述第一空腔上的第一功能結構；以及在所述微機電系統基底之上形成上覆在所述第二空腔上的第二功能結構，其中所述第二功能結構具有與所述第一功能結構不同的化學組成。
TW109128716A 2019-08-26 2020-08-24 半導體裝置與其形成方式 TWI770589B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962891489P 2019-08-26 2019-08-26
US62/891,489 2019-08-26
US16/907,607 2020-06-22
US16/907,607 US11851323B2 (en) 2019-08-26 2020-06-22 Semiconductor device comprising different types of microelectromechanical systems devices

Publications (2)

Publication Number Publication Date
TW202122338A TW202122338A (zh) 2021-06-16
TWI770589B true TWI770589B (zh) 2022-07-11

Family

ID=74680885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128716A TWI770589B (zh) 2019-08-26 2020-08-24 半導體裝置與其形成方式

Country Status (3)

Country Link
US (1) US11851323B2 (zh)
CN (1) CN112429697A (zh)
TW (1) TWI770589B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11588095B2 (en) * 2018-09-28 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Piezoelectric biosensor and related method of formation
US20230015144A1 (en) * 2021-07-15 2023-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectromechanical systems device having improved signal distortion
DE102022211375A1 (de) 2022-10-26 2024-05-02 Robert Bosch Gesellschaft mit beschränkter Haftung Sensoranordnung zur Messung einer Wasserstoffkonzentration

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377787C (zh) * 2002-10-31 2008-04-02 惠普开发有限公司 使用薄膜层引导流体的微流体系统
TW201333527A (zh) * 2011-11-04 2013-08-16 Qualcomm Mems Technologies Inc 沿多個導電線之側壁間隔物
TWI421512B (zh) * 2004-08-27 2014-01-01 Qualcomm Mems Technologies Inc 用於感應一干涉式調變器的觸發及釋放電壓之系統及方法
TW201442939A (zh) * 2013-02-05 2014-11-16 Bosch Gmbh Robert 具有膜構造的微機械構件
CN104662399A (zh) * 2012-09-25 2015-05-27 国立大学法人东京大学 具备内腔的设备部件以及具备内腔的设备部件的制造方法
US20190043920A1 (en) * 2017-08-07 2019-02-07 Invensense, Inc. An ultrasonic sensing device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7677107B2 (en) * 2007-07-03 2010-03-16 Endotronix, Inc. Wireless pressure sensor and method for fabricating wireless pressure sensor for integration with an implantable device
US9365416B2 (en) 2011-08-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for motion sensor
US8716852B2 (en) 2012-02-17 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same
DE102014200507A1 (de) * 2014-01-14 2015-07-16 Robert Bosch Gmbh Mikromechanische Drucksensorvorrichtung und entsprechendes Herstellungsverfahren
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US9567204B2 (en) 2014-08-29 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectrochemical systems (MEMS) device having a seal layer arranged over or lining a hole in fluid communication with a cavity of the MEMS device
US9845236B2 (en) 2015-03-12 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Monolithic MEMS platform for integrated pressure, temperature, and gas sensor
US10186468B2 (en) 2016-03-31 2019-01-22 Infineon Technologies Ag System and method for a transducer in an eWLB package
US9955325B2 (en) 2016-05-06 2018-04-24 Qualcomm Incorporated Personal medical device interference mitigation
US10441975B2 (en) 2016-05-10 2019-10-15 Invensense, Inc. Supplemental sensor modes and systems for ultrasonic transducers
DE102018209483A1 (de) * 2018-06-14 2019-12-19 Robert Bosch Gmbh Verfahren zur Herstellung eines Systems, umfassend ein erstes mikroelektromechanisches Element und ein zweites mikroelektromechanisches Element; System

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377787C (zh) * 2002-10-31 2008-04-02 惠普开发有限公司 使用薄膜层引导流体的微流体系统
TWI421512B (zh) * 2004-08-27 2014-01-01 Qualcomm Mems Technologies Inc 用於感應一干涉式調變器的觸發及釋放電壓之系統及方法
TW201333527A (zh) * 2011-11-04 2013-08-16 Qualcomm Mems Technologies Inc 沿多個導電線之側壁間隔物
CN104662399A (zh) * 2012-09-25 2015-05-27 国立大学法人东京大学 具备内腔的设备部件以及具备内腔的设备部件的制造方法
TW201442939A (zh) * 2013-02-05 2014-11-16 Bosch Gmbh Robert 具有膜構造的微機械構件
US20190043920A1 (en) * 2017-08-07 2019-02-07 Invensense, Inc. An ultrasonic sensing device

Also Published As

Publication number Publication date
US11851323B2 (en) 2023-12-26
US20210061647A1 (en) 2021-03-04
TW202122338A (zh) 2021-06-16
CN112429697A (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
TWI770589B (zh) 半導體裝置與其形成方式
US11491510B2 (en) Semiconductor device having microelectromechanical systems devices with improved cavity pressure uniformity
US7248131B2 (en) Monolithic vertical integration of an acoustic resonator and electronic circuitry
US10532925B2 (en) Heater design for MEMS chamber pressure control
TWI664755B (zh) 使用熔合結合工序在ｃｍｏｓ基板上整合ａｉｎ超音波傳感器
CN111151431B (zh) 压电微机械超声换能器及其制造方法
US9567206B2 (en) Structures and formation methods of micro-electro mechanical system device
US20090127590A1 (en) Micro electro mechanical device, method for manufacturing the same, semiconductor device, and method for manufacturing the same
US10829364B2 (en) MEMS transducer and method for manufacturing the same
US20230373780A1 (en) Piezoelectric anti-stiction structure for microelectromechanical systems
US20230382712A1 (en) Microelectromechanical systems device having a mechanically robust anti-stiction/outgassing structure
US20230406695A1 (en) Semiconductor device comprising different types of microelectromechanical systems devices
TWI747449B (zh) 半導體裝置及其形成方法
TWI837851B (zh) 積體晶片結構及用於形成其之方法
US20230302494A1 (en) Hybrid ultrasonic transducer system
CN220149225U (zh) 集成芯片
CN116553469A (zh) 混合超声换能器系统