TWI768300B - 發光元件 - Google Patents

Abstract

一種發光元件，包含基板、半導體疊層位於基板上且具有上表面、覆蓋結構位於半導體疊層上以及第一電極結構位於半導體疊層上。半導體疊層包含第一半導體層、第二半導體層、主動層位於第一半導體層及第二半導體層之間、以及凹陷區。凹陷區包含側面及底面。覆蓋結構包含第一部份覆蓋半導體疊層的部分上表面上，以及第二部份形成於凹陷區中並覆蓋其側面及底面。第一電極結構與第一半導體層電連接，其可包含延伸電極具有尾端或第一電極襯墊具有轉角。凹陷區只位於延伸電極的尾端下方、或位於第一電極襯墊的轉角下方。

Description

發光元件

本揭露係關於半導體元件，特別是關於一種發光元件。

諸如發光二極體(Light-Emitting Diode,LED)、雷射二極體(Laser Diode,LD)等發光元件現今已廣泛應用於照明系統，例如家用電燈、顯示器和手機的背光模組等。由於發光元件在使用或製程過程中可能會遭遇電流或電壓超元件規範限值的過度電性應力(Electrical Overstress,EOS)的問題，因此如何避免發光元件的結構與性能受到過度電性應力的不良影響，例如靜電放電(Electro Static Discharge,ESD)，屬於本領域之技藝者研究的課題之一。

本發明之一目的為提供一發光元件以提高發光元件之結構的可靠性。

本發明之一目的為提供一發光元件以降低發光元件受到靜電放電的影響而使元件失效的機率。

為達成上述至少一目的，根據本發明之一實施例中，提供一種發光元件，包含一基板；一半導體疊層，位於基板上，具有一上表面，其中半導 體疊層包含一第一半導體層、一第二半導體層、一主動層位於第一半導體層及第二半導體層之間以及一凹陷區，且凹陷區包含一側面及一底面；一覆蓋結構，位於半導體疊層上，包含一第一部份及一第二部份，其中第一部份覆蓋半導體疊層的部分上表面上，且第二部份形成於凹陷區中並覆蓋其側面及底面；以及一第一電極結構，位於半導體疊層上方，與第二半導體層電連接，其中第一電極結構包含一第一接觸電極及一延伸電極，且延伸電極包含一延伸部及一尾端；其中凹陷區只位於延伸電極的尾端的下方。

為達成上述至少一目的，根據本發明之一實施例中，提供一種發光元件，包含一基板；一半導體疊層，位於基板上，具有一上表面及一側表面，其中半導體疊層包含一第一半導體層、一第二半導體層、一主動層位於第一半導體層及第二半導體層之間以及一凹陷區暴露出該第一半導體層的一部分表面，凹陷區包含一側面及一底面，該底面由該第一半導體層的該部分表面構成；一覆蓋結構，位於半導體疊層上，包含一第一部份及一第二部份，其中第一部份形成於半導體疊層的部分上表面上，及第二部份形成於凹陷區中並覆蓋側面及底面；以及一第一電極結構，位於半導體疊層上方，與第二半導體層電連接，其中第一電極結構包含一第一電極襯墊，第一電極襯墊包含一側邊及一轉角連接該側邊；其中該第一電極襯墊的該轉角位於該凹陷區的該底面上。

1、2、3、4:發光元件

10、20、30、40:基板

10a、40a:上表面

11、21、31、41:半導體疊層

11a、41a:上表面

111、411:第一半導體層

112、412:第二半導體層

113、413:主動層

114、214、314、414:凹陷區

114a、214a、414a:側面

114b、214b、414b:底面

114c、214c、414c:開口

12、22、32、42:覆蓋結構

12a、22a、42a:第一部份

12b、22b、42b:第二部分

12c、22c:輪廓

13、23、33、43:透明導電層

14、24、34、44:第一電極結構

140、340:第一接觸電極

15、25、35、45:第二電極結構

150、250:第二接觸電極

151、251、351:延伸電極

151a、251a、351a:延伸部

151b、251b、351b:尾端

16、26、36:保護層

16a:第一開孔

16b:第二開孔

41b:側表面

42a:第一開孔

42b:第二開孔

440:第一電極襯墊

450:第二電極襯墊

451:轉角

5:顯示器

50:顯示基板

501:顯示區

502:非顯示區

SL:掃描線驅動電路

51:電路層

6:發光元件封裝體

61:電極

63:電極

7:顯示器背光單元

70:底殼

71:光源模組

710:電路載板

711:光源

72:光學膜

DL:資料線驅動電路

PX:畫素單元

PX_A:第一子畫素

PX_B:第二子畫素

PX_C:第三子畫素

SL:掃描線驅動電路

E、E1、E2、E3:延伸寬度

W:寬度

D:最大距離

第1圖為根據本揭露的第一實施例的發光元件的俯視圖。

第2圖為第1圖沿線段A1-A1’橫剖面示意圖。

第3圖為第1圖沿線段B1-B1’橫剖面示意圖。

第4圖為第1圖沿線段C1-C1’橫剖面示意圖。

第5圖為根據本揭露的第二實施例的發光元件的俯視圖。

第6圖為第5圖沿線段B2-B2’橫剖面示意圖。

第7圖為第5圖的局部放大俯視圖。

第8圖為根據本揭露的第三實施例的發光元件的俯視圖。

第9圖為第8圖的局部放大俯視圖

第10圖為根據本揭露的第四實施例的發光元件的俯視圖。

第11圖為第10圖沿線段A3-A3’橫剖面示意圖。

第12圖為第10圖沿線段B3-B3’橫剖面示意圖。

第13圖為第10圖沿線段C3-C3’橫剖面示意圖。

第14圖為根據本揭露之具體實驗例的發光元件以及比較例的發光元件的俯視圖。

第15A圖為根據本揭露之一實施例之顯示器5的俯視示意圖。

第15B圖為第15A圖中一個畫素單元PX的截面圖。

第16圖為根據本揭露之一實施例之顯示器背光單元7的截面圖。

為了使本揭露之敘述更加詳盡與完備，請參照下列實施例之描述並配合相關圖示。惟，以下所示之實施例係用於例示本揭露之發光元件，並非將本揭露限定於以下之實施例。又，本說明書記載於實施例中的構成零件之尺寸、材質、形狀、相對配置等在沒有限定之記載下，本揭露之範圍並非限定於此，而僅是單純之說明而已。且各圖示所示構件之大小或位置關係等，會由於 為了明確說明有加以誇大之情形。於以下之描述中，為了適切省略詳細說明，對於同一或同性質之構件用同一名稱、符號顯示。

第1圖為根據本揭露之發光元件1之第一實施例的俯視圖，第2、3和4圖分別為第1圖中沿線段A1-A1’、B1-B1’和C1-C1’段的橫剖面示意圖。

請參照第1圖至第4圖，發光元件1包含一基板10、一半導體疊層11、一覆蓋結構12、一第一電極結構14、一第二電極結構15、以及一保護層16。半導體疊層11位於基板10上方，覆蓋結構12位於半導體疊層11與第二電極結構15之間。第一電極結構14與第二電極結構15分離地位於半導體疊層11上方。保護層16位於半導體疊層11上，且覆蓋第一電極結構14的至少一部份及/或第二電極結構15的至少一部份。

在一些實施例中，基板10可包含一上表面10a。半導體疊層11形成於基板10的上表面10a。半導體疊層11包含一第一半導體層111、一第二半導體層112以及位於第一半導體層111及第二半導體層112之間的一主動層113。具體來說，半導體疊層11自基板10朝上依序包含第一半導體層111、主動層113以及第二半導體層112。

請再參照第1圖及第3圖，在一些實施例中，半導體疊層11包含一凹陷區114，且主動層113的一側表面露出於凹陷區114。例如，如第4圖所示，凹陷區114具有一側面114a及一底面114b，凹陷區114的側面114a至少露出第二半導體層112的一側表面以及主動層113的一側表面，而凹陷區114的底面114b露出第一半導體層111的一表面。具體來說，凹陷區114藉由至少移除部分的第二半導體層112及主動層113所形成。凹陷區114的側面114a為由至少第二半導體層112的側表面及主動層113的側表面所形成的連續表面所構成，凹陷區114的底面 114b為由該第一半導體層111的一表面所構成。在一些實施例中，凹陷區114的側面114a亦可露出第一半導體層111的一側面、主動層113的一側面以及第二半導體層112的一側表面，亦即，側面114a可為由第一半導體層111的側表面、主動層113的側表面以及第二半導體層112的側表面所形成的連續表面所構成。

在一些實施例中，凹陷區114自半導體疊層11的上表面11a向下延伸，於上表面11a形成由凹陷區114構成的一開口114c，朝向第二電極結構15。在一些實施例中，由俯視觀之，凹陷區114的開口114c的形狀可為一圓形、一多角形或一多邊形。例如，如第1圖所示，由俯視觀之，凹陷區114的開口114c的形狀為一圓形。

在一些實施例中，如第3圖所示，覆蓋結構12位於半導體疊層11及凹陷區114上方。覆蓋結構12包含一第一部份12a、一第二部份12b及由其邊緣形成的一輪廓12c。第一部份12a沿著凹陷區114的開口114c周緣覆蓋半導體疊層11的部分上表面11a。第二部份12b覆蓋凹陷區114的側面114a及底面114b。輪廓12c位於凹陷區114的開口114c周緣的外側，因此由俯視觀之，覆蓋結構12的投影面積大於凹陷區114的投影面積。在一些實施例中，覆蓋結構12的第一部分12a自開口114c周緣向外延伸，具有一延伸寬度E。延伸寬度E為由凹陷區114的開口114c周緣至覆蓋結構12的輪廓12c的距離，且延伸寬度E可為一定值或一平均值。在一些實施例中，延伸寬度E約為1μm以上。

在一些實施例中，第一電極結構14包含一第一接觸電極140。第一接觸電極140電性連接第一半導體層111。在一些實施例中，第一電極結構14更包含一延伸電極(圖未示)電性連接第一半導體層111。第二電極結構15具有一第二接觸電極150及一延伸電極151。第二接觸電極150位於第二半導體層112 上，電性連接第二半導體層112上。延伸電極151包含一延伸部151a及一尾端151b。延伸部151a的一端連接於第二接觸電極150，且位於覆蓋結構12的第一部份12a上方。尾端151b位於延伸部151a之相對於第二接觸電極150的另一端，且位於凹陷區114上方。例如，延伸電極151延伸進入凹陷區114內，延伸電極151的尾端151b對應地設置在凹陷區114的底面114b上方，且覆蓋結構12的第二部分12b位於尾端151b及底面114b之間。此外，覆蓋結構12的輪廓12c位於延伸電極151的尾端151b周緣的外側。

在一些實施例中，發光元件1還可包含一透明導電層13位於半導體疊層11上。覆蓋結構12的第二部分12b可完全被透明導電層13覆蓋，延伸電極151的尾端151b形成於透明導電層13上。或者，如第3圖所示，透明導電層13在凹陷區114具有一開口露出部份覆蓋結構12的第二部份12b，使得覆蓋結構12的第二部分12b透過透明導電層的開口與延伸電極151的尾端151b直接相接。在一些實施例中，第一電極結構14以及第二電極結構15還分別包含位於第一接觸電極140上的第一電極襯墊(圖未示)以及位於第二接觸電極150上的第二電極襯墊(圖未示)。發光元件藉由第一電極襯墊及第二電極襯墊與外界，例如電流供應源電性連結。

在一些實施例中，保護層16覆蓋半導體疊層11、透明導電層13、第一電極結構14以及第二電極結構15。保護層16包含一第一開孔16a以露出第一接觸電極140，以及一第二開孔16b以露出第二接觸電極150。在一些實施例中，自發光元件1之上視圖觀之，如第1圖所示，第一開孔16a位於第一接觸電極140上，且第二開孔16b位於第二接觸電極150上。

第5圖顯示依據本揭露之第二實施例之發光元件2的俯視圖，第6圖為第5圖中沿線段B2-B2’的橫剖面示意圖，第7圖為第5圖的局部放大俯視圖。

請參閱第5至7圖，發光元件2的基板20、半導體疊層21、透明導電層23、第一電極結構24、第二電極結構25以及保護層26的結構及部件與前述實施例之發光元件1相同，因此不再贅述。

在一些實施例中，發光元件2的覆蓋結構22位於半導體疊層21及凹陷區214上方。覆蓋結構22包含第一部份22a位於第二接觸電極250及延伸電極251的延伸部251a下方、以及第二部份22b位於延伸電極251的尾端251b的下方。具體來說，覆蓋結構22的第一部分22a自第二部份22b對應第二接觸電極250及延伸電極251的形狀，在半導體疊層21上延伸，而覆蓋在半導體疊層21的部分上表面21a。在一些實施例中，覆蓋結構22的輪廓22c位於第二接觸電極250及延伸電極251周緣的外側。因此由俯視觀之，覆蓋結構22的輪廓大於第二接觸電極250及延伸電極251的輪廓，亦即，覆蓋結構22的面積大於第二接觸電極250及延伸電極251的面積。

在一些實施例中，如第6及7圖所示，覆蓋結構22的第一部分22a具有一延伸寬度。在一些實施例中，當自覆蓋結構22的輪廓22c至凹陷區214的開口214c周緣的距離為延伸寬度E1，自覆蓋結構22的輪廓22c至延伸電極251的延伸部251a邊緣的距離為延伸寬度E2，以及自覆蓋結構22的輪廓22c至第二接觸電極250邊緣的距離為延伸寬度E3。在一些實施例中，E1、E2及E3彼此相同。在一些實施例中，延伸寬度E1、E2及E3約為1μm以上。

第8圖為根據本揭露之第三實施例之發光元件3的俯視圖。第9圖為第8圖的局部放大俯視圖。

請參閱圖8及圖9，在一些實施例中，發光元件3的基板30、半導體疊層31、覆蓋結構32、透明導電層33、第一電極結構34以及保護層36的結構及部件與前述實施例之發光元件2相同，因此不再贅述。

在一些實施例中，發光元件3的第二電極結構35包含一延伸電極351具有一延伸部351a以及一尾端351b。延伸部351a的二相對側邊之間具有一寬度W，尾端351b邊緣的任意二點之間具有一最大距離D，寬度W小於最大距離D，。在一些實施例中，自俯視觀之，尾端351b呈現一幾何圖案或不規則圖案。在一些實施例中，自俯視觀之，大致呈現一圓形形狀，且具有一直徑。在一些實施例中，延伸部351a的寬度W小於尾端351b的直徑。延伸電極351具有一較大面積的的尾端351b可有助於分散聚集於尾端351b的靜電電荷。

第10圖為根據本揭露之第四實施例之發光元件4的俯視圖。第11、12和13圖分別為第10圖中沿線段A3-A3’、B3-B3’和C3-C3’橫剖面示意圖。

請參照第10圖至第13圖，發光元件4包含一基板40、一半導體疊層41、一覆蓋結構42、一透明導電層43、一第一電極結構44、以及一第二電極結構45。半導體疊層41位於基板40上方。覆蓋結構42位於半導體疊層41上。透明導電層43位於半導體疊層41與覆蓋結構42之間。第一電極結構44與第二電極結構45分離地位於半導體疊層41及覆蓋結構42上方，並分別與第一半導體層411以及第二半導體層412電連接。

在一些實施例中，基板40包含一上表面40a。半導體疊層41位於基板40的上表面40a上。半導體疊層41包含一第一半導體層411、一第二半導體層412以及位於第一半導體層411及第二半導體層412之間的一主動層413。具體 來說，半導體疊層41自基板40朝上依序包含一第一半導體層411、一主動層413和一第二半導體層412。

請再參照第10圖及第12圖，在一些實施例中，半導體疊層41包含一凹陷區414暴露出第一半導體層411的一部分表面。在一些實施例中，主動層413的一側表面亦露出於凹陷區414。例如，如第12圖所示，凹陷區414具有一側面414a及一底面414b。凹陷區414的側面414a至少露出第二半導體層412的一側表面以及主動層413的一側表面，而凹陷區414的底面414b露出第一半導體層411的一表面。具體來說，凹陷區414係藉由至少移除部分的第二半導體層412及主動層413所形成。凹陷區414的側面414a為由至少第二半導體層412的側表面及主動層413的側表面所形成的連續表面所構成，凹陷區414的底面414b為由第一半導體層411的表面所構成。此外，凹陷區414的側面414a亦可露出第一半導體層411的側表面、主動層413的側表面以及第二半導體層412的側表面，亦即，側面414a可為由第一半導體層411的側表面、主動層413的側表面以及第二半導體層412的側表面所形成的連續表面所構成。

在一些實施例中，凹陷區414自半導體疊層41的上表面41a向下延伸，於上表面41a形成由凹陷區414構成的一開口414c。在一些實施例中，開口414c包含封閉式開口或開放式開口。在一些實施例中，開口414c的周緣位於半導體疊層41的上表面41a上。此外，在一些實施例中，由俯視觀之，凹陷區414的開口414c為一開放式開口，朝向基板40的一側邊。開口414c的形狀可為一C形、一V形或一U形。例如，如第10圖所示，由俯視觀之，凹陷區414的開口414c的形狀為一U形。

在一些實施例中，覆蓋結構42位於半導體疊層41及凹陷區414上方。覆蓋結構42包含一第一部份42a、一第二部份42b、一第一開孔42c以及一第二開孔42d。覆蓋結構42的第一部份42a位於半導體疊層41上並覆蓋半導體疊層41的至少部分上表面41a。覆蓋結構42的第二部份42b覆蓋凹陷區414的側面414a及底面414b。

在一些實施例中，當發光元件4包含透明導電層43位於半導體疊層41上時，覆蓋結構42的第一部分42a覆蓋半導體疊層41的上表面41a以及透明導電層43。在一些實施例中，覆蓋結構42的第二部分42b覆蓋凹陷區414側面414a及底面414b，還可自底面414b朝向基板40側邊延伸而覆蓋半導體疊層41的側表面41b及基板40的上表面40a。

在一些實施例中，覆蓋結構42的第一開孔42c及第二開孔42d分別位於第一電極結構44以及第二電極結構45的下方，分別露出第一半導體層411、以及第二半導體層412及/或透明導電層43。

在一些實施例中，第一電極結構44包含一第一電極襯墊440藉由覆蓋結構42的第一開孔42c與第一半導體層411電連接，第二電極結構45包含第二電極襯墊450藉由覆蓋結構42的第二開孔42d與第二半導體層412電連接。覆蓋結構42的第一開孔42c位於第一電極襯墊440下方，且覆蓋結構42的第二開孔42d位於第二電極襯墊450下方。在一些實施例中，第一電極結構44包含一第一接觸電極(圖未示)位於第一半導體層411及第一電極襯墊440之間，第二電極結構45包含一第二接觸電極(圖未示)位於第二半導體層412及第二電極襯墊450之間。在一些實施例中，第一電極結構44包含一第一接觸電極(圖未示)位於覆蓋結構下方，經由第一開孔42c暴露出並與第一電極襯墊440相接，第二電極結 構45包含一第二接觸電極(圖未示)位於覆蓋結構下方，經由第二開口42d暴露出並與第二電極襯墊450相接。在一些實施例中，覆蓋結構42的第二部分42b位於第二電極襯墊45的轉角451以及凹陷區414的底面414b之間。

在一些實施例中，自俯視觀之，第二電極襯墊450包含至少一轉角451。第二電極襯墊450的轉角451位於凹陷區414的底面414b上。在一些實施例中，凹陷區414沿著第二電極襯墊450的側邊設置，延伸至第二電極襯墊450的轉角451的下方。在一些實施例中，第二電極襯墊450的側邊位於第二半導體層412上或位於凹陷區414之底面414b上。例如，第二電極襯墊450具有矩形形狀，並包含複數轉角451以及至少一側邊位於相鄰的兩轉角451之間。凹陷區414可沿著第二電極襯墊450的側邊設置而呈條狀。換句話說，由俯視觀之，因形成凹陷區414，第二電極襯墊450下方的第二半導體層412以及主動層413的面積會小於第二電極襯墊450以外的第二半導體層412以及主動層413的面積。在一些實施例中，凹陷區414沿著第二電極襯墊450的轉角451及側邊設置，使第二電極襯墊450的轉角451及側邊位於凹陷區414的底面414b上。在一些實施例中，第二電極襯墊450的轉角451為一圓角、直角、鈍角或銳角。

在一些實施例中，當第二電極襯墊450包含複數轉角451時，可以在複數轉角451下方分別形成多個凹陷區414。例如，半導體疊層41包含二個凹陷區414。此二個凹陷區414分別位於第二電極襯墊450面向第一電極結構44的二個轉角451的下方。藉由在轉角451的下方形成凹陷區414及覆蓋結構42以宣洩在電極結構的轉角的靜電電荷，也避免因靜電傷害到元件的半導體疊層。

根據本發明之任一實施例，基板為一成長基板，用以磊晶成長半導體疊層，包括用以磊晶成長磷化鋁鎵銦(AlGaInP)之砷化鎵(GaAs)晶圓，或用 以成長氮化鎵(GaN)、氮化銦鎵(InGaN)或氮化鋁鎵(AlGaN)之藍寶石(Al₂O₃)晶圓、氮化鎵(GaN)晶圓碳化矽(SiC)晶圓、或氮化鋁(AlN)晶圓。或者，基板為一支撐基板，原先用以磊晶成長半導體疊層的成長基板可以依據應用的需要而選擇性地移除，再將半導體疊層移轉至前述之支撐基板。支撐基板包括導電材料，例如矽(Si)、鋁(Al)、銅(Cu)、鎢(W)、鉬(Mo)、金(Au)、銀(Ag)，碳化矽(SiC)或上述材料之合金，或導熱材料，例如金剛石(diamond)、石墨(graphite)、或氮化鋁。

雖然圖未顯示，但是基板與半導體疊層相接的一面可以具有增加粗糙化的表面，粗糙化的表面可以為具有不規則形態的表面或具有規則形態的表面，例如具有多個凸出或凹陷於基板上表面之半球形狀的部件，具有多個凸出或凹陷於基板上表面之圓錐形狀的部件，或者具有多個凸出或凹陷於基板上表面之多邊錐形狀的部件。

根據本發明之任一實施例，半導體疊層諸如具有光電特性之發光(light-emitting)疊層等，可藉由有機金屬化學氣相沉積法(MOCVD)、分子束磊晶(MBE)、氫化物氣相沉積法(HVPE)、物理氣相沉積法(PVD)或離子電鍍方法形成於基板上，其中物理氣象沉積法包含濺鍍(Sputtering)或蒸鍍(Evaporation)法。

此外，半導體疊層還可包含一緩衝層(圖未示)位於第一半導體層和基板之間，用以釋放基板和半導體疊層之間因材料晶格不匹配而產生的應力，以減少差排及晶格缺陷，進而提升磊晶品質。緩衝層可為一單層或包含複數層的結構。在一些實施例中，可選用PVD氮化鋁(AlN)做為緩衝層，形成於半導體疊層及基板之間，用以改善半導體疊層的磊晶品質。在一實施例中，用以 形成PVD氮化鋁(AlN)的靶材係由氮化鋁所組成。在另一實施例中，係使用由鋁組成的靶材，於氮源的環境下與鋁靶材反應性地形成氮化鋁。

可藉由改變半導體疊層中一層或多層的物理及化學組成以調整發光元件發出光線的波長。半導體疊層之材料包含Ⅲ-V族半導體材料，例如Al_xIn_yGa_(1-x-y)N或Al_xIn_yGa_(1-x-y)P，其中x≧0，y≦1，且(x+y)≦1。當半導體疊層之材料為AlInGaP系列材料時，可發出波長介於610nm及650nm之間的紅光、或波長介於530nm及570nm之間的綠光。當半導體疊層之材料為InGaN系列材料時，可發出波長介於400nm及490nm之間的藍光。當半導體疊層之材料為AlGaN系列或AlInGaN系列材料時，可發出波長介於400nm及250nm之間的紫外光。

根據本發明之任一實施例，第一半導體層和第二半導體層可為包覆層(cladding layer)，兩者具有不同的導電型態、電性、極性，或依摻雜的元素以提供電子或電洞，例如第一半導體層為n型電性的半導體，第二半導體層為p型電性的半導體。主動層形成在第一半導體層和第二半導體層之間，電子與電洞於一電流驅動下在主動層複合，將電能轉換成光能，以發出一光線。主動層可為單異質結構(single heterostructure,SH)，雙異質結構(double heterostructure,DH)，雙側雙異質結構(double-side double heterostructure,DDH)，或是多層量子井結構(multi-quantum well,MQW)。主動層之材料可為中性、p型或n型電性的半導體。第一半導體層、第二半導體層、或主動層可為一單層或包含複數層的結構。

第一半導體層和第二半導體層可為包覆層(cladding layer)，兩者具有不同的導電型態、電性、極性，或依摻雜的元素以提供電子或電洞，例如第一半導體層為n型電性的半導體，第二半導體層為p型電性的半導體。主動層形 成在第一半導體層和第二半導體層之間，電子與電洞於一電流驅動下在主動層複合，將電能轉換成光能，以發出一光線。主動層可為單異質結構(single heterostructure,SH)，雙異質結構(double heterostructure,DH)，雙側雙異質結構(double-side double heterostructure,DDH)，或是多層量子井結構(multi-quantum well,MQW)。主動層之材料可為中性、p型或n型電性的半導體。第一半導體層可為一單層或包含複數層的結構，第二半導體層及/或主動層亦同。

根據本發明之任一實施例，透明導電層之材料包含對於主動層所發出的光線為透明的材料，例如金屬材料或透明導電氧化物。透明導電氧化物包含氧化銦錫(ITO)、氧化鎵鋅(GZO)、氧化鋁鋅(AZO)或氧化銦鋅(IZO)。

根據本發明之任一實施例，第一電極結構以及第二電極結構包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)等金屬或上述材料之合金。第一電極結構及/或第二電極結構可由單個層或是多個層所組成，諸如Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Cr/Ti/Al/Au層、Ti/Al/Ti/Au層、Cr/Al/Ti/Au層、Ni/Pt/Au層或Cr/Al/Cr/Ni/Au層。

根據本發明之任一實施例，覆蓋結構與保護層係由非導電材料所構成，包含有機材料、無機材料或介電材料。有機材料包含Su8、苯並環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)或氟碳聚合物(Fluorocarbon Polymer)。無機材料包含矽膠(Silicone)或玻璃(Glass)。介電材料包含氧化鋁(Al₂O₃)、氮化矽(SiN_x)、氧化矽(SiO_x)、氧化鈦(TiO_x)，或氟化鎂(MgF_x)。

覆蓋結構與保護層可包含不同折射率的兩種以上之材料交替堆疊以形成一分布式布拉格反射鏡(DBR)結構，選擇性地反射特定波長之光。例如，可通過層疊SiO₂/TiO₂或SiO₂/Nb₂O₅等層來形成高反射率的絕緣反射層。當發光元件所發射的光的波長為λ時，分布式布拉格反射鏡(DBR)結構的光學厚度可被設定為λ/4的整數倍。分布式布拉格反射鏡(DBR)結構的光學厚度在λ/4的整數倍的基礎上可具有±30%的偏差。

由於諸如延伸電極的尾端，或電極襯墊的轉角(特別是較接近另一電極襯墊的轉角)，均是在元件中容易累積靜電電荷的位置。過多累積的靜電電荷將導致元件失效。藉由在發光元件的半導體疊層形成上述凹陷區，再以覆蓋結構覆蓋在凹陷區上，可以在發光元件內部提供一種靜電放電(electrostatic discharge,ESD)的釋放路徑。當發光元件被施加逆偏壓、或其所處環境有靜電產生時，電流得以經由凹陷區所提供之路徑釋放，以避免過量的電流直接通過主動層而造成主動層不可逆的受損，進而維持發光元件的性能。

舉例來說，針對半導體疊層不具凹陷區的發光元件以及半導體疊層具有不同大小凹陷區範圍搭配第二電極結構的尾端不同的面積(最大距離D)的發光元件，使用一般標準規範的人體放電模式(human body mode,HBM)靜電放電測試法(諸如美國軍規標準方法MIL-STD-883、固態技術協會規範標準方法ESDA-JEDEC JS-001、汽車電子協會規範標準方法AEC-Q100-002)作為測試方法進行實驗。分別為半導體疊層不具凹陷區且尾端面積沒有放大的發光元件CE1，以及半導體疊層具有不同大小凹陷區範圍搭配第二電極結構的尾端不同的面積的發光元件EX1、EX2、EX3、EX4，如第13圖所示。發光元件CE1、EX1、EX2、EX3、EX4的半導體疊層、覆蓋結構、透明導電層、第二電極結構和發光 元件3相同，在此不贅述。另為使圖示簡潔表示，第13圖中未繪示出各發光元件之保護層及各結構層的符號表示。

發光元件EX4的尾端面積大於發光元件EX2的尾端面積，發光元件EX2的尾端面積大於發光元件EX1、EX3的尾端面積。發光元件EX3和發光元件EX4的凹陷區面積大於發光元件EX1和發光元件EX1、EX3的凹陷區面積。由實驗得到發光元件EX1、EX2、EX3、EX4的存活率高於發光元件CE1的存活率。其中又以發光元件EX4的存活率最高。據此，本揭露實施例所獲得的發光元件具有提高結構的可靠性，以及降低受到靜電放電的影響而失效的機率。

第15A圖為根據本揭露之一實施例之顯示器5的俯視示意圖。如第15A圖所示，顯示器5包含顯示基板50，其中顯示基板50包含顯示區501與非顯示區502，以及複數個畫素單元PX排列設置於顯示基板50中的顯示區501，各畫素單元PX分別包含第一子畫素PX_A、第二子畫素PX_B與第三子畫素PX_C。非顯示區502中設置有資料線驅動電路DL以及掃描線驅動電路SL。資料線驅動電路DL連接各畫素單元PX的資料線(data line)(圖未示)，以傳輸資料訊號至各畫素單元PX。掃描線驅動電路SL連接各畫素單元PX之掃描線(scan line)(圖未示)，以傳輸掃描訊號至各畫素單元PX。畫素單元PX包含前述任一實施例之發光元件。各子畫素發出不同顏色的光，在一些實施例中，第一子畫素PX_A、第二子畫素PX_B與第三子畫素PX_C例如分別為紅色子畫素、綠色子畫素以及藍色子畫素。 可選用發出不同波長光線的發光元件分別作為子畫素，使各子畫素呈現不同顏色。在一些實施例中，任一子畫素包含前述任一實施例之發光元件，發光元件所發出的光經過波長轉換元件(圖未示)，使各子畫素呈現不同顏色。藉由各子畫素所發出紅色、綠色以及藍色之光線的組合，可使顯示器5發出全彩的影像。然而，本實施例中畫素單元PX之子畫素個數及排列並不限於此，可依據使用者需求，例如色彩飽和度、解析度、對比度等，進而有不同的實施方式。

第15B圖為第15A圖中一個畫素單元PX的截面圖。如前述，畫素單元PX中包含前述任一實施例之發光元件。在一些實施例中，任一子畫素包含發光元件封裝體6，發光元件封裝體6內封有前述任一實施例之發光元件。發光元件封裝體6以覆晶的方式接合於顯示基板50上。顯示基板50上設置有電路層51以及電路接合墊6a與6b。電路層51與電路接合墊6a、6b之間為電性連接，電路層51可包含主動式電子元件，例如電晶體。發光元件封裝體6之電極61及63例如透過焊接的方式分別與電路接合墊6a及6b接合，並經由電路層51與顯示器驅動電路(即，資料線驅動電路DL以及掃描線驅動電路SL)電性連接。如此一來，藉由資料線驅動電路DL、掃描線驅動電路SL及電路層51可控制畫素單元PX中的發光元件。在一些實施例中(圖未示)，畫素單元PX包含發光元件封裝體6，單一發光元件封裝體6內同時封有複數個發光元件，各發光元件構成一子畫素。在一些實施例中(圖未示)，任一子畫素包含依據本申請案任一實施例之發光元件，以覆晶方式將發光元件之第一電極結構與第二電極結構，分別接合於顯示基板50上的電路接合墊6a與6b。

第16圖為根據本揭露之一實施例之顯示器背光單元7的截面圖。顯示器背光單元7包含底殼70，其中容納了光源模組71，光學膜72設置於光源模組71上方。光學膜72例如為光擴散片(light diffuser)。在一些實施例中，背光單元7為直下式背光單元。光源模組71包含電路載板710和安裝排列在其上表面上的複數個光源711。在一些實施例中，光源711包含前述任一實施例之發光元件，以覆晶的方式安裝在電路載板710的上表面上。在一些實施例中，光源711包含發光元件封裝體6，其中封有前述任一實施例之發光元件，以覆晶的方式安裝在電路載板710的上表面上。在一些實施例中，單一發光元件封裝體6內封有複數發光元件。

惟上述實施例僅為例示性說明本申請案之原理及其功效，而非用於限制本申請案。任何本申請案所屬技術領域中具有通常知識者均可在不違背本申請案之技術原理及精神的情況下，對上述實施例進行修改及變化。舉凡依本申請案申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本申請案之申請專利範圍內。

1:發光元件

10:基板

10a:上表面

11:半導體疊層

11a:上表面

111:第一半導體層

112:第二半導體層

113:主動層

114:凹陷區

114a:側面

114b:底面

114c:開口

12:覆蓋結構

12a:第一部份

12b:第二部分

12c:輪廓

13:透明導電層

151a:延伸部

151b:尾端

16:保護層

16a:第一開孔

16b:第二開孔

E:延伸寬度

Claims (10)

1. 一種發光元件，包含：一基板；一半導體疊層，位於該基板上，具有一上表面，其中該半導體疊層包含一第一半導體層、一第二半導體層、一主動層位於該第一半導體層及該第二半導體層之間、以及一凹陷區，其中該凹陷區包含一側面及一底面；一覆蓋結構，位於該半導體疊層上，包含一第一部份及一第二部份，其中該第一部份覆蓋該半導體疊層的部分該上表面上，及該第二部份形成於該凹陷區中並覆蓋該側面及該底面；以及一第一電極結構，位於該半導體疊層上方，與該第二半導體層電連接，其中該第一電極結構包含一第一接觸電極及一延伸電極，且該延伸電極包含一延伸部及一尾端；其中該凹陷區只位於該延伸電極的該尾端的下方。
2. 如請求項1所述之發光元件，其中該凹陷區之該側面為由該第二半導體層及該主動層的一側表面所形成，以及該凹陷區之該底面為由該第一半導體層的一表面所形成。
3. 如請求項1之發光元件，其中，由俯視觀之，該覆蓋結構包含一輪廓，該輪廓位於該延伸電極的該尾端的外側，或由俯視觀之，該覆蓋結構包含一輪廓位於該第一接觸電極及該延伸電極的外側。
4. 如請求項1所述之發光元件，其中該覆蓋結構的該第一部份自該覆蓋結構的該第二部份對應該第一接觸電極及該延伸電極的形狀延伸，且該覆蓋結構的該第二部份形成於該延伸電極的該尾端及該底面之間。
5. 如請求項1所述之發光元件，更包含一透明導電層位於該第二半導體層上方並與覆蓋結構接觸；其中該透明導電層在該凹陷區具有一開口，其中該開口露出該覆蓋結構的該第二部份，且該延伸電極的該尾端透過該開口與該覆蓋結構的該第二部份相接。
6. 如請求項1所述之發光元件，其中該延伸電極的該延伸部的二相對側邊之間具有一寬度，該尾端的一邊緣上的任意二點之間具有一最大距離，且該延伸部的該寬度小於該尾端的該距離。
7. 如請求項1所述之發光元件，其中由俯視觀之，該凹陷區的形狀為一圓形，該尾端的形狀為一圓形，該延伸電極的該延伸部的二相對側邊之間具有一寬度，該尾端具有一直徑，且該延伸部的該寬度小於該尾端的該直徑。
8. 一種發光元件，包含：一基板；一半導體疊層，位於該基板上，具有一上表面，其中該半導體疊層包含一第一半導體層、一第二半導體層、以及一主動層位於該第一半導體層及該第二半導體層之間、以及一凹陷區暴露出該第一半導體層的一部分表面，該凹陷區包含一側面及一底面，該底面由該第一半導體層的該部分表面構成；一覆蓋結構，位於該半導體疊層上，包含一第一部份及一第二部份，其中該第一部份形成於部分該上表面上，及該第二部份形成於該凹陷區中並覆蓋該側面及該底面；以及 一第一電極結構，位於該半導體疊層上方，與該第二半導體層電連接，其中該第一電極結構包含一第一電極襯墊，該第一電極襯墊包含一側邊及一轉角連接該側邊；其中該第一電極襯墊的該轉角位於該凹陷區的該底面上。
9. 如請求項8所述之發光元件，其中該覆蓋結構的該第二部份位於該第一電極襯墊的該轉角及該底面之間。
10. 如請求項8所述之發光元件，其中該凹陷區區之該側面為由該第二半導體層及該主動層的一側表面所形成，沿著該第一電極襯墊的該側邊設置，該第一電極襯墊的該側邊及該轉角位於該凹陷區之該底面上。

Images