TWI763362B - 影像感測器及其形成方法 - Google Patents

影像感測器及其形成方法 Download PDF

Info

Publication number
TWI763362B
TWI763362B TW110108678A TW110108678A TWI763362B TW I763362 B TWI763362 B TW I763362B TW 110108678 A TW110108678 A TW 110108678A TW 110108678 A TW110108678 A TW 110108678A TW I763362 B TWI763362 B TW I763362B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
image sensor
element layer
mesa
Prior art date
Application number
TW110108678A
Other languages
English (en)
Other versions
TW202207446A (zh
Inventor
王兆圻
曾仲銓
賴佳平
曾思蒨
房業勳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202207446A publication Critical patent/TW202207446A/zh
Application granted granted Critical
Publication of TWI763362B publication Critical patent/TWI763362B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本揭露之各種實施例係針對用於形成一影像感測器的方法，其中元件層覆蓋基板且具有與基板不同的半導體材料且其中元件層具有高結晶品質。方法之一些實施例包括以下步驟：在基板上磊晶生長元件層；對元件層進行圖案化以形成將元件層分成對應於像素的平台式結構的溝槽；形成填充溝槽且將平台式結構分開的像素間介電層；及在平台式結構中形成光偵測器。方法之其他實施例包括以下步驟：在基板之上沉積像素間介電層；對像素間介電層進行圖案化以形成對應於像素的腔體；在腔體中磊晶生長平台式結構；及在平台式結構中形成光偵測器。

Description

影像感測器及其形成方法
本揭露係關於影像感測器及其形成方法。
具有影像感測器的積體電路(integrated circuit，IC)廣泛用於諸如攝影機及手機的現代電子元件中。近年來，互補金氧半導體(complementary metal-oxide-semiconductor，CMOS)影像感測器已開始廣泛使用，從而在很大程度上取代電荷耦合元件(charge-coupled device，CCD)影像感測器。與CCD影像感測器相比，CMOS影像感測器由於功率消耗低、尺寸小、資料處理快、資料輸出直接及製造成本低而越來越受到偏愛。一些類型的CMOS影像感測器包括前照式(front side illuminated，FSI)影像感測器及背照式(back side illuminated，BSI)影像感測器。
在一些實施例中，本揭露提供一種影像感測器，包 括：一基板；一元件層，該元件層覆蓋該基板且定義一第一平台式結構；一帽層，該帽層覆蓋該元件層，其中該基板、該帽層及該元件層係半導體，且其中該元件層具有與該基板及該帽層不同的一吸收係數；一第一光偵測器，該第一光偵測器位於該元件層中、該第一平台式結構處；及一介電層，該介電層穿過該元件層延伸到該基板，其中該介電層在一第一閉合路徑中沿著該第一平台式結構之一邊界延伸以環繞該第一平台式結構。
在一些實施例中，本揭露提供另一種影像感測器，包括：一基板；一元件層，該元件層覆蓋且凹入到該基板中；一帽層，該帽層覆蓋該元件層；一第一光偵測器，該第一光偵測器位於該元件層中，及一中間層，該中間層杯狀承托該元件層之一下側且將該元件層與該基板分開；其中該基板、該帽層、該中間層及該元件層係半導體，其中該中間層係無摻雜的，且其中該元件層具有與該基板、該帽層及該中間層不同的一能隙。
在一些實施例中，本揭露提供一種用於形成一影像感測器的方法，該方法包括以下步驟：在一基板之上沉積一第一層；選擇性地對該第一層執行一蝕刻以形成位於該第一層中且曝露該基板的一或多個開口；沉積覆蓋該第一層且填充該一或多個開口的一第二層，其中該第一層及該第二層中之一者係一介電層，且該第一層及該第二層中之另一者係一半導體層；對該第二層執行一平坦化以將該第二層侷限到該一或多個開口，其中該半導體層及該介電層 在一側壁邊界處直接接觸，該側壁邊界在一閉合路徑中延伸以環繞一平台式結構且給該平台式結構定界；及在該平台式結構中形成一光偵測器。
100,300A-300C,400,500,600,700A,700B,800,1000A-1000F,1100,1200,1300,1400A-1400D,1500,1600A,1600B,1700,1800,1900,2000,2100,2200,2300,2500,2600,2700,2800,2900,3000,3100,3300,3400,3500,3600A-3600C,3700A,3700B,3800,3900,4000,4100,4300,4400A,4400B,4500,4600,4700,4800,4900,:影像感測器之剖面圖
102:元件層
102m:平台式結構
104:基板
104b:基板之背側
104f:基板之前側
106:像素間介電層
108:像素
110:光偵測器
112:界面
114:第一接觸區
116:第二接觸區
118:接觸井
120:元件帽層
200A,200B:平台式結構之頂部佈局
702:互連結構
704:互連介電層
706:接觸
708:導線
710:導孔
712:矽化物層
714:光阻劑保護介電質層/RPD層
716:接觸蝕刻停止層/CESL
718:微透鏡
720:抗反射層
802:中間層
804:中間層帽層
806:深佈植隔離區/DII區
808:淺佈植隔離區/SII區
810:淺基板佈植區/SSI區
900:像素之頂部佈局
1002:開口
1102:基板佈植區
1402:開口
1502:基板介電層
1802:溝槽
2400,2402,2404,2406,2408,2410,2412,2414:方法步驟
2602:腔體
3200,3202,3204,3206,3208,3210,3212,3214:方法步驟
3302:硬質遮罩層
3402:腔體
3602:不當顆粒
4002:矽化物開口
4004:接縫
4200,4202,4204,4206,4208,4210,4212,4214,4216,4218:方法步驟
5000,5002,5004,5006,5008,5010,5012,5014,5016:方法步驟
Ctr:中心
D:圓
D1:距離
D2:偏移距離
D3:元件層延伸到基板中的深度
Hd1:元件層之高度
Hid1:像素間介電層之高度
P:節距
Thm:硬質遮罩層之厚度
Wic1:中間層帽層之寬度
Xd1:元件層之第一尺寸
Yd1:元件層之第二尺寸
Xm:平台式結構之第一尺寸
Ym:平台式結構之第二尺寸
Xp:光偵測器之第一尺寸
Yp:光偵測器之第二尺寸
當結合附圖閱讀以下詳細描述時可最好地理解本揭露之態樣。應注意，根據業內之標準慣例，各種特徵並未按比例繪製。事實上，為了討論清楚起見，可任意增大或減小各種特徵之尺寸。
第1圖例示一影像感測器之一些實施例之剖面圖，其中元件層覆蓋基板且具有與基板不同的半導體材料。
第2A圖及第2B圖例示由第1圖之元件層定義的平台式結構之一些實施例之頂部佈局。
第3A圖至第3C圖例示第1圖之影像感測器之一些實施例之剖面圖，其中接觸區及接觸井有所變化。
第4圖例示第1圖之影像感測器之一些替代實施例之剖面圖，其中元件帽層侷限到元件層。
第5圖例示第1圖之影像感測器之一些替代實施例之剖面圖，其中像素間介電層具有與元件層之底表面齊平或大約齊平的底表面。
第6圖例示第5圖之影像感測器之一些實施例之替代剖面圖，其中完全示出兩個鄰近像素。
第7A圖及第7B圖例示第1圖之影像感測器之一些更詳細實施例之剖面圖，其中影像感測器進一步包括互連結 構且分別係前照式(front side illuminated，FSI)及背照式(back side illuminated，BSI)的。
第8圖例示一影像感測器之一些實施例之剖面圖，其中元件層凹入到基板中且具有與基板不同的半導體材料。
第9圖例示第8圖之影像感測器中的像素之一些實施例之頂部佈局。
第10A圖至第10F圖例示第8圖之影像感測器之一些替代實施例之剖面圖，其中影像感測器之組成物有所變化。
第11圖例示第8圖之影像感測器之一些替代實施例之剖面圖，其中基板佈植區襯於元件層。
第12圖例示第8圖之影像感測器之一些替代實施例之剖面圖，其中省略了中間層帽層。
第13圖例示第12圖之影像感測器之一些替代實施例之剖面圖，其中其中省略了中間層。
第14A圖至第14D圖例示第12圖之影像感測器之一些替代實施例之剖面圖，其中影像感測器之組成物有所變化。
第15圖例示第8圖之影像感測器之一些實施例之剖面圖，其中基板介電層位於基板之最外側壁上。
第16A圖及第16B圖例示第8圖之影像感測器之一些更詳細實施例之剖面圖，其中影像感測器進一步包括互連結構且分別係FSI及BSI的。
第17圖至第23圖例示用於形成一影像感測器的方法 之一些實施例之一系列剖面圖，其中元件層覆蓋基板且具有與基板不同的半導體材料。
第24圖例示第17圖至第23圖之方法之一些實施例之方塊圖。
第25圖至第31圖例示第17圖至第23圖之方法之一些替代實施例之一系列剖面圖，其中元件層在像素間介電層之後形成。
第32圖例示第25圖至第31圖之方法之一些實施例之方塊圖。
第33圖至第35圖、第36A圖至第36C圖、第37A圖、第37B圖及第38圖至第41圖例示用於形成一影像感測器的方法之一些實施例之一系列剖面圖，其中元件層凹入到基板中且具有與基板不同的半導體材料。
第42圖例示第33圖至第35圖、第36A圖至第36C圖、第37A圖、第37B圖及第38圖至第41圖之方法之一些實施例之方塊圖。
第43圖、第44A圖、第44B圖及第45圖至第49圖例示第33圖至第35圖、第36A圖至第36C圖、第37A圖、第37B圖及第38圖至第41圖之方法之一些替代實施例之一系列剖面圖，其中元件層平坦化去除硬質遮罩層。
第50圖例示第43圖、第44A圖、第44B圖及第45圖至第49圖之方法之一些實施例之方塊圖。
本揭露提供許多不同的實施例或範例以用於實施本揭露之不同特徵。在下面描述組件及配置之具體範例以簡化本揭露。當然，此等組件及配置僅僅係範例，且並不意圖進行限制。例如，在隨後的描述中，在第二特徵之上或在其上形成第一特徵可包括將第一特徵與第二特徵形成為直接接觸的實施例，且亦可包括可在第一特徵與第二特徵之間形成附加特徵以使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露可在各種範例中重複參考標號及/或字母。此重複係為了簡單及清楚之目的，且本身並不決定所討論之各種實施例及/或組態之間的關係。
另外，為便於描述，在本文中可使用空間相對術語(諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」及類似者)來描述如圖中所例示之一個元件或特徵與另一個(另一些)元件或特徵之關係。除了圖中所描繪之定向之外，空間相對術語意圖涵蓋元件在使用中或操作中的不同定向。可以其他方式來定向設備(旋轉90度或以其他定向)，且同樣可相應地解釋本文所使用之空間相對描述詞。
互補金氧半導體(complementary metal-oxide-semiconductor，CMOS)影像感測器可用以偵測近紅外線(near infrared，NIR)及紅外線(infrared，IR)輻射。例如對於對飛行時間(time-of-flight，ToF)成像及其他合適類型的成像。然 而，CMOS影像感測器通常包含矽基(silicon-based)光偵測器。矽具有大能隙，且因此在吸收NIR及IR輻射方面較差。因此，CMOS影像感測器對NIR及IR輻射具有較差的量子效率(quantum efficiency，QE)。為了緩和此問題，矽基光偵測器可由基於鍺或具有較小能隙的某一其他合適類型的半導體材料的光偵測器取代。
用於形成此種CMOS影像感測器的方法可包含以下步驟：提供基板；在基板上磊晶生長具有比基板小的能隙的元件層；及在元件層中形成光偵測器。因為光偵測器形成在元件層中，所以光偵測器之訊號雜訊比(signal-to-noise ratio，SNR)、QE及其他合適的光偵測器效能指標取決於元件層之結晶品質。例如，較差的結晶品質可能增加漏電流，且因此使SNR及QE降級。然而，磊晶形成具有高結晶品質的元件層係具挑戰性的。另外，在不損傷元件層之晶格的情況下完成圍繞元件層的CMOS影像感測器也係具挑戰性的。
本揭露之各種實施例係針對用於形成一影像感測器的方法，其中元件層覆蓋基板且具有與基板不同的半導體材料且其中元件層具有高結晶品質。另外，本揭露之各種實施例係針對自該些方法得到的影像感測器。方法之一些實施例包括以下步驟：在基板上磊晶生長元件層；對元件層進行圖案化以形成將元件層分成對應於像素的平台式結構的溝槽；形成填充溝槽且將平台式結構分開的像素間介電層(inter-pixel dielectric layer)；及在平台式 結構中形成光偵測器。方法之其他實施例包括以下步驟：在基板之上沉積像素間介電層；對像素間介電層進行圖案化以形成對應於像素的腔體；在腔體中磊晶生長平台式結構；及在平台式結構中形成光偵測器。在下文描述方法之又其他實施例。
因為元件層及基板係不同的半導體材料，所以晶格常數可不同。因此，在元件層與基板之間的界面處可出現線差排缺陷。因為元件層可以上述方法在基板外部圖案化，所以界面可控制在元件層之底表面，且因此可跨越小區域。因為界面可跨越小區域，所以線差排缺陷之密度可以係低的，且因此結晶品質可以係高的。高結晶品質可減少漏電流，且因此可增強光偵測器之SNR、QE及其他合適的性能指標。
參考第1圖，提供了一影像感測器之一些實施例之剖面圖100，其中元件層102覆蓋基板且具有與基板104不同的半導體材料。另外，元件層102之側壁自頂部到底部連接像素間介電層106。元件層102例如可以係或包含鍺、矽鍺、某一或多種其他合適的半導體材料或前述之任何組合。基板104例如可以係或包含矽及/或某一或多種其他合適的半導體材料。
像素間介電層106穿過元件層102延伸到基板104。另外，像素間介電層106將元件層102分成分離的平台式結構102m。平台式結構102m係影像感測器之像素108所獨有的，且容納像素108所獨有的光偵測器110。 可注意，僅部分地繪示在剖面圖100之周邊區域的像素。像素間介電層106例如可以係或包含矽氧化物及/或一或多種其他合適的介電質。
如下文所見，形成影像感測器的方法例如可包含以下步驟：在基板104上磊晶生長元件層102；對元件層102進行圖案化以形成將元件層102分成平台式結構102m的溝槽；及在溝槽中形成像素間介電層106。然而，其他合適的方法亦適用。
因為元件層102及基板104係不同的半導體材料，所以晶格常數可不同。因此，在元件層102與基板104之間的界面112處可能出現線差排缺陷。另外，因為界面112侷限在元件層102之底表面且並不沿著元件層102之側壁延伸，所以界面112跨越小區域。因此，線差排缺陷之密度可以係低的，且結晶品質可以係高的。高結晶品質可減少漏電流，且因此可增強光偵測器110之SNR、QE及其他合適的性能指標。
因為平台式結構102m係分離的且藉由像素間介電層106彼此分開，所以平面式結構102m之間的電氣隔離係高的。因此，平台式結構102m可具有高密度。另外，因為平台式結構102m之頂部佈局可藉由對元件層102進行圖案化來定義，所以可針對高密度來選擇頂部佈局。頂部佈局例如可以係正方形、矩形、六邊形、三角形、圓形、八邊形、五邊形或某一其他合適的形狀。因為密度可以係高的，且因為平台式結構102m可用相對較少的處理步驟 來定義及彼此隔離，所以影像感測器之製造成本可以係低的。
光偵測器110包括對應的第一接觸區114、對應的第二接觸區116及對應的接觸井118。雖然對於在剖面圖100之周邊的像素108沒繪出，但是在剖面圖100之周邊的像素108仍包括第一接觸區114、第二接觸區116及接觸井118。在剖面圖100中部的像素108例如可代表在剖面圖100之周邊的像素108。
第一接觸區114、第二接觸區116及接觸井118係元件層102中的摻雜半導體區。第一接觸區114具有第一摻雜類型，且第二接觸區116及接觸井118具有與第一摻雜類型相反的第二摻雜類型。第一摻雜類型及第二摻雜類型例如可分別係N型及P型，或反之亦然。接觸井118係第二接觸區116所獨有的且分別杯狀地承托第二接觸區116之下側以將第二接觸區116與元件層102之主體分開。在一些實施例中，元件層102之主體係無摻雜的。光偵測器110例如可以係PIN光二極體或某些其他合適類型的光二極體。
元件帽層120覆蓋元件層102及像素間介電層106。在替代實施例中，元件帽層120侷限於元件層102且不覆蓋像素間介電層106。當在元件層102之上形成矽化物層(未示出)及互連結構(未示出)時，元件帽層120保護元件層102。這防止對元件層102的結晶損傷，結晶損傷可能會使光偵測器110之SNR、QE及其他合適的性能 指標降級。元件帽層120例如可以係與基板104相同的材料，且/或例如可以係或包含矽或某一其他合適的半導體材料。
在一些實施例中，元件層102及基板104直接接觸所處的界面112跨像素108係平坦及/或平面的。在一些實施例中，基板104之最高點與元件層102之最低點之間的垂直間隔為大約0，在元件層102之高度Hd1之大約0.01%-0.10%、0.10%-1.00%或1.00%-5.00%之內，小於大約10奈米、50奈米、100奈米或200奈米，或者係另外的某一其他合適的小值。在一些實施例中，最高點及最低點侷限於像素108及/或界面112。在其他實施例中，最高點及最低點分布於整個基板104。
在一些實施例中，元件層102係或包含相對於矽具有高NIR輻射及/或IR輻射吸收係數的材料。例如，元件層102可以係或包含鍺。因此，影像感測器可用以偵測NIR輻射及/或IR輻射。此影像感測器可應用於ToF成像及其他合適類型的成像。NIR輻射例如可包括大約700-1000奈米、大約850-940奈米、大約940-1310奈米的波長、某些其他合適的波長或前述之任何組合。IR輻射例如可包括大約1奈米-30奈米的波長及/或其他合適的波長。
在一些實施例中，元件層102係或包含相對於矽具有小能隙的材料。此種小能隙例如可導致高NIR輻射及/或IR輻射吸收係數。在一些實施例中，元件層102係或 包含相對於基板104及/或元件帽層120具有高NIR輻射及/或IR輻射吸收係數的材料。在一些實施例中，元件層102係或包含相對於基板104及/或元件帽層120具有小能隙的材料。在一些實施例中，元件層102係或包含碳、矽、鍺或某一其他合適的IV族元素。
在一些實施例中，元件層102之主體係無摻雜及/或本徵的。在一些實施例中，元件帽層120之主體係無摻雜及/或本徵的。在一些實施例中，基板104之主體摻雜有p型或n型摻雜劑。在其他實施例中，基板104之主體係無摻雜及/或本徵的。
在一些實施例中，像素間介電層106具有與元件層102之頂表面齊平或大約齊平的頂表面。在一些實施例中，像素間介電層106具有大於或等於元件層102之高度Hd1的高度Hid1。在一些實施例中，像素間介電層106以非零距離D1延伸到基板104中，以增加電氣隔離。像素間介電層106之高度Hid1例如可介於大約2-50微米、大約2-26微米、大約25-50微米或某一其他合適的厚度值之間。
參考第2A圖及第2B圖，提供了第1圖之平台式結構102m之一些實施例之頂部佈局200A、200B。應注意，僅部分地例示在頂部佈局200A、200B之周邊的平台式結構102m及光偵測器110，但是它們例如可作為它們在頂部佈局200A、200B內部的配對物。另外，可注意，未示出第一接觸區114、第二接觸區116及接觸井118。 第1圖之剖面圖100例如可沿著分別在第2A圖及第2B圖中的線A及線B截取。然而，其他合適的位置亦適用。
在第2A圖中，平台式結構102m具有帶有圓角的矩形形狀。在替代實施例中，平台式結構102m具有某一其他合適的佈局。另外，平台式結構102m以行及列進行配置。沿著每一行及沿著每一列，平台式結構102m以週期性圖案在第一定向與第二定向之間交替。在第一定向中，平台式結構在第一方向(例如，X方向)上係細長的。在第二定向中，平台式結構在橫向於第一方向的第二方向(例如，Y方向)上係細長的。平台式結構102m例如可在第一定向與第二定向之間交替以改進密度，同時維持第一及第二兩個方向上的平台式結構102m之中心Ctr之間的均一節距P。這例如可改進影像感測器之感測均勻性。
在第2B圖中，平台式結構102m係六邊形的且為了高密度以蜂巢圖案進行配置。在替代實施例中，平台式結構102m可具有某一其他合適的多邊形佈局(例如，八邊形、三角形、五邊形等)、圓形佈局或某一其他合適的佈局。另外，平台式結構102m具有在第一方向(例如，X方向)上的第一尺寸Xm及在第二方向(例如，Y方向)上的第二尺寸Ym，它們相同或實質上相同。在替代實施例中，第一尺寸Xm及第二尺寸Ym不相同且實質上不相同。當兩個尺寸(例如，第一尺寸Xm及第二尺寸Ym)各自在這兩個尺寸之平均值之大約1%、2%、5%或10%之內時，這兩個尺寸例如可以係實質上相同的。然而，其他合適的百分比亦 適用。
因為平台式結構102m係多邊形的且平台式結構102m之第一尺寸Xm及第二尺寸Ym相同或實質上相同，所以可更有效地使用平台式結構102m之表面區域。例如，光偵測器110可具有在第一方向上的第一尺寸Xp及在第二方向上的第二尺寸Yp，它們相同或實質上相同以改進感測均一性。因此，若平台式結構102m之第一尺寸Xm與第二尺寸Ym之間存在大的差異，則平台式結構102m可能具有大量未使用的表面區域(例如，光偵測器110未佔用的表面區域)。將平台式結構102m形成為使得第一尺寸Xm及第二尺寸Ym相同或實質上相同緩和此問題，且因此改進使用平台式結構102m之表面區域的效率。
在一些實施例中，平台式結構102m具有係等邊或實質上等邊及/或等角或實質上等角的多邊形頂部佈局。實質上等邊例如可意指多邊形之邊具有平均長度，且多邊形之每個邊具有與平均長度相差小於平均長度之1%、5%或10%的長度。實質上等角例如可意指多邊形之轉角具有平均角度，且多邊形之每個轉角具有與平均角度相差小於平均角度之1%、5%或10%的角度。然而，其他含意亦適用於實質上等邊及實質上等角。
在一些實施例中，光偵測器110佔據平台式結構102m之表面區域之大約50%-100%、大約50%-75%、大約75%-100%或某一其他合適的百分比。若所佔用之表面區域過少(例如，小於50%或某一其他合適的值)，則 QE可能過低及/或平台式結構102m之密度可能過低。
在一些實施例中，平台式結構102m具有的密度係每平方微米大約40-26000個、每平方微米大約40-13020個、每平方微米大約13020-26000個或某一其他合適的值。若密度過低(例如，小於每平方微米大約40個或某一其他合適的值)，則影像解析度可能過低。若密度過高(例如，大於每平方微米大約26000個或某一其他合適的值)，則可能出現比例及可靠性問題。
在一些實施例中，平台式結構102m之第一尺寸Xm係大約0.1-100微米、大約0.1-50微米、大約50-100微米或某一其他合適的值。在一些實施例中，平台式結構102m之第二尺寸Ym係大約0.1-2微米、大約0.1-1微米、大約1-2微米或某一其他合適的值。若第一尺寸Xm過小(例如，小於大約0.1微米或某一其他合適的值)，且/或第二尺寸Ym過小(例如，小於大約0.1微米或某一其他合適的值)，則平台式結構102m可能過小且QE可能較差。若第一尺寸Xm過大(例如，大於大約100微米或某一其他合適的值)，且/或第二尺寸Ym過大(例如，大於大約2微米或某一其他合適的值)，則平台式結構102m之密度可能過低。
在一些實施例中，平台式結構102m之間的距離Did1大於大約100埃、大約200埃、大約500埃、大約1000埃或某一其他合適的值。另外，在一些實施例中，距離Did1係大約100-2000埃、大約100-1000埃、大約 1000-2000埃或某一其他合適的值。若距離Did1過小(例如，小於大約100埃或某一其他合適的值)，則漏電流在平台式結構102m之間可以係高的且QE可能較差。若距離Did1過高(例如，大於大約2000埃或某一其他合適的值)，則平台式結構102m之密度可能過低。
在一些實施例中，平台式結構102m之第一尺寸Xm與平台式結構102m之間的距離Did1之間的第一比值係大約2-500、大約10-251、大約251-500或某一其他合適的值。在一些實施例中，平台式結構102m之第二尺寸Ym與平台式結構102m之間的距離Did1之間的第二比值係大約2-200、大約2-101、大約101-200或某一其他合適的值。若第一比值過小(例如，小於大約2或某一其他合適的值)，則第一尺寸Xm可能過小且/或距離Did1可能過大。類似地，若第二比值過小(例如，小於大約2或某一其他合適的值)，則第二尺寸Ym可能過小且/或距離Did1可能過大。若第一比值過大(例如，大於大約500或某一其他合適的值)，則第一尺寸Xm可能過大且/或距離Did1可能過小。類似地，若第二比值過大(例如，大於大約200或某一其他合適的值)，則第二尺寸Ym可能過大且/或距離Did1可能過小。
參考第3A圖至第3C圖，提供了第1圖之影像感測器之一些替代實施例之剖面圖300A-300C，其中第一接觸區114、第二接觸區116及接觸井118有所變化。在第3A圖及第3C圖中，省略了接觸井118。在第3B圖及 第3C圖中，像素108具有較少接觸區。例如，像素108可各自具有第一接觸區114中之單個接觸區及第二接觸區116中之單個接觸區。另外，第一接觸區114侷限在對應像素108之第一側上，且第二接觸區116侷限在對應像素108之分別與第一側相對的第二側上。
參考第4圖，提供了第1圖之影像感測器之一些替代實施例之剖面圖400，其中元件帽層120侷限到元件層102。因此，像素間介電層106係無覆的。
參考第5圖，提供了第1圖之影像感測器之一些替代實施例之剖面圖500，其中像素間介電層106具有與元件層102之底表面齊平或大約齊平的底表面。另外，在一些實施例中，元件層102之高度Hd1與像素間介電層106之高度Hid1相同或大約相同。
如下文所見，用於形成影像感測器的方法例如可包含以下步驟：在基板104之上沉積像素間介電層106；對像素間介電層106進行圖案化以形成曝露基板104的複數個腔體；及在腔體中磊晶生長平台式結構102m。然而，其他合適的方法亦適用。例如，可替代地採用以上關於第1圖所描述之方法來形成影像感測器。如第1圖那樣，界面112侷限到元件層102之底表面，且因此跨越小區域。因為區域小，因此線差排缺陷之密度可以係低的，且結晶品質可以係高的。
因為平台式結構102m係分離的且藉由像素間介電層106彼此分開，所以平面式結構102m之間的電氣隔 離係高的。因此，平台式結構102m可具有高密度。另外，因為平台式結構102m之頂部佈局可藉由對像素間介電層106進行圖案化來定義，所以可針對高密度來選擇頂部佈局。頂部佈局例如可以係正方形、矩形、六邊形、三角形、圓形、八邊形、五邊形或某一其他合適的形狀。因為密度可以係高的，且因為平台式結構102m可用相對較少的處理步驟來定義及彼此隔離，所以影像感測器之製造成本可以係低的。
參考第6圖，提供了第5圖之影像感測器之一些實施例之替代剖面圖600，其中完全示出兩個鄰近像素108。像素108例如可共享共同佈局。
參考第7A圖及第7B圖，提供了第1圖之影像感測器之一些更詳細實施例之剖面圖700A、700B，其中影像感測器進一步包括互連結構702且分別係前照式(front side illuminated，FSI)及背照式(back side illuminated，BSI)的。互連結構702在基板104之前側104f上覆蓋元件帽層120，且包含互連介電層704、複數個接觸706、複數根導線708及複數個導孔710。互連介電層704例如可以係或包含矽氧化物及/或某一或多種其他合適的介電質。
接觸706、導線708及導孔710位於互連介電層704中。接觸706自第一接觸區114及第二接觸區116上的矽化物層712延伸。導線708及導孔710交替地堆疊在接觸706之上且與其電性耦接。雖然接觸706中之一 些未延伸到剖面圖700A、700B內的任何導線，但是接觸706例如可延伸到剖面圖700A、700B之外的導線。接觸706、導線708及導孔710例如可以係或包含金屬及/或某一或多種其他合適的導電材料。矽化物層712例如可以係或包含鎳矽化物及/或某一或多種其他合適的矽化物。
光阻劑保護介電質(resist protect dielectric，RPD)層714及接觸蝕刻停止層(contact etch stop layer，CESL)716將互連結構702與元件帽層120分開。如下文所見，RPD層714例如可定義在影像感測器之形成期間形成矽化物層712的位置。另外，CESL 716例如可在形成接觸706時用作蝕刻停止。RPD層714例如可以係或包含矽氧化物及/或某一或多種其他合適的介電質。CESL 716例如可以係或包含矽氮化物及/或某一或多種其他合適的介電質。
在第7A圖中，在影像感測器係FSI的情況下，微透鏡718在基板104之前側104f上覆蓋互連結構702。另外，抗反射層720將微透鏡718與互連結構702分開。在第7B圖中，在影像感測器係BSI的情況下，微透鏡718在基板104之背側104b上覆蓋基板104。另外，抗反射層720將微透鏡718與基板104之背側104b分開。微透鏡718對應於光偵測器110且將入射輻射聚焦在光偵測器110上。
雖然第2A圖及第2B圖例示第1圖中的平台式結 構102m之頂部佈局，但是該些頂部佈局亦可應用於第3A圖至第3C圖、第4圖至第6圖、第7A圖及第7B圖中之任一者中的平台式結構102m。例如，第3A圖至第3C圖、第4圖至第6圖、第7A圖及第7B圖中之任一者可沿著第2A圖之線A或第2B圖之線B截取。雖然第3A圖至第3C圖例示對第1圖之影像感測器中的第一接觸區114、第二接觸區116及接觸井118的變化，但是該些變化亦可應用於第4圖至第6圖、第7A圖及第7B圖中之任一者中的影像感測器。雖然第4圖例示對第1圖之影像感測器中的元件帽層120的變化，但是該變化亦可應用於第3A圖至第3C圖、第5圖、第6圖、第7A圖及第7B圖中之任一者中的影像感測器。雖然第5圖及第6圖例示對第1圖之影像感測器中的像素間介電層106的變化，但是該些變化亦可應用於第3A圖至第3C圖、第4圖、第7A圖及第7B圖中之任一者中的影像感測器。雖然第7A圖及第7B圖例示分別呈FSI組態及BSI組態的第1圖之影像感測器，但是第3A圖至第3C圖及第4圖至第6圖中之任一者之影像感測器可具有如第7A圖中的FSI組態及如第7B圖中的BSI組態。
參考第8圖，提供了一影像感測器之一些實施例之剖面圖800，其中元件層102在像素108處凹入到基板104中且具有與基板104不同的半導體材料。元件層102藉由中間層802與基板104分開，中間層802杯狀承托元件層102之下側。另外，元件層102容納像素108所 獨有的光偵測器110。元件102例如可以係或包含鍺、矽鍺、某一或多種其他合適的半導體材料或前述之任何組合。基板104例如可以係或包含矽及/或某一其他合適的半導體材料。
中間層802阻擋摻雜劑自基板104擴散到元件層102。例如，基板104之主體可具有p型摻雜，且中間層802可阻擋硼或其他合適的p型摻雜劑自基板104擴散到元件層102。自基板104擴散到元件層102的摻雜劑例如可在元件層102中形成增加像素間漏電流的低電阻率區，這可使光偵測器110之SNR、QE及其他合適的性能指標降級。中間層802係與元件層102之半導體材料不同的無摻雜半導體材料，且例如可以係或包含矽及/或某一其他合適的半導體材料。另外，在一些實施例中，中間層802係或包含與基板104相同的半導體材料。例如，中間層802及基板104都可以係矽，且/或元件層102可以係鍺或矽鍺。然而，其他合適的半導體材料亦適用。
中間層帽層804位於中間層802頂上。中間層帽層804例如可以係中間層802之氧化物。例如，中間層帽層804可以係或包含矽氧化物，且中間層802可以係或包含矽。然而，其他合適的材料亦適用。
在一些實施例中，中間層帽層804在用於形成及清潔元件層102的方法期間形成。此種方法例如可包含以下步驟：在基板104中的腔體中磊晶生長元件層102，對元件層102進行平坦化以使元件層102之頂表面變平坦， 及用包含臭氧的清潔溶液清潔來自頂表面的不當顆粒。然而，其他合適的方法及/或清潔溶液亦適用。使用臭氧進行清潔例如可導致在中間層802上形成氧化物(例如，矽氧化物或其他合適的氧化物)，且因此形成中間層帽層804。
如下文所見，在形成影像感測器時，中間層帽層804可用作阻障層以防止元件層102在於清潔之後執行的熱處理期間自腔體擠出。若元件層102自腔體擠出，則所擠出之部分可能不受元件帽層120的保護，且因此元件層102在後續處理期間可能易受損傷。例如，在後續矽化物製程期間，用於去除過量金屬的蝕刻劑可與元件層102接觸且穿過元件層102之所擠出之部分蝕刻到元件層102中。這進而可能導致在元件層102中形成腔體，且因此可損傷元件層102之晶格。因此，藉由防止元件層102之擠出，中間層帽層804可防止對元件層102的結晶損傷，且因此可增強光偵測器110之SNR、QE及其他合適的性能指標。
光偵測器110包括第一接觸區114、第二接觸區116及接觸井118。第一接觸區114、第二接觸區116及接觸井118係元件層102中的摻雜半導體區。第一接觸區114具有第一摻雜類型，且第二接觸區116及接觸井118具有與第一摻雜類型相反的第二摻雜類型。光偵測器110例如可以係或包含PIN光二極體或某一其他合適類型的光二極體。
元件帽層120覆蓋元件層102，且例如可以係或 包含矽及/或某一或多種其他合適的半導體材料。在一些實施例中，元件帽層120係與基板104及/或中間層802相同的材料。當在元件層102之上形成矽化物層(未示出)及互連結構(未示出)時，元件帽層120保護元件層102。這防止對元件層102的結晶損傷，結晶損傷可使光偵測器110之SNR、QE及其他合適的性能指標降級。
在一些實施例中，深佈植隔離(deep implant isolation，DII)區806及淺佈植隔離(shallow implant isolation，SII)區808位於基板104中以用於在像素108與鄰近像素(未示出)之間提供電氣隔離。DII區806具有分別位於像素108之相對側上的一對段。在一些實施例中，DII區806在閉合路徑(在剖面圖800中不完全可見)中沿著像素108之邊界延伸以環繞像素108。SII區808分別在像素108之相對側上覆蓋DII區806。在一些實施例中，SII區808在閉合路徑(在剖面圖800內不完全可見)中沿著像素108之邊界延伸以環繞像素108，且/或具有與DII區806相同的頂部佈局。DII區806及SII區808係共享一摻雜類型的基板104中之摻雜區，且SII區808具有比DII區806大的摻雜濃度。在一些實施例中，所共享之摻雜類型與基板104之主體之摻雜類型相同。在其他實施例中，所共享之摻雜類型與基板104之主體之摻雜類型相反。
在一些實施例中，淺基板佈植(shallow substrate implant，SSI)區810位於基板104中且分 別位於像素108之相對側上。另外，DII區806及SII區808位於SSI區810之間。SSI區810係基板104之摻雜區，其與基板104之主體共享摻雜類型但具有比基板104之主體大的摻雜濃度。
在一些實施例中，元件層102係或包含相對於中間層802具有高NIR輻射及/或IR輻射吸收係數且/或相對於中間層802具有小能隙的材料。在一些實施例中，元件層102之高度Hd1係大約0.5-1.0微米、大約1.1微米、大約1-2微米、大約2-5微米、大約5-10微米或某些其他合適的值。
在一些實施例中，DII區806之深度Ddii係大約0.5-2微米、大約0.5-1.25微米、大約1.25-2微米或某一其他合適的值。若深度Ddii過小(例如，小於大約0.5微米或某一其他合適的值)，則DII區806可在像素108與鄰近像素之間提供較差的電氣隔離結構。若DII區806之深度Ddii過大(例如，大於大約2微米或某一其他合適的值)，則佈植到此種深度可出現製程困難。
在一些實施例中，第一接觸區114之高度Hfc係元件層102之高度Hd1之大約5%-20%、大約5%-12%、大約12%-20%或某一其他合適的百分比。類似地，在一些實施例中，第二接觸區116之高度Hsc係元件層102之高度Hd1之大約5%-20%、大約5%-12%、大約12%-20%或某一其他合適的百分比。若第一接觸區114及第二接觸區116中之任一者之百分比過小(例如，小於 大約5%或某一其他合適的百分比)，則接觸區可無法延伸到元件層102。若第一接觸區114及第二接觸區116中之任一者之百分比過高(例如，大於大約20%或某一其他合適的百分比)，則接觸區可能過於接近元件層102之底部邊界，且漏電流可能係高的。
雖然第8圖例示單個像素108，但是可瞭解，在一些實施例中，附加像素亦適用。附加像素中之每一者例如可作為所例示及所描述之像素108，且/或此等附加像素中之每一者例如可具有元件層102之個別部分。如上，更特定而言，元件層102之像素所獨有的部分可稱為平台式結構102m。
參考第9圖，提供了第8圖之影像感測器中的像素108之一些實施例之頂部佈局900。第8圖之影像感測器例如可沿著線C截取。中間層帽層804在閉合路徑中圍繞元件層102側向延伸。另外，中間層帽層804具有寬度Wic1，而元件層102具有第一尺寸Xd1及第二尺寸Yd1。在一些實施例中，寬度Wic1例如可以係第一尺寸Xd1及第二尺寸Yd1之平均值之大約0.1%-1.0%、大約0.1%-0.5%或大約0.5%-1.0%。例如，Wic1可等於0.1% *(Xd1+Yd1)/2至1.0% *(Xd1+Yd1)/2。在其他實施例中，寬度Wic1具有某一其他合適的值。
SII區808在閉合路徑中沿著像素108之周邊側向延伸以環繞像素108且將像素108與鄰近像素分開。另外，DII區806(以幻影示出)位於SII區域808下方(當 以橫截面觀察時)且亦在閉合路徑中側向延伸以環繞像素108且將像素108與鄰近像素分開。SSI區810分別位於SII區808之相對側上。在替代實施例中，DII區806、SII區808、SSI區810或前述之任何組合例如可具有其他合適的位置及/或佈局。
在一些實施例中，元件層102之第一尺寸Xd1大於大約1微米，介於大約1-5微米之間，或者係某一其他合適的值。若第一尺寸Xd1過小(例如，小於大約1微米或某一其他合適的值)，則元件層102可能係小的，且QE可能係低的。若第一尺寸Xd1過大(例如，大於大約5微米或某一其他合適的值)，則像素密度可能過低，且因此像素解析度可能過低。在一些實施例中，第一接觸區114之尺寸Xfc及/或第二接觸區116之尺寸Xsc小於元件層102之第一尺寸Xd1之大約25%。然而，其他合適的百分比亦適用。
在一些實施例中，元件層102之第一尺寸Xd1係元件層102之高度Hd1之大約80%-95%、大約80%-88%、大約88%-95%或某一其他合適的百分比(例如，參見第8圖)。若百分比過低(例如，小於大約80%或某一其他合適的百分比)，則元件層102之高度Hd1可能過大，且/或第一尺寸Xd1可能過小。若元件層102之高度Hd1過大，則元件層102可能花費過長時間以磊晶生長，且處理量可受到顯著影響。若第一尺寸Xd1過小，則元件層102可能過小，且因此QE可能係低的。
在一些實施例中，第一尺寸Xd1對第二尺寸Yd1之比值係大約1-3、大約1-2、大約2-3或某一其他合適的值。元件層102及SII區808以距離Dsii分開。另外，元件層102及SSI區810以距離Dssi分開。在一些實施例中，距離Dsii對距離Dssi之比值係大約0.4-1、大約0.4-0.7、大約0.7-1或某一其他合適的值。元件層102之邊緣及第一接觸區114以距離Dfc分開。另外，元件層102之邊緣及第二接觸區116以距離Dsc分開。在一些實施例中，距離Dfc對距離Dsc之比值係大約0.7-1.1、大約0.7-0.9、大約0.9-1.1或某一其他合適的值。
參考第10A圖至第10F圖，提供了第8圖之影像感測器之一些替代實施例之剖面圖1000A-1000F，其中組成物有所變化。在第10A圖及第10B圖中，中間層802包覆基板104之頂部轉角。另外，在第10B圖中，元件層102之側壁係傾斜的，且中間層802、中間層帽層804、元件層102及元件帽層120之轉角係圓角的。
在第10C圖及第10D圖中，元件層102之頂表面以偏移距離D2與基板104之頂表面垂直偏移。在第10C圖中，元件層102之頂表面以偏移距離D2相對於基板104之頂表面升高。在第10D圖中，元件層102之頂表面以偏移距離D2相對於基板104之頂表面凹入。在一些實施例中，偏移距離D2係小的。若偏移距離D2係大的，則元件層102處的形貌可能導致非均一性及因此在形成元件層102之後執行的處理的可靠度。偏移距離D2例如在於深度 D3之大約1%、2%、5%、10%或30%之內的情況下可以係小的，否則係大的。然而，其他合適的百分比亦適用。深度D3對應於元件層102延伸到基板104中的深度且例如可自基板104之頂表面到元件層102之頂表面來測量。在替代實施例中，偏移距離D2及深度D3係自中間層802之頂表面分別到元件層102之頂表面及元件層102之底表面來測量。例如當中間層802之頂表面相對於基板104之頂表面升高時，可出現此類替代實施例。
在第10E圖中，中間層帽層804覆蓋基板104至元件層102之側，且至中間層802之側。另外，中間層帽層804定義覆蓋DII區806、SII區808及SSI區810的開口1002。在第10F圖中，SSI區810由DII區806及SII區808環繞。
參考第11圖，提供了第8圖之影像感測器之一些替代實施例之剖面圖1100，其中基板佈植區1102位於基板104中且襯於元件層102。基板佈植區1102具有的摻雜類型與基板104之主體相同，但是摻雜濃度高於基板104之主體。例如，基板佈植區1102及基板104之主體例如可以係P型或N型。基板佈植區1102例如可減少由於元件層102與基板104之間的邊界處的結晶損傷造成的漏電流。
中間層802將元件層102與基板佈植區1102分開，且例如可防止基板佈植區1102之摻雜劑擴散到元件層102。擴散到元件層102的摻雜劑例如可在元件層102 中形成增加漏電流的低電阻率區，這將與基板佈植區1102之作用相反。
參考第12圖，提供了第8圖之影像感測器之一些替代實施例之剖面圖1200，其中省略了中間層帽層804。
參考第13圖，提供了第12圖之影像感測器之一些替代實施例之剖面圖1300，其中省略了中間層802。另外，基板佈植區1102位於基板104中且襯於元件層102。基板佈植區1102例如可減少由於元件層102與基板104之間的邊界處的結晶損傷造成的漏電流。
參考第14A圖至第14D圖，提供了第12圖之影像感測器之一些替代實施例之剖面圖1400A-1400D，其中組成物有所變化。在第14A圖中，元件帽層120包覆基板104之頂部轉角。在第14B圖中，元件帽層120毯覆基板104以覆蓋基板104使其與元件層102之側隔開。另外，元件帽層120定義覆蓋DII區806、SII區808及SSI區810的開口1402。在第14C圖及第14D圖中，元件層102之頂表面以偏移距離D2與基板104之頂表面垂直偏移，如分別關於第10C圖及第10D圖所描述。
參考第15圖，提供了第8圖之影像感測器之一些實施例之剖面圖1500，其中基板介電層1502具有分別位於基板104之相對側上的襯於基板104之最外側壁的一對段。雖然單個像素108位於該對段之間，但是可瞭解，附加像素可位於該對段之間。此等附加像素中之每一者例如可作為它們的所例示及所描述之配對物。
在一些實施例中，基板104完全位於基板介電層1502之該對段之間。在一些實施例中，基板介電層1502在閉合路徑(在剖面圖1500中不可見)中沿著基板104之邊界延伸以完全環繞基板104。在一些實施例中，基板介電層1502具有與基板104相同的高度。在一些實施例中，基板介電層1502具有與基板104之頂表面齊平或大約齊平的頂表面，且/或具有與基板104之底表面齊平或大約齊平的底表面。基板介電層1502例如可以係或包含矽氧化物及/或某些其他合適的介電質。
如下文所見，元件層102藉由磊晶生長來形成。基板介電層1502保護基板104之側壁表面，使得元件層102之材料不在側壁上磊晶生長。另外，在一些實施例中，基板介電層1502位於基板104之底表面上且在磊晶生長期間保護底表面，使得元件層102之材料不在底表面上磊晶生長。在此等實施例中之一些中，隨後可藉由平坦化或某一其他合適的平坦化製程來去除元件層102在底表面上的部分。
參考第16A圖及第16B圖，提供了第8圖之影像感測器之一些更詳細實施例之剖面圖1600A、1600B，其中影像感測器進一步包括互連結構702且分別係FSI及BSI的。互連結構702在基板104之前側104f上覆蓋元件帽層120，且包含互連介電層704、複數個接觸706、複數根導線708及複數個導孔710。另外，互連結構702藉由RPD層714及CESL 716與元件帽層120分開。 矽化物層712位於第一接觸區114及第二接觸區116、SII區808及SSI區810上且提供分別到接觸706的歐姆耦合。互連結構702、矽化物層712RPD層714及CESL 716例如可如關於第7A圖及第7B圖所描述的那樣。
在第16A圖中，在影像感測器係FSI的情況下，微透鏡718及抗反射層720在基板104之前側104f上覆蓋互連結構702。在第16B圖中，在影像感測器係BSI的情況下，微透鏡718及抗反射層720在基板104之背側104b上覆蓋基板104。
雖然第8圖、第9圖、第10A圖至第10E圖、第11圖至第13圖、第14A圖至第14D圖、第15圖、第16A圖及第16B圖例示根據第1圖之實施例組態的第一接觸區114、第二接觸區116及接觸井118，但是第一接觸區114、第二接觸區116及接觸井118可替代地根據第3A圖至第3C圖中之任一者之實施例或者根據其他合適的實施例組態。雖然第9圖例示第8圖之影像感測器之頂部佈局，但是該頂部佈局亦可應用於第10A圖至第10D圖、第10F圖、第11圖、第15圖、第16A圖及第16B圖中之任一者中的影像感測器。例如，第10A圖至第10D圖、第10F圖、第11圖、第15圖、第16A圖及第16B圖中之任一者可沿著第9圖之線C截取。雖然第10E圖例示對其中中間層帽層804覆蓋SII區808及SSI區810的第8圖之影像感測器的變化，但是此變化可應用於第 10A圖至第10D圖、第10F圖、第11圖、第15圖、第16A圖及第16B圖中之任一者中的影像感測器。雖然第11圖例示對其中影像感測器進一步包含基板佈植區1102的第8圖之影像感測器的變化，但是第10A圖至第10E圖、第12圖、第14A圖至第14D圖、第15圖、第16A圖及第16B圖亦可具有基板佈植區1102。雖然第12圖例示對其中影像感測器省略中間層帽層804的第8圖之影像感測器的變化，但是第9圖、第10A圖至第10E圖、第11圖、第15圖、第16A圖及第16B圖中之任一者亦可省略中間層帽層804。雖然第13圖例示對其中影像感測器進一步包含基板佈植區1102且省略了中間層802的第12圖之影像感測器的變化，但是此等變化亦可應用於第14A圖至第14D圖中之任一者中的影像感測器。雖然第15圖例示對其中影像感測器進一步包含基板介電層1502的第8圖之影像感測器的變化，但是第10A圖至第10E圖、第11圖至第13圖、第14A圖至第14D圖、第16A圖及第16B圖中之任一者中的影像感測器亦可包括基板介電層1502。雖然第16A圖及第16B圖例示分別呈FSI組態及BSI組態的第8圖之影像感測器，但是第10A圖至第10E圖、第11圖至第13圖、第14A圖至第14D圖、第15圖中之任一者之影像感測器可具有如第16A圖中的FSI組態及如第16B圖中的BSI組態。
參考第17圖至第23圖，提供了用於形成一影像感測器的方法之一些實施例之一系列剖面圖1700-2300， 其中元件層覆蓋基板且具有與基板不同的半導體材料。方法例如可經採用以形成第1圖、第3A圖至第3C圖、第4圖至第6圖、第7A圖及第7B圖中之任一者中的影像感測器(例如，採用來形成某一其他合適的影像感測器)。
如第17圖之剖面圖1700所例示的，在基板104之上磊晶生長元件層102。元件層102及基板104係不同的半導體材料。元件層102例如可以係或包含鍺或某一其他合適的半導體材料，且/或基板104例如可以係或包含矽或某一其他合適的半導體材料。在一些實施例中，元件層102對NIR輻射及/或IR輻射的吸收比基板104更多。另外，在一些實施例中，元件層102具有比基板104小的能隙。基板104例如可以係塊體半導體晶片、絕緣層上半導體(semiconductor-on-insulator，SOI)晶片或某一其他合適類型的基板。
磊晶例如可藉由氣相磊晶(vapor-phase epitaxy，VPE)、分子束磊晶(molecular beam epitaxy，MBE)或某一其他合適的磊晶製程來執行。在一些實施例中，磊晶生長元件層102以便完全覆蓋基板104及/或覆蓋基板104之所有曝露半導體材料。
如第18圖之剖面圖1800所例示的，對元件層102進行圖案化以形成溝槽1802。溝槽1802沿著所形成之像素108之邊界延伸，且將元件層102分成像素108所獨有的複數個分離的平台式結構102m。溝槽1802完全穿過元件層102且個別地環繞平台式結構102m，以便 完全將平台式結構102m分開。另外，溝槽1802延伸到基板104中以增強平台式結構102m之間的電氣隔離。在替代實施例中，溝槽1802不延伸到基板104中，且具有與元件層102之底表面齊平或實質上齊平的底表面。圖案化例如可藉由光刻/蝕刻製程或某一其他合適類型的圖案化製程來執行。
在一些實施例中，溝槽1802及平台式結構102m具有如分別針對第2A圖及第2B圖中之任一者中的像素間介電層106及平台式結構102m例示的頂部佈局。例如，剖面圖1800可沿著第2A圖中的線A或第2B圖中的線B截取。在替代實施例中，溝槽1802及平台式結構102m具有其他合適的頂部佈局。在一些實施例中，平台式結構102m具有係正方形形狀、矩形、圓形、三角形、六邊形或某一其他合適的顯示的頂部佈局。在一些實施例中，平台式結構102m具有係等邊或實質上等邊及/或等角或實質上等角的多邊形頂部佈局。實質上等邊例如可意指多邊形之邊具有平均長度，且多邊形之每個邊具有與平均長度相差小於平均長度之1%、5%或10%的長度。實質上等角例如可意指多邊形之轉角具有平均角度，且多邊形之每個轉角具有與平均角度相差小於平均角度之1%、5%或10%的角度。然而，其他含意亦適用於實質上等邊及實質上等角。
因為元件層102及基板104係不同的半導體材料，所以晶格常數可不同。因此，在元件層102與基板104之 間的界面112處可出現線差排缺陷。因為界面112侷限到元件層102之底表面且並不沿著元件層102之側壁延伸，所以界面112跨越小區域。因此，線差排缺陷之密度係低的。因為線差排缺陷之密度低，所以結晶品質可以係高的。高結晶品質減少漏電流，且因此可增強所形成之影像感測器之SNR、QE及其他合適的性能指標。
因為平台式結構102m係分離的且藉由像素間介電層106彼此分開，所以平面式結構102m之間的電氣隔離係高的。因此，平台式結構102m可具有高密度。另外，因為平台式結構102m之頂部佈局可藉由對元件層102進行圖案化來定義，所以可針對高密度來選擇頂部佈局。頂部佈局例如可以係正方形、矩形、六邊形、三角形、圓形、八邊形、五邊形或某一其他合適的形狀。因為密度可以係高的，且因為平台式結構102m可用相對較少的處理步驟來定義及彼此隔離，所以影像感測器之製造成本可以係低的。
如第19圖之剖面圖1900所例示的，沉積填充溝槽1802(例如，參見第18圖)且覆蓋元件層102的像素間介電層106。像素間介電層106例如可藉由熱氧化、氣相沉積或某一其他合適的沉積製程來沉積。
如第20圖之剖面圖2000所例示的，對像素間介電層106執行平坦化以將像素間介電層106自元件層102頂上去除且將像素間介電層106控制到溝槽1802(例如，參見第18圖)。平坦化例如可藉由化學機械研磨 (chemical mechanical polish，CMP)及/或其他合適的平坦化製程來執行。
如第21圖之剖面圖2100所例示的，在元件層102及像素間介電層106上磊晶生長元件帽層120以於在後續處理期間保護元件層102。在替代實施例中，元件帽層120侷限到元件層102且/或不位於像素間介電層106上。元件帽層120例如可以係或包含矽及/或某一其他合適類型的半導體材料。磊晶例如可藉由VPE、MBE或某一其他合適的磊晶製程來執行。
如第22圖之剖面圖2200所例示的，在對應像素108之平台式結構102m中形成像素108所獨有的光偵測器110。光偵測器110包括對應的第一接觸區114、對應的第二接觸區116及對應的接觸井118。雖然對於在剖面圖2200之周邊的像素108不可見，但是在剖面圖2200之周邊的像素108包括第一接觸區114、第二接觸區116及接觸井118。在剖面圖2200中部的像素108例如可代表在剖面圖2200之周邊的像素108。光偵測器110例如可以係或包含PIN光二極體或某些其他合適類型的光二極體。
光偵測器110例如可藉由分別形成第一接觸區114、第二接觸區116及接觸井118的一系列摻雜製程來在平台式結構102m中形成。摻雜製程例如可藉由離子佈植及/或某一其他合適類型的摻雜製程來執行。
如第23圖之剖面圖2300所例示的，形成位於光 偵測器110之上且在基板104之前側104f上電耦合到光偵測器110的互連結構702。互連結構702藉由RPD層714及CESL 716與元件帽層120分開。另外，互連結構702穿過矽化物層712電耦合到第一接觸區114及第二接觸區116。互連結構702例如可如第7A圖及第7B圖所描述的那樣。
雖然未示出，但是微透鏡718及抗反射層720可形成在基板104之前側104f或基板104之背側104b上。第7A圖提供前者之範例，且第7B圖提供後者之範例。
雖然參考方法之各種實施例描述於第17圖至第23圖，但是將瞭解，第17圖至第23圖所示之結構不限於該方法，而是可獨立於該方法。雖然第17圖至第23圖被描述為一系列動作，但是將瞭解，動作之次序在其他實施例中可改變。雖然第17圖至第23圖例示且被描述為一組特定動作，但是在其他實施例中可省略所例示及/或所描述之一些動作。另外，在其他實施例中可包括未例示及/或描述的動作。
參考第24圖，提供了第17圖至第23圖之方法之一些實施例之方塊圖2400。
在2402處，在基板之上磊晶生長元件層，其中元件層及基板係不同的半導體材料。例如，參見第17圖。
在2404處，對元件層進行圖案化以定義沿著像素之邊界延伸的溝槽且自元件層中定義位於像素處的平台式結構。例如，參見第18圖。
在2406處，沉積填充溝槽且覆蓋元件層的像素間介電層。例如，參見第19圖。
在2408處，對像素間介電層進行平坦化以將像素間介電層自元件層頂上去除。例如，參見第20圖。
在2410處，在平台式結構之上磊晶生長元件帽層。例如，參見第21圖。
在2412處，在平台式結構中形成光偵測器。例如，參見第22圖。
在2414處，形成覆蓋且電耦合到光偵測器的互連結構。例如，參見第23圖。
雖然第24圖之方塊圖2400在本文中被例示且描述為一系列動作或事件，但是將瞭解，此類動作或事件之例示次序不以限制性意義解釋。例如，某些動作可以不同的次序及/或與除本文所例示及/或所描述之那些動作或事件之外的其他動作或事件同時發生。另外，實施本文之描述之一或多個態樣或實施例可並不需要所有所例示之動作，且本文所描繪之動作中之一或多者可在一個或多個單獨的動作及/或階段中執行。
參考第25圖至第31圖，提供了第17圖至第23圖之方法之一些替代實施例之一系列剖面圖2500-3100，其中元件層102在像素間介電層106之後形成。該方法可經採用以形成第5圖及第6圖中之任一者中的影像感測器。另外，若修改成使得像素間介電層106具有與元件層102之底表面齊平或大約齊平的底表面，則該方法可經採用以 形成第1圖、第3A圖至第3C圖、第4圖、第7A圖及第7B圖中之任一者中的影像感測器。更進一步地，該方法可經採用以形成其他合適的影像感測器。
如第25圖之剖面圖2500所例示的，在基板104之上沉積像素間介電層106。在一些實施例中，以係大約2-50微米、大約2-26微米、大約26-50微米或某一其他合適的值的厚度Tid1沉積像素間介電層106。像素間介電層106例如可藉由熱氧化、氣相沉積或某一其他合適的沉積製程來沉積。
如第26圖之剖面圖2600所例示的，對像素間介電層106進行圖案化以形成曝露基板104的複數個分離的腔體2602。腔體2602對應於所形成之像素108，且像素間介電層106沿著像素108之邊界延伸以個別地環繞腔體2602中之每一者。圖案化例如可藉由光刻/蝕刻製程或某一其他合適類型的圖案化製程來執行。
在一些實施例中，像素間介電層106及腔體2602具有如分別針對第2A圖及第2B圖中之任一者中的像素間介電層106及平台式結構102m例示的頂部佈局。例如，剖面圖2600可沿著第2A圖中的線A或第2B圖中的線B截取。在替代實施例中，像素間介電層106及腔體2602具有其他合適的頂部佈局。在一些實施例中，腔體2602具有係正方形形狀、矩形、圓形、三角形、六邊形或某一其他合適的顯示的頂部佈局。在一些實施例中，腔體2602具有係等邊或實質上等邊及/或等角或實質上等角的多邊 形頂部佈局。實質上等邊及/或實質上等角例如可如關於第18圖所描述的那樣。然而，其他含意亦適用於實質上等邊及實質上等角。
如第27圖之剖面圖2700所例示的，磊晶生長填充腔體2602(例如，參見第26圖)且覆蓋像素間介電層106的元件層102。元件層102及基板104係不同的半導體材料。磊晶例如可藉由VPE、MBE或某一其他合適的磊晶製程來執行。
如第28圖之剖面圖2800所例示的，對元件層102執行平坦化。平坦化將元件層102自像素間介電層106頂上去除且將元件層102侷限到腔體2602(例如，參見第26圖)。元件層102在腔體2602中的部分定義對應於所形成之像素108的平台式結構102m。平坦化例如可藉由CMP及/或某一其他合適的平坦化製程來執行。
因為元件層102及基板104係不同的半導體材料，所以晶格常數可不同。因此，在元件層102與基板104之間的界面112處可出現線差排缺陷。因為界面112侷限到元件層102之底表面且並不沿著元件層102之側壁延伸，所以界面112跨越小區域。因此，線差排缺陷之密度係低的。因為線差排缺陷之密度低，所以結晶品質可以係高的。高結晶品質減少漏電流，且因此可增強所形成之影像感測器之SNR、QE及其他合適的性能指標。
因為平台式結構102m係分離的且藉由像素間介電層106彼此分開，所以平面式結構102m之間的電氣隔 離係高的。因此，平台式結構102m可具有高密度。另外，因為平台式結構102m之頂部佈局可藉由對像素間介電層106進行圖案化來定義，所以可針對高密度來選擇頂部佈局。頂部佈局例如可以係正方形、矩形、六邊形、三角形、圓形、八邊形、五邊形或某一其他合適的形狀。因為密度可以係高的，且因為平台式結構102m可用相對較少的處理步驟來定義及彼此隔離，所以影像感測器之製造成本可以係低的。
如第29圖至第31圖之剖面圖2900-3100所例示的，分別執行第21圖至第23圖所例示及所描述之動作。在第29圖處，如第21圖所例示及所描述的那樣在元件層102上磊晶生長元件帽層120。在第30圖處，如第22圖所例示及所描述的那樣在平台式結構102m中形成光偵測器110。在第31圖處，如第23圖所例示及所描述的那樣形成位於光偵測器110之上且在基板104之前側104f上電耦合到光偵測器110的互連結構702。雖然未示出，但是微透鏡718及抗反射層720可形成在基板104之前側104f或基板104之背側104b上。第7A圖提供前者之範例，且第7B圖提供後者之範例。
雖然參考方法之各種實施例描述了第25圖至第31圖，但是將瞭解，第25圖至第31圖所示之結構不限於該方法，而是可獨立於該方法。雖然第25圖至第31圖被描述為一系列動作，但是將瞭解，動作之次序在其他實施例中可改變。雖然第25圖至第31圖例示且被描述為一 組特定動作，但是在其他實施例中可省略所例示及/或所描述之一些動作。另外，在其他實施例中可包括未例示及/或描述的動作。
參考第32圖，提供了第25圖至第31圖之方法之一些實施例之方塊圖3200。
在3202處，在基板之上沉積像素間介電層。例如，參見第25圖。
在3204處，對像素間介電層進行圖案化以在像素處定義曝露基板的腔體，其中像素間介電層沿著像素之邊界環繞腔體。例如，參見第26圖。
在3206處，磊晶生長填充腔體且覆蓋像素間介電層的元件層，其中元件層及基板係不同的半導體材料。例如，參見第27圖。
在3208處，對元件層進行平坦化以將元件層自像素間介電層頂上去除且定義侷限到腔體的平台式結構。例如，參見第28圖。
在3210處，在平台式結構之上磊晶生長元件帽層。例如，參見第29圖。
在3212處，在平台式結構中形成光偵測器。例如，參見第30圖。
在3214處，形成覆蓋且電耦合到光偵測器的互連結構。例如，參見第31圖。
雖然第32圖之方塊圖3200在本文中被例示且描述為一系列動作或事件，但是將瞭解，此類動作或事件之 例示次序不以限制性意義解釋。例如，某些動作可以不同的次序及/或與除本文所例示及/或所描述之那些動作或事件之外的其他動作或事件同時發生。另外，實施本文之描述之一或多個態樣或實施例可並不需要所有所例示之動作，且本文所描繪之動作中之一或多者可在一個或多個單獨的動作及/或階段中執行。
參考第33圖至第35圖、第36A圖至第36C圖、第37A圖、第37B圖及第38圖至第41圖，提供了用於形成一影像感測器的方法之一些實施例之一系列剖面圖3300-3500、3600A-3600C、3700A、3700B、3800-4100，其中元件層凹入到基板中且具有與基板不同的半導體材料。該方法可經採用以形成第8圖、第9圖、第10B圖至第10D圖、第10F圖、第11圖、第15圖、第16A圖及第16B圖中之任一者中的影像感測器。另外，該方法可經採用以形成其他合適的影像感測器。
如第33圖之剖面圖3300所例示的，在基板104中形成DII區806、SII區808及SSI區810。基板104例如可以係或包含矽或某一其他合適的半導體材料。
DII區806沿著在基板104上形成的像素108之周邊延伸且具有分別位於像素108之相對側上的一對段。SII區808覆蓋DII區806。另外，SII區808類似地沿著像素108之周邊延伸且具有分別位於像素108之相對側上的一對段。SSI區810分別位於SII區808之相對側上，使得DII區806及SII區808位於SSI區810 之間。在一些實施例中，DII區806、SII區808及SSI區810具有如第9圖中的頂部佈局，但其他合適的頂部佈局亦適用。DII區806、SII區808及SSI區810係基板104之摻雜區，且可藉由離子佈植或某一其他合適的摻雜製程來形成。DII區806及SII區808共享共同摻雜類型，且SII區808具有比DII區806高的摻雜濃度。共同摻雜類型例如可與基板104之主體之摻雜類型相同。
亦如第33圖之剖面圖3300所例示的，在基板104之上沉積硬質遮罩層3302。在一些實施例中，硬質遮罩層3302之厚度Thm係大約500-1000埃、大約500-750埃、大約750-1000埃、大約750埃或某一其他合適的值。硬質遮罩層3302例如可以係或包含無摻雜矽玻璃(undoped silicate glass，USG)及/或某一或多種其他合適的介電質。
如第34圖之剖面圖3400所例示的，對硬質遮罩層3302及基板104進行圖案化以定義腔體3402。在一些實施例中，腔體3402具有的深度D4係大約0.5-1.0微米、大約1.1微米、大約1-2微米、大約2-5微米、大約5-10微米或某一其他合適的值。圖案化例如可藉由光刻/蝕刻製程或某一其他合適的圖案化製程來執行。另外，光刻/蝕刻製程例如可採用乾式蝕刻，但其他合適類型的蝕刻亦適用。
如第35圖之剖面圖3500所例示的，形成襯於腔體3402(例如，參見第34圖)的基板佈植區1102。在替 代實施例中，省略了基板佈植區1102。基板佈植區1102係基板104之摻雜區域且例如可藉由毯覆式離子佈植或某一其他合適的摻雜製程來形成。在一些實施例中，基板佈植區1102具有的摻雜類型與基板104之主體相同，但是摻雜濃度高於基板104之主體。
亦如第35圖之剖面圖3500所例示的，在基板佈植區1102之上磊晶生長襯於腔體3402(例如，參見第34圖)的中間層802。中間層802自基板104磊晶生長且因此侷限到基板104在腔體3402中的所曝露之表面。中間層802係或包含與基板104相同的半導體材料且係無摻雜的。
亦如第35圖之剖面圖3500所例示的，在中間層802之上磊晶生長填充腔體3402的元件層102。元件層102自中間層802磊晶生長且因此侷限到中間層802在腔體3402中的所曝露之表面。另外，由於晶格生長的方式，因此元件層102之頂表面可以係粗糙的。
元件層102係與基板104及中間層802不同的半導體材料。例如，元件層102可以係鍺或矽鍺，而基板104及中間層802可以係矽。然而，其他合適的材料亦適用。在一些實施例中，元件層102具有比基板104及中間層802高的NIR輻射及/或IR輻射吸收係數。另外，在一些實施例中，元件層102具有比基板104及中間層802小的能隙。在一些實施例中，硬質遮罩層3302之厚度Thm比在第33圖處沉積時小，且/或係大約200-500埃、大 約200-350埃、大約350-500埃、大約300埃、大約380埃或某一其他合適的值。
因為元件層102及中間層802係不同的半導體材料，所以晶格常數可不同，且在元件層102與中間層802之間的界面處可出現線差排缺陷。因此，漏電流可沿著界面發生且對之後在元件層102中形成的光偵測器之性能產生負面影響。例如，漏電流可對光偵測器之SNR、QE及其他合適的性能指標產生負面影響。基板佈植區1102至少部分地緩和漏電流，且由此增強光偵測器之性能。
基板佈植區1102及/或基板104之摻雜劑可擴散到元件層102。擴散到元件層102的摻雜劑可在元件層102中形成增加漏電流的低電阻率區。與基板佈植區1102之作用相反，這進而可使光偵測器之性能降級。中間層802阻擋或以其他方式減少擴散到元件層102的摻雜劑，且因此可增強光偵測器之性能。
如第36A圖至第36C圖之剖面圖3600A-3600C所例示的，對元件層102之頂表面執行平坦化以使頂表面變平坦。第36A圖至第36C圖係平坦化之替代實施例，且因此各自個別地例示平坦化。另外，第36A圖至第36C圖例示自元件層102之頂表面到基板104之頂表面垂直偏移的不同距離D2。在第36A圖中，偏移距離D2係零或大約零。在第36B圖及第36C圖中，偏移距離D2係正值，且元件層102之頂表面相對於中間層802之頂表面及/或基板104之頂表面分別升高及凹陷。 作為平坦化之結果，不當顆粒3602沉降及/或形成在元件層102之頂表面上。不當顆粒例如可包括有機雜質、金屬污染物、聚合物、其他合適的顆粒或前述之任何組合。
使元件層102之頂表面變平坦改進均一性及因此在之後執行的處理的可靠度。例如，使元件層102之頂表面變平坦可改進均一性及在之後描述的形成元件帽層、互連結構及其他合適的特徵時的可靠度。另外，執行平坦化，使得偏移距離D2係小的。若偏移距離D2係大的，則元件層102處的形貌可完全或部分地抵消平坦化之益處，且因此可導致非均一性及在之後執行的處理的可靠度。偏移距離D2例如在於元件層102延伸到基板104中的深度D3之大約1%、2%、5%、10%或30%之內的情況下可以係小的，否則例如可以係大的。然而，其他合適的百分比亦適用。深度D3例如可自基板104之頂表面到元件層102之頂表面來測量。在替代實施例中，偏移距離D2及深度D3係自中間層802之頂表面分別到元件層102之頂表面及元件層102之底表面來測量。例如當中間層802之頂表面相對於基板104之頂表面升高時，可出現此類替代實施例。
在一些實施例中，藉由CMP執行平坦化。在替代實施例中，藉由乾式/濕式蝕刻製程執行平坦化。乾式/濕式蝕刻製程例如可包含：1)在元件層102之上沉積或以其他方式形成平坦化層(未示出)，使得平坦化層之頂表面係平坦或實質上平坦的；2)使用對平坦化層及元件層102具 有相同或相似蝕刻速率的蝕刻劑並行地深蝕刻平坦化層及元件層102；及3)在深蝕刻之後去除平坦化層之任何剩餘物。平坦化層例如可藉由旋塗或某一其他合適的沉積製程以平坦或實質上平坦的頂表面來沉積。替代地，平坦化層例如可以粗糙的頂表面來沉積，且然後利用CMP或某一其他合適的平坦化製程來平坦化。平坦化層例如可以係或包含底部抗反射塗層(bottom antireflective coating，BARC)及/或某一其他合適的材料。在替代實施例中，藉由CMP執行平坦化，之後係深蝕刻。在替代實施例中，平坦化藉由某一其他合適的平坦化製程來執行。
如剖面圖3700A及3700B所例示的，在元件層102之頂表面上執行清潔製程。第37B圖例示第37A圖之剖面圖3700A中的圓D處的放大剖面圖3700B。清潔製程可在第36A圖至第36C圖中之任一者中的元件層102上執行，但是使用第36A圖中的元件層102例示。如上所述，第36A圖至第36C圖係彼此之替代方案。清潔製程去除不當顆粒3602(例如，參見第36A圖至第36C圖)中之至少一些且進一步在中間層802上形成中間層帽層804。在一些實施例中，中間層帽層804及元件層102具有如第9圖所示之頂部佈局。在替代實施例中，其他合適的頂部佈局亦適用。
清潔製程包含將濕式清潔溶液施加到元件層102之頂表面。濕式清潔溶液使中間層802氧化以形成中間層帽層804，同時去除不當顆粒3602。例如，在元件層102 係或包含鍺且中間層802係或包含矽的至少一些實施例中，清潔溶液可至少部分地將不當顆粒3602自元件層102去除，同時形成中間層帽層804作為矽氧化物。在一些實施例中，濕式清潔溶液包含臭氧，且進一步包含去離子水或其中可溶解臭氧的某一其他合適的溶劑。在一些實施例中，濕式清潔溶液由或基本上由臭氧及去離子水組成。在其他實施例中，濕式清潔溶液包含附加成分。
亦如剖面圖3700A及3700B所例示的，在清潔製程之後執行氫烘烤製程以進一步去除不當顆粒3602(例如，參見第36A圖至第36C圖)。例如，氫烘烤製程可去除元件層102上的殘餘氧及/或碳。在替代實施例中，省略了氫烘烤製程，且/或代替地執行某一其他合適的熱製程。氫烘烤製程例如可包含在高溫下及在包含氫氣(例如，H2)的氣氛中加熱元件層102。高溫利用可以係大約攝氏700-800度，但其他合適的溫度亦適用。
在一些實施例中，在氫烘烤製程與元件層之後續磊晶生長之間執行附加清潔製程以進一步去除不當顆粒3602(例如，參見第36A圖至第36C圖)。例如，在元件層102係或包含鍺的至少一些實施例中，附加清潔製程可將鍺氧化物自元件層102去除。在一些實施例中，執行附加清潔製程而不去除中間層帽層804。在替代實施例中，附加清潔製程去除中間層帽層804。
如第38圖之剖面圖3800所例示的，磊晶生長位於元件層102上且覆蓋元件層102的元件帽層120。元件 帽層120係與元件層102不同的半導體材料，且例如可以係或包含矽及/或某一其他合適的半導體材料。在一些實施例中，元件帽層120係與中間層802及/或基板104相同的半導體材料。另外，在一些實施例中，元件帽層120係無摻雜的。
磊晶生長元件帽層120，使得元件帽層120在元件層102上而不在硬質遮罩層3302上且不在中間層帽層804上生長。如此，元件帽層120藉由不取決於光刻的自對準製程侷限到元件層102。因為光刻係昂貴的，所以藉由自對準製程形成元件帽層120減少成本。
元件帽層120在後續處理期間保護元件層102免受損傷。例如，後續濕式清潔製程可使用對元件層102具有高蝕刻速率但對元件帽層120具有低蝕刻速率的酸。如此，若直接暴露於酸，則元件層102將會遭受顯著的結晶損傷及/或腐蝕，而元件帽層120則不會。此種結晶損傷將增加漏電流，且因此使之後在元件層102上形成的光偵測器之SNR、QE及其他合適的性能指標降級。因此，藉由防止元件層102與酸接觸，元件帽層120保護元件層102。這進而減少漏電流且增強光偵測器之性能。
因為元件層102係與基板104及中間層802不同的材料，所以元件層102可具有與基板104及中間層802不同的熱膨脹係數。因此，氫烘烤製程期間的高溫可導致不同程度的熱膨脹及因此基板104、中間層802及元件層102中的結晶應力。高溫及應力可能促成元件層102自腔 體3402(例如，參見第34圖)向外擠出。中間層帽層804可作為阻障層以防止或以其他方式將此向外擠出最小化且將元件層102保持在腔體3402中。
若沒有中間層帽層804，元件層102可跨中間層802之頂表面擠出且可沿著硬質遮罩層3302與基板104之間的界面在硬質遮罩層3302下方擠出。這可能導致元件層102中的應力在氫烘烤製程之後持續存在。持續存在的應力使表面變粗糙且增加漏電流，這使之後在元件層102上形成的光偵測器之性能降級。另外，因為元件帽層120不在硬質遮罩層3302上生長，所以元件帽層120將不覆蓋元件層102之所擠出之部分。如下文所見，硬質遮罩層3302被去除，使得所擠出之部分亦將變得不受硬質遮罩層3302的保護。
在沒有來自硬質遮罩層3302及元件帽層120的保護的情況下，元件層102之所擠出之部分在後續處理期間將易受損傷。例如，如上所述，後續濕式清潔製程可使用對元件層102具有高蝕刻速率但對元件帽層120具有低蝕刻速率的酸。以上所描述之酸可腐蝕元件層102之所擠出之部分以定義在元件帽層120下方通向腔體3402(例如，參見第34圖)中的元件層102之主體的通道。酸然後可穿過通道腐蝕元件層102之主體，且因此可導致對元件層102的顯著結晶損傷及/或腐蝕。這進而增加漏電流且使之後在元件層102中形成的光偵測器之性能降級。因此，藉由防止元件層102在硬質遮罩層3302下方擠出，中間 層帽層804防止對元件層102的損傷，減少漏電流且增強光偵測器之性能。
如第39圖之剖面圖3900所例示的，去除硬質遮罩層3302(例如，參見第38圖)。去除例如可藉由蝕刻製程或某一其他合適的去除製程來執行。
亦如第39圖之剖面圖3900所例示的，在元件層102中形成光偵測器110。光偵測器110包括一對第一接觸區114、一對第二接觸區116及一對接觸井118。在替代實施例中，省略了接觸井118。另外，在替代實施例中，光偵測器110可具有較少接觸區。
第一接觸區114、第二接觸區116及接觸井118係元件層102中的摻雜半導體區，且可藉由離子佈植及/或某一其他合適的摻雜製程來形成。第一接觸區114具有第一摻雜類型，且第二接觸區116及接觸井118具有與第一摻雜類型相反的第二摻雜類型。第一摻雜類型及第二摻雜類型例如可分別係N型及P型，或反之亦然。接觸井118係第二接觸區116所獨有的且分別杯狀承托第二接觸區116之下側以將第二接觸區116與元件層102之主體分開。元件層102之主體例如可以係無摻雜的。光偵測器110例如可以係或包含PIN光二極體或某一其他合適類型的光二極體。
如第40圖之剖面圖4000所例示的，形成矽化物層712及RPD層714。RPD層714定義分別覆蓋第一接觸區114、第二接觸區116、SII區808及SSI區810 的矽化物開口4002。矽化物層712分別位於矽化物開口4002中，且例如可以係或包含鎳矽化物或某一其他合適類型的金屬矽化物。用於形成矽化物層712及RPD層714的製程例如可包含：1)沉積RPD層714；2)對RPD層714進行圖案化以定義矽化物開口4002；3)沉積覆蓋RPD層714且襯於矽化物開口4002的金屬；4)對金屬進行退火以觸發形成矽化物層712的矽化物反應；及5)去除未反應金屬。然而，其他合適的製程亦適用。圖案化例如可藉由光刻/蝕刻製程或某一其他合適的蝕刻製程來執行。
如上所述，中間層帽層804可防止元件層102向外擠出。這進而可防止對元件層102的結晶損傷，減少元件層102處的漏電流且增強光偵測器110之性能。然而，若省略了中間層帽層804且發生了擠出，則RPD層714之圖案化及/或未反應金屬之去除可穿過元件層102之所擠出之部分損傷元件層102。此類損傷進而可能增加漏電流且使光偵測器之性能110降級。
例如，就元件層102之所擠出之部分延伸到SSI區810而言，在圖案化期間使用的蝕刻劑可穿過SSI區810之矽化物開口4002與所擠出之部分接觸。然後，所擠出之部分可經腐蝕以定義在元件層帽層120下方延伸的通道，且蝕刻劑可穿過通道腐蝕元件層102之主體。
作為另一個範例，去除可用包含過氧化氨混合(ammonia-peroxide mixture，APM)、硫酸及過氧化 氫混合物(hydrogen peroxide mixture，SPM)或包含過氧化氫(例如，H2O2)的其他合適的混合物的濕式清潔溶液來進行。在至少元件層102係或包含鍺且元件帽層120係或包含矽的實施例中，過氧化氫可對元件層102具有高蝕刻速率且對元件帽層120具有低蝕刻速率。因此，元件帽層120可保護元件層102之下層部分。然而，元件層102之延伸超出元件帽層120的所擠出之部分可易受濕式清潔溶液的損傷。例如，若所擠出之部分延伸到SSI區810，濕式清潔溶液可穿過SSI區810之矽化物開口4002與所擠出之部分接觸。作為另一個範例，接縫4004可在RPD層714在元件帽層120之轉角處發展，從而允許濕式清潔溶液穿過接縫4004與所擠出之部分接觸。就濕式清潔溶液與所擠出之部分接觸而言，所擠出之部分可經腐蝕以定義在元件帽層120下方延伸到元件層102之本體的通道。然後，濕式清潔溶液可穿過通道腐蝕元件層102之本體。
如第41圖之剖面圖4100所例示的，形成位於光偵測器110之上且在基板104之前側104f上電耦合到光偵測器110的互連結構702。互連結構702藉由CESL 716與RPD層714分開。另外，互連結構702穿過矽化物層712電耦合到第一接觸區114、第二接觸區116、SII區808及SSI區810。互連結構702例如可如關於第16A圖及第16B圖所描述的那樣。
雖然未示出，但是微透鏡718及抗反射層720可 形成在基板104之前側104f或基板104之背側104b上。第16A圖提供前者之範例，且第16B圖提供後者之範例。
雖然參考方法之各種實施例描述了第33圖至第35圖、第36A圖至第36C圖、第37A圖、第37B圖及第38圖至第41圖，但是將瞭解，第33圖至第35圖、第36A圖至第36C圖、第37A圖、第37B圖及第38圖至第41圖所示之結構不限於該方法，而是可獨立於該方法。雖然第33圖至第35圖、第36A圖至第36C圖、第37A圖、第37B圖及第38圖至第41圖被描述為一系列動作，但是將瞭解，動作之次序在其他實施例中可改變。雖然第33圖至第35圖、第36A圖至第36C圖、第37A圖、第37B圖及第38圖至第41圖例示且被描述為一組特定動作，但是在其他實施例中可省略所例示及/或所描述之一些動作。另外，在其他實施例中可包括未例示及/或描述的動作。
在一些實施例中，為了形成第12圖、第13圖、第14A圖、第14C圖及第14D圖中之任一者中的影像感測器或者為了形成其他合適的影像感測器，用不形成中間層帽層804的濕式清潔溶液來進行第37A圖及第37B圖之清潔。濕式清潔溶液例如可包含氫氟酸或某一其他合適的成分。在一些實施例中，為了形成第13圖中的影像感測器或者為了形成其他合適的影像感測器，在執行第35圖之動作時進一步省略中間層802。在一些實施例中，為了形成第10A圖及第14A圖中的影像感測器或者為了形成其 他合適的影像感測器，在第34圖之動作與第35圖之動作之間將硬質遮罩層3302在腔體3402中的側壁自基板104之鄰近側壁進一步回拉。回拉曝露基板104之連接腔體3402的頂表面部分，且允許中間層802磊晶生長在所曝露之頂表面部分。回拉例如可藉由蝕刻製程或某一其他合適的製程來執行。在一些實施例中，為了形成第10E圖中的影像感測器，第36A圖至第36C圖之平坦化進一步去除硬質遮罩層3302，從而允許中間層帽層804形成在基板104之由硬質遮罩層3302覆蓋的所曝露之表面上。
參考第42圖，提供了第33圖至第35圖、第36A圖至第36C圖、第37A圖、第37B圖及第38圖至第41圖之方法之一些實施例之方塊圖4200。
在4202處，對基板及覆蓋基板的硬質遮罩層進行圖案化以形成腔體。例如，參見第33圖及第34圖。
在4204處，磊晶生長襯於且部分地填充腔體的中間層。例如，參見第35圖。
在4206處，在中間層之上磊晶生長填充腔體的元件層。例如，參見第35圖。
在4208處，對元件層進行平坦化以使元件層之頂表面變平坦。例如，參見第36A圖至第36C圖。
在4210處，對元件層之頂表面執行濕式清潔，其中濕式清潔去除元件層之頂表面上的不當顆粒，同時在中間層之頂表面上形成中間層帽層。例如，參見第37A圖及第37B圖。
在4212處，在元件層之上磊晶生長元件帽層。例如，參見第38圖。
在4214處，在元件層中形成光偵測器。例如，參見第39圖。
在4216處，去除硬質遮罩層。例如，參見第39圖。
在4218處，形成覆蓋且電耦合到光偵測器的互連結構。例如，參見第40圖及第41圖。
雖然第42圖之方塊圖4200在本文中被例示且描述為一系列動作或事件，但是將瞭解，此類動作或事件之例示次序不以限制性意義解釋。例如，某些動作可以不同的次序及/或與除本文所例示及/或所描述之那些動作或事件之外的其他動作或事件同時發生。另外，實施本文之描述之一或多個態樣或實施例可並不需要所有所例示之動作，且本文所描繪之動作中之一或多者可在一個或多個單獨的動作及/或階段中執行。
參考第43圖、第44A圖、第44B圖及第45圖至第49圖，提供了第33圖至第35圖、第36A圖至第36C圖、第37A圖、第37B圖及第38圖至第41圖之方法之一些替代實施例之一系列剖面圖4300、4400A、4400B、4500-4900，其中元件層102之平坦化去除硬質遮罩層3302。該方法可經採用以形成第14B圖中的影像感測器。另外，該方法可經採用以形成其他合適的影像感測器。
如第43圖之剖面圖4300所例示的，執行第33圖至第35圖處所例示及所描述之動作。藉由執行第33圖處所描述之動作，在基板104中形成DII區806、SII區808及SSI區810。另外，在基板104之上沉積硬質遮罩層3302。藉由執行第34圖處所描述之動作，對硬質遮罩層3302及基板104進行圖案化以定義腔體3402。藉由執行第35圖處所描述之動作，形成襯於腔體3402的基板佈植區1102。另外，在基板佈植區1102之上磊晶生長襯於腔體3402的中間層802，且在中間層802之上磊晶生長填充腔體3402的元件層102。在替代實施例中，省略了基板佈植區1102。
如第44A圖及第44B圖之剖面圖4400A、4400B所例示的，對元件層102之頂表面執行平坦化以使頂表面變平坦且同時去除硬質遮罩層3302(例如，參見第43圖)。第44A圖及第44B圖係平坦化之替代實施例，且因此各自個別地例示平坦化。另外，第44A圖及第44B圖例示自元件層102之頂表面到基板104之頂表面的不同偏移距離D2。在第44A圖中，偏移距離D2係零或大約零。在第44B圖中，偏移距離D2係正值。作為平坦化之結果，不當顆粒3602沉降及/或形成在元件層102之頂表面上。
使元件層102變平坦改進均一性及因此在之後執行的處理的可靠度。另外，執行平坦化，使得偏移距離D2係小的。若偏移距離D2係大的，則元件層102處的形貌可完全或部分地抵消平坦化之益處。偏移距離D2例如在於 元件層102延伸到基板104中的深度D3之大約1%、2%、5%、10%或30%之內的情況下可以係小的，否則例如可以係大的。然而，其他合適的百分比亦適用。深度D3例如可自基板104之頂表面到元件層102之頂表面來測量。在替代實施例中，偏移距離D2及深度D3係自中間層802之頂表面分別到元件層102之頂表面及元件層102之底表面來測量。
在一些實施例中，藉由CMP執行平坦化。在替代實施例中，藉由乾式/濕式蝕刻製程執行平坦化。乾式/濕式蝕刻製程例如可如關於第36A圖至第36C圖所描述的那樣。在替代實施例中，藉由CMP執行平坦化，之後係深蝕刻。在替代實施例中，平坦化藉由某一其他合適的平坦化製程來執行。
如第45圖之剖面圖4500所例示的，在元件層102之頂表面上執行清潔製程。清潔製程可在第44A圖及第44B圖中之任一者中的元件層102上執行，但是使用第44A圖中的元件層102例示。如上所述，第44A圖及第44B圖係彼此之替代方案。清潔製程至少部分地去除不當顆粒3602(例如，參見第44A圖及第44B圖)，且包含將濕式清潔溶液施加到元件層102。在一些實施例中，濕式清潔溶液包含氫氟酸(例如，HF)及/或其他合適的成分。
如應瞭解的，清潔製程類似於第37A圖及第37B圖處所描述之清潔製程。然而，與第37A圖及第37B圖 相比，清潔製程不會在中間層802上形成中間層帽層804。在替代實施例中，清潔製程可與如第37A圖及第37B圖所描述之清潔製程相同。例如，清潔製程可使用包含臭氧及去離子水的濕式清潔溶液。在此類替代實施例中，中間層帽層804將形成在基板104及中間層802兩者上，原因係硬質遮罩層3302(例如，參見第43圖)不存在。
亦如第45圖之剖面圖4500所例示的，在清潔製程之後執行氫烘烤製程以進一步去除不當顆粒3602(例如，參見第44A圖及第44B圖)。另外，在一些實施例中，在氫烘烤製程與元件層之後續磊晶生長之間執行附加清潔製程以進一步去除不當顆粒3602。氫烘烤製程及/或附加清潔製程例如可如關於第37A圖及第37B圖所描述的那樣執行。
如第46圖及第47圖之剖面圖4600、4700所例示的，除下文所述之外，分別執行第38圖及第39圖所例示及所描述之動作。在第46圖處，磊晶生長位於元件層102上且完全覆蓋元件層102的元件帽層120。因為硬質遮罩層3302(例如，參見第43圖)已經去除，所以元件帽層120進一步在基板104上生長且覆蓋基板104使其與元件層102之側隔開。在第47圖處，在元件層102形成光偵測器110，如第39圖所描述的那樣。然而，未如第39圖所描述的那樣執行硬質遮罩層3302之去除，原因係硬質遮罩層3302已經藉由第44A圖及第44B圖之平坦化去除。
如第48圖之剖面圖4800所例示的，形成矽化物層712及RPD層714。RPD層714定義分別覆蓋第一接觸區114、第二接觸區116、SII區808及SSI區810的矽化物開口4002。矽化物層712分別位於矽化物開口4002中。用於形成矽化物層712及RPD層714的製程例如可包含：1)沉積RPD層714；2)用第一遮罩對RPD層714進行圖案化以在第一接觸區116及第二接觸區116處定義矽化物開口4002；3)用第二不同的遮罩對RPD層714進行圖案化以SII區808及SSI區810處定義附加矽化物開口4002；4)沉積覆蓋RPD層714且襯於矽化物開口4002的金屬；5)對金屬進行退火以觸發形成矽化物層712的矽化物反應；及6)去除未反應金屬。然而，其他合適的製程亦適用。
如第49圖之剖面圖4900所例示的，形成位於光偵測器110之上且電耦合到光偵測器110的互連結構702。互連結構702藉由CESL 716與RPD層714分開且穿過矽化物層712電耦合到第一接觸區114、第二接觸區116、SII區808及SSI區810。互連結構702例如可如第16A圖及第16B圖所描述的那樣。雖然未示出，但是微透鏡718及抗反射層720可形成在基板104之前側104f或基板104之背側104b上。第16A圖提供前者之範例，且第16B圖提供後者之範例。
雖然參考方法之各種實施例描述了第43圖、第44A圖、第44B圖及第45圖至第49圖，但是將瞭解， 第43圖、第44A圖、第44B圖及第45圖至第49圖所示之結構不限於該方法，而是可獨立於該方法。雖然第43圖、第44A圖、第44B圖及第45圖至第49圖被描述為一系列動作，但是將瞭解，動作之次序在其他實施例中可改變。雖然第43圖、第44A圖、第44B圖及第45圖至第49圖例示且被描述為一組特定動作，但是在其他實施例中可省略所例示及/或所描述之一些動作。另外，在其他實施例中可包括未例示及/或描述的動作。
參考第50圖，提供了第43圖、第44A圖、第44B圖及第45圖至第49圖之方法之一些實施例之方塊圖5000。
在5002處，對基板及覆蓋基板的硬質遮罩層進行圖案化以形成腔體。例如，參見第43圖。
在5004處，磊晶生長襯於且部分地填充腔體的中間層。例如，參見第43圖。
在5006處，在中間層之上磊晶生長填充腔體的元件層。例如，參見第43圖。
在5008處，對元件層進行平坦化以使元件層之頂表面變平坦，同時去除硬質遮罩層。例如，參見第44A圖及第44B圖。
在5010處，對元件層之頂表面執行濕式清潔，其中濕式清潔去除元件層之頂表面上的不當顆粒。例如，參見第45圖。
在5012處，在元件層及基板上磊晶生長元件帽層。 例如，參見第46圖。
在5014處，在元件層中形成光偵測器。例如，參見第47圖。
在5016處，形成覆蓋且電耦合到光偵測器的互連結構。例如，參見第48圖及第49圖。
雖然第50圖之方塊圖5000在本文中被例示且描述為一系列動作或事件，但是將瞭解，此類動作或事件之例示次序不以限制性意義解釋。例如，某些動作可以不同的次序及/或與除本文所例示及/或所描述之那些動作或事件之外的其他動作或事件同時發生。另外，實施本文之描述之一或多個態樣或實施例可並不需要所有所例示之動作，且本文所描繪之動作中之一或多者可在一個或多個單獨的動作及/或階段中執行。
在一些實施例中，本揭露提供一種影像感測器，包括：一基板；一元件層，該元件層覆蓋該基板且定義一第一平台式結構；一帽層，該帽層覆蓋該元件層，其中該基板、該帽層及該元件層係半導體，且其中該元件層具有與該基板及該帽層不同的一吸收係數；一第一光偵測器，該第一光偵測器位於該元件層中、該第一平台式結構處；及一介電層，該介電層穿過該元件層延伸到該基板，其中該介電層在一第一閉合路徑中沿著該第一平台式結構之一邊界延伸以環繞該第一平台式結構。在一些實施例中，該介電層之一高度與該元件層之該高度大約相等。在一些實施例中，該介電層延伸到該基板中。在一些實施例中，該第 一平台式結構之一側壁自頂到底直接接觸該介電層。在一些實施例中，該元件層定義包括該第一平台式結構的複數個平台式結構，該些平台式結構以一蜂巢圖案配置，其中該介電層個別地環繞該些平台式結構且將該些平台式結構分開。在一些實施例中，該些平台式結構之一密度係每平方微米大約40-26000個。在一些實施例中，該元件層定義與該第一平台式結構接界的一第二平台式結構，其中該介電層在一第二閉合路徑中沿著該第二平台式結構之一邊界延伸以環繞該第二平台式結構，其中該第一閉合路徑及該第二閉合路徑部分地而非完全重疊，且其中該影像感測器進一步包括：一第二光偵測器，該第二光偵測器位於該第二平台式結構中。在一些實施例中，該第一平台式結構在一第一方向上比在橫向於該第一方向的一第二方向上長，其中該第二平台式結構在該第二方向上比在該第一方向上長。
在一些實施例中，本揭露提供另一種影像感測器，包括：一基板；一元件層，該元件層覆蓋且凹入到該基板中；一帽層，該帽層覆蓋該元件層；一第一光偵測器，該第一光偵測器位於該元件層中，及一中間層，該中間層杯狀承托該元件層之一下側且將該元件層與該基板分開；其中該基板、該帽層、該中間層及該元件層係半導體，其中該中間層係無摻雜的，且其中該元件層具有與該基板、該帽層及該中間層不同的一能隙。在一些實施例中，該影像感測器進一步包括：一介電層，該介電層侷限在該中間層 之一頂表面上且直接接觸該頂表面。在一些實施例中，該介電層在一閉合路徑中沿著該元件層之一邊界側向延伸。在一些實施例中，該元件層之一頂部佈局具有彼此正交的一X尺寸及一Y尺寸，且其中該介電層之一寬度係該X尺寸及該Y尺寸之一平均值之大約0.1%至大約1%。在一些實施例中，該帽層侷限在該元件層之上。在一些實施例中，該帽層在與該元件層及該中間層側向偏移的位置處覆蓋該基板。在一些實施例中，該帽層具有與該基板實質上相同的能隙。在一些實施例中，該元件層之一頂表面相對於該基板之一頂表面升高。在一些實施例中，該元件層之一頂表面相對於該基板之一頂表面凹入。在一些實施例中，該元件層延伸到該基板中一深度，其中該元件層之一頂表面與該基板之一頂表面之間的一垂直偏移量在該深度之大約10%之內。
在一些實施例中，本揭露提供一種用於形成一影像感測器的方法，該方法包括以下步驟：在一基板之上沉積一第一層；選擇性地對該第一層執行一蝕刻以形成位於該第一層中且曝露該基板的一或多個開口；沉積覆蓋該第一層且填充該一或多個開口的一第二層，其中該第一層及該第二層中之一者係一介電層，且該第一層及該第二層中之另一者係一半導體層；對該第二層執行一平坦化以將該第二層侷限到該一或多個開口，其中該半導體層及該介電層在一側壁邊界處直接接觸，該側壁邊界在一閉合路徑中延伸以環繞一平台式結構且給該平台式結構定界；及在該平 台式結構中形成一光偵測器。在一些實施例中，該一或多個開口定義一週期性圖案。在一些實施例中，在該半導體層上磊晶生長一帽層，其中該帽層具有比該半導體層大的一能隙。
前述內容概括了若干實施例之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，他們可容易地將本揭露用作設計或修改用於實施相同目的及/或達成本文所介紹之實施例的優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造不脫離本揭露之精神及範疇，且他們可在不脫離本揭露之精神及範疇的情況下在本文中作出各種改變、替換及變更。
100:影像感測器之剖面圖
102:元件層
102m:平台式結構
104:基板
106:像素間介電層
108:像素
110:光偵測器
112:界面
114:第一接觸區
116:第二接觸區
118:接觸井
120:元件帽層
D1:距離
Hd1:元件層之高度
Hid1:像素間介電層之高度

Claims (10)

  1. 一種影像感測器，包含：一基板；一元件層，該元件層覆蓋該基板且定義一第一平台式結構；一帽層，該帽層覆蓋該元件層，其中該基板、該帽層及該元件層係半導體，且其中該元件層具有與該基板及該帽層不同的一吸收係數；一第一光偵測器，該第一光偵測器位於該元件層中、該第一平台式結構處；及一介電層，該介電層穿過該元件層延伸到該基板，其中該介電層在一第一閉合路徑中沿著該第一平台式結構之一邊界延伸以環繞該第一平台式結構，該介電層以非零距離延伸到該基板中。
  2. 如請求項1所述之影像感測器，其中該元件層定義包括該第一平台式結構的複數個平台式結構，該些平台式結構以一蜂巢圖案配置，且該介電層個別地環繞該些平台式結構且將該些平台式結構分開。
  3. 如請求項1所述之影像感測器，其中該元件層定義與該第一平台式結構接界的一第二平台式結構，其中該介電層在一第二閉合路徑中沿著該第二平台式結構之一邊界延伸以環繞該第二平台式結構，其中該第一閉合路 徑及該第二閉合路徑部分地而非完全重疊，且其中該影像感測器更包含：一第二光偵測器，該第二光偵測器位於該第二平台式結構中。
  4. 一種影像感測器，包含：一基板；一元件層，該元件層覆蓋且凹入到該基板中；一帽層，該帽層覆蓋該元件層；一第一光偵測器，該第一光偵測器位於該元件層中；及一中間層，該中間層杯狀承托該元件層之一下側且將該元件層與該基板分開；其中該基板、該帽層、該中間層及該元件層係半導體，其中該中間層係無摻雜的，且其中該元件層具有與該基板、該帽層及該中間層不同的一能隙。
  5. 如請求項4所述之影像感測器，更包含：一介電層，該介電層侷限在該中間層之一頂表面上且直接接觸該頂表面。
  6. 如請求項4所述之影像感測器，其中該帽層侷限在該元件層之上。
  7. 如請求項4所述之影像感測器，其中該帽層 在與該元件層及該中間層側向偏移的位置覆蓋該基板。
  8. 一種用於形成一影像感測器的方法，該方法包含以下步驟：在一基板之上沉積一第一層；選擇性地對該第一層執行一蝕刻以形成位於該第一層中且曝露該基板的一或多個開口；沉積覆蓋該第一層且填充該一或多個開口的一第二層，其中該第一層及該第二層中之一者係一介電層，且該第一層及該第二層中之另一者係一元件層，該元件層係半導體，該介電層以非零距離延伸到該基板中；對該第二層執行一平坦化以將該第二層侷限到該一或多個開口，其中該元件層及該介電層在一側壁邊界直接接觸，該側壁邊界在一閉合路徑中延伸以環繞一平台式結構且給該平台式結構定界；及在該平台式結構中形成一光偵測器。
  9. 如請求項8所述之方法，其中該一或多個開口定義一週期性圖案。
  10. 如請求項8所述之方法，進一步包含以下步驟：在該元件層上磊晶生長一帽層，其中該帽層具有比該元件層大的一能隙。
TW110108678A 2020-08-10 2021-03-11 影像感測器及其形成方法 TWI763362B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/988,955 US11626442B2 (en) 2020-08-10 2020-08-10 Methods for forming image sensors
US16/988,955 2020-08-10

Publications (2)

Publication Number Publication Date
TW202207446A TW202207446A (zh) 2022-02-16
TWI763362B true TWI763362B (zh) 2022-05-01

Family

ID=78672502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108678A TWI763362B (zh) 2020-08-10 2021-03-11 影像感測器及其形成方法

Country Status (5)

Country Link
US (3) US11626442B2 (zh)
KR (1) KR102434071B1 (zh)
CN (1) CN113725241A (zh)
DE (1) DE102020121598A1 (zh)
TW (1) TWI763362B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201904042A (zh) * 2017-02-28 2019-01-16 美商光澄科技股份有限公司 高速光偵測裝置
WO2019093150A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
CN110620122A (zh) * 2018-06-18 2019-12-27 三星电子株式会社 图像传感器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3839733B2 (ja) * 2002-02-18 2006-11-01 富士写真フイルム株式会社 撮像装置および画像データ出力方法
US7138697B2 (en) * 2004-02-24 2006-11-21 International Business Machines Corporation Structure for and method of fabricating a high-speed CMOS-compatible Ge-on-insulator photodetector
KR100996669B1 (ko) 2008-12-11 2010-11-25 한국기초과학지원연구원 마이크로 렌즈 어레이를 포함하는 이미지 센서 및 그 제조방법
CN102769033B (zh) * 2011-05-05 2015-04-08 中国科学院微电子研究所 具有高击穿电压的hemt及其制造方法
US8946064B2 (en) * 2011-06-16 2015-02-03 International Business Machines Corporation Transistor with buried silicon germanium for improved proximity control and optimized recess shape
US8680645B2 (en) * 2011-08-09 2014-03-25 Infineon Technologies Austria Ag Semiconductor device and a method for forming a semiconductor device
US8853811B2 (en) * 2011-11-07 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor trench isolation with conformal doping
US9040341B2 (en) * 2012-06-04 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Image device and methods of forming the same
US8802484B1 (en) * 2013-01-22 2014-08-12 Globalfoundries Singapore Pte. Ltd. Integration of germanium photo detector in CMOS processing
US9806122B2 (en) * 2014-07-25 2017-10-31 Omnivision Technologies, Inc. Visible and infrared image sensor
US9887180B2 (en) * 2015-01-30 2018-02-06 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component and a semiconductor component
US10177187B2 (en) * 2015-05-28 2019-01-08 Taiwan Semiconductor Manufacturing Company Ltd. Implant damage free image sensor and method of the same
US9887235B2 (en) * 2015-12-11 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel isolation device and fabrication method
FR3060250B1 (fr) * 2016-12-12 2019-08-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'image pour capter une image en 2d et une profondeur
US10510910B2 (en) * 2017-11-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with an absorption enhancement semiconductor layer
US10461109B2 (en) * 2017-11-27 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple deep trench isolation (MDTI) structure for CMOS image sensor
US11942762B2 (en) 2018-04-04 2024-03-26 Suzhou Lekin Semiconductor Co., Ltd. Surface-emitting laser device and light emitting device including the same
US11574942B2 (en) * 2018-12-12 2023-02-07 Artilux, Inc. Semiconductor device with low dark noise

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201904042A (zh) * 2017-02-28 2019-01-16 美商光澄科技股份有限公司 高速光偵測裝置
WO2019093150A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
CN110620122A (zh) * 2018-06-18 2019-12-27 三星电子株式会社 图像传感器

Also Published As

Publication number Publication date
CN113725241A (zh) 2021-11-30
US20230378218A1 (en) 2023-11-23
TW202207446A (zh) 2022-02-16
DE102020121598A1 (de) 2022-02-10
KR102434071B1 (ko) 2022-08-18
US20220375972A1 (en) 2022-11-24
KR20220019598A (ko) 2022-02-17
US11626442B2 (en) 2023-04-11
US20220045109A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
KR100865839B1 (ko) 어레이 트랜지스터에 대하여 에피택셜 ＳｉＣ 및/또는카보네이트 채널을 갖는 저 암전류 이미지 센서
US20220384496A1 (en) Back-side deep trench isolation structure for image sensor
KR20190054881A (ko) 흡수 강화 반도체 층을 가진 이미지 센서
KR102461559B1 (ko) 이미지 센서를 형성하는 방법
US20050184353A1 (en) Reduced crosstalk sensor and method of formation
US11869761B2 (en) Back-side deep trench isolation structure for image sensor
KR102288778B1 (ko) 고성능 이미지 센서
KR20080083034A (ko) 개선된 표면 공핍을 갖는 이미지 센서
CN111261645B (zh) 图像传感器及其形成方法
JP2022169429A (ja) イメージセンサ及びその形成方法
TWI785385B (zh) 用於抑制暗電流的淺溝槽隔離（ｓｔｉ）結構及形成方法
US20230369377A1 (en) Method for forming an image sensor
US11610927B2 (en) Capping structure along image sensor element to mitigate damage to active layer
TWI763362B (zh) 影像感測器及其形成方法
US11769778B2 (en) Method for forming light pipe structure with high quantum efficiency
CN112582434B (zh) 图像传感器和用于形成图像传感器的方法
TWI832079B (zh) 積體晶片及其形成方法
US20230029820A1 (en) Image sensor and method of forming the same
US20240105751A1 (en) Semiconductor devices and methods of fabricating the same
TW202238975A (zh) 像素感測件
KR20230048204A (ko) 이미지 센서 및 그 제조 방법
TW202414846A (zh) 半導體裝置及其製造方法