TWI757087B - 電壓放大器、放大輸入電壓之方法及其系統 - Google Patents

電壓放大器、放大輸入電壓之方法及其系統 Download PDF

Info

Publication number
TWI757087B
TWI757087B TW110104315A TW110104315A TWI757087B TW I757087 B TWI757087 B TW I757087B TW 110104315 A TW110104315 A TW 110104315A TW 110104315 A TW110104315 A TW 110104315A TW I757087 B TWI757087 B TW I757087B
Authority
TW
Taiwan
Prior art keywords
voltage
capacitor
electrode
switches
amplifier
Prior art date
Application number
TW110104315A
Other languages
English (en)
Other versions
TW202217808A (zh
Inventor
張清河
洪照俊
彭永州
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI757087B publication Critical patent/TWI757087B/zh
Publication of TW202217808A publication Critical patent/TW202217808A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本文揭示內容係關於基於串接電荷幫浦升壓之放大輸入電壓的系統及方法。在一態樣中，根據輸入電壓將第一電荷儲存於第一電容器以獲得第二電壓。在一態樣中，根據儲存於第一電容器之第一電荷來放大第二電壓以獲得第三電壓。在一態樣中，根據第三電壓將第二電荷儲存於第二電容器。在一態樣中，根據儲存於第二電容器之第二電荷來放大第三電壓以獲得第四電壓。

Description

電壓放大器、放大輸入電壓之方法及其系統
本揭露提供電壓放大器、放大輸入電壓之方法及其系統。
許多電子元件可包括用於處理小訊號的電壓放大器。電壓放大器可放大輸入訊號之電壓以獲得經放大後的訊號，此經放大後的訊號之電壓大於輸入訊號之電壓。藉由獲得此經放大後的訊號，可執行額外處理，例如，可對於具有更大電壓之放大後的訊號執行類比處理或數位處理。
本揭露提供一種電壓放大器，包括：第一電容器、第二電容器、差動放大器、第一組開關、第二組開關、第三組開關及第四組開關。第一電容器包括第一電極及第二電極。第二電容器包括第三電極及第四電極。差動放大器包括第一輸入埠、第二輸入埠及輸出埠，其中差動放大器 的第二輸入埠耦接至差動放大器之輸出埠。第一組開關用以選擇性地將第一電容器之第一電極耦接至i)差動放大器之輸出埠或ii)參考金屬軌。第二組開關用以選擇性地將第一電容器之第二電極耦接至i)差動放大器之輸出埠或ii)差動放大器之第一輸入埠。第三組開關用以選擇性地將第二電容器之第三電極耦接至i)差動放大器之輸出埠或ii)參考金屬軌。第四組開關用以選擇性地將第二電容器之第四電極耦接至i)差動放大器之輸出埠或ii)裝置之輸入埠。
本揭露另提供一種放大輸入電壓之方法，包括：在一組電容器處生成對應於輸入資料之輸入電壓；藉由第一電容器儲存對應於輸入電壓之多個第一電荷，其中根據所述多個第一電荷，第一電容器之第一電極具有第一電壓且第一電容器之第二電極具有第二電壓；根據所述多個第一電荷，藉由增加第一電容器之第一電極所具有的第一電壓來放大第一電容器之第二電極所具有的第二電壓，以獲得第三電壓；藉由第二電容器儲存對應於第三電壓之多個第二電荷，其中根據所述多個第二電荷，第二電容器之第三電極具有第四電壓且第二電容器之第四電極具有第三電壓；及根據所述多個第二電荷，藉由增加第二電容器之第三電極所具有的第四電壓來放大第二電容器之第四電極所具有的第三電壓。
本揭露另提供一種放大輸入電壓之系統，包括：一組電容器、耦接至該組電容器的電壓放大器及耦接至電壓 放大器的控制器。電壓放大器包括：第一電容器、第二電容器及一組開關。控制器致使該組開關進行以下步驟：根據輸入資料在該組電容器處生成輸入電壓；根據輸入電壓將多個第一電荷儲存於第一電容器以獲得第二電壓；根據儲存於第一電容器之所述多個第一電荷來放大第二電壓以獲得第三電壓；根據第三電壓將多個第二電荷儲存於第二電容器；及根據儲存於第二電容器之所述多個第二電荷來放大第三電壓以獲得第四電壓。
100:記憶體系統
105:記憶體控制器
110:時序控制器
112:位元線控制器
114:閘極線控制器
120:記憶體陣列
125:記憶體單元/儲存電路
210:位元線驅動器
220:補償電容器組
230:計算電容器組
230A:計算電容器組
230B:計算電容器組
240:電壓放大器
240A:電壓放大器
240B:電壓放大器
250:類比至數位轉換器
400:時序圖
410:脈衝
415:時段
420:脈衝
425:時段
430:脈衝
435:時段
435A:時段
435A':第一子時段
435A":第一子時段
435B:時段
435B':第一子時段
435B":第二子時段
440:脈衝
445:時段
500:電路圖
510:共同金屬軌
530:參考金屬軌
600:時序圖
700:電路圖
800:電路圖
900:時序圖
1000:方法
1010:操作
1020:操作
1030:操作
1040:操作
1050:操作
1060:操作
1100:計算系統
1105:主機裝置
1110:計算系統
1115:輸入裝置
1120:輸出裝置
1125A:介面
1125B:介面
1125C:介面
1130A:中央處理單元核心
1130N:中央處理單元核心
1135:標準單元應用
1140:記憶體控制器
1145:記憶體陣列
A1:差動放大器
A2:放大器
BL0:位元線
BL1:位元線
BL2:位元線
BL3:位元線
BLK:位元線
BLN-1:位元線
BLN-2:位元線
CA0:電容器
CA1:電容器
CAN-1:電容器
CAN-2:電容器
CB0:電容器
CB1:電容器
CB2:電容器
CB3:電容器
CBN-1:電容器
CBN-2:電容器
Cp:寄生電容
Cs1:電容器
Cs2:電容器
GL0:閘極線
GL1:閘極線
GL2:閘極線
GLJ:閘極線
P0:脈衝
P1:脈衝
P2A:脈衝
P2B:脈衝
P3:脈衝
P4:脈衝
P5:脈衝
P5A:脈衝
P6:脈衝
P6A:脈衝
P7:脈衝
P8:脈衝
P8A:脈衝
S0:開關
S2AA:開關
S2AB:開關
S2B:開關
S3:開關
S4:開關
S5:開關
S5A:開關
S6:開關
S6A:開關
S7:開關
S7A:開關
S8:開關
S8A:開關
SA0:開關
SA1:開關
SAN-1:開關
SAN-2:開關
SB0:開關
SB1:開關
SBN-1:開關
SBN-2:開關
SB0A:開關
SB0B:開關
SB1A:開關
SB1B:開關
SB2A:開關
SB2B:開關
SB3A:開關
SB3B:開關
Vin:輸入電壓
Vout:輸出電壓
當結合附圖閱讀時，根據以下詳細描述可更好地理解本揭示案的態樣。應注意，根據行業標準實踐，各種特徵未按比例繪製。事實上，為論述清楚起見，各特徵的尺寸可任意地增加或縮小。
第1圖為根據一實施例的記憶體系統的示圖。
第2圖為根據一實施例的位元線控制器的示圖。
第3圖為圖示根據一實施例之補償電容器及計算電容器的示圖。
第4圖為圖示根據一實施例的位元線控制器之示例性操作的時序圖。
第5圖為圖示根據一實施例之計算電容器組及電壓放大器的電路圖。
第6圖為圖示根據一實施例之計算電容器組及電壓放大器的示例性操作的時序圖。
第7圖為圖示根據一實施例之用於減少由於連接至計算電容器之開關的寄生電容而引起之電荷的放大器的電路圖。
第8圖為圖示根據一實施例之計算電容器組及電壓放大器的電路圖。
第9圖為圖示根據一實施例的電壓放大器之示例性操作的時序圖。
第10圖為根據一些實施例之放大輸入訊號之電壓的方法的流程圖。
第11圖為根據一些實施例之計算系統的示例性方塊圖。
以下揭示內容提供許多不同實施例或實例，以便實現所提供標的之不同特徵。下文描述部件及佈置的特定實例以簡化本揭示內容。當然，此等實例僅為實例且不意欲為限制性。舉例而言，在隨後描述中第一特徵在第二特徵上方或在第二特徵上的形成可包括第一及第二特徵形成為直接接觸的實施例，以及亦可包括額外特徵可形成在第一及第二特徵之間，使得第一及第二特徵可不直接接觸的實施例。另外，本揭示案在各實例中可重複元件符號及/或字母。此重複為出於簡單清楚的目的，並且本身不指示所論述各實施例及/或配置之間的關係。
另外，空間相對術語，諸如「在……之下」、「在…… 下方」、「下部」、「在……上方」、「上部」及類似術語，在本文中為便於描述可用於描述諸圖中所示之一元件或特徵與另一(些)元件或(多個)特徵的關係。除圖形中描繪的取向外，空間相對術語意欲包含元件在使用或操作中的不同取向。設備可為不同取向(旋轉90度或在其他的取向)及可因此同樣地解釋在此使用的空間相對描述詞。
本文揭示內容係關於一種基於串接電荷幫浦升壓(cascaded charge pump boosting)之放大輸入電壓的系統及方法。在一態樣中，根據輸入電壓將第一電荷儲存於第一電容器以獲得第二電壓。在一態樣中，根據儲存於第一電容器之第一電荷來放大第二電壓以獲得第三電壓。在一態樣中，根據第三電壓將第二電荷儲存於第二電容器。在一態樣中，根據儲存於第二電容器之第二電荷來放大第三電壓以獲得第四電壓。
有利地，所揭示之電壓放大器可實現若干優勢。在一態樣中，準確的電壓放大可藉由實施差動放大器、兩個電容器及一組開關來實現。在一態樣中，所揭示之電壓放大器可實施兩個電容器用於串接電荷幫浦升壓，使得可省略用於電壓放大之許多電容器(例如，三個電容器或更多個電容器)。藉由減少所實施的電容器的數量，可實現面積效率的提高且可改善訊號雜訊比(signal to noise ratio；SNR)。在一態樣中，所揭示之電壓放大器可實施差動放大器，其中差動放大器被配置成作為具有簡單配置 之單一增益緩衝器來操作，其可比複雜高增益放大器(例如，運算放大器)消耗更少功率。藉由重複使用單個差動放大器電荷幫浦升壓，可實現面積效率的提高。
本文揭示內容係關於一種根據輸入資料而生成輸入電壓的系統及方法，其中輸入資料由於寄生電容導致劣化。在一態樣中，一組電容器可儲存對應於輸入電壓之電荷。在一態樣中，該組電容器中之每個電容器可連接至對應的開關，其允許該組電容器中之每個電容器選擇性地耦接至i)對應的位元線或ii)該組電容器之其他電容器之一者或多者。在一些實施例中，該組電容器可連接至放大器，此放大器可減少由與開關相關之寄生電容所儲存的電荷。藉由減少由於寄生電容引起之電荷，可改善訊號線性，從而允許以有效且準確的方式執行後續製程(例如，類比處理或數位處理)。在一態樣中，用於電荷幫浦升壓之差動放大器可用於補償由於寄生電容而引起之電荷。藉由重複使用相同差動放大器，可實現面積效率的提高。
儘管本文揭示之電壓放大器針對儲存多位元資料之記憶體系統來實施，但是本文揭示之電壓放大器可應用於任何電子裝置或系統(例如，通訊裝置或感測裝置)以放大輸入訊號的電壓。
第1圖為根據一實施例的記憶體系統100的示圖。在一些實施例中，記憶體系統100包括記憶體控制器105及記憶體陣列120。記憶體陣列120可包括以二維或三維陣列排列的多個儲存電路或記憶體單元125。每個記憶體 單元125可連接至對應的閘極線(或字線)及對應位元線。記憶體控制器105可根據通過閘極線及位元線之電訊號，將資料寫入記憶體陣列120中或從記憶體陣列120讀取資料。在其他實施例中，記憶體系統100包括比第1圖示出之更多、更少或不同的元件。
記憶體陣列120為儲存資料之硬體元件。在一態樣中，記憶體陣列120實施為半導體記憶體裝置。記憶體陣列120包括多個記憶體單元125。記憶體單元120包括閘極線GL0、GL1、GL2……GLJ，閘極線之每一者沿第一方向(例如，X方向)延伸；及位元線BL0、BL1、BL2……BLK，位元線之每一者沿第二方向(例如，Y方向)延伸。閘極線及位元線可為導電金屬線或導電軌。在一態樣中，每個記憶體單元125連接至對應的閘極線及對應的位元線，並且可根據通過對應的閘極線及對應的位元線之電壓或電流而操作。在一態樣中，每個記憶體單元125可為鐵電場效電晶體(ferroelectric field-effect transistor；FeFET)、電阻式記憶體單元、非揮發性記憶體單元、或揮發性記憶體單元。在一些實施例中，記憶體陣列120包括額外的導線(例如，選擇線、參考線、參考控制線、電力軌等)。記憶體陣列120可儲存用於建構神經網路之加權資料或偏壓資料。下文關於第2圖至第10圖提供對記憶體系統100之構造及操作的詳細說明。
記憶體控制器105為控制記憶體陣列120之操作的硬體元件。在一些實施例中，記憶體控制器105包括位 元線控制器112、閘極線控制器114及時序控制器110。在一配置中，閘極線控制器114為通過記憶體陣列120之一條或多條閘極線提供電壓或電流的電路，位元線控制器112為通過記憶體陣列120之一條或多條位元線及/或選擇線提供或感測電壓或電流的電路。在一配置中，時序控制器110為提供控制訊號或時脈訊號以同步位元線控制器112及閘極線控制器114之操作的電路。位元線控制器112可連接至記憶體陣列120之位元線及/或選擇線，閘極線控制器114可連接至記憶體陣列120之閘極線。在一實例中，為了將資料寫入記憶體單元125，閘極線控制器114透過連接至記憶體單元125之閘極線將電壓或電流提供至記憶體單元125，位元線控制器112透過連接至記憶體單元125之位元線及/或選擇線將偏壓施加至記憶體單元125。在一實例中，為了從記憶體單元125讀取資料，閘極線控制器114透過連接至記憶體單元125之閘極線將電壓或電流提供至記憶體單元125，位元線控制器112透過連接至記憶體單元125之位元線及/或選擇線感測與儲存於記憶體單元125之資料相對應的電壓或電流。在一些實施例中，記憶體控制器105包括比第1圖中示出之更多、更少或不同的元件。
第2圖為根據一實施例的位元線控制器112的示圖。在一些實施例中，位元線控制器112包括位元線驅動器210、補償電容器組220、計算電容器組230、電壓放大器240及類比至數位轉換器(analog to digital converter；ADC)250。這些元件可一起操作以讀取儲存於一組記憶體單元125之多位元資料。在一態樣中，儲存於該組記憶體單元125之多位元資料對應於用於建構神經網路之加權資料或偏壓資料。在一些實施例中，位元線控制器112包括比第2圖中示出之更多、更少或更小的元件。
在一些實施例中，位元線驅動器210為生成一或多個電壓或電流的電路或硬體元件，位元線驅動器210將所述一或多個電壓或電流提供至連接至該組記憶體單元125之位元線或選擇線。為了將多位元資料中之一位元寫入記憶體單元125，位元線驅動器210可將對應於一位元資料之電壓或電流施加至耦接於記憶體單元125的位元線或選擇線。因此，該組記憶體單元125中之每一者可儲存不同之位元資料。為了從一組記憶體單元125中讀取多位元資料，位元線驅動器112亦可同時地或順序地將電壓或電流施加至耦接於該組記憶體單元125的位元線或選擇線。響應於透過位元線或選擇線施加之電壓或電流，該組記憶體單元125可輸出對應於所儲存之資料的電壓或電流。
在一些實施例中，計算電容器組230為儲存多個電荷之電路或硬體元件，所述多個電荷對應於由該組記憶體單元125所儲存的多位元資料。在一態樣中，計算電容器組230包括耦接至該組位元線(或選擇線)之一組電容器。計算電容器組230之該組電容器可具有加權電容值。該組電容器中的每個電容器可具有與對應的位元相關聯的 大小或電容值。例如，該組電容器之第一電容器在該組電容器中可具有最大的電容值，且每個後續電容器可比其先前的電容器具有較小的電容值。因此，根據透過對應的位元線或選擇線提供之電壓或電流，第一電容器可儲存對應於多位元資料之最高有效位元(most significant bit；MSB)的電荷。根據透過對應的位元線或選擇線提供之電壓或電流，每個後續電容器可儲存對應於多位元資料之後續位元的電荷。基於儲存於計算電容器組230之電荷，可讀取由該組記憶體單元125儲存的多位元資料。
在一些實施例中，補償電容器組220為在位元線或選擇線處提供均勻電容負載的電路或硬體元件。在一態樣中，補償電容器組220包括耦接至該組位元線(或選擇線)之一組電容器。補償電容器組220之該組電容器可具有加權電容值，其允許每個位元線(或選擇線)具有相同總電容值。例如，第一位元線耦接至i)計算電容器組230之第一電容器及ii)補償電容器組220之第一電容器的總電容值，與第二位元線耦接至i)計算電容器組230之第二電容器及ii)補償電容器組220之第二電容器的總電容值相同或大體接近。藉由實施補償電容器組220，該組記憶體單元125可具有均勻電容負載。
在一些實施例中，電壓放大器240為透過串接電荷幫浦升壓在計算電容器組230處放大輸入電壓的電路或硬體元件。在一態樣中，電壓放大器240包括第一電容器、第二電容器、差動放大器及一組開關。差動放大器可配置 成作為單位增益緩衝器操作。該組開關可根據來自控制器(例如，時序控制器110)之不同脈衝而配置。在一方法中，電壓放大器240可根據輸入電壓將第一電荷儲存於第一電容器，以獲得第二電壓。電壓放大器240可根據儲存於第一電容器之第一電荷來放大第二電壓，以獲得第三電壓。電壓放大器240可根據第三電壓將第二電荷儲存於第二電容器。電壓放大器240可根據儲存於第二電容器之第二電荷來放大第三電壓，以獲得第四電壓。電壓放大器240可將第四電壓提供至ADC 250。透過串接電荷幫浦升壓，電壓放大器240可實現具有簡單架構之高電壓增益。下文關於第4圖至第10圖提供對電壓放大器240之實施及操作的詳細說明。
在一些實施例中，ADC 250為將由電壓放大器240提供之電壓轉換成多位元數位資料的電路或硬體元件。ADC 250可實施為逐次逼近暫存器(successive-approximation register；SAR)ADC。ADC 250可實施為可將類比電壓轉換成對應的數位資料的任何元件。
在一態樣中，根據儲存於該組記憶體單元125之多位元資料的最低有效位元(least significant bit；LSB)取樣的電壓可為低的，使得ADC 250不能成功地轉換電壓以獲得LSB。例如，計算電容器組230對應於最低有效位元(LSB)之記憶體單元125可為10~100毫微微法拉(femtofarads；fF)，且由此種小電容值引起之電壓 可為10~50毫伏。為了將這樣的小電壓轉換成對應的數位資料，ADC 250可用可消耗過大功率的複雜架構來實施。藉由實施計算電容器組230與ADC 250之間的電壓放大器240，ADC 250可處理來自電壓放大器240之經放大後的電壓。因此，ADC 250可用具有更少功耗的較簡單架構來實施。
第3圖為圖示根據一實施例之補償電容器組220及計算電容器組230的示圖。在一些實施例中，補償電容器組220包括一組電容器CA0、CA1……CAN-2、CAN-1，及一組開關SA0、SA1……SAN-2、SAN-1。在一些實施例中，計算電容器組230包括一組電容器CB0、CB1……CBN-2、CBN-1，及一組開關SB0、SB1……SBN-2、SBN-1。該組開關SA0、SA1……SAN-2、SAN-1及該組開關SB0、SB1……SBN-2、SBN-1可實施為可選擇性地耦接兩個或更多個元件的電晶體或任何元件。在一配置中，該組電容器CA0、CA1……CAN-2、CAN-1的每個電容器(例如第X個電容器CAX)及其所對應的開關(例如第X個開關SAX)彼此串聯地連接，且該組電容器CB0、CB1……CBN-2、CBN-1的每個電容器(例如第X個電容器CBX)及其所對應的開關(例如第X個開關SBX)彼此串聯地連接。此外，i)第X個電容器CAX及ii)其所對應的第X個開關SAX之第一串聯連接及i)第X個電容器CBX及ii)其所對應的第X個開關SBX之第二串聯連接可連接至其所對應的第X個位元線BLX。在 一態樣中，控制器(例如，時序控制器110)可生成電壓或脈衝以控制第X個開關SAX、SBX，以將第X個電容器CAX、CBX電性耦接至其所對應的第X個位元線BLX。控制器可生成公共脈衝並將公共脈衝提供至該組開關SA0、SA1……SAN-2、SAN-1及該組開關SB0、SB1……SBN-2、SBN-1，使得該組電容器CA0、CA1……CAN-2、CAN-1及該組電容器CB0、CB1……CBN-2、CBN-1可同時地電性耦接至各別的位元線BL0、BL1……BLN-2、BLN-1。另外或替代地，控制器可生成單獨的脈衝以單獨地或順序地配置該組開關SA0、SA1……SAN-2、SAN-1及該組開關SB0、SB1……SBN-2、SBN-1。
在一態樣中，該組電容器CA0、CA1……CAN-2、CAN-1及該組電容器CB0、CB1……CBN-2、CBN-1具有加權電容值。第X個電容器CBX可具有電容值C單位×2X，其中C單位為單位電容。第X個電容器CAX可具有電容值C位元線-C單元×2X，其中C位元線在第X個位元線BLX處的總電容值。因此，該組電容器CB0、CB1……CBN-2、CBN-1中之每一者根據多位元資料之對應的位元可具有不同電容值，而位元線BL0、BL1……BLN-2、BLN-1中之每一者可具有相同的總電容值。
第4圖為圖示根據一實施例的位元線控制器112之示例性操作的時序圖400。在一些實施例中，控制器(例如，時序控制器110)可生成脈衝410、420、430、440，並提供脈衝410、420、430、440至位元線控制器112。 控制器可在四個不同時段415、425、435、445期間施加脈衝410、420、430、440。在時段415期間，位元線控制器112可執行對應於多位元資料之電壓的取樣。在時段425期間，位元線控制器112可執行電荷共享。在時段435期間，位元線控制器112可執行電壓放大。在時段445期間，位元線控制器112可執行類比至數位轉換。透過在時段415、425、435、445期間執行的操作，可擷取及處理儲存於該組記憶體單元125之多位元資料。
在時段415期間，控制器可配置或致使位元線控制器112取樣對應於儲存於一組記憶體單元125之多位元資料的電壓。在時段415期間，讀取脈衝410可在邏輯狀態「0」與邏輯狀態「1」之間觸變。在時段415期間，控制器可生成讀取脈衝410，並將讀取脈衝410施加至閘極線控制器114、位元線控制器112或兩者。響應於讀取脈衝410，閘極線控制器114可將對應於或同步於讀取脈衝410之脈衝施加至連接至該組記憶體單元125的字元線或控制線。類似地，響應於讀取脈衝410，位元線控制器112(例如，位元線驅動器210)可將對應於或同步於讀取脈衝410之脈衝施加至連接至該組記憶體單元125的位元線或感測線。位元線控制器112可將脈衝同時地或順序地施加至不同的位元線或感測線。響應於由閘極線控制器114、位元線控制器112或兩者所施加之脈衝，該組記憶體單元125可根據邏輯狀態或所儲存位元來輸出電壓或電流。例如，響應於讀取脈衝410，儲存邏輯狀態「1」之第一記憶 體單元125可輸出比儲存邏輯狀態「0」之第二記憶體單元125輸出的電壓(例如，150mV)更高的電壓(例如，550mV)。在時段415期間，脈衝420、430、440可具有邏輯狀態「0」。
在一方法中，位元線控制器112可通過位元線，根據來自該組記憶體單元125之電壓來儲存電荷。如上文關於第2圖所述，計算電容器組230之電容器可具有加權電容值。因此，計算電容器組230之每個電容器可根據其電容值來儲存不同數量之電荷。例如，響應於對應於邏輯狀態「1」之電壓(其透過連接至用於儲存MSB的第四記憶體單元之位元線BL3而施加)，第四電容器可儲存對應於23×C單元之電荷。同時，響應於對應於邏輯狀態「1」之電壓(其透過連接至用於儲存MSB的第一記憶體單元之另一位元線BL0而施加)，第一電容器可儲存對應於20×C單元之電荷。
在時段425期間，控制器可配置或致使位元線控制器112基於時段415期間取樣之電壓來執行電荷共享。在時段425期間，控制器可生成具有邏輯狀態「1」的計算電容器電荷共享致能脈衝420，並將脈衝420提供至位元線控制器112。響應於具有邏輯狀態「1」之計算電容器電荷共享致能脈衝420，位元線控制器112可將該組電容器中之每一者與該組電容器中之其他者耦接，使得該組電容器可彼此共享電荷。集體儲存之電荷量可指示或對應於所儲存之多位元資料。假設一組記憶體單元125儲存資料 [1001]，則該組電容器可集體儲存對應於9×C單元之電荷。假設一組記憶體單元125儲存資料[0011]，則該組電容器可集體儲存對應於3×C單元之電荷。該組記憶體單元125可具有或生成對應於所共享之總電荷的電壓。在一態樣中，該組記憶體單元125處的電壓可表示如下：
Figure 110104315-A0305-02-0019-1
 其中V為該組電容器處之電壓，Q總為由該組電容器所共享之總電荷，及N為多位元資料之位元的數目。在時段425期間，脈衝410、430、440可具有邏輯狀態「0」。
在時段435期間，控制器可配置或致使位元線控制器112放大計算電容器組230之該組電容器處的電壓。在時段435期間，控制器可生成具有邏輯狀態「1」之電壓放大器致能脈衝430，並將脈衝430提供至位元線控制器112。響應於具有邏輯狀態「1」之電壓放大器致能脈衝430，位元線控制器112(例如，電壓放大器240)可放大該組電容器處之電壓。在一態樣中，位元線控制器112基於串接電荷幫浦升壓來執行電壓放大。在時段435期間，脈衝410、440可具有邏輯狀態「0」，而脈衝420、430可具有邏輯狀態「1」。
在時段445期間，控制器可配置或致使位元線控制器112執行類比至數位轉換。在時段445期間，控制器可生成具有邏輯狀態「1」之ADC致能脈衝440，並將脈衝440提供至位元線控制器112。響應於具有邏輯狀態「1」之ADC致能脈衝440，位元線控制器112(例如，ADC 250)可對在時段435期間獲得之放大後的電壓執行類比至數位轉換。在一態樣中，放大後的電壓允許以準確方式執行類比至數位轉換。在時段445期間，脈衝410可具有邏輯狀態「0」，而脈衝420、430、440可具有邏輯狀態「1」。
第5圖為圖示根據一實施例之計算電容器組230A及電壓放大器240A的電路圖500。在一配置中，計算電容器組230A耦接至位元線BL0-BL3，以接收對應於儲存於一組記憶體單元125之多位元資料的電壓或電流。在一配置中，計算電容器組230A根據來自位元線BL0-BL3之電壓或電流在共同金屬軌510處生成輸入電壓Vin。計算電容器組230A可將輸入電壓Vin提供至電壓放大器240A。電壓放大器240A可放大輸入電壓Vin以生成輸出電壓Vout。電壓放大器240A可將輸出電壓Vout提供至ADC 250。
在一些實施例中，計算電容器組230A為一種電路或硬體元件，其可接收對應於儲存於一組記憶體單元125之多位元資料的電壓或電流，並根據所接收之電壓或電流生成輸入電壓Vin。在一些實施例中，計算電容器組230A包括一組開關SB0A-SB3A，一組開關SB0B-SB3B及一組電容器CB0-CB3。該組開關SB0A-SB3A及該組開關SB0B-SB3B可實施為可選擇性地耦接兩個或更多個元件的電晶體或任何組件。該組開關SB0A-SB3A可對應於第3圖中之該組開關SB0-SB3。 在一些實施例中，計算電容器組230A包括比第5圖中示出之元件更多、更少或不同的元件。在一些實施例中，計算電容器組230A由可執行本文揭示之計算電容器組230A的功能性的不同電路或元件替代。在一配置中，每個開關(例如第X個開關SBXA)包括連接至各別位元線(例如第X個位元線BLX)之第一電極，及連接至對應的電容器(例如第X個電容器CBX)之第一電極的第二電極。在一配置中，每個開關(例如第X個開關SBXB)包括連接至共同金屬軌510之第一電極，及連接至對應的電容器(例如第X個電容器CBX)之第一電極的第二電極。在一配置中，每個電容器(例如第X個電容器CBX)包括連接至參考金屬軌530之第二電極，在參考金屬軌530處可提供參考電壓(例如，接地電壓)。
在一態樣中，該組開關SB0A-SB3A及該組開關SB0B-SB3B可經配置以在位元線BL0-BL3處取樣電壓或電流，並執行電荷共享以在共同金屬軌510處生成輸入電壓Vin。該組開關SB0A-SB3A及該組開關SB0B-SB3B可根據來自控制器(例如，時序控制器110)之電壓或脈衝來操作或配置。例如，響應於對應於邏輯狀態「1」之電壓(其施加至該組開關SB0A-SB3A之閘電極)，該組開關SB0A-SB3A中之每一者可將位元線BL0-BL3中之對應的位元線電性耦接至該組電容器CB0-CB3中之對應的電容器的第一電極。例如，響應於對應於邏輯狀態「0」之電壓(其施加至該組開關 SB0A-SB3A之閘電極)，該組開關SB0A-SB3A中之每一者可將位元線BL0-BL3中之對應的位元線從該組電容器CB0-CB3中之對應的電容器的第一電極電去耦(electrically decouple)。類似地，響應於對應於邏輯狀態「1」之電壓(其施加至該組開關SB0B-SB3B之閘電極)，該組開關SB0B-SB3B中之每一者可將該組電容器CB0-CB3中之對應的電容器的第一電極電性耦接至共同金屬軌510。例如，響應於對應於邏輯狀態「0」之電壓(其施加至該組開關SB0B-SB3B之閘電極)，該組開關SB0B-SB3B中之每一者可將該組電容器CB0-CB3中之對應的電容器的第一電極從共同金屬軌510電去耦。
在一態樣中，該組開關SB0A-SB3A及該組開關SB0B-SB3B經不同地配置以執行取樣及電荷共享。例如，該組開關SB0A-SB3A可同時地將位元線BL0-BL3耦接至電容器CB0-CB3，而該組開關SB0B-SB3B可在時段425期間將電容器CB0-CB3從共同金屬軌510去耦。例如，該組開關SB0B-SB3B可同時地將電容器CB0-CB3耦接至共同金屬軌，而該組開關SB0A-SB3A可在時段435期間將位元線BL0-BL3從電容器CB0-CB3去耦。因此，該組電容器CB0-CB3可在時段425期間根據位元線BL0-BL3處之電壓或電流儲存電荷。另外，該組電容器CB0-CB3可共享電荷以在時段435期間於共同金屬軌510處生成輸入電壓Vin。
在一些實施例中，電壓放大器240A為可放大輸 入電壓Vin以生成輸出電壓Vout的電路或硬體元件。在一些實施例中，電壓放大器240A包括差動放大器A1，電容器Cs1、Cs2及多個開關S3、S4、S5、S5A、S6、S6A、S7、S7A、S8、S8A。所述多個開關S3、S4、S5、S5A、S6、S6A、S7、S7A、S8、S8A可實施為可選擇性地耦接兩個或更多元件的電晶體或任何元件。電容器Cs1、Cs2可具有相同或不同的電容值。這些元件可一起操作以透過串接電荷幫浦升壓來放大輸入電壓Vin，以生成輸出電壓Vout。在一些實施例中，電壓放大器240A由可執行本文所述電壓放大器240A之功能性的不同電路或不同元件替代。在一些實施例中，電壓放大器240A包括比第5圖中示出之元件更多、更少或不同的元件。在一些實施例中，電容器Cs2可與ADC 250或不同元件的一部份共享，或者是可被實施為ADC 250或不同元件的一部份。
在一配置中，開關S3包括第一電極及第二電極，開關S3的第一電極連接至計算電容器組230A之共同金屬軌510以接收輸入電壓Vin，開關S3的第二電極連接至差動放大器A1之第一輸入埠(例如，「+」輸入埠)。在一配置中，開關S4包括第一電極及第二電極，開關S4的第一電極連接至差動放大器A1之第一輸入埠(例如，「+」輸入埠)，開關S4的第二電極連接至開關S6A之第一電極。在一配置中，差動放大器A1包括連接至差動放大器A1之輸出埠的第二輸入埠(例如，「-」輸入埠)， 使得差動放大器A1被配置或操作作為單位增益緩衝器。
在一配置中，開關S6之第一電極連接至差動放大器A1之輸出埠，且開關S6之第二電極連接至電容器Cs1之第一電極。在一配置中，開關S5A之第一電極連接至電容器Cs1之第一電極，且開關S5A之第二電極連接至參考金屬軌530。在一配置中，開關S5之第一電極連接至差動放大器A1之輸出埠，且開關S5之第二電極連接至電容器Cs1之第二電極。在一配置中，開關S6A之第二電極連接至電容器Cs1之第二電極。
在一配置中，開關S8之第一電極連接至差動放大器A1之輸出埠，且開關S8之第二電極連接至電容器Cs2之第一電極。在一配置中，開關S7A之第一電極連接至電容器Cs2之第一電極，且開關S7A之第二電極連接至參考金屬軌530。在一配置中，開關S7之第一電極連接至差動放大器A1之輸出埠，且開關S7之第二電極連接至電容器Cs2之第二電極。在一配置中，開關S8A之第一電極連接至輸出金屬軌，在輸出金屬軌處可提供輸出電壓Vout，且開關S8A之第二電極連接至電容器Cs2之第二電極。
在這個配置中，多個開關S3、S4、S5、S5A、S6、S6A、S7、S7A、S8、S8A可以從控制器(例如，時序控制器110)接收電壓或脈衝，並透過串接電荷幫浦升壓放大輸入電壓Vin以生成輸出電壓Vout。在一態樣中，一組開關S3、S4可經不同配置以將差動放大器A1 之第一輸入埠(例如，「+」輸入埠)選擇性地耦接至i)計算電容器組230A或ii)開關S6A。在一態樣中，一組開關S6、S5A可經不同配置以將電容器Cs1之第一電極選擇性地耦接至i)差動放大器A1之輸出埠或ii)參考金屬軌530。在一態樣中，一組開關S5、S6A可經不同配置以將電容器Cs1之第二電極選擇性地耦接至i)差動放大器A1之輸出埠或ii)開關S4。在一態樣中，一組開關S8、S7A可經不同配置以將電容器Cs2之第一電極選擇性地耦接至i)差動放大器A1之輸出埠或ii)參考金屬軌530。在一態樣中，一組開關S7、S8A可經不同配置以將電容器Cs2之第二電極選擇性地耦接至i)差動放大器A1之輸出埠或ii)輸出金屬軌。下文關於第6圖提供計算電容器組230A及電壓放大器240A之示例性操作。
第6圖為根據一實施例之示出計算電容器組230A及電壓放大器240A的示例性操作的時序圖600。在一態樣中，控制器(例如，時序控制器110)可生成不同脈衝P0、P1、P3、P5、P6、P5A、P6A、P4、P7、P8、P8A，並將脈衝P0、P1、P3、P5、P6、P5A、P6A、P4、P7、P8、P8A施加至計算電容器組230A及電壓放大器240A之開關。在一方法中，脈衝P0被施加至開關SB0A-SB3A之閘電極，且脈衝P1被施加至開關SB0B-SB3B之閘電極。在一方法中，脈衝P3被施加至開關S3之閘電極；脈衝P5被施加至開關S5之閘電極；脈衝P6被施加至開關S6之閘電極；脈衝P5A被施加至 開關S5A之閘電極；脈衝P6A被施加至開關S6A之閘電極；脈衝P8被施加至開關S8之閘電極；且脈衝P8A被施加至開關S8A之閘電極。在一方法中，脈衝P7被施加至開關S7及S7A之閘電極。
在時段415期間，脈衝P0可具有第一狀態(例如，邏輯狀態「1」)以在位元線BL0-BL3處取樣電壓或電流。響應於具有第一狀態(例如，邏輯狀態「1」)之脈衝P0，可致能該組開關SB0A-SB3A以分別將位元線BL0-BL3電性耦接至電容器CB0-CB3。響應於具有第二狀態(例如，邏輯狀態「0」)之脈衝P1，可禁能該組開關SB0B-SB3B以將共同金屬軌510從電容器CB0-CB3電去耦。因此，該組電容器CB0-CB3可儲存對應於電壓或電流之電荷，此些電壓或電流對應於儲存於該組記憶體單元125之多位元資料。在時段415期間，脈衝P3、P5、P6、P5A、P6A、P4、P7、P8、P8A可具有第二狀態(例如，邏輯狀態「0」)，使得可禁能其他開關S3、S5、S6、S5A、S6A、S4、S7、S7A、S8、S8A。
在時段425期間，脈衝P1可具有第一狀態(例如，邏輯狀態「1」)且脈衝P0可具有第二狀態(例如，邏輯狀態「0」)以執行電荷共享。響應於具有第一狀態(例如，邏輯狀態「1」)之脈衝P1，可致能該組開關SB0B-SB3B以將共同金屬軌510電性耦接至電容器CB0-CB3。響應於具有第二狀態(例如，邏輯狀態「0」)之脈衝P0，可禁能該組開關SB0A-SB3A以將位元線 BL0-BL3從電容器CB0-CB3電去耦。因此，該組電容器CB0-CB3可彼此電性耦接並共享所儲存電荷。該組電容器CB0-CB3根據所共享的電荷，可在共同金屬軌510處具有或生成輸入電壓Vin，如同上文關於等式(1)描述的。在時段425期間，脈衝P3、P5、P6、P5A、P6A、P4、P7、P8、P8A可具有第二狀態(例如，邏輯狀態「0」)，使得可禁能其他開關S3、S5、S6、S5A、S6A、S4、S7、S7A、S8、S8A。
在時段435A期間，脈衝P3可具有第一狀態(例如，邏輯狀態「1」)，同時脈衝P1可具有第一狀態(例如，邏輯狀態「1」)。響應於具有第一狀態(例如，邏輯狀態「1」)之脈衝P3及具有第一狀態(例如，邏輯狀態「1」)之脈衝P1，可致能開關S3及該組開關SB0B-SB3B以將該組電容器CB0-CB3電性耦接至差動放大器A1之第一輸入埠。因此，配置或操作為單位增益緩衝器之差動放大器A1可在第一輸入埠處從該組電容器CB0-CB3接收輸入電壓Vin或在其輸出埠處生成或輸出輸入電壓Vin。在時段435A期間，脈衝P0、P4、P7、P8、P8A可具有第二狀態(例如，邏輯狀態「0」)，使得可禁能其他開關SB0A-SB3A、S4、S7、S7A、S8、S8A。
在時段435A內之第一子時段435A'期間，脈衝P5、P5A可具有第一狀態(例如，邏輯狀態「1」)，而脈衝P6、P6A可具有第二狀態(例如，邏輯狀態「0」)。響應於具有第一狀態(例如，邏輯狀態「1」)之脈衝P5、 P5A，可致能開關S5、S5A以將電容器Cs1之第一電極電性耦接至參考金屬軌530且將電容器Cs1之第二電極電性耦接至差動放大器A1之輸出埠。響應於具有第二狀態(例如，邏輯狀態「0」)之脈衝P6、P6A，可禁能開關S6、S6A以將電容器Cs1之第一電極從差動放大器A1之輸出埠電去耦且將電容器Cs1之第二電極從開關S4電去耦。因此，電容器Cs1可在第一子時段435A'期間儲存對應於輸入電壓Vin的電荷。
在時段435A內之第一子時段435A"期間，脈衝P6、P6A可具有第一狀態(例如，邏輯狀態「1」)，而脈衝P5、P5A可具有第二狀態(例如，邏輯狀態「0」)。響應於具有第一狀態(例如，邏輯狀態「1」)之脈衝P6、P6A，可致能開關S6、S6A以將電容器Cs1之第一電極電性耦接至差動放大器A1之輸出埠且將電容器Cs1之第二電極電性耦接至開關S4。響應於具有第二狀態(例如，邏輯狀態「0」)之脈衝P5、P5A，可禁能開關S5、S5A以將電容器Cs1之第一電極從參考金屬軌530電去耦且將電容器Cs1之第二電極從差動放大器A1之輸出埠電去耦。在一態樣中，在第二子時段435A"期間將輸入電壓Vin施加至電容器Cs1之第一電極。同時，在第二子時段435A"期間禁能開關S4，使得電容器Cs1之第二電極電浮接(electrically floated)。因為電容器Cs1保存電荷，所以電容器Cs1之第二電極處的電壓可增加以在第二子時段435A"期間透過電荷幫浦升壓生成或獲得第一放 大電壓。例如，在第二子時段435A"期間，可使電容器Cs1之第二電極處的電壓加倍。
在時段435B期間，脈衝P4可具有第一狀態(例如，邏輯狀態「1」)且脈衝P6A可具有第一狀態(例如，邏輯狀態「1」)，而脈衝P3可具有第二狀態(例如，邏輯狀態「0」)。響應於具有第一狀態(例如，邏輯狀態「1」)之脈衝P4、P6A，可致能開關S4、S6A以將差動放大器A1之第一輸入埠電性耦接至電容器Cs1之第二電極。響應於具有第二狀態(例如，邏輯狀態「0」)之脈衝P3，可禁能開關S3以將計算電容器組230A從差動放大器A1之第一輸入埠電去耦。因此，配置或操作為單位增益緩衝器之差動放大器A1可在第一輸入埠處從第一電容器Cs1接收第一放大電壓或在其輸出埠處輸出第一放大電壓。在時段435B期間，脈衝P0、P1、P5、P6、P5A、P8A可具有第二狀態(例如，邏輯狀態「0」)，使得可禁能其他開關SB0A-SB3A、SB0B-SB3B、S5、S6、S5A、S8A。
在時段435B內之第一子時段435B'期間，脈衝P7可具有第一狀態(例如，邏輯狀態「1」)，而脈衝P8可具有第二狀態(例如，邏輯狀態「0」)。響應於具有第一狀態(例如，邏輯狀態「1」)之脈衝P7，可致能開關S7、S7A以將電容器Cs2之第一電極電性耦接至參考金屬軌530且將電容器Cs2之第二電極電性耦接至差動放大器A1之輸出埠。響應於具有第二狀態(例如，邏輯狀態 「0」)之脈衝P8，可禁能開關S8以將電容器Cs2之第一電極從差動放大器A1之輸出埠電去耦。因此，電容器Cs2可在第一子時段435B'期間儲存對應於第一放大電壓的電荷。
在時段435B內之第二子時段435B"期間，脈衝P8可具有第一狀態(例如，邏輯狀態「1」)，而脈衝P7可具有第二狀態(例如，邏輯狀態「0」)。響應於具有第一狀態(例如，邏輯狀態「1」)之脈衝P8，開關S8可致能以將電容器Cs2之第一電極電性耦接至差動放大器A1之輸出埠。響應於具有第二狀態(例如，邏輯狀態「0」)之脈衝P7，可禁能開關S7、S7A以將電容器Cs2之第一電極從參考金屬軌530電去耦且將電容器Cs2之第二電極從差動放大器A1之輸出埠電去耦。在第二子時段435B"期間，可禁能開關S8A以將電容器Cs2之第二電極從輸出金屬軌電去耦，使得電容器Cs2之第二電極可電性浮接。在一態樣中，在第二子時段435B"期間將第一放大電壓施加至電容器Cs2之第一電極。因為電容器Cs2保存對應於第一放大電壓之電荷而電容器Cs2之第二電極電性浮接，所以可透過額外電荷幫浦升壓增加電容器Cs2之第二電極處的電壓，以在第二子時段435B"期間來獲得輸出電壓Vout。例如，在第二子時段435B"期間可使電容器Cs2之第二電極處的電壓加倍，使得電容器Cs2之第二電極處的輸出電壓Vout可為輸入電壓Vin的四倍。
在時段445期間，脈衝P8A可具有第一狀態(例 如，邏輯狀態「1」)。響應於具有第一狀態之脈衝P8A，可將電容器Cs2之第二電極電性耦接至輸出金屬軌。同時，脈衝P0、P1、P3、P5、P6、P5A、P6A、P4、P7、P8可具有第二狀態(例如，邏輯狀態「0」)，使得可禁能開關SB0A-SB3A、SB0B-SB3B、S3、S5、S6、S5A、S6A、S4、S7、S7A、S8。因此，在時段445期間可透過輸出金屬軌將輸出電壓Vout提供至ADC 250，且可根據輸出電壓Vout在時段445期間執行類比至數位轉換或其他製程。
第7圖為圖示根據一實施例之用於減少由於連接至計算電容器CB0-CB3之開關SB0A-SB3A的寄生電容而引起的電荷的放大器A2的電路圖700。在一些實施例中，開關SB0A-SB3A、SB0B-SB3B可實施為電晶體(例如，N型電晶體)。開關SB0A-SB3A可具有寄生電容Cp。寄生電容Cp可儲存電荷，其可能會劣化共同金屬軌510處之輸入電壓Vin的線性。在一配置中，可實施開關S0及放大器A2，以減少由於開關SB0A-SB3A之寄生電容而引起的電荷。
在一配置中，將每個電容器(例如第X個電容器CBX)之第二電極連接至開關S0之第一電極及放大器A2之第一輸入埠(例如，「-」輸入埠)，其中開關S0之第二電極連接至參考金屬軌530，在參考金屬軌處提供參考電壓(例如，接地電壓)。在一配置中，放大器A2之第二輸入埠(例如，「+」輸入埠)連接至參考金屬軌530， 其中放大器A2之輸出埠連接至共同金屬軌510。開關S0可根據來自控制器(例如，時序控制器110)之電壓或脈衝而配置。例如，在時段415期間將具有第一狀態(例如，邏輯狀態「1」)之脈衝施加至開關S0之閘電極，其中在時段425期間將具有第二狀態(例如，邏輯狀態「0」)之脈衝施加至開關S0之閘電極。響應於具有第一狀態(例如，邏輯狀態「1」)之脈衝，可致能開關S0以將電容器CB0-CB3之第二電極電性耦接至參考金屬軌530。因此，響應於具有第一狀態之脈衝，可將放大器A2之第一輸入埠及第二輸入埠電性耦接至參考金屬軌530，使得可禁能放大器A2。響應於具有第二狀態(例如，邏輯狀態「0」)之脈衝，可禁能開關S0以將電容器CB0-CB3之第二電極從參考金屬軌530電去耦。當放大器A2之第一輸入埠及第二輸入埠彼此去耦時，放大器A2可感測由開關SB0A-SB3A之寄生電容儲存之電荷並根據感測電荷調整共同金屬軌510處之輸入電壓Vin。藉由根據由寄生電容儲存之電荷來調整輸入電壓Vin，可改善共同金屬軌510處之輸入電壓Vin的線性。
第8圖為圖示根據一實施例之計算電容器組230B及電壓放大器240B的電路圖800。計算電容器組230B及電壓放大器240B之配置類似於第5圖之計算電容器組230A及電壓放大器240A的配置，除計算電容器組230B包括開關S0及電壓放大器240B包括開關S2AA、S2AB、S2B之外。開關S0、S2AA、S2AB、S2B可實 施為可選擇性耦接兩個或更多元件的電晶體或任何元件。因而，為簡短起見，本文省略重複部分之詳細說明。
在一配置中，開關S0包括連接至參考金屬軌530之第一電極，及連接至電容器CB0-CB3之第二電極的第二電極。在一配置中，開關S2AB包括連接至開關S0之第二電極的第一電極，及連接至差動放大器A1之輸出埠的第二電極。在一配置中，開關S2B包括連接至i)差動放大器A1之輸出埠及ii)差動放大器A1之第二輸入埠(例如，「-」輸入埠)的第一電極。在一配置中，開關S2AA包括連接至共同金屬軌510的第一電極，及連接至差動放大器A1之第二輸入埠的第二電極。在一態樣中，開關S0、S2AA、S2AB、S2B可根據來自控制器(例如，時序控制器110)之電壓或脈衝來配置或操作，以減少由開關SB0A-SB3A之寄生電容而儲存的電荷。下文關於第9圖提供計算電容器組230B及電壓放大器240B之示例性操作。
第9圖為圖示根據一實施例之計算電容器組230B及電壓放大器240B的示例性操作的時序圖900。時序圖900類似於第6圖中之時序圖600，除了增加脈衝P2A、P2B之外。因而，為簡潔起見，本文省略重複部分之詳細說明。在一些實施例中，控制器(例如，時序控制器110)生成脈衝P2A、P2B。控制器可提供脈衝P2A至開關S2AA、S2AB之閘電極，並提供脈衝P2B至開關S2B之閘電極。控制器亦可提供脈衝P0至開關S0之閘電 極。根據脈衝P0、P2A、P2B，開關S0、S2AA、S2AB、S2B可經配置以減少由於開關SB0A-SB3A之寄生電容而引起之電荷。
在時段415期間，脈衝P0可具有第一狀態(例如，邏輯狀態「1」)，而脈衝P2A、P2B可具有第二狀態(例如，邏輯狀態「0」)。響應於具有第一狀態之脈衝P0，開關S0可將電容器CB0-CB3之第二電極電性耦接至參考金屬軌530。響應於具有第二狀態之脈衝P2A，開關S2AA可將共同金屬軌510從差動放大器A1之第二輸入埠電去耦且開關S2AB可以將差動放大器A1之輸出埠從電容器CB0-CB3之第二電極電去耦。響應於具有第二狀態之脈衝P2B，開關S2B可將差動放大器A1之第二輸入埠從差動放大器A1之輸出埠電去耦。在一態樣中，在時段415期間，致能開關S0使得電容器CB0-CB3可取樣對應於儲存於該組記憶體單元125之多位元資料的電壓或電流。另外，在時段415期間，禁能開關S3、S4、S2AA、S2B、S2AB，使得沒有輸入被提供至差動放大器A1。
在時段425期間，脈衝P2A可具有第一狀態(例如，邏輯狀態「1」)，而脈衝P0、P2B可具有第二狀態(例如，邏輯狀態「0」)。響應於具有第一狀態之脈衝P2A，開關S2AA可將共同金屬軌510電性耦接至差動放大器A1之第二輸入埠且開關S2AB可將差動放大器A1之輸出埠電性耦接至電容器CB0-CB3之第二電極。響應於具有第二狀態之脈衝P0，開關S0可將電容器 CB0-CB3之第二電極從參考金屬軌530電去耦。響應於具有第二狀態之脈衝P2B，開關S2B可將差動放大器A1之第二輸入埠從差動放大器A1之輸出埠電去耦。在一態樣中，在時段425期間，禁能開關S0使得在電荷共享期間電容器CB0-CB3之第二電極可電性浮接。另外，在時段425期間，放大器A1可從所共享的電荷中減少由開關SB0A-SB3A之寄生電容而儲存的電荷。
在時段435A期間，脈衝P2B可具有第一狀態(例如，邏輯狀態「1」)，而脈衝P0、P2A可具有第二狀態(例如，邏輯狀態「0」)。響應於具有第一狀態之脈衝P2B，開關S2B可將差動放大器A1之第二輸入埠電性耦接至差動放大器A1之輸出埠。響應於具有第二狀態之脈衝P0，開關S0可將電容器CB0-CB3之第二電極從參考金屬軌530電去耦。響應於具有第二狀態之脈衝P2A，開關S2AA可將共同金屬軌510從差動放大器A1之第二輸入埠電去耦且開關S2AB可以將差動放大器A1之輸出埠從電容器CB0-CB3之第二電極電去耦。在一態樣中，在時段435A期間，致能開關S2B並禁能開關S2AA、S2AB，使得差動放大器A1可配置或操作為單位增益緩衝器。
有利地，單個差動放大器A1可經適當配置或設置以執行串接電荷幫浦升壓及補償由於寄生電荷而引起的電荷。因此，因為可以不實施多個放大器，可實現面積效率的提高。
第10圖為根據一些實施例之放大輸入訊號之電壓 的方法1000的流程圖。方法1000可藉由第1圖之位元線控制器112而執行。在一些實施例中，方法1000藉由其他實體(例如，電壓放大器)而實施。在一些實施例中，方法1000包括比第10圖中示出之操作更多、更少或不同的操作。
在操作1010中，位元線控制器112在一組電容器(例如，CB0……CBN-1)處生成輸入電壓Vin。在一方法中，包括該組電容器之計算電容器組230的電容器可取樣對應於儲存於該組記憶體單元125之多位元資料的電壓或電流。因此，計算電容器組230之電容器可儲存對應於所取樣的電壓或電流的電荷。在一態樣中，計算電容器組230之電容器可具有加權電容值。因此，計算電容器組230之每個電容器可根據其電容值儲存不同數量之電荷。位元線控制器112可透過電荷共享而生成或獲得輸入電壓Vin。例如，位元線控制器112可配置或致使計算電容器組230之該組電容器(例如，CB0……CBN-1)以共享電荷。集體儲存之電荷的數目可指示或對應於所儲存之多位元資料。若該組記憶體單元125儲存資料[1001]，該組電容器可集體儲存對應於9×C單元之電荷。若一組記憶體單元125儲存資料[0011]，則該組電容器可集體儲存對應於3×C單元之電荷。輸入電壓Vin可對應於集體儲存之電荷的數量，如等式(1)所示。
在操作1020中，位元線控制器112補償由於寄生電容引起之電荷，以獲得第一電荷。位元線控制器112 可實施放大器(例如，差動放大器A1)，以減少由開關(例如，SB0A-SB3A)之寄生電容而儲存的電荷。藉由補償由於寄生電容引起之電荷，可改善訊號線性。
在操作1030中，位元線控制器112藉由第一電容器(例如，Cs1)儲存第一電荷以獲得第一電壓。例如，配置為單位增益緩衝器之差動放大器A1可從計算電容器組230之該組電容器(例如，CB0……CBN-1)在第一輸入埠(例如，「+」輸入埠)接收輸入電壓Vin，及在輸出埠生成或輸出輸入電壓Vin。同時，可致能開關S5、S5A，及可禁能開關S6、S6A，使得將參考電壓(例如，接地電壓)施加至電容器Cs1之第一電極，及將來自差動放大器A1之輸入電壓施加至電容器Cs1之第二電極。因此，電容器Cs1可以儲存對應於輸入電壓Vin的第一電荷。
在操作1040中，位元線控制器112根據第一電荷放大第一電壓。在一方法中，位元線控制器112透過電荷幫浦升壓根據第一電荷來放大第一電壓。例如，可禁能開關S5、S5A，及可致能開關S6、S6A，使得將差動放大器A1之輸入電壓Vin施加至電容器Cs1之第一電極，及電容器Cs1之第二電極電性浮接。因為電容器Cs1保存第一電荷，同時電容器Cs1之第一電極處的電壓可增加至輸入電壓Vin，所以第二電極處之電壓可增大以獲得第一放大電壓。電容器Cs1之第二電極處的第一放大電壓可為輸入電壓Vin之兩倍。
在操作1050中，位元線控制器112藉由第二電容器(例如，Cs2)儲存第二電荷以獲得第三電壓。例如，差動放大器A1經配置以在第一輸入埠處從第一電容器Cs1接收第一放大電壓，而不是從計算電容器組230之該組電容器(例如，CB0……CBN-1)接收輸入電壓Vin，以及在輸出埠處生成或輸出第一放大電壓。同時，可致能開關S7、S7A，及可禁能開關S8、S8A，使得將參考電壓(例如，接地電壓)施加至電容器Cs2之第一電極，及將來自差動放大器A1之第一放大電壓施加至電容器Cs2之第二電極。因此，電容器Cs2可以儲存對應於第一放大電壓的第二電荷。電容器Cs2可在電容器Cs2之第二電極處具有第三電壓(或第一放大電壓)。
在操作1060中，位元線控制器112根據第二電荷放大第三電壓。在一方法中，位元線控制器112透過額外電荷幫浦升壓根據第二電荷來放大第三電壓。例如，可禁能開關S7、S7A、S8A，及可致能開關S8，使得將來自差動放大器A1之第一放大電壓施加至電容器Cs2之第一電極，及電容器Cs2之第二電極電性浮接。因為電容器Cs2保存第二電荷，同時電容器Cs2之第一電極處的電壓增大至第一放大電壓，所以第二電極處之電壓可增大以獲得第二放大電壓或輸出電壓Vout。電容器Cs2之第二電極處的輸出電壓可為輸入電壓Vin之四倍。
有利地，電壓放大器240可實現若干優勢。在一態樣中，準確電壓放大可藉由實施差動放大器、兩個電容 器及一組開關來實現。在一態樣中，電壓放大器240可實施兩個電容器用於串接電荷幫浦升壓，使得可省略電壓放大器之許多電容器(例如，三個或更多個)。藉由減少所實施的電容器的數目，可實現面積效率的提高，並且可改善SNR。另外，單個差動放大器A1可經適當配置或設置以執行級串接充電升壓及補償由於寄生電荷而引起的電荷，使得不可實施多個放大器。在一態樣中，差動放大器A1配置成作為具有簡單配置之單位增益緩衝器來操作，其可比複雜高增益放大器(例如，運算放大器)消耗更少功率。
現參照第11圖，根據本揭示案之一些實施例示出計算系統1100之示例性方塊圖。計算系統1100可由積體電路設計之電路或佈局設計者來使用。如本文使用「電路」為電子元件之互連，諸如電阻器、電晶體、開關、電池、電感器、或配置以供實施要求功能性的其他類型半導體裝置。計算系統1100包括與記憶體裝置1110相關聯之主機裝置1105。主機裝置1105可經配置以從一或更多輸入裝置1115接收輸入，並將輸出提供至一或更多輸出裝置1120。主機裝置1105可經配置以分別經由適當介面1125A、1125B、及1125C而與記憶體裝置1110、輸入裝置1115、及輸出裝置1120通訊。計算系統1100可在各種計算裝置中實施，諸如電腦(例如，桌上型電腦、筆記型電腦、伺服器、資料中心等)、平板電腦、個人數位助理、行動裝置、其他手持或便攜式裝置，或適於使用主機裝置1105來執行示意設計及/或佈局設計的任何其他 計算單元。
輸入裝置1115可以包括各種輸入技術中之任何一種，諸如鍵盤、輸入筆、觸控式螢幕、滑鼠、軌跡球、小鍵盤、麥克風、聲音識別、動作識別、遠端控制器、輸入埠、一或更多按鈕、刻度盤、控制桿、及與主機裝置1105相關聯之任何其他輸入周邊裝置，其允許外部源，諸如使用者(例如，電路或佈局設計者)將資訊(例如，資料)輸入主機裝置中並將指令發送至主機裝置。類似地，輸出裝置1120可包括各種輸出技術，諸如外部記憶體、列印機、揚聲器、顯示器、麥克風、發光二極體、耳機、視訊元件、及經配置以從主機裝置1105接收資訊(例如，資料)的任何其他輸出周邊裝置。輸入主機裝置1105中及/或從主機裝置輸出的「資料」可包括各種文本資料、電路資料、訊號資料、半導體裝置資料、圖形資料、上述資料的組合，或適於使用計算系統1100處理之其他類型的類比及/或數位資料。
主機裝置1105包括一或更多處理單元/處理器，諸如中央處理單元(Central Processing Unit；「CPU」)核心1130A-1130N或與一或更多處理單元/處理器相關聯。CPU核心1130A-1130N可實施為特定應用積體電路(Application Specific Integrated Circuit；「ASIC」)、現場可程式化閘極陣列(Field Programmable Gate Array；「FPGA」)、或任何其他種類的處理單元。CPU核心1130A-1130N中之每一 者可經配置以執行指令以供運行主機裝置1105之一或更多應用。在一些實施例中，可將用於運行一或更多應用之指令及資料儲存在記憶體裝置1110內。主機裝置1105亦可經配置以將運行一或更多應用的結果儲存在記憶體裝置1110內。因此，主機裝置1105可經配置以請求記憶體裝置1110執行各種操作。例如，主機裝置1105可請求記憶體裝置1110讀取資料、寫入資料、更新或刪除資料、及/或執行管理或其他操作。主機裝置1105可經配置以運行的一此種應用可為標準單元應用1135。標準單元應用1135可為電腦輔助設計或電子設計自動化軟體套裝的部分，其可由主機裝置1105之使用者使用，以使用、產生或更改電路之標準單元。在一些實施例中，可將用於執行或運行標準單元應用1135之指令儲存在記憶體裝置1110內。標準單元應用1135可使用與來自記憶體元件1110之標準單元應用相關聯之指令，藉由CPU核心1130A-1130N中之一或更多者來執行。在一實例中，標準單元應用1135允許使用者利用記憶體系統100之預生成示意圖及/或電路設計、記憶體系統100之部分、或電壓放大器240以輔助積體電路設計。在完成積體電路之佈局設計之後，可藉由製造設施根據佈局設計來製造積體電路之多個，例如包括記憶體系統100、記憶體系統100之部分、或電壓放大器240。
仍然參照第11圖，記憶體裝置1110包括經配置以從記憶體陣列1145讀取資料或將資料寫入記憶體陣列 1145中的記憶體控制器940。記憶體陣列1145可包括各種揮發性及/或非揮發性記憶體。例如，在一些實施例中，記憶體陣列1145可包括NAND快閃記憶體核心。在其他實施例中，記憶體陣列1145可包括NOR快閃記憶體核心、SRAM核心、動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)核心、磁阻隨機存取記憶體(Magnetoresistive Random Access Memory；MRAM)核心、相變記憶體(Phase Change Memory；PCM)核心、電阻性隨機存取記憶體(Resistive Random Access Memory；ReRAM)核心、3D X點(3D XPoint)記憶體核心、鐵電隨機存取記憶體(ferroelectric random-access memory；FeRAM)核心，及適用於在記憶體陣列內使用的其他類型記憶體核心。記憶體陣列1145內之記憶體可分別地及獨立地由記憶體控制器1140控制。換言之，記憶體控制器1140可經配置以分別地及獨立地與記憶體陣列1145內之每個記憶體通訊。藉由與記憶體陣列1145通訊，記憶體控制器1140可經配置以響應於從主機裝置1105接收到之指令，從記憶體陣列讀取資料或將資料寫入記憶體陣列。儘管示為記憶體裝置1110之部分，但在一些實施例中，記憶體控制器1140可為主機裝置1105之部分或計算系統1100之另一元件，並與記憶體裝置相關聯。記憶體控制器1140可實施為軟體、硬體、韌體、或上述組合中任一者的邏輯電路，以執行本文所述功能。例如，在一些實施例中，記憶體控制器 1140可經配置以在從主機裝置1105接收請求時，檢索與標準單元應用1135相關聯並儲存在記憶體裝置1110之記憶體陣列1145中的指令。
應理解，第11圖中僅圖示並描述計算系統1100之一些元件。然而，計算系統1100可包括其他元件，諸如不同電池及電源、網路介面、路由器、開關、外部記憶體系統、控制器等。一般而言，計算系統1100可包括在執行本文所述功能中必需或認為期望的各種硬體、軟體、及/或韌體元件中之任一者。類似地，主機裝置1105、輸入裝置1115、輸出裝置1120、及包括記憶體控制器1140及記憶體陣列1145之記憶體裝置1110，可包括被認為在執行本文所述功能時必需或期望的其他硬體、軟體、及/或韌體元件。
本說明書的一態樣關於一種電壓放大器。在一些實施例中，電壓放大器包括第一電容器及第二電容器。在一些實施例中，第一電容器包括第一電極及第二電極。在一些實施例中，第二電容器包括包含第三電極及第四電極之第二電容器。在一些實施例中，電壓放大器包括差動放大器，其包括第一輸入埠、第二輸入埠、及輸出埠。在一些實施例中，第二輸入埠耦接至差動放大器之輸出埠。在一些實施例中，電壓放大器包括用以選擇性地將第一電容器之第一電極電性耦接至i)差動放大器之輸出埠或ii)參考金屬軌的第一組開關。在一些實施例中，電壓放大器包括用以選擇性地將第一電容器之第二電極電性耦接至i)差動 放大器之輸出埠或ii)差動放大器之第一輸入埠的第二組開關。在一些實施例中，電壓放大器包括用以選擇性地將第二電容器之第三電極耦接至i)差動放大器之輸出埠或ii)參考金屬軌的第三組開關。在一些實施例中，電壓放大器包括用以選擇性地將第二電容器之第四電極耦接至i)差動放大器之輸出埠或ii)裝置之輸入埠的第四組開關。
本說明書的一態樣關於放大輸入電壓的方法。在一些實施例中，方法包括在一組電容器處生成對應於輸入資料之輸入電壓。在一些實施例中，方法包括藉由第一電容器儲存對應於輸入電壓之第一電荷。在一些實施例中，根據第一電荷，第一電容器之第一電極具有第一電壓且第一電容器之第二電極具有第二電壓。在一些實施例中，方法包括藉由根據第一電荷，藉由增加第一電容器之第一電極所具有的第一電壓，來放大第一電容器之第二電極所具有的第二電壓，以獲得第三電壓。在一些實施例中，方法包括，藉由第二電容器，儲存對應於第三電壓之第二電荷，其中根據第二電荷，第二電容器之第三電極具有第四電壓且第二電容器之第四電極具有第三電壓。在一些實施例中，方法包括藉由根據第二電荷，藉由增加第二電容器之第三電極所具有的第四電壓，來放大第二電容器之第四電極所具有的第三電壓。
本說明書的一態樣關於一種放大輸入電壓之系統。在一些實施例中，系統包括一組電容器，及耦接至該組電容器之電壓放大器。在一態樣中，電壓放大器包括第一電 容器、第二電容器、及一組開關。在一些實施例中，系統包括耦接至電壓放大器之控制器。在一些實施例中，控制器致使該組開關根據輸入資料在該組電容器處生成輸入電壓。在一些實施例中，控制器致使該組開關根據輸入電壓將第一電荷儲存於第一電容器以獲得第二電壓。在一些實施例中，控制器致使該組開關根據儲存於第一電容器之第一電荷來放大第二電壓以獲得第三電壓。在一些實施例中，控制器致使該組開關根據第三電壓將第二電荷儲存在第二電容器。在一些實施例中，控制器致使該組開關根據儲存於第二電容器之第二電荷放大第三電壓以獲得第四電壓。
上文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本揭示案之態樣。熟習此項技術者應瞭解，可輕易使用本揭示案作為設計或修改其他製程及結構的基礎，以便實施本文所介紹的實施例或實例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭示案的精神及範疇，且可在不脫離本揭示案的精神及範疇的情況下進行本文的各種變化、替代及更改。
230A:計算電容器組
240A:電壓放大器
500:電路圖
510:共同金屬軌
530:參考金屬軌
A1:差動放大器
BL0:位元線
BL1:位元線
BL2:位元線
BL3:位元線
CB0:電容器
CB1:電容器
CB2:電容器
CB3:電容器
Cs1:電容器
Cs2:電容器
S3:開關
S4:開關
S5:開關
S5A:開關
S6:開關
S6A:開關
S7:開關
S7A:開關
S8:開關
S8A:開關
SB0A:開關
SB0B:開關
SB1A:開關
SB1B:開關
SB2A:開關
SB2B:開關
SB3A:開關
SB3B:開關
Vin:輸入電壓
Vout:輸出電壓

Claims (10)

  1. 一種電壓放大器，包括：一第一電容器，包括一第一電極及一第二電極；一第二電容器，包括一第三電極及一第四電極；一差動放大器，包括一第一輸入埠、一第二輸入埠及一輸出埠，其中該第二輸入埠耦接至該差動放大器之該輸出埠；一第一組開關，用以選擇性地將該第一電容器之該第一電極耦接至i)該差動放大器之該輸出埠或ii)一參考金屬軌；一第二組開關，用以選擇性地將該第一電容器之該第二電極耦接至i)該差動放大器之該輸出埠或ii)該差動放大器之該第一輸入埠；一第三組開關，用以選擇性地將該第二電容器之該第三電極耦接至i)該差動放大器之該輸出埠或ii)該參考金屬軌；及一第四組開關，用以選擇性地將該第二電容器之該第四電極耦接至i)該差動放大器之該輸出埠或ii)一裝置之一輸入埠。
  2. 如請求項1所述之電壓放大器，其中該第一組開關包括：一第一開關，耦接於該第一電容器之該第一電極與該差動放大器之該輸出埠之間；及 一第二開關，耦接於該第一電容器之該第一電極與該參考金屬軌之間。
  3. 如請求項2所述之電壓放大器，其中該第二組開關包括：一第三開關，耦接於該第一電容器之該第二電極與該差動放大器之該輸出埠之間；及一第四開關，耦接於該第一電容器之該第二電極與該差動放大器之該第一輸入埠之間。
  4. 如請求項3所述之電壓放大器，其中該第三組開關包括：一第五開關，耦接於該第二電容器之該第三電極與該差動放大器之該輸出埠之間；及一第六開關，耦接於該第二電容器之該第三電極與該參考金屬軌之間。
  5. 如請求項4所述之電壓放大器，其中該第四組開關包括：一第七開關，耦接於該第二電容器之該第四電極與該差動放大器之該輸出埠之間；及一第八開關，耦接於該第二電容器之該第四電極與該裝置之該輸入埠之間。
  6. 如請求項1所述之電壓放大器，更包括：一第五組開關，用以選擇性地將該差動放大器之該第一輸入埠耦接至i)一組電容器或ii)該第二組開關。
  7. 如請求項6所述之電壓放大器，更包括：一控制器，耦接至該第一組開關、該第二組開關、該第三組開關、該第四組開關及該第五組開關，其中該控制器用以執行以下步驟：在一第一時段期間，致使該第五組開關將該差動放大器之該第一輸入埠耦接至該組電容器；在該第一時段內之一第一子時段期間，致使該第一組開關將該第一電容器之該第一電極耦接至該參考金屬軌；及在該第一子時段期間，致使該第二組開關將該第一電容器之該第二電極耦接至該差動放大器之該輸出埠。
  8. 如請求項7所述之電壓放大器，其中該控制器更用以執行以下步驟：在該第一時段內之一第二子時段期間，致使該第一組開關將該第一電容器之該第一電極耦接至該差動放大器之該輸出埠；及在該第二子時段期間，致使該第二組開關將該第一電容器之該第二電極耦接至該第五組開關。
  9. 一種放大輸入電壓之方法，包括：在一組電容器處，生成對應於輸入資料之一輸入電壓；藉由一第一電容器，儲存對應於該輸入電壓之複數個第一電荷，其中根據該些第一電荷，該第一電容器之一第一電極具有一第一電壓且該第一電容器之一第二電極具有一第二電壓；根據該些第一電荷，藉由增加該第一電容器之該第一電極所具有的該第一電壓，來放大該第一電容器之該第二電極所具有的該第二電壓，以獲得一第三電壓；藉由一第二電容器，儲存對應於該第三電壓之複數個第二電荷，其中根據該些第二電荷，該第二電容器之一第三電極具有一第四電壓且該第二電容器之一第四電極具有該第三電壓；及根據該些第二電荷，藉由增加該第二電容器之該第三電極所具有的該第四電壓，來放大該第二電容器之該第四電極所具有的該第三電壓。
  10. 一種放大輸入電壓之系統，包括：一組電容器；一電壓放大器，耦接至該組電容器，其中該電壓放大器包括：一第一電容器；一第二電容器；及一組開關；及 一控制器，耦接至該電壓放大器，其中該控制器致使該組開關進行以下步驟：根據輸入資料在該組電容器處生成一輸入電壓；根據該輸入電壓將複數個第一電荷儲存於該第一電容器以獲得一第二電壓；根據儲存於該第一電容器之該些第一電荷來放大該第二電壓以獲得一第三電壓；根據該第三電壓將複數個第二電荷儲存於該第二電容器；及根據儲存於該第二電容器之該些第二電荷來放大該第三電壓以獲得一第四電壓。
TW110104315A 2020-10-30 2021-02-04 電壓放大器、放大輸入電壓之方法及其系統 TWI757087B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/085,781 US11784617B2 (en) 2020-10-30 2020-10-30 Voltage amplifier based on cascaded charge pump boosting
US17/085,781 2020-10-30

Publications (2)

Publication Number Publication Date
TWI757087B true TWI757087B (zh) 2022-03-01
TW202217808A TW202217808A (zh) 2022-05-01

Family

ID=78972888

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104315A TWI757087B (zh) 2020-10-30 2021-02-04 電壓放大器、放大輸入電壓之方法及其系統

Country Status (3)

Country Link
US (3) US11784617B2 (zh)
CN (1) CN113852355A (zh)
TW (1) TWI757087B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784617B2 (en) * 2020-10-30 2023-10-10 Taiwan Semiconductor Manufacturing Company Limited Voltage amplifier based on cascaded charge pump boosting

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014398B2 (en) * 2009-12-18 2015-04-21 Semiconductor Components Industries, Llc Charging circuit and amplifier
US9521342B2 (en) * 2014-10-03 2016-12-13 Forza Silicon, Inc. Amplifier sharing technique for low power charge mode readout in CMOS image sensors
TWI699765B (zh) * 2015-08-27 2020-07-21 南韓商三星電子股份有限公司 用於記憶體裝置的升壓產生器與電壓產生器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359294A (en) * 1993-10-05 1994-10-25 Motorola, Inc. Charge-balanced switched-capacitor circuit and amplifier circuit using same
US20130050003A1 (en) * 2011-08-24 2013-02-28 National Semiconductor Corporation Sigma-delta analog to digital converter
US11784617B2 (en) * 2020-10-30 2023-10-10 Taiwan Semiconductor Manufacturing Company Limited Voltage amplifier based on cascaded charge pump boosting

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014398B2 (en) * 2009-12-18 2015-04-21 Semiconductor Components Industries, Llc Charging circuit and amplifier
US9521342B2 (en) * 2014-10-03 2016-12-13 Forza Silicon, Inc. Amplifier sharing technique for low power charge mode readout in CMOS image sensors
TWI699765B (zh) * 2015-08-27 2020-07-21 南韓商三星電子股份有限公司 用於記憶體裝置的升壓產生器與電壓產生器

Also Published As

Publication number Publication date
US11784617B2 (en) 2023-10-10
TW202217808A (zh) 2022-05-01
CN113852355A (zh) 2021-12-28
US20230387871A1 (en) 2023-11-30
US20230421124A1 (en) 2023-12-28
US20220140796A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US20230108651A1 (en) Analog switched-capacitor neural network
US11604977B2 (en) Computing circuitry
TW202044126A (zh) 運用於類神經網路系統的乘積累加電路之控制電路
CN113467751B (zh) 一种基于磁性随机存储器的模拟域存内计算阵列结构
US20230387871A1 (en) Voltage amplifier based on cascaded charge pump boosting
TW202147320A (zh) 低功率記憶體內計算位元格
US20230377614A1 (en) Series of parallel sensing operations for multi-level cells
CN115458005A (zh) 数据处理方法和存算一体装置、电子设备
US11645503B2 (en) Multibit neural network
JPH0467259A (ja) 情報処理装置
CN112162947A (zh) 输出可配置存算一体芯片以及电子设备
CN114496010A (zh) 一种基于磁性随机存储器的模拟域近存计算阵列结构
US20230238042A1 (en) Memory device with source line control
CN113554158A (zh) 用于卷积神经网络应用的记忆体元件及其操作方法
Yang et al. A 4-bit mixed-signal MAC macro with one-shot ADC conversion
CN213365506U (zh) 输出可配置存算一体芯片以及电子设备
US20220130470A1 (en) Bias control for memory cells with multiple gate electrodes
US11437092B2 (en) Systems and methods to store multi-level data
Gupta et al. A multibit mac scheme using switched capacitor based 3c multiplier for analog compute in-memory architecture
CN111243648A (zh) 闪存单元、闪存模块以及闪存芯片
US11948628B2 (en) Systems and methods to store multi-level data
US11670362B2 (en) Sub-word line driver placement for memory device
US20230260558A1 (en) Memory device with reset voltage control
US20240242763A1 (en) Systems and methods to store multi-level data
CN117912519A (zh) 存算一体单元及操作方法、存算一体阵列和存算一体电路